CN111937494B - 显示器件以及显示器件的制造方法 - Google Patents

显示器件以及显示器件的制造方法 Download PDF

Info

Publication number
CN111937494B
CN111937494B CN201880091862.6A CN201880091862A CN111937494B CN 111937494 B CN111937494 B CN 111937494B CN 201880091862 A CN201880091862 A CN 201880091862A CN 111937494 B CN111937494 B CN 111937494B
Authority
CN
China
Prior art keywords
mask
layer
pixel region
display device
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880091862.6A
Other languages
English (en)
Other versions
CN111937494A (zh
Inventor
园田通
越智贵志
越智久雄
千崎刚史
中田秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN111937494A publication Critical patent/CN111937494A/zh
Application granted granted Critical
Publication of CN111937494B publication Critical patent/CN111937494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示器件(2)包括在像素区域(DA)内形成的多个掩模间隔件(31)、在边框区域(NA)形成的多个掩模间隔件(32)、在多个掩模间隔件(31)上成膜的共通层(41)，共通层(41)的端部在俯视时具有凹凸部(42)。

Description

显示器件以及显示器件的制造方法
技术领域
本发明涉及一种显示器件、掩模以及显示器件的制造方法。
背景技术
如专利文献1所示，在显示器件的制造中，用于在基板上形成各层的成膜用的掩模具有：对每一像素上选择性地成膜的、被称为FMM(精细金属掩模)的掩模(以下称为FMM)、成膜全部像素共有的共通层的称为共通CMM(共通金属掩模)或称为开放掩模的掩模(下文中称为CMM)。成膜时，基板和该些掩模例如利用设置在基板背面侧的磁铁等磁力产生源，通过磁力进行紧密接触。
现有技术文献
专利文献
日本公开特许公报“特开2009-259404号(2009年11月5日公开)”
发明内容
本发明所要解决的技术问题
在使该些掩模与基板紧密接触时，由于磁力、对准偏差、基板或掩模的公差、对准标记位置偏差等，该些掩模的位置有时会发生偏差。在FMM中，与像素对应的开口部仅设置在所需像素的部分上，在与基板紧密接触时，用掩模间隔件来定位，该掩模间隔件设置在设有多个像素的像素区域内以及像素区域外。与此相对，在CMM中设有在整个像素区域开口的开口部。因此，与FMM相比，CMM的开口面积大，并且，在与基板紧密接触时，仅用像素区域外的掩模间隔件来定位。
因此，如上所述发生位置偏差时，CMM与FMM相比，开口端容易因自重或磁力向基板侧弯曲，且因磁力而向基板侧弯曲的开口端容易与位于该开口端位置偏移方向上的掩模间隔件接触。在CMM的开口端，有时会附着异物，该异物是由成膜沉积的成膜材料构成的膜、通过掩模清洗无法去除的残留物等。因此，当CMM的开口端接触到掩模间隔件时，附着在CMM的开口端的异物被转印到掩模间隔件上。这样的异物会成为黑点的原因等，从而使显示器件的可靠性降低。
另外，在像素区域内的掩模间隔件和像素区域外的掩模间隔件之间，有时设置有接触区域，该接触区域是设置在阴极与设有驱动发光元件的TFT的TFT层上的布线的接触区域。如专利文献1所示，CMM的开口端一般为齐平，俯视时具有直线形状。在使用这样的CMM的情况下，在CMM的开口端向像素区域外偏移的情况下，由CMM形成的共通层成膜为均匀地超出像素区域。其结果是，上述共通层均匀地堵塞在上述接触区域内，阴极和布线无法接触的区域的面积变大，接触电阻变大。这样的问题导致显示设备的可靠性降低。
解决问题的方案
本发明的一个方面所涉及的显示器件，包括：多个像素区域掩模间隔件，形成在设有多个像素的像素区域内，多个边框区域掩模间隔件，以包围所述像素区域的方式形成在所述像素区域外侧的边框区域，共通层，在所述多个像素区域掩模间隔件上，与所述多个像素共通地成膜，所述共通层的端部俯视时具有凹凸部。
本发明的一个方面所涉及的掩模，其具有在设有多个像素的像素区域开口的开口部，成膜所述多个像素共通的共通层，所述开口部的开口端俯视时具有凹凸部。
本发明的一个方面所涉及的显示器件的制造方法，包括：以包围设置有多个像素的像素区域的方式在所述像素区域的外侧的边框区域形成多个边框区域掩模间隔件的工序，所述像素区域内形成多个像素区域掩模间隔件的工序，在所述像素区域内开口，使具有开口部的所述掩模接触于所述边框区域掩模间隔件，所述开口部具有在俯视时设置了凹凸部的开口端，在所述多个像素区域掩模间隔件上形成所述多个像素共通的共通层的工序。
发明效果
根据本发明的一个方面，成膜上述共通层时，能够确保成膜多个像素共通的共通层的掩模的开口端与像素区域的掩模间隔件之间的余量。因此，即使成膜上述共通层时，形成多个像素共通的共通层的掩模相对于上述像素区域的掩模间隔件的位置沿任何方向偏离，也可以抑制上述掩模的开口端与上述像素区域的掩模间隔件或上述边框区域掩模间隔件的接触。因此，即使异物附着在上述掩模的开口端，也能够防止异物附着在上述像素区域的掩模间隔件或上述边框区域掩模间隔件上。另外，根据本发明的一个方面，成膜上述共通层时，可以减小上述像素区域的掩模间隔件与上述边框区域掩模间隔件之间的没有被上述掩模覆盖的部分的面积。因此，上述像素区域的掩模间隔件与上述边框区域掩模间隔件之间，设置有发光元件的一个电极及设置有驱动该发光元件的TFT的TFT层上的布线的接触区域的情况下，成膜上述共通层时，即使形成多个像素共通的共通层的掩模相对于上述像素区域的掩模间隔件的位置偏离上述边框区域侧，也能够确保上述接触区域。因此，根据上述一个方面，可以提供一种比现有可靠性更高的显示器件以及能够制造比现有可靠性更高的显示器件的掩模和显示器件的制造方法。
附图说明
图1是表示一实施方式所涉及的显示器件的制造方法的流程图。
图2是表示一实施方式所涉及的显示器件的像素区域的结构的剖视图。
图3是表示一实施方式所涉及的显示器件的边缘区域及其附近的结构的剖视图。
图4是表示一实施方式所涉及的显示器件中用于共同层的成膜的掩模的一示例的俯视图。
图5是表示使用图4所示的掩模成膜一实施方式所涉及的显示器件中共通层的工序的图。
图6是示意性地示出了掩模间隔件与图4所示的掩模的开口端的关系的图。
图7的(a)是示意性地表示图4所示的掩模向像素区域侧偏移时的掩模的开口端和像素区域掩模间隔件的位置关系的俯视图，图7的(b)是示意性地表示图4所示的掩模中与边框区域的位于相邻的像素区域掩模间隔件间的凸部向夹着该凸部的像素区域掩模间隔件侧偏移时的掩模的开口端和像素区域掩模间隔件的位置关系的俯视图。
图8的(a)是示意性地表示图4所示的掩模相对于像素区域掩模间隔件适当地配置时的掩模的开口端与像素区域掩模间隔件的位置关系的剖视图，图8的(b)是示意性地表示图8的(a)所示的掩模在像素区域DA侧偏离时的掩模的开口端和像素区域掩模间隔件的位置关系的剖视图。
图9是示出当图4所示的掩模向边框区域侧偏移时掩模的开口端与像素区域掩模间隔件的位置关系的俯视图。
图10的(a)是示意性地表示，作为CMM在开口端使用具有俯视时具有直线形状的开口部的掩模，将该掩模适当地配置于像素区域掩模间隔件时的该掩模的开口部和像素区域掩模间隔件的位置关系的截面图，图10的(b)是示意性地表示图10的(a)所示的掩模向像素区域侧偏移时的该掩模的开口端与像素区域掩模间隔件的位置关系的截面图，图10的(c)是示意性地表示图10的(b)所示的状态下进行共通层的成膜后，由密封层密封时的问题点的截面图。
图11是表示图10的(a)所示的掩模向边框区域侧偏移时的掩模的开口端与像素区域掩模间隔件的位置关系的俯视图。
具体实施方式
详细说明本发明的一实施方式。另外，在以下各实施方式中与前面已经说明的部件具有相同功能的部件标注相同标记，不重复说明。
<显示器件的结构及制造方法的概要>
图1是表示本实施方式所涉及的显示器件2的制造方法的一示例流程图。图2是表示本实施方式所涉及的显示器件2的像素区域(显示区域)的结构的剖视图。图3是表示本实施方式所涉及的显示器件2的边缘区域NA及其附近的结构的剖视图。在以下的说明中，“同层”是指在同一工艺(成膜工序)中形成，“下层”是指在相较于比较对象的层之前的工艺中形成，“上层”是指在相较于比较对象的层之后的工艺中形成。
在制造柔性显示器件的情况下，如图1～图3所示，首先，在透光性的支承基板(例如，母玻璃)上形成树脂层12(步骤S1)。接着，形成势垒层3(步骤S2)。接着，形成TFT层4(步骤S3)。接着，形成发光元件层5(步骤S4)。接着，形成密封层6(步骤S5)。接着，在密封层6上临时粘贴保护用的上表面膜(步骤S6)。
接着，通过激光照射等使支承基板从树脂层12剥离(步骤S7)。接着，在树脂层12的下表面粘贴下表面膜10(步骤S8)。接着，将包括下表面膜10、树脂层12、势垒层3、TFT层4、发光元件层5、密封层6的层叠体切割，得到多个单片(步骤S9)。接着，从所得到的单片上剥离上表面膜后(步骤S10)，粘贴功能膜39(步骤S11)。接着，在比形成有多个像素的像素区域DA(参照图3)更靠外侧(边框区域NA，参照图3)的一部分(端子部)安装电子电路基板(例如，IC芯片以及FPC)(步骤S12)。此外，步骤S1～S12由显示器件制造装置(包括进行步骤S1～S5的各工序的成膜装置)进行。
作为树脂层12的材料，例如可举出聚酰亚胺等。树脂层12的部分还能够通过两层树脂膜(例如聚酰亚胺膜)以及由它们夹着的无机绝缘膜取代。
势垒层3是防止水、氧气等异物侵入TFT层4以及发光元件层5的层，例如能够由通过CVD法形成的氧化硅膜、氮化硅膜、或氮氧化硅膜、或者这些膜的层叠膜构成。
TFT层4包括半导体膜15、比半导体膜15更上层的无机绝缘膜16(栅极绝缘膜)、比无机绝缘膜16更上层的栅电极GE和栅极布线GH、比栅电极GE和栅极布线GH更上层的无机绝缘膜18、比无机绝缘膜18更上层的电源布线CE、比电源布线CE更上层的无机绝缘膜20、比无机绝缘膜20更上层的源极布线SH以及比源极布线SH更上层的平坦化膜21(层间绝缘膜)。
半导体层15例如由低温多晶硅(LTPS)或者氧化物半导体(例如In-Ga-Zn-O系的半导体)构成，并以包括半导体层15以及栅电极GE的方式构成晶体管(TFT)。图2中，晶体管以顶栅构造示出，但也可以是底栅构造。
栅电极GE、栅极布线GH、电容电极CE以及源极布线SH例如由包括铝、钨、钼、钽、铬、钛、铜的至少一种的金属单层膜或层叠膜构成。图2的TFT层4包括一层半导体层以及三层金属层。
无机绝缘膜16·18·20例如能够由通过CVD法形成的氧化硅(SiOx)膜或氮化硅(SiNx)膜或者这些膜的层叠膜构成。平坦化膜21可以由例如聚酰亚胺、丙烯酸等可涂布的感光性有机材料构成。
发光元件层5包括：比平坦化膜21更上层的阳极22、覆盖阳极22的边缘的绝缘性的边缘罩23、比边缘罩23更上层的EL(电致发光)层24、比EL层24更上层的阴极25以及掩模间隔件31·32。另外，发光元件层5可以在阴极25的更上层包括有机覆盖层、无机覆盖层等覆盖层。
边缘罩23例如通过在涂覆了聚酰亚胺、丙烯酸等有机材料后利用光刻进行图案化而形成。
对于每个像素，发光元件ES(例如，OLED：有机发光二极管，QLED：量子点发光二极管)形成于发光元件层5，该发光元件ES包括阳极22、EL层24以及阴极25，控制发光元件ES的像素电路形成于TFT层4。
阳极22是针对每个像素形成为岛状的图案电极。阴极25是共通地在全部像素上形成为整体的共用电极，不对每个像素涂覆，而是在整个像素区域DA上成膜。
阳极22主要由溅射法形成，而阴极25主要由蒸镀法形成。在蒸镀形成阴极的情况下，作为蒸镀掩模，使用整个像素区域DA开口的被称为CMM(共通金属掩模)的开放掩模。
EL层24作为功能层，例如通过从下层侧依次层叠空穴注入层、共通空穴传输层、岛状空穴传输层、发光层、空穴阻挡层、电子传输层、电子注入层而构成。发光层通过蒸镀法或喷墨法，例如在边缘罩23的开口(对每个子像素)以岛状形成。
OLED的发光层使用蒸镀掩模例如FMM(精细金属掩模)进行蒸镀而形成为岛状的蒸镀层。QLED的发光层例如通过对使量子点扩散的溶剂进行喷墨涂覆而形成。另外，在OLED是白色发光类型的情况下，或者在形成多个像素共通的共通发光层的情况下，有时作为蒸镀掩模，使用被称为CMM(共通金属掩模)的开放掩模。
岛状空穴传输层通过使用FMM的蒸镀法形成为岛状蒸镀层。其他功能层通过使用FMM或CMM的蒸镀法形成为岛状或整体状的共通层。该些功能层可以是由有机材料构成的有机层，也可以是由无机材料构成的无机层。
覆盖层通过使用CMM的蒸镀法形成为整体状的共通层。覆盖层例如可以具有由有机材料构成的有机覆盖层和由无机材料构成的无机覆盖层依次层叠而成的层叠结构，也可以只设置其中一个。
另外，也可以构成为不形成空穴注入层、共通空穴传输层、岛状空穴传输层、发光层、空穴阻挡层、电子传输层、电子注入层中的一层以上的层，进而形成其他层的构成也有可能。
阳极22由例如ITO(Indium Tin Oxide)和Ag(银)或包括Ag的合金的层叠构成，并具有光反射性。阴极25能够由MgAg合金(极薄膜)、ITO、IZO(Indium zinc Oxide)等透光性的导电材料构成。
在发光元件ES为OLED的情况下，通过阳极22以及阴极25之间的驱动电流使空穴和电子在发光层内复合，由此产生的激子向基态迁移的过程中放出光。阴极25是透光性的，阳极22是光反射性的，因此从EL层24放出的光朝向上方，成为顶部发光。阴极25是光反射性的，阳极22是透光性的，因此从EL层24放出的光朝向下方，成为底部发光。
在发光元件ES为QLED的情况下，通过阳极22以及阴极25之间的驱动电流使空穴和电子在发光层内复合，由此产生的激子从量子点的导带能级(conduction band)向价带能级(valence band)转变的过程中放出光(荧光)。
也可以在发光元件层5形成除上述的OLED、QLED以外的发光元件ES(无机发光二极管等)。
如图3所示，掩模间隔件31是设置在像素区域DA内的像素区域掩模间隔件。掩模间隔件32是设置在包围像素区域DA的边框区域NA中的边框区域掩模间隔件。掩模间隔件31设置在各像素中相邻的阳极露出部分(露出阳极22的边缘罩23的开口)之间。另外，在像素区域DA中，可以以包围显示像素的方式设置虚拟像素，也可以仅设置显示像素。显示像素中的阳极露出部分作为发光元件ES的发光区域发挥功能。更具体地说，在边缘罩23的规定部分中，在阴极25侧(即，TFT层4的相反侧)突出地设置掩模间隔件31。在图2中，省略了掩模间隔件31的图示。
掩模间隔件31在由FMM成膜时定位FMM。掩模间隔件32在由FMM成膜时定位FMM，同时由CMM成膜时定位CMM。因此，FMM在成膜时(换言之，在与被成膜基板紧密接触时)由掩模间隔件31·32定位。因此，CMM在成膜时(换言之，在与被成膜基板紧密接触时)由掩模间隔件32定位。
掩模间隔件31·32例如由感光性树脂材料形成。掩模间隔件31·32可以由与边缘罩23相同的材料形成，也可以由不同的材料形成。
密封层6具有透光性，且包含覆盖阴极25的无机密封膜26、比无机密封膜26更上层的有机缓冲膜27、比有机缓冲膜27更上层的无机密封膜28。覆盖发光元件层5的密封层6防止水、氧等异物向发光元件层5渗透。
无机密封层26和无机密封层28分别是无机绝缘膜，可以由例如通过CVD法形成的氧化硅膜、氮化硅膜或氮氧化硅膜、或这些层的层叠膜构成。有机缓冲膜27是具有平坦化效果的透光性有机膜，可以由例如丙烯酸等可涂布的有机材料构成。有机缓冲膜27例如能够通过喷墨涂覆形成。如图3所示，在边框区域NA中，可以设置用于停止喷墨的液滴的框状的堤部33和包围该堤部33的未图示的框状的堤部。堤部33可以用与边缘罩23、掩模间隔件31·32相同的材料同时形成。另外，包围堤部33的未图示的框状的堤部例如具有下层和上层的双层结构。上述下层在形成平坦化膜21的图案时，可以用与平坦化膜21相同的材料同时形成。上述上层例如在形成边缘罩23、掩模间隔件31·32时，可以用与这些边缘罩23、掩模间隔件31·32相同的材料同时形成。
下表面膜10是例如PET膜，因此通过在剥离了支承基板后粘贴于树脂层12的下表面而实现柔软性优异的显示器件。功能膜39例如具有光学补偿功能、触摸传感器功能、保护功能的至少一种。
以上对柔性显示器件进行了说明，但在制造非柔性显示器件的情况下，通常不需要树脂层的形成、基材的替换等，因此例如在玻璃基板上进行步骤S2～S5的层叠工序，之后转移至步骤S9。
如上所述，本实施方式所涉及的显示器件2对于全部像素(即，多个像素)具有至少一层共通层，该共通层在整个像素区域DA上形成整体状。
图4是示出本实施方式所涉及的显示器件2中的共通层的成膜的掩模71的一示例的俯视图。图5是表示使用图4所示的掩模71成膜一实施方式所涉及的显示器件2中共通层41的工序的图。
如上所述，掩模71是被称为CMM的开放掩模，用于成膜全部像素共通的共通层。如图4和图5所示，掩模71包括开口部72，开口部72开口整个像素区域DA，该像素区域DA至少包括设置有显示像素的显示区域。
另外，在图4中，如上所述，可以在作为母板的支撑基板上，在步骤S9中对被单片化的多个显示器件2的像素区域DA设置有一个掩模71，也可以仅设置有一个开口部72。
如图4和图5所示，在开口部72的开口端72a中，设置有俯视时反复设置有凹部和凸部的凹凸部73。如图5所示，凹凸部73的间隔(周期)，换言之，在凹凸部73中相邻的凸部间的间隔以及相邻的凹部间的间隔，例如与掩模间隔件31的间隔(相邻的掩模间隔件31之间的距离)相等。另外，掩模间隔件32的间隔(相邻的掩模间隔件32之间的距离)小于掩模间隔件31的间隔。在图5所示的例子中，以掩模间隔件31的间隔的一半的间隔形成掩模间隔件32。掩模间隔件31形成为例如，与FMM的接触面的上表面直径为5～10μm的圆形，且高度为1.0～2.0μm的具有锥形的圆柱形。掩模间隔件31形成为例如，与FMM与CMM的接触面的上表面以便为10～15μm的四边形(例如，正方形)且高度为1.0～2.0μm的具有锥形的四棱柱形。另外，在此，掩模间隔件31·32的高度以平坦化膜21的上表面为基准，表示为从该平坦化膜21的上表面开始的高度。
开口部72的开口端72a(换言之，凹凸部73)形成为适合于掩模间隔件31的配置的波形形状，使得该开口端72a和掩模间隔件31具有一定以上的距离。凹凸部73形成为当掩模71与被成膜基板重叠时，该凹凸部73的凸部位于与边框区域NA相邻的掩模间隔件31之间。
因此，在与被成膜基板紧密接触时，掩模71被配置为使凹凸部73的凸部位于与边框区域NA相邻的掩模间隔件31之间，并且在掩模71被适当地相对于掩模间隔件31配置的情况下，如图5所示，凹凸部73与相邻于边框区域NA的掩模间隔件31具有一定以上的距离。
共通层41形成在掩模71的开口部72上。因此，在俯视时，在共通层41的端部具有与掩模71的凹凸部73对应的凹凸部42。即，在共通层41的端部设置有沿着凹凸部73的凸部与该凸部相对的凹部、以及沿着凹凸部73的凹部与该凹部相对的凸部。因此，凹凸部42具有与凹凸部73对应的例如波形形状。凹凸部42的间隔与凹凸部73的间隔相同，与掩模间隔件31的间隔相等。共通层41与多个像素共通地成膜在掩模间隔件31上，使得该凹凸部42的凹部位于与边框区域NA相邻的掩模间隔件31之间。
本实施方式所涉及的显示器件2的制造方法包括：以包围像素区域DA的方式在该像素区域DA的外侧的边框区域NA中形成多个掩模间隔件32的工序；在像素区域DA内形成多个掩模间隔件31的工序；在像素区域DA内开口，使具有开口部72的掩模71接触于掩模间隔件31，该开口部72具有在俯视时设置了凹凸部73的开口端72a，在该些多个掩模间隔件31上形成与多个像素共通的共通层41的工序。
根据本实施方式，即使在掩模71与被成膜基板紧密接触时掩模71的位置偏离，掩模71的开口端72a与掩模间隔件31不接触，能够防止异物的附着。
但是，凹凸部73的形状不限于波形形状，只要像素区域DA内的掩模间隔件31和该凹凸部73(换言之，掩模71的开口端72a)之间的距离保持在一定以上即可。
为了均匀地定位FMM，用与先前相同的布置形成掩模间隔件31。在本实施方式中，通过不变更先前的掩模间隔件31的配置，而变更掩模71的开口端72a的形状，来制造比现有更可靠的显示器件2。
另外，对于边框区域NA的掩模间隔件32，也可以以使与凹凸部73(开口端72a)之间的距离保持一定以上的方式配置有该掩模间隔件32。
图6是示意性地示出了掩模间隔件31和图4所示的掩模71的开口端72a之间的关系的图。在图6中，假设以如下方式形成波形，即，将掩模间隔件31的直径设为d1，使得掩模71的开口端72a与相对于该开口端72a的掩模间隔件31的端部的距离为距离d2。在这种情况下，凹凸部73的凹部成为具有由d2+d1/2表示的半径R的圆的圆弧。此处，例如，假设d1＝10μm，考虑到掩模71的加工精度和掩模偏差，并且如果d2＝50μm，则R＝50+10/2＝55μm。
掩模71通过使用光刻和蚀刻处理从其表里两面侧蚀刻来进行图案化。即使光光刻的曝光分辨率是3μm(ghi线)，上述波形形状在尺寸上也足够大，能够容易地精细加工为上述波形形状。
以下，参照图7的(a)·(b)～图11，更详细地说明利用掩模71成膜共通层而所产生的效果。
图7的(a)是示意性地表示图4所示的掩模71向像素区域DA侧偏移时的掩模71的开口端72a和掩模间隔件31的位置关系的俯视图，图7的(b)是示意性地表示图4所示的掩模71中、位于与边框区域NA的相邻的掩模间隔件31间的凸部向夹着该凸部的掩模间隔件31侧偏移时的掩模71的开口端72a和掩模间隔件31的位置关系的俯视图。
图8的(a)是示意性地表示图4所示的掩模71相对于掩模间隔件31适当地配置时的掩模71的开口端72a与掩模间隔件31的位置关系的剖视图，图8的(b)是示意性地表示图8的(a)所示的掩模71在像素区域DA侧偏离时的掩模71的开口端72a和掩模间隔件31的位置关系的剖视图。
另外，图10的(a)是示意性地表示，作为CMM使用开口端82a在俯视时具有直线形状的开口部82的掩模81代替掩模71的情况下，将掩模81适当地配置于掩模间隔件31时的掩模81的开口部82和掩模间隔件31的位置关系的截面图，图10的(b)是示意性地表示图10的(a)所示的掩模81向像素区域DA侧偏移时的掩模81的开口端82a与掩模间隔件31的位置关系的截面图，图10的(c)是示意性地表示图10的(b)所示的状态下进行共通层(未图示)的成膜后，由密封层6密封时的问题点的截面图。
在掩模71的开口端72a和掩模81的开口端82a，特别是掩模71·81是构成EL层24中的各功能层(例如有机膜)的CMM的情况下，该些掩模71·81的开口端72a·82a位于包括虚拟像素的像素区域DA的周边端。如图8的(a)和图10的(a)所示，在掩模71·81的开口端72a·82a上有时附着有由成膜而沉积的成膜材料构成的膜、经掩模清洗而无法去除的残留物等异物91。
共通层41成膜时，被成膜基板和掩模71·81例如在被成膜基板的背面侧配置磁体(磁铁板)等磁力发生源，用磁铁吸引容易弯曲的掩模71·81的中央部，掩模71·81和被成膜基板之间的间隙消失后，由磁力紧密接触。
与FMM相比，掩模71·81的开口面积大，并且，在与被成膜基板紧密接触时，仅由设置在边框区域NA中的掩模间隔件32来定位掩模71·81。
因此，在使这些掩模71·81与被成膜基板紧密接触时产生了位置偏差的情况下，与FMM相比，掩模71·81的开口端72a·82a容易因自重或磁力而向被成膜基板侧弯曲。
因此，在使掩模81与被成膜基板紧密接触时，如果掩模81因磁力而从图10的(a)所示的状态偏离到如图10的(b)所示的像素区域DA侧，则向被成膜基板侧弯曲的开口端82a接触到掩模间隔件31。其结果，附着在开口端82a上的异物91被转印到掩模间隔件31上。
此处，例如，共通层41如上述那样是EL层24的功能层(例如有机膜)，在形成共通层41之后，如图10的(c)所示，由密封层6密封包含上述共通层41的发光元件层5的情况为例进行考察。
在用密封层6密封发光元件层5的情况下，如图10的(c)所示，如果在高的掩模间隔件31上附着有更高的异物91，则不能用密封层6适当地覆盖异物91，从而产生密封层6的缺损。该缺损成为水分渗透路径，水分从该缺损中渗透，当到达发光元件ES时，产生黑点。其结果，使用如上所述的掩模81制造的显示器件的可靠性降低。
然而，根据本实施方式，例如在掩模71的开口端72a上形成波形形状的凹凸部73，使得掩模71的开口端72a与掩模31之间的距离以一定以上分离。另外，图8的(a)所示的掩模71的开口端72a与掩模间隔件31之间的距离g(g＝R＝d2+d1/2)被设计为考虑了掩模精度和掩模偏差之后的距离。因此，如图7的(a)·(b)和图8的(b)所示，即使掩模71相对于掩模间隔件31的位置偏离，开口端72a与掩模间隔件31也不接触。因此，根据本实施方式，能够抑制来自掩模71的异物91的剥离，其结果，密封层6无法覆盖的异物91减少，提高了显示装置的可靠性，并且能够改善成品率。
另外，图9是示出当图4所示的掩模71向边框区域NA侧偏移时掩模71的开口端72a与掩模间隔件31的位置关系的俯视图。图11是表示图10的(a)所示的掩模81向边框区域NA侧偏移时的掩模81的开口端82a与掩模间隔件31的位置关系的俯视图。
如图11所示，在使用掩模81作为CMM的情况下，如果开口端82a向边框区域NA侧偏移，则掩模81的开口端72a为直线状，因此与开口端72a接触的掩模间隔件32的数量较多，异物91附着于掩模间隔件32的可能性提高。
另外，如图3所示，有时在掩模间隔件31和掩模间隔件32之间设置有沟道21a，该沟道21a成为阴极25与设置在TFT层4上的布线DW的接触区域。
在这种情况下，如图11所示，当掩模81的开口端82a向边框区域NA侧偏移时，由掩模81形成的共通层41均匀地超出边框区域NA而成膜。其结果，共通层41均匀地堵塞在沟道21a内，阴极25和布线DW无法接触的区域的面积变大。
然而，当开口端72a如掩模71那样具有凹凸部73时，如图9所示，即使开口端72a与图11所示的掩模81的开口端82a向边框区域NA侧的偏移相同，与该开口端72a接触的掩模间隔件32的数量与开口端82a偏离到边框区域NA侧的情况相比变少。因此，通过使用掩模71作为CMM，与作为CMM而使用掩模81的情况相比，能够抑制异物91附着到掩模间隔件32上。
另外，如图9所示，根据本实施方式，由于共通层41的端部具有与凹凸部73对应的凹凸部42，所以即使在边框区域NA形成了凹凸部42的至少一部分的情况下，也比使用CMM掩模81的情况，共通层41侵入到沟道21a内的面积小，阴极25和布线DW无法接触的区域的面积小。
因此，根据本实施方式，能够在确保掩模71的开口端72a和掩模间隔件31的余量的同时，确保阴极25和布线DW的接触区域。因此，根据本实施方式，可以提供一种比现有可靠性更高的显示器件2以及能够制造比现有可靠性更高的显示器件2的掩模71和显示器件2的制造方法。
另外，根据本实施方式，如果是不对每个像素进行涂覆而是在像素区域DA整体上成膜的层，则成为由掩模71成膜的共通层41的对象。作为上述共通层41，例如可举出空穴注入层、共通空穴传输层、空穴阻挡层、电子传输层和电子注入层等之类的EL层24中的功能层(有机层或无机层)。另外，如上所述，当发光元件ES是例如白色发光的OLED或是具有对多个像素共通的共通发光层的OLED的情况下，在发光层的成膜中使用CMM的情况下，发光层也成为上述共通层41的对象。另外，在以与上述功能层相同的尺寸形成覆盖层的情况下，覆盖层也成为上述共用层41的对象。另外，对于阴极25，在边框区域NA形成所述接触区域的边未成为对象，但是在没有所述接触区域的情况下(没有所述接触区域的边)，成为掩模71的成膜的对象。
在图4中，以在掩模71的全部开口端72a上形成有凹凸部73的情况为例进行图示，但是，如果在掩模71的开口端72a上设置有凹凸部73，也可以将凹凸部73设置在掩模71的开口端72a的一部分。也就是说，可以将凹凸部73设置在掩模71的开口端72a的至少一部分(至少一条边)。
本发明不限于上述各实施方式，能在权利要求所示的范围中进行各种变更，将在不同的实施方式中分别公开的技术手段适当组合而得到的实施方式也包含于本发明的技术范围。而且，能够通过组合各实施方式分别公开的技术方法来形成新的技术特征。
附图标记说明
2显示器件
21a 沟道(接触区域)
24 EL层
25 阴极
31 掩模间隔件(像素区域掩模间隔件)
32 掩模间隔件(边框区域掩模间隔件)
41 共通层
42、73 凹凸部
71 掩模
72 开口部
72a 开口端
DA 像素区域
NA 边框区域

Claims (10)

1.一种显示器件，其特征在于，包括：
多个像素区域掩模间隔件，其形成在设有多个像素的像素区域内；
多个边框区域掩模间隔件，其以包围所述像素区域的方式形成在所述像素区域外侧的边框区域；
共通层，其在所述多个像素区域掩模间隔件上，与所述多个像素共通地成膜，
所述共通层的端部在俯视时具有凹凸部。
2.根据权利要求1所述的显示器件，其特征在于，在与所述边框区域相邻的所述像素区域掩模间隔件之间设置有所述凹凸部的凹部。
3.根据权利要求1或2所述的显示器件，其特征在于，所述凹凸部的间隔与所述像素区域掩模间隔件的间隔相等。
4.根据权利要求1或2所述的显示器件，其特征在于，所述凹凸部具有波形形状。
5.根据权利要求1或2所述的显示器件，其特征在于，所述凹凸部的至少一部分存在于所述边框区域。
6.根据权利要求1或2所述的显示器件，其特征在于，所述边框区域掩模间隔件的间隔比所述像素区域掩模间隔件的间隔小。
7.根据权利要求1或2所述的显示器件，其特征在于，包括：多个第一电极、对所述多个像素共通地设置的第二电极以及被所述第一电极与所述第二电极夹着的功能层，
具有所述凹凸部的所述共通层为所述功能层。
8.根据权利要求7所述的显示器件，其特征在于，所述功能层为有机层。
9.根据权利要求1或2所述的显示器件，其特征在于，包括：多个第一电极、对所述多个像素共通地设置的第二电极以及被所述第一电极与所述第二电极夹着的功能层，
具有所述凹凸部的所述共通层为所述第二电极。
10.一种显示器件的制造方法，其特征在于，包括：
以包围设置有多个像素的像素区域的方式在所述像素区域的外侧的边框区域形成多个边框区域掩模间隔件的工序，
所述像素区域内形成多个像素区域掩模间隔件的工序，
在所述像素区域内开口，使具有开口部的所述掩模接触于所述边框区域掩模间隔件，所述开口部具有在俯视时设置了凹凸部的开口端，在所述多个像素区域掩模间隔件上形成所述多个像素共通的共通层的工序。
CN201880091862.6A 2018-03-30 2018-03-30 显示器件以及显示器件的制造方法 Active CN111937494B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/013966 WO2019187148A1 (ja) 2018-03-30 2018-03-30 表示デバイス、マスク、表示デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN111937494A CN111937494A (zh) 2020-11-13
CN111937494B true CN111937494B (zh) 2023-06-16

Family

ID=68059785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880091862.6A Active CN111937494B (zh) 2018-03-30 2018-03-30 显示器件以及显示器件的制造方法

Country Status (3)

Country Link
US (1) US20210028256A1 (zh)
CN (1) CN111937494B (zh)
WO (1) WO2019187148A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021250749A1 (ja) * 2020-06-08 2021-12-16 シャープ株式会社 表示装置及び表示装置の製造方法
CN112909205A (zh) * 2021-02-03 2021-06-04 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
EP4207299A4 (en) * 2021-05-31 2023-10-11 BOE Technology Group Co., Ltd. DISPLAY BOARD AND DISPLAY DEVICE

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1750719A (zh) * 2004-09-17 2006-03-22 株式会社半导体能源研究所 显示器件及其制造方法
CN1825616A (zh) * 2004-09-29 2006-08-30 株式会社半导体能源研究所 显示装置、电子设备及该显示装置的制造方法
JP2007234248A (ja) * 2006-02-27 2007-09-13 Kyocera Corp 蒸着マスク、及びそれを用いた有機ｅｌディスプレイの製造方法
JP2007258336A (ja) * 2006-03-22 2007-10-04 Toray Ind Inc 薄膜パターン化用マスクとその製造方法
JP2011222146A (ja) * 2010-04-05 2011-11-04 Canon Inc 有機ｅｌ表示装置の製造方法
JP2013089475A (ja) * 2011-10-19 2013-05-13 Canon Inc 発光表示装置及びその製造方法
JP2014026906A (ja) * 2012-07-30 2014-02-06 Canon Inc 表示装置及びその製造方法
JP2014041740A (ja) * 2012-08-22 2014-03-06 Canon Inc 表示装置及びその製造方法
CN106567052A (zh) * 2016-10-24 2017-04-19 武汉华星光电技术有限公司 掩膜板及oled器件的封装方法
CN107740040A (zh) * 2017-09-08 2018-02-27 上海天马有机发光显示技术有限公司 掩膜版组件及蒸镀装置
CN107845667A (zh) * 2017-11-01 2018-03-27 上海天马微电子有限公司 一种有机发光显示面板、显示装置及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025994A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 제조 방법
JP7017032B2 (ja) * 2016-06-28 2022-02-08 大日本印刷株式会社 蒸着マスク、有機半導体素子の製造方法、および有機ｅｌディスプレイの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1750719A (zh) * 2004-09-17 2006-03-22 株式会社半导体能源研究所 显示器件及其制造方法
CN1825616A (zh) * 2004-09-29 2006-08-30 株式会社半导体能源研究所 显示装置、电子设备及该显示装置的制造方法
JP2007234248A (ja) * 2006-02-27 2007-09-13 Kyocera Corp 蒸着マスク、及びそれを用いた有機ｅｌディスプレイの製造方法
JP2007258336A (ja) * 2006-03-22 2007-10-04 Toray Ind Inc 薄膜パターン化用マスクとその製造方法
JP2011222146A (ja) * 2010-04-05 2011-11-04 Canon Inc 有機ｅｌ表示装置の製造方法
JP2013089475A (ja) * 2011-10-19 2013-05-13 Canon Inc 発光表示装置及びその製造方法
JP2014026906A (ja) * 2012-07-30 2014-02-06 Canon Inc 表示装置及びその製造方法
JP2014041740A (ja) * 2012-08-22 2014-03-06 Canon Inc 表示装置及びその製造方法
CN106567052A (zh) * 2016-10-24 2017-04-19 武汉华星光电技术有限公司 掩膜板及oled器件的封装方法
CN107740040A (zh) * 2017-09-08 2018-02-27 上海天马有机发光显示技术有限公司 掩膜版组件及蒸镀装置
CN107845667A (zh) * 2017-11-01 2018-03-27 上海天马微电子有限公司 一种有机发光显示面板、显示装置及其制作方法

Also Published As

Publication number Publication date
CN111937494A (zh) 2020-11-13
WO2019187148A1 (ja) 2019-10-03
US20210028256A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US10516012B2 (en) Electro-optical device and manufacturing method thereof
WO2018179047A1 (ja) 表示装置およびその製造方法
KR20200049943A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US11626449B2 (en) Display device and method for producing display device
JP2018006115A (ja) 表示装置
CN111937494B (zh) 显示器件以及显示器件的制造方法
US10991906B2 (en) Display device, method for manufacturing display device, and manufacturing apparatus of display device
US20200219423A1 (en) Flexible display device and method of manufacturing flexible display device
US11818930B2 (en) Display device
US10672854B2 (en) Display device
CN110506306B (zh) 显示装置、显示装置的制造方法、显示装置制造设备
KR102169862B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
WO2020026308A1 (ja) 表示デバイス
WO2019167113A1 (ja) 表示パネル
CN112425264B (zh) 显示装置
KR20210052728A (ko) 표시 장치
US20200091258A1 (en) Display device, display device production method, display device production apparatus, and controller
WO2019186652A1 (ja) 表示装置の製造方法及び表示装置
CN114038864A (zh) 显示基板及其制作方法、显示面板
US11114522B2 (en) Display device, manufacturing method of display device, and exposure device
WO2020202525A1 (ja) 表示装置
WO2020039591A1 (ja) 表示デバイス
US11414741B2 (en) Vapor deposition mask and vapor deposition device
CN111919510B (zh) 显示设备
WO2019186897A1 (ja) 異物除去用基板および表示デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant