WO2020017014A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2020017014A1
WO2020017014A1 PCT/JP2018/027255 JP2018027255W WO2020017014A1 WO 2020017014 A1 WO2020017014 A1 WO 2020017014A1 JP 2018027255 W JP2018027255 W JP 2018027255W WO 2020017014 A1 WO2020017014 A1 WO 2020017014A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display device
insulating film
wirings
film
Prior art date
Application number
PCT/JP2018/027255
Other languages
English (en)
French (fr)
Inventor
貴翁 斉藤
昌彦 三輪
庸輔 神崎
屹 孫
雅貴 山中
誠二 金子
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201880095755.0A priority Critical patent/CN112449711B/zh
Priority to PCT/JP2018/027255 priority patent/WO2020017014A1/ja
Priority to US17/261,261 priority patent/US20210296426A1/en
Publication of WO2020017014A1 publication Critical patent/WO2020017014A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Definitions

  • the present invention relates to a display device.
  • organic EL display devices using organic EL (electroluminescence) elements have attracted attention as display devices replacing liquid crystal display devices.
  • a flexible organic EL display device in which an organic EL element or the like is formed on a flexible resin substrate has been proposed.
  • the organic EL display device a display region for displaying an image and a frame region around the display region are provided, and it is desired to reduce the frame region.
  • the wiring arranged in the frame region may be broken.
  • Patent Document 1 discloses a flexible display device in which a bending hole is formed to remove a part of a buffer film, a gate insulating film, and an interlayer insulating film corresponding to a bending region, thereby preventing disconnection of a wiring. It has been disclosed.
  • an inorganic insulating film such as a base coat film, a gate insulating film, and an interlayer insulating film is provided on a resin substrate.
  • the inorganic insulating film at the bent portion is removed, a flattening film is formed on the removed portion, and wiring is formed on the flattening film.
  • a flattening film needs to be separately formed only in a portion where the inorganic insulating film is removed from the bent portion of the frame region, there is room for improvement.
  • the present invention has been made in view of such a point, and an object of the present invention is to suppress disconnection of wiring without separately providing a flattening film in a bent portion of a frame region.
  • a display device includes a display region for displaying an image, a resin substrate having a frame region defined around the display region, and a TFT layer provided on the resin substrate.
  • a terminal portion provided at an end of the frame region, a bent portion provided so as to extend in one direction between the display region and the terminal portion, and a TFT layer formed on the resin substrate.
  • a plurality of inorganic insulating films formed with slits for exposing the upper surface of the resin substrate in the bent portion, and forming the TFT layer, between the display region and the bent portion,
  • a display device comprising: a plurality of first upper wirings provided on any one of the plurality of inorganic insulating films so as to extend parallel to each other in a direction intersecting with a direction in which the bent portion extends.
  • resin A first resin layer provided in the display region and the frame region on the opposite side to the TFT layer; and a direction in which the bent portion extends in the frame region of the first resin layer on the TFT layer side.
  • a plurality of lower wirings extending parallel to each other in a direction crossing each other and provided so as to cross the slit; a display area on the TFT layer side of the first resin layer and the frame so as to cover the plurality of lower wirings; A second resin layer provided in the region, wherein the plurality of first upper wirings are formed on the second resin layer and the inorganic insulating film provided between the plurality of lower wirings and the plurality of lower wirings.
  • the semiconductor device is characterized by being electrically connected to the plurality of lower wirings via a first contact hole.
  • the plurality of first upper wirings provided between the display region and the bent portion are electrically connected to the plurality of lower wirings provided between the first resin layer and the second resin layer of the resin substrate, respectively.
  • disconnection of the wiring can be suppressed without separately providing a flattening film in the bent portion of the frame region.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of a display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a sectional view of a display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 4 is an equivalent circuit diagram illustrating a TFT layer included in the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a sectional view of an organic EL layer included in the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is a plan view of a bent portion of a frame region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of the bent portion of the frame region of the organic EL display device along the line VII-VII in FIG.
  • FIG. 8 is a sectional view of a terminal portion in a frame region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 9 is a cross-sectional view of a bent portion of a frame region of a modification of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 10 is a cross-sectional view of a bent portion of a frame region of the organic EL display device according to the second embodiment of the present invention.
  • FIG. 11 is a sectional view of a terminal portion in a frame region of an organic EL display device according to a second embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of the present embodiment.
  • FIG. 2 is a plan view of a display area D of the organic EL display device 50a.
  • FIG. 3 is a sectional view of a display area D of the organic EL display device 50a.
  • FIG. 4 is an equivalent circuit diagram showing the TFT layer 20a constituting the organic EL display device 50a.
  • FIG. 5 is a cross-sectional view of the organic EL layer 33 included in the organic EL display device 50a.
  • FIG. 6 is a plan view of a bent portion B of a frame region F of the organic EL display device 50a.
  • FIG. 7 is a sectional view of the bent portion B of the frame region F of the organic EL display device 50a along the line VII-VII in FIG.
  • FIG. 8 is a cross-sectional view of the terminal portion T in the frame region F of the organic EL display device 50a.
  • the organic EL display device 50 a includes, for example, a rectangular display area D for displaying an image, and a frame area F provided around the display area D.
  • a plurality of sub-pixels P are arranged in a matrix as shown in FIG.
  • a sub-pixel P having a red light-emitting region Lr for displaying red a sub-pixel P having a green light-emitting region Lg for displaying green
  • a sub-pixel P having a blue light-emitting region Lb for performing blue display is provided adjacent to each other.
  • one pixel is configured by three adjacent sub-pixels P having a red light emitting area Lr, a green light emitting area Lg, and a blue light emitting area Lb.
  • a terminal portion T is provided at the right end of the frame region F in FIG. Also, in the frame area F, as shown in FIG. 1, between the display area D and the terminal part T, a bent part B that can be bent at 180 ° (U-shape) with the vertical direction in the figure as a bending axis. Are provided so as to extend in one direction (vertical direction in the figure).
  • the organic EL display device 50a includes an active matrix substrate 30a and an organic EL element 40 provided as a light emitting element on the active matrix substrate 30a.
  • the active matrix substrate 30a includes a resin substrate layer 10a provided as a resin substrate and a thin film transistor (TFT) layer 20a provided on the resin substrate layer 10a.
  • TFT thin film transistor
  • the resin substrate layer 10a includes a first resin layer 6 provided in the display area D and the frame area F on the opposite side to the TFT layer 20a, and the TFT layer 20a of the first resin layer 6 A second resin layer 8 provided in the display area D and the frame area F on the side, a lower conductive layer 7a and a plurality of lower wirings 7b provided between the first resin layer 6 and the second resin layer 8. ing.
  • the first resin layer 6 and the second resin layer 8 are made of, for example, a polyimide resin.
  • the surface of the first resin layer 6 on the side of the second resin layer 8 is roughened by, for example, an ashing process using plasma in order to improve the adhesion between the lower conductive layer 7a and each lower wiring 7b. And has an irregular shape with an arithmetic average roughness Ra of about 1 nm to 30 nm.
  • the second resin layer 8 is provided on the first resin layer 6 so as to cover the lower conductive layer 7a and each lower wiring 7b, as shown in FIGS.
  • the lower conductive layer 7a is provided so as to overlap the entire display region D, blocks the movement of moisture from the first resin layer 6 to the second resin layer 8, and
  • the organic EL layer 33 is configured to suppress deterioration of an organic EL layer 33 described later.
  • the lower conductive layer 7a is electrically connected to the power supply voltage line of the low power supply voltage line Wa or the high power supply voltage line Wb (see FIG. 1) in the frame region F so as to lower the electric resistance of the power supply voltage line. Is configured.
  • the low power supply voltage line Wa is electrically connected to a later-described second electrode 34 of the organic EL element 40. As shown in FIG.
  • the low power supply voltage line Wa is provided in a substantially C shape so as to surround the display area D, and both ends thereof reach the terminal portion T, and the low power supply voltage is input. It is configured to: Further, the high power supply voltage line Wb is electrically connected to a later-described first electrode 31 of the organic EL element 40 via a later-described second TFT 9b. As shown in FIG. 1, the high power supply voltage line Wb is provided in a frame shape so as to surround the display area D, and both ends of one side along the terminal portion T reach the terminal portion T. It is configured to receive a voltage.
  • the low power supply voltage line Wa and the high power supply voltage line Wb are formed in the same layer and the same material as the source line 18f.
  • the plurality of lower wirings 7b are arranged in the frame region F of the first resin layer 6 on the TFT layer 20a side in a direction perpendicular to the direction in which the bent portion B extends (FIGS. 6 extend in a horizontal direction (horizontal direction in FIG. 6) and cross a slit S described later.
  • the lower conductive layer 7a and each lower wiring 7b are formed of the same material (for example, a metal film such as a molybdenum film) as a gate line 14 described later.
  • the lower conductive layer 7a and each lower wiring 7b may be formed of, for example, a single-layer film, an alloy film, or a laminated film of titanium, tungsten, molybdenum, copper, aluminum, or the like.
  • the TFT layer 20a includes a base coat film 11 provided on the second resin layer 8 of the resin substrate layer 10a, a plurality of first TFTs 9a provided on the base coat film 11, a plurality of second TFTs 9b, It includes a plurality of capacitors 9c, and a first TFT 9a, a second TFT 9b, and a flattening film 19 provided on each capacitor 9c.
  • a plurality of gate lines are provided so as to extend in parallel in the horizontal direction in the drawing. 14 are provided.
  • the plurality of gate lines 14 are perpendicular to each other in the vertical direction in the drawing.
  • a plurality of source lines 18f are provided so as to extend in parallel.
  • a plurality of power lines 18g are provided so as to extend parallel to each other in the vertical direction in the figure.
  • Each power supply line 18g is provided so as to be adjacent to each source line 18f, as shown in FIG.
  • a first TFT 9a, a second TFT 9b, and a capacitor 9c are provided in each sub-pixel P.
  • the base coat film 11 is composed of, for example, a single-layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride.
  • the first TFT 9a is connected to the corresponding gate line 14 and source line 18f in each sub-pixel P, as shown in FIG.
  • the first TFT 9a includes a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, a first interlayer insulating film 15, a second interlayer insulating film 17, and a semiconductor layer 12a sequentially provided on the base coat film 11. It has a source electrode 18a and a drain electrode 18b.
  • the semiconductor layer 12a is provided in an island shape on the base coat film 11, and has a channel region, a source region, and a drain region.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12a.
  • the gate electrode 14a is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12a.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided so as to cover the gate electrode 14a.
  • the source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG.
  • the source electrode 18a and the drain electrode 18b are connected via respective contact holes formed in a laminated film of the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17, It is connected to the source region and the drain region of the semiconductor layer 12a, respectively.
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are each formed of a single-layer film or a stacked film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride. .
  • the second TFT 9b is connected to the corresponding first TFT 9a and the power supply line 18g in each sub-pixel P.
  • the second TFT 9b includes a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, a first interlayer insulating film 15, a second interlayer insulating film 17, and a semiconductor layer 12b sequentially provided on the base coat film 11. It has a source electrode 18c and a drain electrode 18d.
  • the semiconductor layer 12b is provided in an island shape on the base coat film 11, and has a channel region, a source region, and a drain region. Further, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12b. Further, as shown in FIG. 3, the gate electrode 14b is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12b. Further, as shown in FIG. 3, the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in order to cover the gate electrode 14b. The source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG. Further, as shown in FIG.
  • the source electrode 18c and the drain electrode 18d are connected via respective contact holes formed in a laminated film of the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17, It is connected to the source region and the drain region of the semiconductor layer 12b, respectively.
  • first gate 9a and the second TFT 9b of the top gate type are illustrated, but the first TFT 9a and the second TFT 9b may be a bottom gate type TFT.
  • the capacitor 9c is connected to the corresponding first TFT 9a and the power supply line 18g in each sub-pixel P, as shown in FIG.
  • the capacitor 9c includes a lower conductive layer 14c formed of the same material as the gate line 14 in the same layer, and a first interlayer insulating film 15 provided to cover the lower conductive layer 14c. And an upper conductive layer 16 provided on the first interlayer insulating film 15 so as to overlap the lower conductive layer 14c.
  • the upper conductive layer 16 is electrically connected to a power supply line 18g through a contact hole formed in the second interlayer insulating film 17, as shown in FIG.
  • the base film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17, which constitute the TFT layer 20 a have a laminated film
  • In B a slit S exposing the upper surface of the second resin layer 8 of the resin substrate layer 10a is formed in a groove shape along the direction in which the bent portion B extends. Note that, in the plan view of FIG. 6, the flattening film 19 provided on the entire surface in the drawing is omitted.
  • the slit S formed so as to penetrate the laminated film of the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 has been exemplified.
  • the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 may not penetrate the laminated film. That is, the inorganic insulating film may remain at the bottom of the slit S.
  • a plurality of first upper layer wirings 14d are provided so as to extend parallel to each other in a direction perpendicular to the extending direction.
  • the plurality of first upper wirings 14d are formed by the plurality of first contact holes Ha formed in the laminated film of the second resin layer 8, the base coat film 11, and the gate insulating film 13. Are electrically connected to the plurality of lower wirings 7b, respectively.
  • the plurality of first upper wirings 14d and the plurality of second upper wirings 14e described later are formed in the same layer and the same material as the gate line 14.
  • a plurality of second upper wirings 14e are provided so as to extend parallel to each other in a direction perpendicular to the extending direction.
  • the plurality of second upper wirings 14 e are formed by the plurality of second contact holes Hb formed in the laminated film of the second resin layer 8, the base coat film 11, and the gate insulating film 13. Are electrically connected to the plurality of lower wirings 7b, respectively. 1 and 8, the plurality of second upper layer wirings 14e are provided so as to extend to the terminal portion T.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are formed. It is electrically connected to the plurality of terminal electrodes 18t via the plurality of third contact holes Hc formed in the laminated film. Note that the plurality of terminal electrodes 18t are formed in the same layer and the same material as the source line 18f, and the respective intermediate portions are exposed from the flattening film 19 as shown in FIG.
  • the flattening film 19 has a flat surface at least in the display region D, and as shown in FIG. 7, a laminated film of a base coat film 11, a gate insulating film 13, a first interlayer insulating film 15, and a second interlayer insulating film 17 Is provided so as to cover the slits S formed in the substrate, and is made of, for example, an organic resin material such as a polyimide resin.
  • the organic EL element 40 is provided in the display region D, and as shown in FIG. 3, a plurality of first electrodes 31, an edge cover 32, a plurality of organic EL layers 33, An electrode 34 and a sealing film 38 are provided.
  • the plurality of first electrodes 31 are provided as pixel electrodes in a matrix on the planarization film 19 so as to correspond to the plurality of sub-pixels P. Further, as shown in FIG. 3, each first electrode 31 is connected to a drain electrode 18d of each second TFT 9b via a contact hole formed in the flattening film 19. In addition, the first electrode 31 has a function of injecting holes (holes) into the organic EL layer 33. Further, the first electrode 31 is more preferably formed of a material having a large work function in order to improve the efficiency of injecting holes into the organic EL layer 33.
  • the material forming the first electrode 31 for example, silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), gold (Au) , Titanium (Ti), ruthenium (Ru), manganese (Mn), indium (In), ytterbium (Yb), lithium fluoride (LiF), platinum (Pt), palladium (Pd), molybdenum (Mo), iridium ( Metal materials such as Ir) and tin (Sn). Further, the material forming the first electrode 31 may be an alloy such as astatine (At) / astatin oxide (AtO 2 ).
  • the material forming the first electrode 31 is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). There may be. Further, the first electrode 31 may be formed by stacking a plurality of layers made of the above materials. Note that examples of the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 32 is provided in a lattice shape so as to cover the peripheral portion of each first electrode 31.
  • the material forming the edge cover 32 include an organic film such as a polyimide resin, an acrylic resin, a polysiloxane resin, and a novolak resin.
  • each of the organic EL layers 33 is disposed on each first electrode 31 as shown in FIG. 3 and provided in a matrix so as to correspond to the plurality of sub-pixels P.
  • each of the organic EL layers 33 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4, and an electron injection layer which are sequentially provided on the first electrode 31. It has a layer 5.
  • the hole injection layer 1 is also called an anode buffer layer, and has a function of making the energy levels of the first electrode 31 and the organic EL layer 33 close to each other and improving the efficiency of hole injection from the first electrode 31 to the organic EL layer 33.
  • a material constituting the hole injection layer for example, a triazole derivative, an oxadiazole derivative, an imidazole derivative, a polyarylalkane derivative, a pyrazoline derivative, a phenylenediamine derivative, an oxazole derivative, a styrylanthracene derivative, a fluorenone derivative, Hydrazone derivatives, stilbene derivatives and the like can be mentioned.
  • the hole transport layer 2 has a function of improving the efficiency of transporting holes from the first electrode 31 to the organic EL layer 33.
  • the material constituting the hole transport layer 2 include porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylenevinylene, polysilane, triazole derivatives, oxadiazole Derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives, hydrogenated amorphous silicon, Examples include hydrogenated amorphous silicon carbide, zinc sulfide, and zinc selenide.
  • the light emitting layer 3 is formed of a material having high luminous efficiency.
  • the material constituting the light emitting layer 3 include a metal oxinoid compound [8-hydroxyquinoline metal complex], a naphthalene derivative, an anthracene derivative, a diphenylethylene derivative, a vinylacetone derivative, a triphenylamine derivative, a butadiene derivative, and a coumarin derivative.
  • the electron transport layer 4 has a function of efficiently moving electrons to the light emitting layer 3.
  • a material constituting the electron transport layer 4 for example, as an organic compound, an oxadiazole derivative, a triazole derivative, a benzoquinone derivative, a naphthoquinone derivative, an anthraquinone derivative, a tetracyanoanthraquinodimethane derivative, a diphenoquinone derivative, or a fluorenone derivative , Silole derivatives, metal oxinoid compounds and the like.
  • the electron injection layer 5 has a function of making the energy levels of the second electrode 34 and the organic EL layer 33 close to each other, and improving the efficiency with which electrons are injected from the second electrode 34 into the organic EL layer 33.
  • the drive voltage of the organic EL element 40 can be reduced.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • lithium fluoride LiF
  • magnesium fluoride MgF 2
  • calcium fluoride CaF 2
  • strontium fluoride SrF 2
  • barium fluoride examples thereof include an inorganic alkali compound such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), and strontium oxide (SrO).
  • the second electrode 34 is provided as a common electrode so as to cover each organic EL layer 33 and the edge cover 32.
  • the second electrode 34 has a function of injecting electrons into the organic EL layer 33.
  • the second electrode 34 is more preferably made of a material having a small work function in order to improve the efficiency of injecting electrons into the organic EL layer 33.
  • the second electrode 34 for example, silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), gold (Au) , Calcium (Ca), titanium (Ti), yttrium (Y), sodium (Na), ruthenium (Ru), manganese (Mn), indium (In), magnesium (Mg), lithium (Li), ytterbium (Yb) , Lithium fluoride (LiF) and the like.
  • the second electrode 34 is made of, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), astatine (At) / astatin oxide (AtO 2). ), Lithium (Li) / aluminum (Al), lithium (Li) / calcium (Ca) / aluminum (Al), and lithium fluoride (LiF) / calcium (Ca) / aluminum (Al). You may.
  • the second electrode 34 may be formed of a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO), for example. .
  • the second electrode 34 may be formed by laminating a plurality of layers made of the above materials.
  • the material having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium (Mg).
  • (Na) / potassium (K) lithium (Li) / aluminum (Al), lithium (Li) / calcium (Ca) / aluminum (Al), lithium fluoride (LiF) / calcium (Ca) / aluminum (Al) And the like.
  • the sealing film 38 includes a first inorganic film 35 provided so as to cover the second electrode 34, an organic film 36 provided on the first inorganic film 35, and an organic film 36.
  • a second inorganic film 37 provided to cover the organic EL layer 33, and has a function of protecting the organic EL layer 33 from moisture, oxygen, and the like.
  • the first inorganic film 35 and the second inorganic film 37 are made of, for example, silicon nitride (Si 2 N 3 ) such as silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), or trisilicon tetranitride (Si 3 N 4 ).
  • the organic film 36 is made of, for example, an organic material such as an acrylic resin, a polyurea resin, a parylene resin, a polyimide resin, and a polyamide resin.
  • a gate signal is input to the first TFT 9a via the gate line 14, thereby turning on the first TFT 9a, and the gate electrode of the second TFT 9b via the source line 18f.
  • a predetermined voltage corresponding to the source signal is written to the 14b and the capacitor 9c, and a current from the power supply line 18g defined based on the gate voltage of the second TFT 9b is supplied to the organic EL layer 33, so that the organic EL layer 33
  • the light emitting layer 3 is configured to emit light to display an image.
  • the gate voltage of the second TFT 9b is held by the capacitor 9c, so that the light emitting layer 3 emits light until the gate signal of the next frame is input. Will be maintained.
  • the method for manufacturing the organic EL display device 50a according to the present embodiment includes a resin substrate layer forming step, a TFT layer forming step, and an organic EL element forming step.
  • ⁇ Resin substrate layer forming step> First, for example, a resin material such as a polyimide resin is applied on a glass substrate using a slit coater, and after the applied resin material is cured, one surface of the cured resin material is ashed by plasma. Then, a first resin layer 6 having a thickness of about 5 ⁇ m to 10 ⁇ m is formed.
  • a resin material such as a polyimide resin is applied on a glass substrate using a slit coater, and after the applied resin material is cured, one surface of the cured resin material is ashed by plasma. Then, a first resin layer 6 having a thickness of about 5 ⁇ m to 10 ⁇ m is formed.
  • a metal film such as a molybdenum film is formed on the ashed surface of the first resin layer 6 by, for example, a sputtering method, and then the metal film is patterned to have a thickness of about 250 nm to 300 nm. 7a and the lower wiring 7b are formed.
  • a resin material such as a polyimide resin is applied to the surface of the first resin layer 6 on which the lower conductive layer 7a and the lower wiring 7b are formed by using, for example, a slit coater, and the applied resin material is cured. Then, a second resin layer 8 having a thickness of about 5 ⁇ m to 10 ⁇ m is formed to form a resin substrate layer 10a.
  • ⁇ TFT layer forming step> the base coat film 11, the first TFT 9a, the second TFT 9b, the capacitor 9c, and the planarizing film 19 are formed on the surface of the second resin layer 8 of the resin substrate layer 10a formed in the resin substrate layer forming step by using a known method. Is formed to form the TFT layer 20a.
  • the first contact hole Ha and the first contact hole Ha are formed in the laminated film of the second resin layer 8, the base coat film 11, and the gate insulating film 13.
  • Two contact holes Hb are formed.
  • the gate lines 14 and the like the first upper layer wiring 14d and the second upper layer wiring 14e are formed.
  • a slit S is formed in the laminated film of the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 in the bent portion B of the frame region F.
  • a third contact hole Hc is formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17. Thereafter, when forming the source line 18f and the like, the terminal electrode 18t is formed.
  • the first electrode 31, the edge cover 32, and the organic EL layer 33 are formed on the flattening film 19 of the TFT layer 20a formed in the TFT layer forming step by using a known method.
  • the hole transport layer 2, the light emitting layer 3, the electron transport layer 4, the electron injection layer 5), and the second electrode 34 are formed.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed on the surface of the substrate on which the second electrode 34 is formed by a plasma CVD (chemical vapor deposition) method. Then, a first inorganic film 35 is formed.
  • an organic resin material such as an acrylic resin is formed on the surface of the substrate on which the first inorganic film 35 is formed, for example, by an ink-jet method to form an organic film 36.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, a silicon oxynitride film, or the like is formed on the substrate on which the organic film 36 is formed by a plasma CVD method using a mask.
  • An inorganic film 37 is formed.
  • the sealing film 38 including the first inorganic film 35, the organic film 36, and the second inorganic film 37 is formed, and the organic EL element 40 is formed.
  • a laser beam is irradiated from the glass substrate side of the resin substrate layer 10a to thereby form the first resin of the resin substrate layer 10a.
  • the glass substrate is peeled off from the lower surface of the layer 6, and a protective sheet (not shown) is attached to the lower surface of the first resin layer 6 from which the glass substrate has been peeled.
  • the organic EL display device 50a of the present embodiment can be manufactured.
  • FIG. 9 is a cross-sectional view of a bent portion B of a frame region F of an organic EL display device 50b which is a modification of the organic EL display device 50a.
  • the organic EL display device 50b includes an active matrix substrate 30b (see FIG. 9) and the organic EL element 40 provided on the active matrix substrate 30b.
  • the active matrix substrate 30b includes a resin substrate layer 10b provided as a resin substrate and a TFT layer 20b provided on the resin substrate layer 10b.
  • the resin substrate layer 10b includes a first resin layer 6 provided in the display area D and the frame area F on the opposite side to the TFT layer 20b, and a display on the TFT layer 20b side of the first resin layer 6.
  • the second resin layer 8 provided in the region D and the frame region F, the lower conductive layer 7 a (see FIG. 3) provided between the first resin layer 6 and the second resin layer 8, and a plurality of lower wirings 7 c It has.
  • the plurality of lower wirings 7c are provided in the frame region F of the first resin layer 6 on the TFT layer 20b side so as to extend in parallel with each other in a direction orthogonal to the direction in which the bent portion B extends.
  • the lower conductive layer 7a and each lower wiring 7c are formed of the same material as the source line 18f (for example, a metal laminated film such as a titanium film / aluminum film / a titanium film).
  • the TFT layer 20b has the same structure as the above-described TFT except that the first upper wiring 18h and the second upper wiring 18i corresponding to the first upper wiring 14d and the second upper wiring 14e are formed of a source metal film instead of a gate metal film. Substantially the same as layer 20a.
  • the plurality of first upper wirings 18h provided between the second interlayer insulating film 17 and the flattening film 19 include the second resin layer 8, the base coat film 11,
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are respectively electrically connected to the plurality of lower wirings 7 c via the plurality of first contact holes Ha formed in the stacked film.
  • the plurality of second upper wirings 18i provided between the second interlayer insulating film 17 and the planarization film 19 are formed by the second resin layer 8, the base coat film, and the like.
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are electrically connected to the plurality of lower wirings 7c via the plurality of second contact holes Hb formed in the stacked film. ing.
  • the configuration in which the first upper layer wiring 18h and the second upper layer wiring 18i are formed by the source metal film is illustrated, but the first upper layer wiring and the second upper layer wiring are formed by the first interlayer insulating film 15 and
  • the upper conductive layer 16 provided between the second interlayer insulating films 17 may be formed of the same material in the same layer.
  • the plurality of the second portions extend in parallel to each other in a direction orthogonal to the direction in which the bent portion B extends.
  • One upper layer wiring 14d is provided.
  • a plurality of second upper wirings 14e are provided between the bent portion B and the terminal portion T so as to extend parallel to each other in a direction orthogonal to the direction in which the bent portion B extends.
  • the frame region F they extend parallel to each other in a direction perpendicular to the direction in which the bent portion B extends, and are formed on the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17.
  • a plurality of lower wirings 7b are provided so as to cross the slit S.
  • the plurality of first upper wirings 14d and the plurality of second upper wirings 14e are formed by a plurality of first contact holes Ha formed in a laminated film of the second resin layer 8, the base coat film 11, and the gate insulating film 13, and the plurality of first contact holes Ha.
  • the plurality of lower wirings 7b crossing the slits S are provided between the first resin layer 6 and the second resin layer 8 without the interposition of an inorganic insulating film which is liable to crack when bent.
  • the plurality of first upper wirings 14d and the plurality of second upper wirings 14e are formed in the same layer and the same material as the gate line 14, and the plurality of lower wirings 7b are formed. Since the gate line 14 is formed of the same material, the electrical resistances of the first upper wiring 14d, the second upper wiring 14e, and the lower wiring 7b can be easily adjusted.
  • the surface of the first resin layer 6 on the second resin layer 8 side has an uneven shape, and the lower conductive layer 7a and the plurality of lower wirings 7b Since the first resin layer 6 is provided on the uneven surface, the adhesion between the first resin layer 6 and the lower conductive layer 7a and the plurality of lower wirings 7b can be improved.
  • the lower conductive layer 7a is provided between the first resin layer 6 and the second resin layer 8 so as to overlap the entire display region D.
  • the movement of moisture and the like from the first resin layer 6 to the second resin layer 8 can be blocked, and the deterioration of the organic EL layer 33 of the organic EL element 40 can be suppressed.
  • the lower conductive layer 7a provided between the first resin layer 6 and the second resin layer 8 and the power supply of the low power supply voltage line Wa or the high power supply voltage line Wb are provided. Since the voltage line is electrically connected, the electric resistance of the power supply voltage line can be reduced.
  • FIG. 10 is a cross-sectional view of the bent portion B of the frame region F of the organic EL display device 50c of the present embodiment.
  • FIG. 11 is a sectional view of a terminal portion T in a frame region F of the organic EL display device 50c.
  • the same parts as those in FIGS. 1 to 9 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the organic EL display device 50a including the first upper wiring 14d and the second upper wiring 14e is illustrated.
  • the organic EL display device in which the second upper wiring 14e is omitted. 50c is illustrated.
  • the organic EL display device 50c includes an active matrix substrate 30c (see FIGS. 10 and 11) and an organic EL element 40 provided on the active matrix substrate 30c.
  • the active matrix substrate 30c includes a resin substrate layer 10c provided as a resin substrate, and a TFT layer 20c provided on the resin substrate layer 10c.
  • the resin substrate layer 10c includes a first resin layer 6 provided in the display region D and the frame region F on the opposite side to the TFT layer 20c, The second resin layer 8 provided in the display region D and the frame region F on the side, the lower conductive layer 7a (see FIG. 3) provided between the first resin layer 6 and the second resin layer 8, and a plurality of lower layers And a wiring 7d.
  • the plurality of lower wirings 7d are provided in the frame region F of the first resin layer 6 on the TFT layer 20b side so as to extend in parallel with each other in a direction orthogonal to the direction in which the bent portion B extends.
  • the lower conductive layer 7a and each lower wiring 7d are formed of the same material as the source line 18f (for example, a metal laminated film such as a titanium film / aluminum film / a titanium film).
  • the plurality of lower wirings 7d are provided so as to extend to the terminal portion T.
  • the second resin layer 8 In the terminal portion T, the second resin layer 8, the base coat film 11, the gate insulating film 13, the first interlayer insulating film It is electrically connected to a plurality of terminal electrodes 18t via a plurality of third contact holes Hc formed in a laminated film of the film 15 and the second interlayer insulating film 17, respectively.
  • the TFT layer 20c does not include the plurality of second upper wirings 14e (see FIG. 7) disposed between the bent portion B and the terminal portion T, and as described above, the plurality of lower wirings This is substantially the same as the TFT layer 20a of the first embodiment except that 7d is electrically connected to the plurality of terminal electrodes 18t.
  • the organic EL display device 50c described above has flexibility, similarly to the organic EL display device 50a of the first embodiment, and in each sub-pixel P, the organic EL layer 33 is provided via the first TFT 9a and the second TFT 9b. The image is displayed by appropriately emitting the light from the light emitting layer 3.
  • the organic EL display device 50c of this embodiment is different from the method of manufacturing the organic EL display device 50a described in the first embodiment in that the pattern shape of the lower wiring 7b is changed to form the second upper wiring 14e and the second contact hole. It can be manufactured by omitting Hb and changing the depth of the third contact hole Hc.
  • the plurality of the second EL devices extend in parallel to each other in a direction orthogonal to the direction in which the bent portion B extends.
  • One upper layer wiring 14d is provided. Further, in the frame region F, they extend parallel to each other in a direction perpendicular to the direction in which the bent portion B extends, and are formed on the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17.
  • a plurality of lower wirings 7d are provided so as to cross the slit S.
  • the plurality of first upper wirings 14d are connected to the plurality of lower wirings 7d via the plurality of first contact holes Ha formed in the laminated film of the second resin layer 8, the base coat film 11, and the gate insulating film 13. Each is electrically connected.
  • a plurality of lower wirings 7d crossing the slits S are provided between the first resin layer 6 and the second resin layer 8 without the interposition of an inorganic insulating film which is liable to crack when bent. Accordingly, disconnection of the plurality of lower wirings 7d when the organic EL display device 50a is bent at the bending portion B can be suppressed.
  • the plurality of terminal electrodes 18t are formed in the same layer and the same material as the source line 18f, and the plurality of lower wirings 7d are formed of the same material as the source line 18f. Therefore, the electric resistance of the lower wiring 7d can be reduced.
  • the surface of the first resin layer 6 on the side of the second resin layer 8 has an irregular shape, and the lower conductive layer 7a and the plurality of lower wirings 7d are Since the first resin layer 6 is provided on the uneven surface, the adhesion between the first resin layer 6 and the lower conductive layer 7a and the plurality of lower wirings 7d can be improved.
  • the lower conductive layer 7a is provided between the first resin layer 6 and the second resin layer 8 so as to overlap the entire display region D.
  • the movement of moisture and the like from the first resin layer 6 to the second resin layer 8 can be blocked, and the deterioration of the organic EL layer 33 of the organic EL element 40 can be suppressed.
  • the lower conductive layer 7a provided between the first resin layer 6 and the second resin layer 8 and the power supply of the low power supply voltage line Wa or the high power supply voltage line Wb are provided. Since the voltage line is electrically connected, the electric resistance of the power supply voltage line can be reduced.
  • the organic EL layer having a five-layered structure of the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer, and the electron injection layer is exemplified. It may have a three-layer structure of a layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer.
  • the organic EL display device in which the first electrode is used as an anode and the second electrode is used as a cathode is exemplified.
  • the present invention inverts the stacked structure of the organic EL layer and uses the first electrode as a cathode. It can be applied to an organic EL display device using the second electrode as an anode.
  • the organic EL display device in which the electrode of the TFT connected to the first electrode is used as the drain electrode has been described. It can also be applied to an organic EL display device called.
  • the organic EL display device has been described as an example of the display device, but the present invention can be applied to a display device having a plurality of light emitting elements driven by current.
  • the present invention can be applied to a display device including a QLED (Quantum-dot-light-emitting-diode) which is a light-emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot-light-emitting-diode
  • the present invention is useful for a flexible display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示領域及び折り曲げ部（Ｂ）の間で折り曲げ部（Ｂ）の延びる方向と交差する方向に互いに平行に延びるように設けられた複数の第１上層配線（１４ｄ）は、樹脂基板（１０ａ）の第１樹脂層（６）及び第２樹脂層（８）の間に折り曲げ部（Ｂ）の延びる方向と交差する方向に互いに平行に延び、スリット（Ｓ）を横切るように設けられた複数の下層配線（７ｂ）に、第２樹脂層（８）及び無機絶縁膜（１１，１３）に形成された複数の第１コンタクトホール（Ｈａ）を介して、それぞれ電気的に接続されている。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機ＥＬ（electroluminescence）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置では、可撓性を有する樹脂基板上に有機ＥＬ素子等を形成したフレキシブルな有機ＥＬ表示装置が提案されている。ここで、有機ＥＬ表示装置では、画像表示を行う表示領域と、その表示領域の周囲に額縁領域とが設けられ、額縁領域を縮小させることが要望されている。そして、フレキシブルな有機ＥＬ表示装置では、平面視における額縁領域が占有する面積を小さくするために、額縁領域を折り曲げると、その額縁領域に配置された配線が破断するおそれがある。
　例えば、特許文献１には、ベンディングホールを形成することにより、ベンディング領域に対応するバッファ膜、ゲート絶縁膜及び層間絶縁膜のそれぞれ一部を除去して、配線の断線を防止するフレキシブル表示装置が開示されている。
特開２０１４－２３２３００号公報
　ところで、フレキシブルな有機ＥＬ表示装置では、樹脂基板上にベースコート膜、ゲート絶縁膜及び層間絶縁膜等の無機絶縁膜が設けられているので、額縁領域の配線の断線を抑制するために、額縁領域の折り曲げ部における無機絶縁膜を除去して、その除去した部分に平坦化膜を形成し、その平坦化膜上に配線を形成することがある。しかしながら、このような構成の有機ＥＬ表示装置では、額縁領域の折り曲げ部の無機絶縁膜を除去した部分だけに平坦化膜を別途形成する必要があるので、改善の余地がある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、額縁領域の折り曲げ部において、平坦化膜を別途設けることなく、配線の断線を抑制することにある。
　上記目的を達成するために、本発明に係る表示装置は、画像表示を行う表示領域、及び該表示領域の周囲に額縁領域が規定された樹脂基板と、上記樹脂基板上に設けられたＴＦＴ層と、上記額縁領域の端部に設けられた端子部と、上記表示領域及び上記端子部の間に一方向に延びるように設けられた折り曲げ部と、上記ＴＦＴ層を構成し、上記樹脂基板上に積層して設けられ、上記折り曲げ部において、上記樹脂基板の上面を露出させるスリットが形成された複数の無機絶縁膜と、上記ＴＦＴ層を構成し、上記表示領域及び上記折り曲げ部の間において、上記折り曲げ部の延びる方向と交差する方向に互いに平行に延びるように上記複数の無機絶縁膜の何れか１つ上に設けられた複数の第１上層配線とを備えた表示装置であって、上記樹脂基板は、上記ＴＦＴ層と反対側で上記表示領域及び上記額縁領域に設けられた第１樹脂層と、該第１樹脂層の上記ＴＦＴ層側の上記額縁領域において、上記折り曲げ部の延びる方向と交差する方向に互いに平行に延び、上記スリットを横切るように設けられた複数の下層配線と、該複数の下層配線を覆うように上記第１樹脂層の上記ＴＦＴ層側の上記表示領域及び上記額縁領域に設けられた第２樹脂層とを備え、上記複数の第１上層配線は、上記複数の下層配線との間に設けられた上記第２樹脂層及び上記無機絶縁膜に形成された複数の第１コンタクトホールを介して、上記複数の下層配線にそれぞれ電気的に接続されていることを特徴とする。
　本発明によれば、表示領域及び折り曲げ部の間に設けられた複数の第１上層配線が、樹脂基板の第１樹脂層及び第２樹脂層の間に設けられた複数の下層配線にそれぞれ電気的に接続されているので、額縁領域の折り曲げ部において、平坦化膜を別途設けることなく、配線の断線を抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層を示す等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層の断面図である。 図６は、本発明の第１の実施形態に係る有機ＥＬ表示装置の額縁領域の折り曲げ部の平面図である。 図７は、図６中のVII－VII線に沿った有機ＥＬ表示装置の額縁領域の折り曲げ部の断面図である。 図８は、本発明の第１の実施形態に係る有機ＥＬ表示装置の額縁領域の端子部の断面図である。 図９は、本発明の第１の実施形態に係る有機ＥＬ表示装置の変形例の額縁領域の折り曲げ部の断面図である。 図１０は、本発明の第２の実施形態に係る有機ＥＬ表示装置の額縁領域の折り曲げ部の断面図である。 図１１は、本発明の第２の実施形態に係る有機ＥＬ表示装置の額縁領域の端子部の断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図９は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機ＥＬ素子を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０ａの概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置５０ａの表示領域Ｄの平面図である。また、図３は、有機ＥＬ表示装置５０ａの表示領域Ｄの断面図である。また、図４は、有機ＥＬ表示装置５０ａを構成するＴＦＴ層２０ａを示す等価回路図である。また、図５は、有機ＥＬ表示装置５０ａを構成する有機ＥＬ層３３の断面図である。また、図６は、有機ＥＬ表示装置５０ａの額縁領域Ｆの折り曲げ部Ｂの平面図である。また、図７は、図６中のVII－VII線に沿った有機ＥＬ表示装置５０ａの額縁領域Ｆの折り曲げ部Ｂの断面図である。また、図８は、有機ＥＬ表示装置５０ａの額縁領域Ｆの端子部Ｔの断面図である。
　有機ＥＬ表示装置５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｌｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｌｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｌｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｌｒ、緑色発光領域Ｌｇ及び青色発光領域Ｌｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　額縁領域Ｆの図１中右端部には、端子部Ｔが設けられている。また、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中縦方向を折り曲げの軸として１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中縦方向）に延びるように設けられている。
　有機ＥＬ表示装置５０ａは、図３に示すように、アクティブマトリクス基板３０ａと、アクティブマトリクス基板３０ａ上に発光素子として設けられた有機ＥＬ素子４０とを備えている。
　アクティブマトリクス基板３０ａは、図３に示すように、樹脂基板として設けられた樹脂基板層１０ａと、樹脂基板層１０ａ上に設けられたＴＦＴ（thin film transistor）層２０ａとを備えている。
　樹脂基板層１０ａは、図３及び図７に示すように、ＴＦＴ層２０ａと反対側の表示領域Ｄ及び額縁領域Ｆに設けられた第１樹脂層６と、第１樹脂層６のＴＦＴ層２０ａ側の表示領域Ｄ及び額縁領域Ｆに設けられた第２樹脂層８と、第１樹脂層６及び第２樹脂層８の間に設けられた下層導電層７ａ及び複数の下層配線７ｂとを備えている。
　第１樹脂層６及び第２樹脂層８は、例えば、ポリイミド樹脂等により構成されている。ここで、第１樹脂層６の第２樹脂層８側の表面は、下層導電層７ａ及び各下層配線７ｂとの密着性を向上させるために、例えば、プラズマを用いたアッシング処理により粗面化され、１ｎｍ～３０ｎｍ程度の算術平均粗さＲａの凹凸形状を有している。また、第２樹脂層８は、図３及び図７に示すように、第１樹脂層６上に下層導電層７ａ及び各下層配線７ｂを覆うように設けられている。
　下層導電層７ａは、図１に示すように、表示領域Ｄ全体に重なるように設けられ、第１樹脂層６から第２樹脂層８への水分の移動を遮断して、有機ＥＬ素子４０の後述する有機ＥＬ層３３の劣化を抑制するように構成されている。また、下層導電層７ａは、額縁領域Ｆにおいて、低電源電圧線Ｗａ又は高電源電圧線Ｗｂ（図１参照）の電源電圧線に電気的に接続され、電源電圧線の電気抵抗を低くするように構成されている。ここで、低電源電圧線Ｗａは、有機ＥＬ素子４０の後述する第２電極３４に電気的に接続されている。また、低電源電圧線Ｗａは、図1に示すように、表示領域Ｄを囲むように、略Ｃ字状に設けられ、その両端部が端子部Ｔに到達して、低電源電圧が入力されるように構成されている。さらに、高電源電圧線Ｗｂは、後述する第２ＴＦＴ９ｂを介して、有機ＥＬ素子４０の後述する第１電極３１に電気的に接続されている。また、高電源電圧線Ｗｂは、図1に示すように、表示領域Ｄを囲むように、枠状に設けられ、端子部Ｔに沿う一辺の両端部が端子部Ｔに到達して、高電源電圧が入力されるように構成されている。なお、低電源電圧線Ｗａ及び高電源電圧線Ｗｂは、ソース線１８ｆと同一層に同一材料により形成されている。
　複数の下層配線７ｂは、図１、図６及び図７に示すように、第１樹脂層６のＴＦＴ層２０ａ側の額縁領域Ｆにおいて、折り曲げ部Ｂの延びる方向と直交する方向（図１及び図６中横方向）に互いに平行に延び、後述するスリットＳを横切るように設けられている。ここで、下層導電層７ａ及び各下層配線７ｂは、後述するゲート線１４と同一材料（例えば、モリブデン膜等の金属膜）により形成されている。なお、下層導電層７ａ及び各下層配線７ｂは、例えば、チタン、タングステン、モリブデン、銅、アルミニウム等の単層膜、合金膜又は積層膜により形成されていてもよい。
　ＴＦＴ層２０ａは、図３に示すように、樹脂基板層１０ａの第２樹脂層８上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ及び複数のキャパシタ９ｃと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ及び各キャパシタ９ｃ上に設けられた平坦化膜１９とを備えている。ここで、ＴＦＴ層２０ａでは、図２及び図４に示すように、後述するゲート絶縁膜１３及び第１層間絶縁膜１５の間において、図中横方向に互いに平行に延びるように複数のゲート線１４が設けられている。また、ＴＦＴ層２０ａでは、図２及び図４に示すように、後述する第２層間絶縁膜１７及び平坦化膜１９の間において、複数のゲート線１４と直交して、図中縦方向に互いに平行に延びるように複数のソース線１８ｆが設けられている。また、ＴＦＴ層２０ａでは、図２及び図４に示すように、図中縦方向に互いに平行に延びるように複数の電源線１８ｇが設けられている。なお、各電源線１８ｇは、図２に示すように、各ソース線１８ｆと隣り合うように設けられている。また、ＴＦＴ層２０ａでは、図４に示すように、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及びキャパシタ９ｃがそれぞれ設けられている。
　ベースコート膜１１は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第１ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、対応するゲート線１４及びソース線１８ｆに接続されている。また、第１ＴＦＴ９ａは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ａ、ゲート絶縁膜１３、ゲート電極１４ａ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ａ及びドレイン電極１８ｂを備えている。ここで、半導体層１２ａは、図３に示すように、ベースコート膜１１上に島状に設けられ、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ａを覆うように設けられている。また、ゲート電極１４ａは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ａのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ａを覆うように順に設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ａのソース領域及びドレイン領域にそれぞれ接続されている。なお、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第２ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに接続されている。また、第２ＴＦＴ９ｂは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ｂ、ゲート絶縁膜１３、ゲート電極１４ｂ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ｃ及びドレイン電極１８ｄを備えている。ここで、半導体層１２ｂは、図３に示すように、ベースコート膜１１上に島状に設けられ、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ｂを覆うように設けられている。また、ゲート電極１４ｂは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ｂのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ｂを覆うように順に設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ｂのソース領域及びドレイン領域にそれぞれ接続されている。
　なお、本実施形態では、トップゲート型の第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂを例示したが、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂは、ボトムゲート型のＴＦＴであってもよい。
　キャパシタ９ｃは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに接続されている。ここで、キャパシタ９ｃは、図３に示すように、ゲート線１４と同一材料により同一層に形成された下部導電層１４ｃと、下部導電層１４ｃを覆うように設けられた第１層間絶縁膜１５と、第１層間絶縁膜１５上に下部導電層１４ｃと重なるように設けられた上部導電層１６とを備えている。なお、上部導電層１６は、図３に示すように、第２層間絶縁膜１７に形成されたコンタクトホールを介して電源線１８ｇに電気的に接続されている。
　ＴＦＴ層２０ａを構成するベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜には、図６及び図７に示すように、額縁領域Ｆの折り曲げ部Ｂにおいて、樹脂基板層１０ａの第２樹脂層８の上面を露出させるスリットＳが折り曲げ部Ｂの延びる方向に沿って溝状に形成されている。なお、図６の平面図では、図中全面に設けられた平坦化膜１９が省略されている。また、本実施形態では、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜を貫通するように形成されたスリットＳを例示したが、スリットＳは、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜を貫通していなくてもよい。すなわち、スリットＳの底部には、無機絶縁膜が残っていてもよい。
　ＴＦＴ層２０ａを構成するゲート絶縁膜１３及び第１層間絶縁膜１５の間には、図１、図６及び図７に示すように、表示領域Ｄ及び折り曲げ部Ｂの間において、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びるように、複数の第１上層配線１４ｄが設けられている。ここで、複数の第１上層配線１４ｄは、図６及び図７に示すように、第２樹脂層８、ベースコート膜１１及びゲート絶縁膜１３の積層膜に形成された複数の第１コンタクトホールＨａを介して、複数の下層配線７ｂにそれぞれ電気的に接続されている。なお、複数の第１上層配線１４ｄ及び後述する複数の第２上層配線１４ｅは、ゲート線１４と同一層に同一材料により形成されている。
　ＴＦＴ層２０ａを構成するゲート絶縁膜１３及び第１層間絶縁膜１５の間には、図１、図６及び図７に示すように、折り曲げ部Ｂ及び端子部Ｔの間において、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びるように、複数の第２上層配線１４ｅが設けられている。ここで、複数の第２上層配線１４ｅは、図６及び図７に示すように、第２樹脂層８、ベースコート膜１１及びゲート絶縁膜１３の積層膜に形成された複数の第２コンタクトホールＨｂを介して、複数の下層配線７ｂにそれぞれ電気的に接続されている。また、複数の第２上層配線１４ｅは、図１及び図８に示すように、端子部Ｔに延びるように設けられ、端子部Ｔにおいて、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された複数の第３コンタクトホールＨｃを介して、複数の端子電極１８ｔにそれぞれ電気的に接続されている。なお、複数の端子電極１８ｔは、ソース線１８ｆと同一層に同一材料により形成され、図８に示すように、それぞれの中間部分が平坦化膜１９から露出している。
　平坦化膜１９は、少なくとも表示領域Ｄにおいて平坦な表面を有し、図７に示すように、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成されたスリットＳを覆うように設けられ、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。
　有機ＥＬ素子４０は、表示領域Ｄに設けられ、図３に示すように、平坦化膜１９上に順に積層された複数の第１電極３１、エッジカバー３２、複数の有機ＥＬ層３３、第２電極３４及び封止膜３８を備えている。
　複数の第１電極３１は、図３に示すように、複数のサブ画素Ｐに対応するように、平坦化膜１９上にマトリクス状に画素電極として設けられている。また、各第１電極３１は、図３に示すように、平坦化膜１９に形成されたコンタクトホールを介して、各第２ＴＦＴ９ｂのドレイン電極１８ｄに接続されている。また、第１電極３１は、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１は、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１を構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極３１を構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　エッジカバー３２は、図３に示すように、各第１電極３１の周縁部を覆うように格子状に設けられている。ここで、エッジカバー３２を構成する材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂等の有機膜が挙げられる。
　複数の有機ＥＬ層３３は、図３に示すように、各第１電極３１上に配置され、複数のサブ画素Ｐに対応するように、マトリクス状に設けられている。ここで、各有機ＥＬ層３３は、図５に示すように、第１電極３１上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１と有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１から有機ＥＬ層３３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極３１から有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極３１及び第２電極３４による電圧印加の際に、第１電極３１及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子４０の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極３４は、図３に示すように、各有機ＥＬ層３３及びエッジカバー３２を覆うように共通電極として設けられている。また、第２電極３４は、有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜３８は、図３に示すように、第２電極３４を覆うように設けられた第１無機膜３５と、第１無機膜３５上に設けられた有機膜３６と、有機膜３６を覆うように設けられた第２無機膜３７とを備え、有機ＥＬ層３３を水分や酸素等から保護する機能を有している。ここで、第１無機膜３５及び第２無機膜３７は、例えば、酸化シリコン（ＳｉＯ２）や酸化アルミニウム（Ａｌ２Ｏ３）、四窒化三ケイ素（Ｓｉ３Ｎ４）のような窒化シリコン（ＳｉＮｘ（ｘは正数））、炭窒化ケイ素（ＳｉＣＮ）等の無機材料により構成されている。また、有機膜３６は、例えば、アクリル樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機材料により構成されている。
　上述した有機ＥＬ表示装置５０ａは、各サブ画素Ｐにおいて、ゲート線１４を介して第１ＴＦＴ９ａにゲート信号を入力することにより、第１ＴＦＴ９ａをオン状態にし、ソース線１８ｆを介して第２ＴＦＴ９ｂのゲート電極１４ｂ及びキャパシタ９ｃにソース信号に対応する所定の電圧を書き込み、第２ＴＦＴ９ｂのゲート電圧に基づいて規定された電源線１８ｇからの電流が有機ＥＬ層３３に供給されることにより、有機ＥＬ層３３の発光層３が発光して、画像表示を行うように構成されている。なお、有機ＥＬ表示装置５０ａでは、第１ＴＦＴ９ａがオフ状態になっても、第２ＴＦＴ９ｂのゲート電圧がキャパシタ９ｃによって保持されるので、次のフレームのゲート信号が入力されるまで発光層３による発光が維持される。
　次に、本実施形態の有機ＥＬ表示装置５０ａの製造方法について説明する。なお、本実施形態の有機ＥＬ表示装置５０ａの製造方法は、樹脂基板層形成工程、ＴＦＴ層形成工程及び有機ＥＬ素子形成工程を備える。
　＜樹脂基板層形成工程＞
　まず、例えば、ガラス基板上にスリットコータを用いてポリイミド樹脂等の樹脂材料を塗布し、その塗布した樹脂材料を硬化させた後に、その硬化させた樹脂材料の一方の表面をプラズマによりアッシングして、厚さ５μｍ～１０μｍ程度の第１樹脂層６を形成する。
　続いて、第１樹脂層６のアッシングした表面に、例えば、スパッタリング法により、モリブデン膜等の金属膜を成膜した後に、その金属膜をパターニングして、厚さ２５０ｎｍ～３００ｎｍ程度の下層導電層７ａ及び下層配線７ｂを形成する。
　さらに、下層導電層７ａ及び下層配線７ｂが形成された第１樹脂層６の表面に、例えば、スリットコータを用いてポリイミド樹脂等の樹脂材料を塗布し、その塗布した樹脂材料を硬化させることにより、厚さ５μｍ～１０μｍ程度の第２樹脂層８を形成して、樹脂基板層１０ａを形成する。
　＜ＴＦＴ層形成工程＞
　例えば、上記樹脂基板層形成工程で形成された樹脂基板層１０ａの第２樹脂層８の表面に、周知の方法を用いて、ベースコート膜１１、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、キャパシタ９ｃ及び平坦化膜１９を形成して、ＴＦＴ層２０ａを形成する。
　ここで、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂを形成する際には、ゲート線１４等を形成する前に、第２樹脂層８、ベースコート膜１１及びゲート絶縁膜１３の積層膜に第１コンタクトホールＨａ及び第２コンタクトホールＨｂを形成する。その後、ゲート線１４等を形成する際に、第１上層配線１４ｄ及び第２上層配線１４ｅを形成する。また、ソース線１８ｆ等を形成する前に、額縁領域Ｆの折り曲げ部Ｂにおいて、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜にスリットＳを形成し、端子部Ｔにおいて、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に第３コンタクトホールＨｃを形成する。その後、ソース線１８ｆ等を形成する際に、端子電極１８ｔを形成する。
　＜有機ＥＬ素子形成工程＞
　まず、上記ＴＦＴ層形成工程で形成されたＴＦＴ層２０ａの平坦化膜１９上に、周知の方法を用いて、第１電極３１、エッジカバー３２、有機ＥＬ層３３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）及び第２電極３４を形成する。
　続いて、第２電極３４が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ（chemical vapor deposition）法により成膜して、第１無機膜３５を形成する。
　その後、第１無機膜３５が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機膜３６を形成する。
　さらに、有機膜３６が形成された基板に対して、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機膜３７を形成する。このようにして、第１無機膜３５、有機膜３６及び第２無機膜３７からなる封止膜３８を形成して、有機ＥＬ素子４０が形成される。
　最後に、有機ＥＬ素子４０が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板層１０ａのガラス基板側からレーザー光を照射することにより、樹脂基板層１０ａの第１樹脂層６の下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた第１樹脂層６の下面に保護シート（不図示）を貼付する。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０ａを製造することができる。
　なお、本実施形態では、第１上層配線１４ｄ及び第２上層配線１４ｅがゲート金属膜により形成された有機ＥＬ表示装置５０ａを例示したが、図９に示すように、第１上層配線１８ｈ及び第２上層配線１８ｉがソース金属膜により形成された有機ＥＬ表示装置５０ｂであってもよい。ここで、図９は、有機ＥＬ表示装置５０ａの変形例である有機ＥＬ表示装置５０ｂの額縁領域Ｆの折り曲げ部Ｂの断面図である。
　具体的に、有機ＥＬ表示装置５０ｂは、アクティブマトリクス基板３０ｂ（図９参照）と、アクティブマトリクス基板３０ｂ上に設けられた有機ＥＬ素子４０とを備えている。
　アクティブマトリクス基板３０ｂは、図９に示すように、樹脂基板として設けられた樹脂基板層１０ｂと、樹脂基板層１０ｂ上に設けられたＴＦＴ層２０ｂとを備えている。
　樹脂基板層１０ｂは、図９に示すように、ＴＦＴ層２０ｂと反対側の表示領域Ｄ及び額縁領域Ｆに設けられた第１樹脂層６と、第１樹脂層６のＴＦＴ層２０ｂ側の表示領域Ｄ及び額縁領域Ｆに設けられた第２樹脂層８と、第１樹脂層６及び第２樹脂層８の間に設けられた下層導電層７ａ（図３参照）及び複数の下層配線７ｃとを備えている。
　複数の下層配線７ｃは、第１樹脂層６のＴＦＴ層２０ｂ側の額縁領域Ｆにおいて、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びるように設けられている。ここで、下層導電層７ａ及び各下層配線７ｃは、ソース線１８ｆと同一材料（例えば、チタン膜／アルミニウム膜／チタン膜等の金属積層膜）により形成されている。
　ＴＦＴ層２０ｂは、第１上層配線１４ｄ及び第２上層配線１４ｅに相当する第１上層配線１８ｈ及び第２上層配線１８ｉがゲート金属膜でなくソース金属膜により形成されている点以外、上述したＴＦＴ層２０ａと実質的に同じである。
　有機ＥＬ表示装置５０ｂでは、図９に示すように、第２層間絶縁膜１７及び平坦化膜１９の間に設けられた複数の第１上層配線１８ｈが、第２樹脂層８、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された複数の第１コンタクトホールＨａを介して、複数の下層配線７ｃにそれぞれ電気的に接続されている。また、有機ＥＬ表示装置５０ｂでは、図９に示すように、第２層間絶縁膜１７及び平坦化膜１９の間に設けられた複数の第２上層配線１８ｉが、第２樹脂層８、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された複数の第２コンタクトホールＨｂを介して、複数の下層配線７ｃにそれぞれ電気的に接続されている。なお、本変形例では、第１上層配線１８ｈ及び第２上層配線１８ｉがソース金属膜により形成された構成を例示したが、第１上層配線及び第２上層配線は、第１層間絶縁膜１５及び第２層間絶縁膜１７の間に設けられた上部導電層１６と同一層に同一材料により形成されていてもよい。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ａによれば、表示領域Ｄ及び折り曲げ部Ｂの間において、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びるように複数の第１上層配線１４ｄが設けられている。また、折り曲げ部Ｂ及び端子部Ｔの間において、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びるように複数の第２上層配線１４ｅが設けられている。また、額縁領域Ｆにおいて、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びると共に、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７に形成されたスリットＳを横切るように複数の下層配線７ｂが設けられている。ここで、複数の第１上層配線１４ｄ及び複数の第２上層配線１４ｅは、第２樹脂層８、ベースコート膜１１及びゲート絶縁膜１３の積層膜に形成されえた複数の第１コンタクトホールＨａ及び複数の第２コンタクトホールＨｂを介して、複数の下層配線７ｂにそれぞれ電気的に接続されている。そして、折り曲げ部Ｂにおいて、スリットＳを横切る複数の下層配線７ｂは、折り曲げる際にクラックが発生し易い無機絶縁膜が介在することなく、第１樹脂層６及び第２樹脂層８の間に設けられているので、有機ＥＬ表示装置５０ａを折り曲げ部Ｂで折り曲げる際の複数の下層配線７ｂの断線を抑制することができる。さらに、スリットＳの内部には、少なくとも表示領域Ｄにおいて平坦な表面を有する平坦化膜１９以外の平坦化膜が設けられていないので、額縁領域Ｆの折り曲げ部Ｂにおいて、平坦化膜を別途設けることなく、複数の下層配線７ｂの断線を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、複数の第１上層配線１４ｄ及び複数の第２上層配線１４ｅがゲート線１４と同一層に同一材料により形成され、複数の下層配線７ｂがゲート線１４と同一材料により形成されているので、第１上層配線１４ｄ、第２上層配線１４ｅ及び下層配線７ｂの電気抵抗を容易に合わせることができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、第１樹脂層６の第２樹脂層８側の表面は、凹凸形状を有し、下層導電層７ａ及び複数の下層配線７ｂは、その凹凸形状の表面に設けられているので、第１樹脂層６と下層導電層７ａ及び複数の下層配線７ｂとの密着性を向上させることができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、第１樹脂層６及び第２樹脂層８の間には、下層導電層７ａが表示領域Ｄ全体と重なるように設けられているので、第１樹脂層６から第２樹脂層８への水分等の移動を遮断して、有機ＥＬ素子４０の有機ＥＬ層３３の劣化を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、第１樹脂層６及び第２樹脂層８の間に設けられた下層導電層７ａと低電源電圧線Ｗａ又は高電源電圧線Ｗｂの電源電圧線とが電気的に接続されているので、電源電圧線の電気抵抗を低くすることができる。
　《第２の実施形態》
　図１０及び図１１は、本発明に係る表示装置の第２の実施形態を示している。ここで、図１０は、本実施形態の有機ＥＬ表示装置５０ｃの額縁領域Ｆの折り曲げ部Ｂの断面図である。また、図１１は、有機ＥＬ表示装置５０ｃの額縁領域Ｆの端子部Ｔの断面図である。なお、以下の実施形態において、図１～図９と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、第１上層配線１４ｄ及び第２上層配線１４ｅを備えた有機ＥＬ表示装置５０ａを例示したが、本実施形態では、第２上層配線１４ｅが省略された有機ＥＬ表示装置５０ｃを例示する。
　有機ＥＬ表示装置５０ｃは、アクティブマトリクス基板３０ｃ（図１０及び図１１参照）と、アクティブマトリクス基板３０ｃ上に設けられた有機ＥＬ素子４０とを備えている。
　アクティブマトリクス基板３０ｃは、図１０及び図１１に示すように、樹脂基板として設けられた樹脂基板層１０ｃと、樹脂基板層１０ｃ上に設けられたＴＦＴ層２０ｃとを備えている。
　樹脂基板層１０ｃは、図１０及び図１１に示すように、ＴＦＴ層２０ｃと反対側の表示領域Ｄ及び額縁領域Ｆに設けられた第１樹脂層６と、第１樹脂層６のＴＦＴ層２０ｃ側の表示領域Ｄ及び額縁領域Ｆに設けられた第２樹脂層８と、第１樹脂層６及び第２樹脂層８の間に設けられた下層導電層７ａ（図３参照）及び複数の下層配線７ｄとを備えている。
　複数の下層配線７ｄは、第１樹脂層６のＴＦＴ層２０ｂ側の額縁領域Ｆにおいて、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びるように設けられている。ここで、下層導電層７ａ及び各下層配線７ｄは、ソース線１８ｆと同一材料（例えば、チタン膜／アルミニウム膜／チタン膜等の金属積層膜）により形成されている。なお、複数の下層配線７ｄは、図１１に示すように、端子部Ｔに延びるように設けられ、端子部Ｔにおいて、第２樹脂層８、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された複数の第３コンタクトホールＨｃを介して、複数の端子電極１８ｔにそれぞれ電気的に接続されている。
　ＴＦＴ層２０ｃは、図１０に示すように、折り曲げ部Ｂ及び端子部Ｔの間に配置された複数の第２上層配線１４ｅ（図７参照）が省略され、上述したように、複数の下層配線７ｄが複数の端子電極１８ｔにそれぞれ電気的に接続されている点以外、上記第１の実施形態のＴＦＴ層２０ａと実質的に同じである。
　上述した有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂを介して有機ＥＬ層３３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置５０ｃは、上記第１の実施形態で説明した有機ＥＬ表示装置５０ａの製造方法において、下層配線７ｂのパターン形状を変更し、第２上層配線１４ｅ及び第２コンタクトホールＨｂを省略し、第３コンタクトホールＨｃの深さを変更することにより、製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｃによれば、表示領域Ｄ及び折り曲げ部Ｂの間において、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びるように複数の第１上層配線１４ｄが設けられている。また、額縁領域Ｆにおいて、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びると共に、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７に形成されたスリットＳを横切るように複数の下層配線７ｄが設けられている。ここで、複数の第１上層配線１４ｄは、第２樹脂層８、ベースコート膜１１及びゲート絶縁膜１３の積層膜に形成されえた複数の第１コンタクトホールＨａを介して、複数の下層配線７ｄにそれぞれ電気的に接続されている。そして、折り曲げ部Ｂにおいて、スリットＳを横切る複数の下層配線７ｄは、折り曲げる際にクラックが発生し易い無機絶縁膜が介在することなく、第１樹脂層６及び第２樹脂層８の間に設けられているので、有機ＥＬ表示装置５０ａを折り曲げ部Ｂで折り曲げる際の複数の下層配線７ｄの断線を抑制することができる。さらに、スリットＳの内部には、少なくとも表示領域Ｄにおいて平坦な表面を有する平坦化膜１９以外の平坦化膜が設けられていないので、額縁領域Ｆの折り曲げ部Ｂにおいて、平坦化膜を別途設けることなく、複数の下層配線７ｄの断線を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｃによれば、複数の端子電極１８ｔがソース線１８ｆと同一層に同一材料により形成され、複数の下層配線７ｄがソース線１８ｆと同一材料により形成されているので、下層配線７ｄの電気抵抗を低下させることができる。
　また、本実施形態の有機ＥＬ表示装置５０ｃによれば、第１樹脂層６の第２樹脂層８側の表面は、凹凸形状を有し、下層導電層７ａ及び複数の下層配線７ｄは、その凹凸形状の表面に設けられているので、第１樹脂層６と下層導電層７ａ及び複数の下層配線７ｄとの密着性を向上させることができる。
　また、本実施形態の有機ＥＬ表示装置５０ｃによれば、第１樹脂層６及び第２樹脂層８の間には、下層導電層７ａが表示領域Ｄ全体と重なるように設けられているので、第１樹脂層６から第２樹脂層８への水分等の移動を遮断して、有機ＥＬ素子４０の有機ＥＬ層３３の劣化を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｃによれば、第１樹脂層６及び第２樹脂層８の間に設けられた下層導電層７ａと低電源電圧線Ｗａ又は高電源電圧線Ｗｂの電源電圧線とが電気的に接続されているので、電源電圧線の電気抵抗を低くすることができる。
　《その他の実施形態》
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、第１電極に接続されたＴＦＴの電極をドレイン電極とした有機ＥＬ表示装置を例示したが、本発明は、第１電極に接続されたＴＦＴの電極をソース電極と呼ぶ有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｂ　　　　折り曲げ部
Ｄ　　　　表示領域
Ｆ　　　　額縁領域
Ｈａ　　　第１コンタクトホール
Ｈｂ　　　第２コンタクトホール
Ｈｃ　　　第３コンタクトホール
Ｓ　　　　スリット
Ｔ　　　　端子部
Ｗａ　　　低電源電圧線
Ｗｂ　　　高電源電圧線
６　　　　第１樹脂層
７ａ　　　下層導電層
７ｂ，７ｃ　　下層配線
８　　　　第２樹脂層
１０ａ～１０ｃ　　樹脂基板層（樹脂基板）
１１　　　ベースコート膜（無機絶縁膜）
１３　　　ゲート絶縁膜（無機絶縁膜）
１４　　　ゲート線
１４ｄ，１８ｈ　　第１上層配線
１４ｅ，１８ｉ　　第２上層配線
１５　　　第１層間絶縁膜（無機絶縁膜）
１７　　　第２層間絶縁膜（無機絶縁膜）
１８ｆ　　ソース線
１８ｔ　　端子電極
１９　　　平坦化膜
２０ａ～２０ｃ　　ＴＦＴ層
４０　　　有機ＥＬ素子（発光素子）
５０ａ～５０ｃ　　有機ＥＬ表示装置

Claims (14)

  1. 　画像表示を行う表示領域、及び該表示領域の周囲に額縁領域が規定された樹脂基板と、
    　上記樹脂基板上に設けられたＴＦＴ層と、
    　上記額縁領域の端部に設けられた端子部と、
    　上記表示領域及び上記端子部の間に一方向に延びるように設けられた折り曲げ部と、
    　上記ＴＦＴ層を構成し、上記樹脂基板上に積層して設けられ、上記折り曲げ部において、上記樹脂基板の上面を露出させるスリットが形成された複数の無機絶縁膜と、
    　上記ＴＦＴ層を構成し、上記表示領域及び上記折り曲げ部の間において、上記折り曲げ部の延びる方向と交差する方向に互いに平行に延びるように上記複数の無機絶縁膜の何れか１つ上に設けられた複数の第１上層配線とを備えた表示装置であって、
    　上記樹脂基板は、上記ＴＦＴ層と反対側で上記表示領域及び上記額縁領域に設けられた第１樹脂層と、該第１樹脂層の上記ＴＦＴ層側の上記額縁領域において、上記折り曲げ部の延びる方向と交差する方向に互いに平行に延び、上記スリットを横切るように設けられた複数の下層配線と、該複数の下層配線を覆うように上記第１樹脂層の上記ＴＦＴ層側の上記表示領域及び上記額縁領域に設けられた第２樹脂層とを備え、
    　上記複数の第１上層配線は、上記複数の下層配線との間に設けられた上記第２樹脂層及び上記無機絶縁膜に形成された複数の第１コンタクトホールを介して、上記複数の下層配線にそれぞれ電気的に接続されていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記ＴＦＴ層を構成し、上記折り曲げ部及び上記端子部の間において、上記折り曲げ部の延びる方向と交差する方向に互いに平行に延びるように上記複数の無機絶縁膜の何れか１つ上に設けられた複数の第２上層配線を備え、
    　上記複数の第２上層配線は、上記複数の下層配線との間に設けられた上記第２樹脂層及び上記無機絶縁膜に形成された複数の第２コンタクトホールを介して、上記複数の下層配線にそれぞれ電気的に接続されていることを特徴とする表示装置。
  3. 　請求項２に記載された表示装置において、
    　上記複数の第１上層配線と上記複数の第２上層配線とは、互いに同一層に同一材料により形成されていることを特徴とする表示装置。
  4. 　請求項１に記載された表示装置において、
    　上記端子部には、上記複数の下層配線に対応して、複数の端子電極が設けられ、
    　上記複数の端子電極は、上記複数の下層配線との間に設けられた上記第２樹脂層及び上記無機絶縁膜に形成された複数の第３コンタクトホールを介して、上記複数の下層配線にそれぞれ電気的に接続されていることを特徴とする表示装置。
  5. 　請求項４に記載された表示装置において、
    　上記ＴＦＴ層は、上記複数の無機絶縁膜として順に設けられたゲート絶縁膜、第１層間絶縁膜及び第２層間絶縁膜と、該第２層間絶縁膜上に設けられた平坦化膜とを備え、
    　上記表示領域において、上記第２層間絶縁膜及び平坦化膜の間には、互いに平行に延びるように複数のソース線が設けられ、
    　上記複数の端子電極は、上記複数のソース線と同一層に同一材料により形成され、
    　上記複数の下層配線は、上記複数のソース線と同一材料により形成されていることを特徴とする表示装置。
  6. 　請求項１～３の何れか１つに記載された表示装置において、
    　上記ＴＦＴ層は、上記複数の無機絶縁膜として順に設けられたゲート絶縁膜、第１層間絶縁膜及び第２層間絶縁膜と、該第２層間絶縁膜上に設けられた平坦化膜とを備え、
    　上記表示領域において、上記ゲート絶縁膜及び上記第１層間絶縁膜の間には、互いに平行に延びるように複数のゲート線が設けられ、
    　上記表示領域において、上記第２層間絶縁膜及び平坦化膜の間には、上記複数のゲート線と交差して互いに平行に延びるように複数のソース線が設けられていることを特徴とする表示装置。
  7. 　請求項６に記載された表示装置において、
    　上記複数の第１上層配線は、上記複数のゲート線と同一層に同一材料により形成されていることを特徴とする表示装置。
  8. 　請求項７に記載された表示装置において、
    　上記複数の下層配線は、上記複数のゲート線と同一材料により形成されていることを特徴とする表示装置。
  9. 　請求項６に記載された表示装置において、
    　上記複数の第１上層配線は、上記複数のソース線と同一層に同一材料により形成されていることを特徴とする表示装置。
  10. 　請求項９に記載された表示装置において、
    　上記複数の下層配線は、上記複数のソース線と同一材料により形成されていることを特徴とする表示装置。
  11. 　請求項１～１０の何れか１つに記載された表示装置において、
    　上記第１樹脂層の上記第２樹脂層側の表面は、凹凸形状を有し、
    　上記複数の下層配線は、上記凹凸形状の表面に設けられていることを特徴とする表示装置。
  12. 　請求項１～１１の何れか１つに記載された表示装置において、
    　上記第１樹脂層及び上記第２樹脂層の間には、上記複数の下層配線と同一層に同一材料により形成された下層導電層が上記表示領域全体と重なるように設けられていることを特徴とする表示装置。
  13. 　請求項１２に記載された表示装置において、
    　上記額縁領域には、上記表示領域を囲むように電源電圧線が設けられ、
    　上記下層導電層は、上記額縁領域において、上記電源電圧線に電気的に接続されていることを特徴とする表示装置。
  14. 　請求項１３に記載された表示装置において、
    　上記ＴＦＴ層上には、上記表示領域を構成する発光素子が設けられ、
    　上記発光素子は、有機ＥＬ素子であることを特徴とする表示装置。
PCT/JP2018/027255 2018-07-20 2018-07-20 表示装置 WO2020017014A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880095755.0A CN112449711B (zh) 2018-07-20 2018-07-20 显示装置
PCT/JP2018/027255 WO2020017014A1 (ja) 2018-07-20 2018-07-20 表示装置
US17/261,261 US20210296426A1 (en) 2018-07-20 2018-07-20 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/027255 WO2020017014A1 (ja) 2018-07-20 2018-07-20 表示装置

Publications (1)

Publication Number Publication Date
WO2020017014A1 true WO2020017014A1 (ja) 2020-01-23

Family

ID=69163636

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/027255 WO2020017014A1 (ja) 2018-07-20 2018-07-20 表示装置

Country Status (3)

Country Link
US (1) US20210296426A1 (ja)
CN (1) CN112449711B (ja)
WO (1) WO2020017014A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022064710A1 (ja) * 2020-09-28 2022-03-31 シャープ株式会社 表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096869A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 폴더블 표시 장치
KR20240025338A (ko) * 2022-08-18 2024-02-27 엘지디스플레이 주식회사 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126403A1 (en) * 2013-02-15 2014-08-21 LG Display Co.,Ltd. Electronic devices with flexible display
JP2014197181A (ja) * 2013-03-07 2014-10-16 株式会社半導体エネルギー研究所 表示装置
US20160174304A1 (en) * 2014-12-10 2016-06-16 Lg Display Co., Ltd. Flexible display device with multiple types of micro-coating layers
US20160218305A1 (en) * 2015-01-28 2016-07-28 Samsung Display Co., Ltd. Display device
JP2017111435A (ja) * 2015-12-15 2017-06-22 エルジー ディスプレイ カンパニー リミテッド フレキシブル表示装置
US20180053905A1 (en) * 2016-08-19 2018-02-22 Samsung Display Co., Ltd. Display apparatus
JP2018109683A (ja) * 2016-12-28 2018-07-12 株式会社ジャパンディスプレイ 表示装置
JP2018112737A (ja) * 2016-12-30 2018-07-19 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 導電パターン及びこれを備える表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120229408A1 (en) * 2009-12-28 2012-09-13 Sharp Kabushiki Kaisha Display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126403A1 (en) * 2013-02-15 2014-08-21 LG Display Co.,Ltd. Electronic devices with flexible display
JP2014197181A (ja) * 2013-03-07 2014-10-16 株式会社半導体エネルギー研究所 表示装置
US20160174304A1 (en) * 2014-12-10 2016-06-16 Lg Display Co., Ltd. Flexible display device with multiple types of micro-coating layers
US20160218305A1 (en) * 2015-01-28 2016-07-28 Samsung Display Co., Ltd. Display device
JP2017111435A (ja) * 2015-12-15 2017-06-22 エルジー ディスプレイ カンパニー リミテッド フレキシブル表示装置
US20180053905A1 (en) * 2016-08-19 2018-02-22 Samsung Display Co., Ltd. Display apparatus
JP2018109683A (ja) * 2016-12-28 2018-07-12 株式会社ジャパンディスプレイ 表示装置
JP2018112737A (ja) * 2016-12-30 2018-07-19 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 導電パターン及びこれを備える表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022064710A1 (ja) * 2020-09-28 2022-03-31 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
CN112449711A (zh) 2021-03-05
CN112449711B (zh) 2022-11-01
US20210296426A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
WO2019130480A1 (ja) 表示装置及びその製造方法
WO2020026417A1 (ja) 表示装置及びその製造方法
US11957015B2 (en) Display device
WO2020174612A1 (ja) 表示装置
WO2020044439A1 (ja) 表示装置
WO2019171581A1 (ja) 表示装置
WO2019163030A1 (ja) 表示装置及びその製造方法
WO2020017014A1 (ja) 表示装置
WO2020039555A1 (ja) 表示装置
WO2019163045A1 (ja) 表示装置
WO2019215863A1 (ja) 表示装置
WO2019224917A1 (ja) 表示装置
WO2020148852A1 (ja) 表示装置
WO2019186812A1 (ja) 表示装置及びその製造方法
WO2019187121A1 (ja) 表示装置
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2019186702A1 (ja) 表示装置
US11417862B2 (en) Display device including lead wiring lines covered by first and second organic films, and production method therefor
WO2020008588A1 (ja) 表示装置及びその製造方法
WO2020053923A1 (ja) 表示装置
WO2020115906A1 (ja) 表示装置及びその製造方法
WO2020174605A1 (ja) 表示装置及びその製造方法
WO2020017007A1 (ja) 表示装置およびその製造方法
WO2023007582A1 (ja) 表示装置
WO2019064429A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18926441

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18926441

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP