JP2014021472A - 表示パネルおよび表示装置 - Google Patents

Abstract

【課題】回路部品実装領域の近傍に生じる不具合の影響を回避することが可能な表示パネル等を提供する。
【解決手段】回路部品実装領域Ｒ２０を有する基板１０は、ソース配線４１と、冗長パターン６１とを含む。基板２０は、基板１０と対向して配置される基板２０ｎの一部が、回路部品実装領域Ｒ２０を露出させるための切断ラインＬ１に沿って切断されることにより形成されたものである。ソース配線４１は、表示領域Ｒ１０内から回路部品実装領域Ｒ２０まで延在する。冗長パターン６１は、ソース配線４１の近傍であって、かつ、切断ラインＬ１に対応する位置に形成される。
【選択図】図４

Description

本発明は、断線等の不具合に対処可能な表示パネルおよび表示装置に関する。

あらゆる分野において表示装置は流布している。表示装置は、液晶を利用した液晶表示装置が主流となっている。液晶表示装置は、ＴＦＴ（Thin Film Transistor）アレイ基板と、ＴＦＴアレイ基板と対向して配置される対向基板と、液晶層とを備える。

ＴＦＴアレイ基板は、映像を表示するための表示領域と、当該表示領域の周辺に形成される回路部品実装領域とを有する。表示領域では、複数の縦配線および横配線が交差する。表示領域内の複数の配線には、表示領域の周辺領域の配線から、信号が伝達される。回路部品実装領域には、信号を出力するＩＣ（Integrated Circuit）およびその他の回路部品等が実装される。液晶層は、ＴＦＴアレイ基板と対向基板との間に設けられる。

液晶表示装置の回路部品実装領域は、対向基板とＴＦＴアレイ基板を重ね合せた後、ＴＦＴ基板の回路部品実装領域に対向している対向基板の一部を切断して除去することにより露出される。

回路部品実装領域を露出させた後、表示領域の各配線、素子に信号を出力するドライバーＩＣ、ドライバーＩＣを駆動させるための電源、信号を入力する回路基板と接続するＦＰＣ等が、回路部品実装領域に実装される。

対向基板の一部の除去（対向基板の切断）は、例えば、対向基板の上部にダイヤモンドカッター等により浅い深さの切断ライン（スクライブライン）を付け、当該切断ライン付近に荷重をかけることにより行われる。

上記のような切断方法によれば、対向基板の切断工程時に切り粉が発生し、当該切り粉がＴＦＴアレイ基板の表面に付着する。これにより、ＴＦＴアレイ基板の保護膜（絶縁膜）にキズが付く場合がある。また、切断工程で発生した、対向基板の端材が、ＴＦＴアレイ基板に接触することにより、ＴＦＴアレイ基板にキズが付く場合がある。この場合、切り粉が堆積したＴＦＴアレイ基板に過度な荷重が加わった場合、ＴＦＴアレイ基板の膜の剥離、断線等の線欠陥等の不良を発生させる可能性がある。

製造工程内で明らかに生じた断線等の線欠陥については、製造工程内での検査での脱落（選別）により排除される。そのため、当該線欠陥は、製品の歩留低下の要因の一つとなっていた。また、断線まで至らないキズがある製品においては、製造工程途中の検査の当該製品のすり抜け（見落とし）により、市場での使用において線欠陥を発生させる可能性もあった。

先行文献１には、表示領域内の配線の断線を修復するための技術（以下、従来技術Ａという）が開示されている。従来技術Ａでは、ソース配線（ライン）とゲート配線とがクロス（重畳）する箇所以外において、ソース配線とゲート配線との間に導電性ラインを設けた冗長構造を有する。また、従来技術Ａでは、断線部分が確認された場合、レーザー光にて、断線部分を有する配線と導電性ラインとを接続することにより、断線部分を修復する。

具体的には、従来技術Ａでは、表示領域内において、ゲート配線と、当該ゲート配線の上方に形成されたソース配線との間に、導電性ラインを挟む構成を有する。導電性ラインは、ソース配線およびゲート配線の各々に対し平行に設けられる。また、従来技術Ａでは、ソース配線とゲート配線とが重畳するクロス部では、ソース配線に平行な導電性ラインは形成されていない。ソース配線もしくはゲート配線に断線が発生した場合、断線箇所の両端部付近にレーザー光を照射する。これにより、断線部分を有する配線と、当該配線と絶縁膜を介した導電性ラインとを接続することにより、断線部分を修復する。なお、この従来技術Ａでは、表示領域内の全ての配線に冗長性を持たせる。

特開２００３−２２２９０５号公報

しかしながら、従来技術Ａの構成では、冗長配線である導電性ラインと、ソース配線またはゲート配線との間に寄生キャパシタンス（容量）が生じる。これにより、従来技術Ａの構成を、電気的に駆動させる上で高負荷状態となり、信号の歪み、遅延を誘発させ、製品の性能が低下する原因となる。

また画素設計での平面レイアウトでは冗長配線のための場所（空間）が必要となるため、画素の開口部が狭くなり、冗長配線がない場合と同じ表示輝度を得るためにバックライト輝度を上げる等の対策が必要となる。そのため、従来技術Ａでは、消費電力の増加等、製品として市場での競争力を低下させる要因を発生させていた。

従来技術Ａでは、このような要因を潜在的に有しながら、断線等の線欠陥（不具合）は、表示領域内よりも、表示領域外の配線領域（特に、回路部品実装領域）を露出させる際に発生することが多い。すなわち、回路部品実装領域を有する基板における断線は、当該回路部品実装領域を露出させる際に発生する可能性が高い。したがって、回路部品実装領域の近傍において、当該回路部品実装領域を有する基板に形成される配線の断線等の不具合が発生する可能性が高い。

なお、従来技術Ａでは、対向して配置される２枚の基板を用いた構成における回路部品実装領域の近傍に生じる断線等の不具合を修復するための構成については明記されていない。そのため、従来技術Ａでは、回路部品実装領域の近傍に生じる断線等の不具合の影響を回避することができないという問題がある。

本発明は、このような問題を解決するためになされたものであり、回路部品実装領域の近傍に生じる不具合の影響を回避することが可能な表示パネル等を提供することを目的とする。

上記目的を達成するために、本発明の一態様に係る表示パネルは、映像を表示するための表示領域と、該表示領域の周辺に形成され、回路部品を実装するための回路部品実装領域とを有する第１基板と、前記第１基板と対向して配置される第２基板と、を備え、前記第２基板は、前記第１基板と対向して配置される基板の一部が、前記回路部品実装領域を露出させるための切断ラインに沿って切断されることにより形成されたものであり、前記第１基板は、前記表示領域内から前記回路部品実装領域まで延在する第１配線と、前記第１配線の近傍であって、かつ、前記切断ラインに対応する位置に形成される冗長パターンとを含む。

本発明によれば、回路部品実装領域を有する第１基板は、第１配線と、冗長パターンとを含む。第２基板は、前記第１基板と対向して配置される基板の一部が、前記回路部品実装領域を露出させるための切断ラインに沿って切断されることにより形成されたものである。前記第１配線は、前記表示領域内から前記回路部品実装領域まで延在する。前記冗長パターンは、前記第１配線の近傍であって、かつ、前記切断ラインに対応する位置に形成される。

これにより、回路部品実装領域の近傍において生じる可能性が高い、回路部品実装領域を有する第１基板に含まれる第１配線の断線等の不具合の影響を回避することができる。すなわち、回路部品実装領域の近傍に生じる不具合の影響を回避することができる。

本発明の実施の形態１に係る表示装置の構成を示す平面図である。 本発明の実施の形態１に係る表示パネルの断面図である。 本発明の実施の形態１に係る表示パネルの一部を示す平面図である。 本発明の実施の形態１に係る表示パネルの断面図である。 基板全体を示す平面図である。 基板の製造工程を示す断面図である。 対向基板としての基板を示す平面図である。 回路部品実装領域を露出させるまでの工程を説明するための図である。 リペア処理を説明するための図である。 識別マークを明記した冗長パターンを示す図である。 本発明の実施の形態２に係る表示パネルの一部を示す平面図である。 本発明の実施の形態２に係る表示パネルの断面図である。 リペア処理を説明するための図である。 本発明の実施の形態３に係る表示パネルの一部を示す平面図である。 本発明の実施の形態３に係る表示パネルの断面図である。 本発明の実施の形態４に係る表示パネルの一部を示す平面図である。 本発明の実施の形態４に係る表示パネルの断面図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、適宜、重複する説明は省略する場合がある。

なお、実施の形態において例示される各構成要素の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるものであり、本発明はそれらの例示に限定されるものではない。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。

＜実施の形態１＞
図１は、本発明の実施の形態１に係る表示装置１０００の構成を示す平面図である。表示装置１０００は、一例として、液晶表示装置である。なお、表示装置１０００は、液晶表示装置に限定されず、対向して配置される２枚の基板を用いた構成を有する他の方式の表示装置であってもよい。

図１において、Ｘ，Ｙ，Ｚ方向の各々は、互いに直交する。以下の図に示されるＸ，Ｙ，Ｚ方向の各々も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向をＸ軸方向ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向をＹ軸方向ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向をＺ軸方向ともいう。

表示装置１０００は、表示パネル１００を含む。表示パネル１００は、一例として、液晶表示パネルである。なお、表示パネル１００は、液晶表示パネルに限定されず、対向して配置される２枚の基板を用いた構成を有する他の方式の表示パネルであってもよい。なお、表示装置１０００は、表示パネル１００を制御するための、図示しない回路等も含む。

表示パネル１００は、基板１０，２０を備える。なお、基板１０，２０の詳細は後述する。なお、図１では、構造を分かりやすくするために、基板２０を透過させて示している。また、表示パネル１００は、表示領域Ｒ１０と、回路部品実装領域Ｒ２０とを有する。表示領域Ｒ１０は、映像（画像）を表示するための領域である。表示領域Ｒ１０は、行列上に配列された、図示しない複数の画素部（画素）から構成される。

回路部品実装領域Ｒ２０は、回路部品を実装するための領域である。図１に示すように、回路部品実装領域Ｒ２０は、基板１０のうち基板２０が存在しない領域である。図１では、一例として、回路部品実装領域Ｒ２０の形状は、Ｌ字状である。回路部品実装領域Ｒ２０は、表示領域Ｒ１０の周辺領域に含まれる。すなわち、回路部品実装領域Ｒ２０は、表示領域Ｒ１０の周辺に形成される。

表示パネル１００は、さらに、複数のソース配線４１と、複数のゲート配線４２と、ＦＰＣ（Flexible Printed Circuits）４０ａ，４０ｂとを備える。

複数のソース配線４１は、表示領域Ｒ１０において、垂直方向（Ｙ軸方向）に延在する。各ソース配線４１は、データ信号を、対応する画素部に伝達する。

複数のゲート配線４２は、表示領域Ｒ１０において、水平方向（Ｘ軸方向）に延在する。各ゲート配線４２は、データを蓄える画素部（画素）を選択するために利用される。各ゲート配線４２は、表示領域Ｒ１０内から回路部品実装領域Ｒ２０まで延在する。

なお、図１では、図を簡略化するために、複数のゲート配線４２の一部と、複数のソース配線４１の一部とが、回路部品実装領域Ｒ２０まで延在していないように示される。実際には、表示パネル１００に含まれる複数のゲート配線４２およびソース配線４１は、回路部品実装領域Ｒ２０まで延在する。

回路部品実装領域Ｒ２０には、コンタクト領域が形成される。コンタクト領域には、ＦＰＣ４０ａ，４０ｂが接続される。

ＦＰＣ４０ａ，４０ｂの各々には、ドライバーＩＣが実装される。また、ＦＰＣ４０ａ，４０ｂの各々には、後述の透明電極５２が形成される。

図２は、本発明の実施の形態１に係る表示パネル１００の断面図である。具体的には、図２は、図１のＹ１−Ｙ２線に沿った表示パネル１００の断面図である。

図１および図２を参照して、表示パネル１００は、さらに、液晶層３１と、シール材３０とを備える。

基板１０は、アレイ状に形成された複数のＴＦＴを有するＴＦＴアレイ基板である。基板１０は、表示領域Ｒ１０と、回路部品実装領域Ｒ２０とを有する。また、基板１０は、表示領域Ｒ１０内から回路部品実装領域Ｒ２０内まで延在するソース配線４１を含む。すなわち、ソース配線４１は、表示領域Ｒ１０内から回路部品実装領域Ｒ２０まで延在する。

基板２０は、基板１０と対向して配置される対向基板（カラーフィルター基板）である。

基板１０と基板２０とは、表示領域Ｒ１０の最外周のブラックマトリクス領域（ＢＭ領域）下で、シール材３０により接続されている。すなわち、シール材３０は、基板１０と基板２０とを接続する。シール材３０は、Ｙ軸方向において、表示領域Ｒ１０と回路部品実装領域Ｒ２０との間に形成される。当該Ｙ軸方向は、基板１０の主面に沿った方向である。基板１０の主面とは、基板２０と対向する、基板１０の面である。

図３は、本発明の実施の形態１に係る表示パネル１００の一部を示す平面図である。具体的には、図３は、図１のＹ１−Ｙ２線の近傍の拡大図である。図４は、図３のＹ３−Ｙ４線に沿った表示パネル１００の断面図である。

図３および図４を参照して、基板１０は、ガラス基板１１と、層間絶縁膜１２と、パッシベーション膜１４と、前述のソース配線４１と、前述のゲート配線４２と、後述の冗長パターン６１とを含む。

ガラス基板１１上には、ゲート配線４２（ゲート配線膜）が積層される。また、ガラス基板１１上には、ゲート配線４２および後述の冗長パターン６１を覆うように層間絶縁膜１２が積層される。層間絶縁膜１２は、例えば、シリコン窒化膜である。

層間絶縁膜１２上において、スイッチング素子であるＴＦＴを形成するためのアモルファスシリコン膜（図示せず）をパターニング後、ソース配線４１（ソース配線膜）が形成される。

後述の冗長パターン６１およびソース配線４１の各々は、所定方向（Ｙ軸方向）に延在する。また、冗長パターン６１およびソース配線４１の各々は、互いに近接して設けられる。ソース配線４１上には、パッシベーション膜１４および透明電極５２が形成される。

対向基板としての基板２０は、詳細は後述するが、図示しないブラックマトリクス層、色材層および透明電極等を含む。

基板１０の表面および、当該基板１０の表面に対向する、基板２０の表面には、図示しない配向膜が塗布される。液晶層３１は、基板１０と基板２０との間に設けられる。具体的には、液晶層３１は、基板１０、基板２０およびシール材３０で構成される空間に設けられる。なお、図４では、液晶層３１の存在を分かりやすくするために、液晶層３１の厚みを誇張して示してしる。実際には、液晶層３１の厚みは、基板１０，２０等の厚みよりも、大幅に薄い。そのため、基板１０は、基板２０の近傍に設けられる。

次に、ＴＦＴアレイ基板である基板１０の製造工程について、図５および図６を用いて説明する。図５は、基板１０全体を示す平面図である。図５において、基板１０は、前述したように、表示領域Ｒ１０と、回路部品実装領域Ｒ２０とを有する。図６は、基板１０の製造工程を示す断面図である。表示領域Ｒ１０の周辺には、回路部品実装領域Ｒ２０を含む周辺領域が設けられる。

まず、ゲート配線形成工程において、図６（ａ）に示すように、ガラス基板１１上にゲート配線４２を形成するために、スパッタ装置によりガラス基板１１上に金属膜が成膜される。その後、写真製版装置により、レジスト塗布、パターン露光、現像が行われ、当該金属膜をエッチングにより加工することにより、表示領域Ｒ１０に、ゲート配線４２が形成される。

このゲート配線形成工程において、ガラス基板１１のうち、基板２０の後述の切断ラインＬ１と対向する位置に、冗長パターン６１が形成される。冗長パターン６１は、ソース配線４１が延在する方向（Ｙ軸方向）に沿って延在する。冗長パターン６１は、導体（例えば、金属）で構成される。

その後、図６（ｂ）に示すように、ＣＶＤ装置にて、層間絶縁膜１２（シリコン窒化膜）が形成される。次に、図６（ｃ）に示すように、アモルファスシリコン層が成膜される。当該アモルファスシリコン層は、表示領域内の画素内のＴＦＴを形成するための層である。そして、写真製版（レジスト塗布、パターン露光、現像、レジスト除去）、エッチングにより、アモルファスシリコン膜１３が形成される。

次に、図６（ｄ）に示すように、ソース配線４１を形成するために、スパッタ装置により金属膜が成膜される。その後、写真製版（レジスト塗布、パターン露光、現像、レジスト除去）、エッチングが行われることにより、ソース配線４１（ソース配線膜）が形成される。これにより、基板２０の切断ラインＬ１に対向する（相当する）箇所にて、前述のゲート配線形成工程で形成した冗長パターン６１とソース配線４１とが層間絶縁膜１２の一部を挟んだ構造となる。

図６（ｅ）に示すように、さらに、ＣＶＤ装置により、保護膜（絶縁膜）としてのパッシベーション膜１４が成膜される。パッシベーション膜１４は、例えば、シリコン窒化膜である。そして、写真製版（レジスト塗布、パターン露光、現像、レジスト除去）により、ゲート配線金属膜上、ソース配線４１上にコンタクトホールが形成される。

最後に、図６（ｆ）に示すように、スパッタ装置により、透明電極膜が成膜され、表示領域の画素内の透明電極、回路部品実装領域Ｒ２０のコンタクトホールに、透明電極５２が形成される。以上により、図２および図６（ｆ）に示すように、前述の冗長パターン６１を含む基板１０が形成される。

その後、基板１０と対向するように、図７の基板２０ｎ（対向基板）が設けられる。すなわち、基板２０ｎ（対向基板）は、基板１０（ＴＦＴアレイ基板）と重ね合うように設けられる。ここで、基板２０ｎは、回路部品実装領域Ｒ２０を露出させるための当該基板２０ｎの一部（領域Ｒ２１）が切断される前の基板である。基板２０ｎは、基板１０と同じサイズである。基板２０ｎは、基板１０の回路部品実装領域Ｒ２０と対向する領域Ｒ２１を有する。領域Ｒ２１の部分は、基板２０ｎの不要な部分である。基板２０ｎの領域Ｒ２１は、ガラスを含む材料で構成される。

次に、図８を用いて、回路部品実装領域Ｒ２０を露出させるまでの工程について説明する。図８は、回路部品実装領域Ｒ２０を露出させるまでの工程を説明するための図である。

図８（ａ）に示すように、基板２０ｎ（対向基板）は、ガラス基板２１、ブラックマトリクス領域２２、色材層２３および透明電極２４から構成される。

ブラックマトリクス領域２２は、表示領域Ｒ１０の周辺に設けられる。すなわち、ブラックマトリクス領域２２は、表示領域Ｒ１０外に設けられる。

基板１０の表面および、当該基板１０の表面に対向する、基板２０ｎの表面には、図示しない配向膜が塗布される。当該配向膜は、表示領域Ｒ１０内の液晶層３１の液晶の配向を定めるための膜である。配向膜が塗布された基板１０および基板２０ｎの表面は、ラビング布にて処理される。なお、図８（ａ）では、配向膜塗布、ラビングは図示していない。

次に、基板２０ｎのブラックマトリクス領域２２にシール材３０が塗布される。シール材３０が塗布された基板２０ｎが、基板１０（ＴＦＴアレイ基板）と重ね合うように配置される。これにより、図８（ａ）の構成となる。

次に、切断工程が行われる。切断工程では、図８（ｂ）に示すように、基板１０の回路部品実装領域Ｒ２０を露出させるために、基板２０ｎの一部に、鉛直方向に沿った切断ラインＬ１を形成する。切断ラインＬ１は、図７の領域Ｒ２１の部分を切断するためのラインである。すなわち、切断ラインＬ１は、回路部品実装領域Ｒ２０を露出させるためのラインである。つまり、切断ラインＬ１のＹ軸方向の位置は、回路部品実装領域Ｒ２０の一方の端の位置である。前述したように、Ｙ軸方向は、基板１０の主面に沿った方向である。

そのため、切断ラインＬ１は、基板２０ｎ（基板１０）の主面に沿った方向（Ｙ軸方向）において回路部品実装領域Ｒ２０の端部近傍に配置される。すなわち、切断ラインＬ１は、基板２０ｎ（基板１０）の主面に沿った方向（Ｙ軸方向）においてシール材３０の位置の外側に配置される。切断ラインＬ１は、ダイヤモンドカッター、ホイール装置等により形成される。

切断ラインＬ１を形成した後、図８（ｃ）に示すように、切断ラインＬ１を加圧することにより、領域Ｒ２１の部分（基板２０ｎの不要な部分）が切断される。以下においては、領域Ｒ２１の部分を、端材２１ｎとも表記する。なお、基板２０ｎのうち、領域Ｒ２１の部分（端材２１ｎ）が切断されることにより、前述の基板２０が形成される。すなわち、基板２０は、基板１０と対向して配置される基板２０ｎの一部（端材２１ｎ）が、切断ラインＬ１に沿って切断されることにより形成されたものである。したがって、切断ラインＬ１は、Ｙ軸方向において、基板２０の端面の位置に相当する。

以上により、図８（ｃ）、図３および図４に示すように、基板１０のうち、基板２０ｎの切断ラインＬ１と対向する位置に、冗長パターン６１が形成される。具体的には、冗長パターン６１は、基板１０の主面に沿った方向においてソース配線４１の一部と重なる位置であって、かつ、基板１０の厚み方向においてソース配線４１と異なる位置に形成される。すなわち、冗長パターン６１は、ソース配線４１の近傍であって、かつ、切断ラインＬ１に対応（対向）する位置に形成される。

なお、図４および図８（ｃ）に示すように、冗長パターン６１は、当該冗長パターン６１のＹ軸方向の中心部の位置が、切断ラインＬ１と対向する位置になるように設けられる。当該Ｙ軸方向は、基板１０の主面に沿った方向である。

なお、冗長パターン６１は、当該冗長パターン６１のＹ軸方向の中心部の位置が、切断ラインＬ１と対向する位置の近傍の位置になるように、設けられてもよい。

この後、基板１０、基板２０およびシール材３０により形成される空間に、液晶が注入されることにより、液晶層３１が形成される。これにより、表示パネル１００が作製される。

なお、図８（ｄ）に示すように、端材２１ｎが切断される際に、端材２１ｎが基板１０に接触する場合がある。この場合、切断工程で発生した切り粉が堆積している基板１０の表面部（パッシベーション膜１４）および当該パッシベーション膜１４の下のソース配線４１に対し、キズ７１がつき、ソース配線４１が断線する場合がある。すなわち、回路部品実装領域Ｒ２０および回路部品実装領域Ｒ２０の近傍は、断線等の不具合が発生する可能性が高い。

そこで、作製された表示パネル１００は、回路部品実装領域Ｒ２０に回路部品が実装される前に、表示検査が行われる。この表示検査では、ソース配線４１等の配線の断線等の不具合を見つけるための検査が実施される。

本実施の形態では、検査により、断線した配線、または、断線の発生の可能性のある配線等が検出された場合、リペア処理が行われる。

次に、本実施の形態において、断線等の不具合が検出された場合に行われるリペア処理について説明する。

ここで、図９に示すように、前述の切断工程において、ソース配線４１を断線するキズ７１が生じたとする。この場合、リペア処理では、レーザーリペア装置等が、基板１０の裏面から、キズ７１（断線箇所）を挟むソース配線４１の２箇所にそれぞれ近接する、冗長パターン６１の２箇所をレーザー光で照射する。これにより、冗長パターン６１の一部が融解し、融解部６１ｍが生じる。融解部６１ｍにより、キズ７１を挟むソース配線４１の２箇所が、冗長パターン６１を介して、電気的に接続される。すなわち、冗長パターン６１は、断線箇所（キズ７１）を挟むソース配線４１の２箇所にそれぞれ近接する、冗長パターン６１の２箇所をレーザー光で照射されることにより、当該ソース配線４１の２箇所を電気的に接続する。つまり、冗長パターン６１は、断線箇所接続用パターンである。

以上により、冗長パターン６１は、当該冗長パターン６１の近傍のソース配線４１に断線箇所（キズ７１）が存在する場合、断線箇所（キズ７１）を挟むソース配線４１の２箇所を電気的に接続するために用いられる。すなわち、冗長パターン６１は、ソース配線４１の断線等の不具合の影響を回避するためのパターンである。

これにより、ソース配線４１を断線するキズ７１が発生した箇所を回避して、ソース配線４１の断線が修復される。そのため、製造歩留の低下を抑制することが可能となる。

以上説明したように、本実施の形態によれば、回路部品実装領域Ｒ２０を有する基板１０は、ソース配線４１と、冗長パターン６１とを含む。基板２０は、基板１０と対向して配置される基板２０ｎの一部が、回路部品実装領域Ｒ２０を露出させるための切断ラインＬ１に沿って切断されることにより形成されたものである。ソース配線４１は、表示領域Ｒ１０内から回路部品実装領域Ｒ２０まで延在する。冗長パターン６１は、ソース配線４１の近傍であって、かつ、基板１０において、切断ラインＬ１に対応（対向）する位置に形成される。

これにより、回路部品実装領域Ｒ２０の近傍において生じる可能性が高い、基板１０に含まれる配線（例えば、ソース配線４１）の断線等の不具合の影響を回避することができる。すなわち、回路部品実装領域Ｒ２０の近傍に生じる不具合の影響を回避することができる。

また、言い換えれば、本実施の形態の構成によれば、基板１０の回路部品実装領域Ｒ２０を露出させるための切断ラインＬ１と対向する基板１０に、冗長パターン６１を設ける。冗長パターン６１は、ソース配線４１の近傍であって、かつ、切断ラインＬ１に対向（対応）する位置に形成される。また、冗長パターン６１は、当該ソース配線４１と、冗長パターン６１との間に層間絶縁膜１２を挟むように設けられる。

この構成により、対向基板（基板２０ｎ）の切断工程において、切断された端材等によりソース配線４１を断線するキズが発生した場合であっても、レーザーリペア等により、当該キズが発生した箇所を有するソース配線４１の断線を修復することができる。これにより、表示パネルの特性の劣化、表示パネルの設計自由度を低減させることなく、断線等による製造歩留の低下を抑制することが可能となる。したがって、本実施の形態によれば、信頼性の高い表示パネルおよび当該表示パネルを含む表示装置を提供することができる。

また、上記説明では、冗長パターン６１は、ソース配線４１に対する断線等の不具合の影響を回避するために形成されていた。すなわち、冗長パターン６１は、ソース配線４１に対応づけて形成されていたがこれに限定されない。冗長パターン６１は、ゲート配線４２に対応づけて形成するようにしてもよい。

具体的には、冗長パターン６１は、ソース配線４１が延在する方向（Ｙ軸方向）に沿って延在するとしたがこれに限定されない。冗長パターン６１は、ゲート配線４２が延在する方向（Ｘ軸方向）に沿って延在するように設けてもよい。この場合、冗長パターン６１は、図３において、ソース配線４１およびゲート配線４２を、それぞれ、ゲート配線４２およびソース配線４１に置き換えた構成に設けられる。この構成の場合においても、上記と同様な効果を得ることができる。すなわち、ゲート配線４２に、当該ゲート配線４２を断線するキズが発生した場合であっても、図９で説明したリペア処理と同様な処理により、ゲート配線４２の断線を修復することができる。

なお、冗長パターン６１の表面に識別マークを明記してもよい。図１０は、識別マークを明記した冗長パターン６１を示す図である。図１０（ａ）は、図３を簡略化して示した図である。図１０（ｂ）は、冗長パターン６１の表面に識別マーク６２を明記した状態を示す図である。識別マーク６２は、例えば、配線アドレスである。

このように、冗長パターン６１の表面に識別マークを明記することにより、配線の断線時における配線の修復とともに、識別マークを配線アドレスとして利用することも可能である。

＜実施の形態２＞
図１１は、本発明の実施の形態２に係る表示パネル１００Ａの一部を示す平面図である。図１１は、図３と同様に、表示パネル１００Ａの一部を拡大した図である。図１２は、図１１のＹ５−Ｙ６線に沿った表示パネル１００Ａの断面図である。なお、本実施の形態に係る表示装置は、表示パネル１００Ａを含む。

図１１および図１２を参照して、表示パネル１００Ａは、実施の形態１に係る表示パネル１００と比較して、冗長パターン６１の代わりに冗長パターン６１ａを含む点が異なる。表示パネル１００Ａのそれ以外の構成は、表示パネル１００と同様なので詳細な説明は繰り返さない。

冗長パターン６１ａは、図４の冗長パターン６１と比較して、長さが異なる。冗長パターン６１ａのそれ以外の構成は、冗長パターン６１と同様なので詳細な説明は繰り返さない。

冗長パターン６１ａは、冗長パターン６１と同様に、前述のゲート配線形成工程において形成される。冗長パターン６１ａおよびソース配線４１の各々は、所定方向（Ｙ軸方向）に延在する。また、冗長パターン６１およびソース配線４１の各々は、互いに近接して設けられる。

さらに、冗長パターン６１ａは、シール材３０の位置を跨いで延在する。すなわち、冗長パターン６１ａは、回路部品実装領域Ｒ２０内から表示領域Ｒ１０内まで延在する。つまり、冗長パターン６１ａの一方の端部が、表示パネル１００Ａにおいて、シール材３０の位置より、内側に配置される。したがって、冗長パターン６１ａに対するレーザー光によるダメージが大気中に曝され、腐食等の不具合が発生する可能性を低減させることができる。

なお、図１３に示すように、表示パネル１００Ａの製造途中の前述の切断工程において、ソース配線４１を断線するキズ７１が生じたとする。この場合、実施の形態１と同様に、リペア処理が行われる。すなわち、レーザーリペア装置等が、キズ７１（断線箇所）を挟むソース配線４１の２箇所にそれぞれ近接する、冗長パターン６１ａの２箇所をレーザー光で照射する。これにより、冗長パターン６１ａの一部が融解し、融解部６１ｍが生じる。融解部６１ｍにより、キズ７１を挟むソース配線４１の２箇所が、冗長パターン６１ａを介して、電気的に接続される。すなわち、冗長パターン６１ａは、断線箇所（キズ７１）を挟むソース配線４１の２箇所にそれぞれ近接する、冗長パターン６１ａの２箇所をレーザー光で照射されることにより、当該ソース配線４１の２箇所を電気的に接続する。

以上により、冗長パターン６１ａは、当該冗長パターン６１ａの近傍のソース配線４１に断線箇所（キズ７１）が存在する場合、断線箇所（キズ７１）を挟むソース配線４１の２箇所を電気的に接続するために用いられる。すなわち、冗長パターン６１ａは、ソース配線４１の断線等の不具合の影響を回避するためのパターンである。すなわち、冗長パターン６１ａは、ソース配線４１の断線等の不具合の影響を回避するためのパターンである。

これにより、ソース配線４１を断線するキズ７１が発生した箇所を回避して、ソース配線４１の断線が修復される。そのため、製造歩留の低下を抑制することが可能となる。

なお、実施の形態１の表示パネル１００では、狭領域に、レーザー光による接続箇所を２箇所設ける必要がある。そのため、レーザー光による接続のための、ある程度の大きさの領域が必要になる。

一方、本実施の形態では、図１３に示すように、冗長パターン６１ａにおいてレーザー光が照射される２箇所は十分に離れている。そのため、レーザー光による接続のための領域を大きくする必要がない。そのため、表示パネル１００のサイズの拡大を抑制することが可能となる。

なお、本実施の形態の表示パネル１００Ａにおいても、実施の形態１と同様、冗長パターン６１ａは、ソース配線４１の代わりにゲート配線４２に対応づけて形成されてもよい。すなわち、冗長パターン６１ａは、ゲート配線４２の不具合の影響を回避するために、ゲート配線４２が延在する方向（Ｘ軸方向）に沿って延在するように設けてもよい。

＜実施の形態３＞
図１４は、本発明の実施の形態３に係る表示パネル１００Ｂの一部を示す平面図である。図１４は、図３と同様に、表示パネル１００Ｂの一部を拡大した図である。図１５は、図１４のＹ７−Ｙ８線に沿った表示パネル１００Ｂの断面図である。なお、本実施の形態に係る表示装置は、表示パネル１００Ｂを含む。

図１４および図１５を参照して、表示パネル１００Ｂは、図１２の表示パネル１００Ａと比較して、さらに、導電膜５３，５４を含む点が異なる。表示パネル１００Ｂのそれ以外の構成は、表示パネル１００Ａと同様なので詳細な説明は繰り返さない。

表示パネル１００Ｂの基板１０には、コンタクトホールｈ１，ｈ２が形成される。コンタクトホールｈ１，ｈ２は、図６（ｆ）の状態の基板１０のパッシベーション膜１４および層間絶縁膜１２に形成される。冗長パターン６１ａは、コンタクトホールｈ１，ｈ２を介して、ソース配線４１と電気的に接続されている。なお、導電膜５３，５４は、コンタクトホールｈ１，ｈ２の形成後に、形成される。

以下具体的に説明する。コンタクトホールｈ１には導電膜５３が形成される。導電膜５３は、冗長パターン６１ａの一方の端部とソース配線４１とを電気的に接続する。コンタクトホールｈ２には導電膜５４が形成される。導電膜５４は、冗長パターン６１ａの他方の端部とソース配線４１とを電気的に接続する。すなわち、冗長パターン６１ａと、ソース配線４１とは、電気的に並列接続されている。

上記構成により、例えば、前述の切断工程において、ソース配線４１のうち、切断ラインＬ１と対向する部分に、キズが生じたとする。この場合においても、キズを挟むソース配線４１の２箇所が、導電膜５３，５４および冗長パターン６１ａにより、電気的に接続された状態が維持される。そのため、ソース配線４１の断線を防止することができる。すなわち、本実施の形態における冗長パターン６１ａは、ソース配線４１の断線等の不具合の影響を回避するためのパターンである。

また、上記構成により、製造工程内での検査を不要にすることができる。また、市場で製品（表示パネル１００Ｂを含む表示装置）が使用されても、断線の後れ発生を防止することができる。

また、上記構成によれば、実施の形体１，２のように、冗長パターン６１を利用したレーザー光を用いたリペア処理を行う必要がない。そのため、レーザー光照射による照射部分のダメージの影響、レーザー光の接続による２箇所の金属のコンタクト特性の不安定性要因を排除することができる。その結果、本実施の形態によれば、実施の形態１，２よりも、さらに高い信頼性のある表示パネルおよび当該表示パネルを含む表示装置を得ることが可能となる。

なお、本実施の形態の表示パネル１００Ｂにおいても、実施の形態１と同様、冗長パターン６１ａは、ソース配線４１の代わりにゲート配線４２に対応づけて形成されてもよい。すなわち、冗長パターン６１ａは、ゲート配線４２の不具合の影響を回避するために、ゲート配線４２が延在する方向（Ｘ軸方向）に沿って延在するように設けてもよい。この場合、導電膜５３，５４は、冗長パターン６１ａの一方の端部および他方の端部を、ゲート配線４２と電気的に接続するように設けられる。

＜実施の形態４＞
図１６は、本発明の実施の形態４に係る表示パネル１００Ｃの一部を示す平面図である。図１６は、図３と同様に、表示パネル１００Ｃの一部を拡大した図である。なお、図１６では、図の簡略化のため、一部の構成要素（例えば、シール材３０）を示していない。

図１７は、図１６のＹ９−Ｙ１０線に沿った表示パネル１００Ｃの断面図である。なお、本実施の形態に係る表示装置は、表示パネル１００Ｃを含む。

図１６および図１７を参照して、表示パネル１００Ｃは、図１２の表示パネル１００Ａと比較して、冗長パターン６１ａの代わりに冗長パターン４１ａを含む点が異なる。

冗長パターン４１ａは、第１配線としてのソース配線４１とは異なる接続配線（第２配線）である。冗長パターン４１ａは、基板１０の厚み方向（Ｚ軸方向）においてソース配線４１と略同位置に形成される。冗長パターン４１ａは、ソース配線４１における基板１０の主面方向に沿って設けられる。すなわち、図１６において、基板１０のうち、切断ラインＬ１を挟む箇所の近傍には、冗長パターンを含む複数の配線が平面的に配置される。

また、冗長パターン４１ａは、切断ラインＬ１の位置を跨ぐソース配線４１の２箇所と電気的に接続されている。具体的には、冗長パターン４１ａは、ソース配線４１のうち切断ラインＬ１に対向する（対応する）部分（部分４１ｘ）を挟むソース配線４１の２箇所と電気的に接続されている。すなわち、冗長パターン４１ａは、ソース配線４１と電気的に並列接続される。

これにより、冗長パターン４１ａは、ソース配線４１のバイパスパターンとして機能する。すなわち、本実施の形態では、ソース配線４１の一部にバイパスパターン（冗長パターン４１ａ）を形成する。以上により、表示パネル１００Ｃは、同一の配線層において複数の配線が並列接続された冗長構成を有する。

以上の構成により、本実施の形態では、例えば、前述の切断工程において、ソース配線４１の部分４１ｘ近傍にキズが発生したとしても、レーザー光によりリペア処理を行う必要がない。また、本実施の形態の構成では、実施の形態３のように、コンタクトホールを形成して、ソース配線４１と冗長パターンとを接続する必要がない。したがって、本実施の構成によれば、実施の形態３よりも、特性が安定し、高い信頼性のある表示パネルおよび当該表示パネルを含む表示装置を得ることが可能となる。

なお、上記において、配線（ソース配線４１）の一部にバイパスパターン（冗長パターン４１ａ）を形成する構成としたが、この構成に限定されない。例えば、冗長パターン４１ａの一方の端部は、ソース配線４１と接続しない構成としてもよい。この構成において、断線等の不具合が発生した場合、前述のリペア処理と同様に、冗長パターン４１ａの一方の端部にレーザー光を照射し、冗長パターン４１ａの一方の端部とソース配線４１とを接続する。これより、実施の形態１と同様な効果を得ることができる。

なお、本実施の形態の表示パネル１００Ｃにおいても、実施の形態１と同様、冗長パターン４１ａは、ソース配線４１の代わりにゲート配線４２に対応づけて形成されてもよい。すなわち、冗長パターン４１ａは、ゲート配線４２の不具合の影響を回避するために、ゲート配線４２に対応づけて形成してもよい。具体的には、冗長パターン４１ａの一方の端部および他方の端部は、ゲート配線４２と電気的に接続する構成としてもよい。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

本発明は、回路部品実装領域の近傍に生じる不具合の影響を回避することが可能な表示パネルとして、利用することができる。

１０，２０，２０ｎ 基板、４１ ソース配線、４１ａ，６１，６１ａ 冗長パターン、４２ ゲート配線、５３，５４ 導電膜、１００，１００Ａ，１００Ｂ，１００Ｃ 表示パネル、１０００ 表示装置。

Claims (9)

1. 映像を表示するための表示領域と、該表示領域の周辺に形成され、回路部品を実装するための回路部品実装領域とを有する第１基板と、
   前記第１基板と対向して配置される第２基板と、を備え、
   前記第２基板は、前記第１基板と対向して配置される基板の一部が、前記回路部品実装領域を露出させるための切断ラインに沿って切断されることにより形成されたものであり、
   前記第１基板は、
   前記表示領域内から前記回路部品実装領域まで延在する第１配線と、
   前記第１配線の近傍であって、かつ、前記切断ラインに対応する位置に形成される冗長パターンと、を含む
   表示パネル。
2. 前記冗長パターンは、前記第１基板の主面に沿った方向において前記第１配線の一部と重なる位置であって、かつ、前記第１基板の厚み方向において前記第１配線と異なる位置に形成される
   請求項１に記載の表示パネル。
3. 前記表示パネルは、さらに、
   前記第１基板と前記第２基板とを接続するシール材を備え、
   前記切断ラインは、前記シール材の位置の外側に配置され、
   前記冗長パターンは、前記シール材の位置を跨いで延在する
   請求項１または２に記載の表示パネル。
4. 前記冗長パターンは、該冗長パターンの近傍の前記第１配線に断線箇所が存在する場合、前記断線箇所を挟む前記第１配線の２箇所を電気的に接続するために用いられる
   請求項１〜３のいずれか１項に記載の表示パネル。
5. 前記冗長パターンは、導体で構成され、
   前記冗長パターンおよび前記第１配線の各々は、所定方向に延在し、かつ、互いに近接して設けられ、
   前記冗長パターンは、前記断線箇所を挟む前記第１配線の２箇所にそれぞれ近接する、前記冗長パターンの２箇所をレーザー光で照射されることにより、前記第１配線の２箇所を電気的に接続する
   請求項４に記載の表示パネル。
6. 前記冗長パターンは、コンタクトホールを介して、前記第１配線と電気的に接続されている
   請求項１〜３のいずれか１項に記載の表示パネル。
7. 前記冗長パターンは、前記第１配線とは異なる第２配線である
   請求項１に記載の表示パネル。
8. 前記第２配線は、前記第１基板の厚み方向において前記第１配線と略同位置に形成され、
   前記第２配線は、前記切断ラインの位置を跨ぐ前記第１配線の２箇所と電気的に接続されている
   請求項７に記載の表示パネル。
9. 請求項１〜８のいずれか１項に記載の表示パネルを含む表示装置。

Images