KR100396830B1 - 금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판 - Google Patents

금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판 Download PDF

Info

Publication number
KR100396830B1
KR100396830B1 KR10-2001-0029123A KR20010029123A KR100396830B1 KR 100396830 B1 KR100396830 B1 KR 100396830B1 KR 20010029123 A KR20010029123 A KR 20010029123A KR 100396830 B1 KR100396830 B1 KR 100396830B1
Authority
KR
South Korea
Prior art keywords
film
plating
metal wiring
ground pattern
glass substrate
Prior art date
Application number
KR10-2001-0029123A
Other languages
English (en)
Other versions
KR20020014987A (ko
Inventor
치카마요시마사
이주미요시히로
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020014987A publication Critical patent/KR20020014987A/ko
Application granted granted Critical
Publication of KR100396830B1 publication Critical patent/KR100396830B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/46—Connecting or feeding means, e.g. leading-in conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

배선에 대한 그라운드 패턴 막(12)이 글래스 기판(11)위에 형성되고, 선택 도금에 의한 도금 막(13)이 그라운드 패턴 막(12)위에 형성된다. 도금 막(13)의 양측과 글래스 기판(11)의 표면이 형성하는 테이퍼 각(α)은 0 ≤α ≤90°의 범위 내에 있다. 이 구성은 단선 없이 도금 막(13) 위에 새로운 금속 배선을 형성하며, 잔류 막을 발생시키지 않고 도금 막(13)위에 새로운 막의 패터닝(patterning)을 가능하게 한다.

Description

금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판 {METAL INTERCONNECTION AND ACTIVE MATRIX SUBSTRATE USING THE SAME}
본 발명은 액정 표시장치(LCD), 플라즈마 표시장치(PDP), 일렉트로크로믹 표시장치(electrochromic displays)(ECD) 및 일렉트로루미네슨트 표시장치(ELD) 등의 평판 디스플레이, 세라믹 기판을 사용한 프린트 배선 기판 및 다른 각종 분야에서 사용되는 금속 배선 및 상기 금속 배선을 사용한 액티브 매트릭스 기판에 관한 것이다.
액정 표시 장치(LCD)로 대표되는 평판 디스플레이는, 종래에는 액정과 방전 가스 등의 표시 재료를 한 쌍의 기판 사이에 봉입하여 보유하고, 상기 표시 재료에 전압을 인가하여 표시를 실행한다. 이러한 구성에서, 적어도 한편의 기판에는 도전 재료로 이루어진 전기 배선이 배치된다.
액티브 매트릭스 구동형 디스플레이의 경우, 예컨대, 게이트 전극과 데이터 전극의 매트릭스 패턴은 표시 재료를 사이에 봉입하여 보유하는 한 쌍의 기판 중 하나에 제공되고, 박막 트랜지스터(TFT)와 화소전극은 게이트 전극과 데이터 전극의 각 교차부마다 제공된다. 종래에는, 이러한 게이트 전극과 데이터 전극은 Ta, Al 및 Mo 등의 금속 물질로 형성되는데, 이 전극들은 스퍼터링(sputtering) 등의 건식성막 기술에 의해 성막되었다.
이러한 평판 디스플레이의 면적과 치수를 증가시킴에 있어서, 구동 주파수가 증가하고 전기 배선의 저항과 기생 용량이 증가하기 때문에, 구동 신호의 지연이 상당히 큰 문제로 되고 있다.
구동 신호의 지연 문제를 해결하기 위한 시도로서, 종래의 배선 재료, 즉, Al(벌크(bulk) 저항률 2.7 μΩ·cm), α-Ta(벌크 저항률 13.1 μΩ·cm) 및 Mo(벌크 저항률 5.8 μΩ·cm) 대신에 낮은 전기 저항률(벌크 저항률 1.7 μΩ·cm)을 갖는 Cu가 배선 재료로 사용되어 왔다. 예컨대, "TFT-LCD용 저저항 구리 어드레스 배선"(일본 디스플레이 '89, p.498-501)의 문헌에 게이트 전극의 재료로서 Cu를 사용하는 TFT-LCD에 대한 검토 결과가 기재되어 있다. 상기 문헌에는, 스퍼터링에 의해 성막된 Cu 막은 그라운드 글래스 기판에 대한 밀착성이 나쁘므로, 밀착성을 향상시키기 위해 그라운드에 Ta 등의 금속 막을 개재시킬 필요가 있다고 명시되어 있다.
상기 문헌에 나타난 배선 구조는 Cu 막과 Ta 등의 그라운드 금속 막 각각이 건식 성막 공정과 에칭 처리를 각각 거치도록 하여, 공정 수가 늘어나고 비용이 증가하게 된다.
일본 공개 특허 공보 92-232922 호에는 그라운드 막으로서 ITO(인듐 주석 산화물) 등을 포함하는 투명 전극을 사용하여 도금 기술에 의해 그라운드 막 위에 Cu 등의 금속 막을 성막하는 방법이 제시되어 있다. 상기 공보에 기재된 효과에 따르면, 이러한 기술은 도금 금속이 ITO 막 위에만 선택적으로 성막될 수 있고, 투명 전극의 ITO 막에만 패터닝 처리를 필요로 하며, 대면적의 Cu 배선이 효과적으로 성막되게 한다. ITO와 밀착성이 좋은 Ni 등의 금속 막을 ITO 와 Cu 사이에 개재시키는 구조에 관해서도 기재되어 있다.
일본 공개 특허 공보 98-321622 호에는 그라운드 금속에 역으로 테이퍼된 레지스트를 형성하고, 그 위에 전기 도금을 행하여, 순 테이퍼된 막을 형성하는 방법이 제시되어 있다. "순 테이퍼"와 "역 테이퍼"의 정의에 대해서는 도8에 나타낸 바와 같이, 글래스 기판(111)에 형성된 도금 막(112)의 양측과 글래스 기판(111)의 표면이 형성하는 테이퍼 각(θ)이 90°보다 작은 경우에는 "순 테이퍼"라고 정의한다. 도9에 나타낸 바와 같이, 글래스 기판(121) 위에 형성된 도금 막(122)의 양측이 글래스 기판(121)의 표면과 이루는 테이퍼 각(θ)이 90°보다 크면 "역 테이퍼"라고 정의한다.
일본 공개 특허 공보 92-232922 호에 개시된 바와 같이, 그라운드 ITO 막 위에 도금 기술을 사용하여 금속 배선을 형성하는 경우, 글래스와 그라운드 ITO 막 위의 금속막 성막의 선택성을 유지하기 위하여 (이 처리는 글래스 상에 부착한 촉매를 제거하기 위해 수행하는데, 이를 위하여 그라운드 막의 종류에 수행하는 것이 대부분이다. 폴리이미드 등에도 적용한다) 그리고 도금 막과 그라운드 막의 밀착성을 위하여, HF(불화 수소) 계의 약품을 이용하여 도금을 위한 전처리가 행해진다 . 도금에 의해 금속 막을 성막하는 경우, 또는 표면의 오염을 제거하기 위해 알칼리 용액으로 탈지 처리를 하거나, Cu 도금에서와 같이 알칼리 도금액을 사용하는 경우에, 그라운드 패턴으로 덮혀있지 않은 글래스 표면은 도금 고유의 이유에 의해 에칭되어 버린다. 여기서 사용된 "도금"이란 단어는 무전해 도금, 전해 도금 등을 나타낸다.
또한, 도금 막은 막의 성장에 있어서, 성장이 빠른 부분과 성장이 느린 부분이 발생한다는 점이 발견되었다.
이와 같이 그라운드 막으로 덮혀 있지 않은 글래스 표면이 에칭될 수 있다는 점과 함께 막의 성장 속도에 차이가 있기 때문에 형성된 막의 테이퍼가 역 테이퍼로 될 수 있다.
도9에 나타낸 바와 같이 도금 막(122)이 역 테이퍼된 경우, 이 금속 배선 위에 다른 막의 성막이나 패터닝 등을 행하는 경우, 성막시에 역 테이퍼된 부분이 마스크로 되어 배선의 에지 부분에서 막이 올바르게 성막되지 않기 때문에, 에지 부분에서의 막 크래킹(cracking)에 의한 스텝 와이즈(step-wise) 단절을 야기하거나, 에칭시에 금속 배선이 마스크로 되어 에지 부분에 막이 잔류하게 되는 문제점이 있다.
상기 일본 공개 특허 공보 98-321622 호에 개시된 바와 같이 레지스트 형성 →전기도금 →그라운드 에칭을 행하여 순 테이퍼의 금속 배선을 형성하는 방법에서는, 전기 도금을 사용하기 때문에 대형 기판(대형 글래스)의 경우 끝에서 끝까지 전체를 덮는 막의 두께에 큰 변화가 야기될 수 있다. 또한 그라운드를 에칭하는 경우에 도금 막의 아래까지 그라운드막이 에칭되어 버려 도10에 나타낸 바와 같이 우산 형상으로 되어 버린다 (특히, 습식 에칭을 이용하면 이 영향이 크다. 건식 에칭을 이용하여도 습식 에칭을 이용하는 경우보다도 정도가 낮기는 하지만 이러한 영향을 받는다.)
본 발명의 목적은 그라운드 패턴 막 상에 양호한 테이퍼 형상을 갖는 도금 막을 성막함으로써 스텝 와이즈 단절이나 막이 잔류하는 것을 방지할 수 있는 금속 배선 및 이를 이용한 액티브 매트릭스 기판을 제공하는 것이다.
상기 목적을 달성하기 위하여, 글래스 기판 위에 형성되고, 배선용 그라운드 패턴 막 및 상기 그라운드 패턴 막에 선택적인 도금을 행하여 형성된 도금 막을 포함하는 금속 배선에 있어서, 도금 막의 양측과 글래스 기판의 표면이 이루는 테이퍼 각(α) 이 0 ≤α ≤90°의 범위 내에 있음을 특징으로 한다.
상기 구성의 금속 배선에 따르면, 그라운드 패턴 막에 선택적인 도금을 행하여 형성된 도금 막의 양측과 글래스 기판의 표면이 이루는 테이퍼 각(α)이 0 ≤α ≤90°의 범위 내에 있다. 그 위에 다른 막을 성막하고 패터닝하는 경우, 도금 막의 양측이 최소한 역 테이퍼 되지 않기 때문에, 단선과 잔류 막 발생을 방지할 수 있다. 따라서, 금속 배선 위에 새로운 금속 배선을 형성하면, 새로운 금속배선이 단선되지 않고 형성될 수 있다. 또한, 금속 배선 위에 새로운 막을 패터닝하면, 금속 배선의 에지 부분의 에칭 불량에 의한 잔류 막 발생이 방지될 수 있다.
도금 막의 성막을 허용한다면, 그라운드 막으로서, 금속, ITO 등의 산화막 및 폴리이미드 등의 유기막을 포함하는 다양한 타입의 막이 사용될 수 있다.
본 발명의 일 실시예에서, 그라운드 패턴 막의 양측과 글래스 기판의 표면이 형성하는 테이퍼 각(β)이 0 ≤β ≤90°의 범위 내에 있고, 그라운드 패턴 막으로 덮어지지 않는 영역 내의 글래스 기판의 디깅량(Y)이 0 ≤Y ≤2000 Å 의 범위 내에 있으며, 도금 막(13)의 두께(X)가 Y ≤X ≤8000 Å의 범위 내에 있다.
예컨대, 도금 기술로 무전해 선택 도금을 사용하는 경우, 글래스 기판의 표면은 글래스 기판과 그라운드 패턴 막 사이의 선택성을 위해, 또는 그라운드 패턴막에 도금 막을 밀착시키기 위해 에칭된다. 이 에칭은 웨트 에칭이고 등방성 에칭이며, 따라서 글래스 위의 에칭량이 많아지면, 그라운드 패턴 막의 양측 아래의 글래스 영역까지 에칭될 수 있고, 양측을 우산처럼 형성할 수 있다. 이러한 형상으로 그라운드 패턴 막 위에 도금하면, 양호한 테이퍼 형상의 도금 막이 얻어질 수 없다. 글래스 기판의 디깅량을 최소화함에 있어서는, 글래스의 투명성 등의 문제 때문에 가능한 한 상기 디깅량을 0으로 하는 것이 좋다. 도금 막이 너무 두꺼우면, 두께가 증가됨에 따라 도금 막의 양측의 테이퍼가 직립으로 될 수 있고, 도금이 기본적으로 등방성 성막이기 때문에 글래스에 직접 접촉된 부분에서 최종으로 역 테이퍼 될 수 있다. 도금 막의 두께가 가장 얇은 경우에는, 글래스의 디깅량보다 막이 얇으면 글래스의 에칭된 부분을 커버할 수 없어서, 좋지 않은 테이퍼 형상을 야기한다. 따라서, 막 두께가 글래스의 디깅량보다 두꺼울 필요가 있다. 그라운드 패턴 막의 양측이 글래스 기판과 형성하는 테이퍼 각이 90°보다 큰 경우, 즉 역 테이퍼의 경우, 그라운드 패턴 막위에 형성된 도금 막도 당연히 역 테이퍼되는 문제가 발생한다.
이러한 이유로, 상기 실시예의 금속 배선에 의하면, 글래스 기판의 표면의 그라운드 패턴 막의 양측에 의해 형성된 테이퍼 각(β)이 0 ≤β ≤90°의 범위 내에 있고, 그라운드 패턴 막으로 덮혀지지 않은 부분의 글래스 기판의 디깅량(Y)이 0≤Y≤2000Å의 범위 내에 있으며, 도금 막의 두께(X)가 Y ≤X ≤8000Å의 범위 내이면, 0 ≤α≤90°의 범위 내의 테이퍼 각(α)을 갖는 도금 막이 양측의 테이퍼가 역으로 되지 않고 안정적으로 형성될 수 있다.
본 발명의 일 실시예에서, 그라운드 패턴 막은 ITO 또는 SnO2를 포함한다.
상기 실시예의 금속 배선에서 ITO 는 예컨대, 액티브 매트릭스 기판의 제조 공정에 사용된 약품에 대한 내약품성이 높고 SnO2는 일반 약품에 대한 내약품성이 높기 때문에, 제조 공정의 마진을 증가시킬 수 있는 큰 장점을 가진다. ITO 또는 SnO2를 성막하는 방법은 스퍼터링 등의 건식성막과 습식성막(예컨대, 졸겔법, 액상성장, 일렉트로디포지션, 스프레이법 및 케미칼 미스트 디포지션법(CMD))을 포함한다. 예컨대, 습식성막의 졸겔법에 의해 ITO 또는 SnO2막을 성막하는 경우, 감광성 재료를 사용할 수 있다. 감광성 물질을 사용하면 레지스트의 사용을 회피할 수 있어서, 비용이 절감되고, 공정이 단축된다.
액티브 매트릭스 기판에 금속 배선을 사용하는 경우, 그라운드 패턴 막으로서 ITO 또는 SnO2의 투명 전도막을 사용하면 금속 배선의 그라운드 패턴 막과 화소 전극을 동시에 형성할 수 있고, 배선 영역만의 도금에 의해 배선과 화소 전극을 동시에 형성할 수 있다.
본 발명의 일 실시예에서, 그라운드 패턴 막은 폴리이미드를 포함한다.
상기 실시예의 금속 배선에 있어서, 폴리이미드 상에 도금한 Cu는 인쇄 회로 기판 등에 실용화 될 수 있다. 예컨대, 도금 기술로서 무전해 선택 도금을 사용하는 경우를 고려하면, 폴리이미드가 그라운드 패턴 막으로서 적당하다. 다른 수지와 비교하여, 폴리이미드는 다음과 같은 장점을 가지고 있다.
(1) 폴리이미드는 수지 중에서 내열성, 내약품성이 뛰어나며, 따라서 그라운드 수지로서 폴리이미드를 사용하면 후처리의 제조 방법을 폭넓게 선택할 수 있게 된다. 도금 기술로서 무전해 선택 도금을 사용하는 경우에, 예컨대 도금 용액이 강알칼리 또는 강산인 경우가 많기 때문에, 내약품성이 좋으면 유용하다.
(2) 내열성이 높은 폴리이미드는 다른 성막 공정의 마진을 넓힌다. 예컨대, 폴리이미드의 내열성이 400℃ 정도인데 반해, 종래의 액정의 최대 공정 온도는 약 350℃이다.( 폴리이미드는 일반적으로 350℃ 정도의 기온에서 열경화를 하고, 열분해 온도는 450℃ 이상인 경우가 많다.) 따라서, 다른 수지를 사용하는 경우에 비해, 공정에서 낮은 온도가 요구되지 않는다. 공정의 변경이 필요하지 않다는 사실은 변경과 연관된 불량을 방지하여, 제품을 제조하는 데 있어서 큰 장점을 제공한다. 또한, 다른 수지의 내열성을 나타내는 온도는 액정에 사용되는 일반 레지스트의 경우 200℃ 정도이고, 아크릴계 수지의 경우는 250℃ 이하인 정도이다.
(3) 감광성 폴리이미드를 사용하면 공정을 단축시키고, 비용을 절감시킨다.
본 발명의 일 실시예에서, 도금 막은 Cu, Au, Ni 및 Ag 중 어느 하나를 포함하는 단일막이거나, 또는 Cu, Au, Ni 및 Ag 중 어느 하나를 포함하는 단일막을 적어도 하나 포함하는 다층막이다.
상기 실시예의 금속 배선에서, Cu는 저항률(벌크 저항률 1.7 μΩ·cm)이 낮고, 일렉트로마이그레이션(electromigration)에 대한 수명이 길어서 배선 재료로서 최적이다. Ag는 모든 금속 중 저항이 가장 낮기 때문에, 배선에 Ag를 사용하면 큰 장점이 있다. Ag는 내부식성이 매우 높아서 표면에 산화막을 형성하지 않는다. 이 특징은 그 위에 도금 막을 형성하는데 큰 장점을 갖는다. Au는 Cu보다는 높지만,상당히 낮은 저항을 가지므로, 전기 도금에서 그라운드 금속 층의 저항을 줄이는 역할을 한다. 도금 기술로써 무전해 선택 도금을 사용하는 경우, Cu 단체로는 밀착성이 낮은 경우라도 그라운드로서 양호한 밀착성을 갖는 Ni를 사용하여, 그 위에 Cu/Au 등을 성막함으로써 양호한 밀착성과 낮은 저항을 갖는 배선을 얻을 수 있다. 또한, 도금을 한 Cu 위에 Ni를 선택 형성함으로써 경계층이 형성될 수 있다.
본 발명의 일 실시예에서, 도금은 무전해 도금이다.
상기 실시예의 금속 배선에 따르면, 그라운드가 폴리이미드와 같은 전기적 비전도성인 재료로 구성되는 경우에도, 무전해 선택 도금에 의해 금속 배선을 형성할 수 있다. 큰 면적을 갖는 글래스에 있어서도, 표면의 막 두께의 균일성이 상당히 좋고 전기를 흘려 보내지도 않기 때문에, 간단한 장치를 사용할 수 있다.
또한, 본 발명의 금속 배선을 사용한 액티브 매트릭스 기판이 제공된다.
상기한 액티브 매트릭스 기판에 따르면, 고수율 및 고신뢰성을 갖는 액티브 매트릭스 기판이 패턴이 배선 또는 상기 배선의 교차부 위에 형성되는 경우가 많고 금속 배선의 양측의 역 테이퍼가 막의 단선과 잔류 막 발생과 같은 문제를 야기하는 액티브 매트릭스 기판용 금속 배선을 사용함으로써 얻어질 수 있다.
본 발명의 일 실시예에서, 도금 막의 양측과 글래스 기판의 표면이 형성하는 테이퍼 각(α)은 20°≤α≤75°의 범위 내에 있다.
상기 실시예의 액티브 매트릭스 기판에 따르면, 도금 막의 양측과 글래스 기판의 표면이 형성하는 테이퍼 각은 20°보다 크다. 이로써 테이퍼 각이 너무 작으면 테이퍼된 부분의 폭이 너무 커질 수 있고, 배선의 전체 폭이 테이퍼된 부분에의해 차지될 수 있는 가능성을 없앤다. 한편, 도금 막의 양측과 글래스 기판의 표면이 형성하는 테이퍼 각이 75°보다 크지 않기 때문에, 스텝 와이즈 단절 등의 발생을 방지할 수 있다.
도1은 본 발명의 제1 실시예에 따른 금속 배선의 개략 단면도이다.
도2a 및 2b는 금속 배선의 제조 방법을 나타내는 단면도이다.
도3은 금속 배선의 제조 방법을 상세히 나타내는 블록도이다.
도4a는 최소 테이퍼 각을 나타내는 단면도이고, 도4b는 최대 테이퍼 각을 나타내는 단면도이다.
도5a 및 5b는 테이퍼 각이 90 °보다 작은 경우의 SEM 관찰 결과를 나타내는 축소 사진이다.
도6a 및 6b는 테이퍼 각이 90 °보다 큰 경우의 SEM 관찰 결과를 나타내는 축소 사진이다.
도7은 본 발명의 제2 실시예에 따른 금속 배선을 사용하는 액티브 매트릭스 기판의 주요 부분의 단면도이다.
도8은 테이퍼 각이 90 °보다 작은 금속 배선을 나타내는 단면도이다.
도9는 테이퍼 각이 90 °보다 큰 역 테이퍼된 금속 배선을 나타내는 단면도이다.
도10은 그라운드 막이 에칭되어 우산의 형상을 형성한 상태를 나타내는 단면도이다.
이하, 본 발명에 따른 금속 배선과 이를 사용한 액티브 매트릭스 기판을 첨부된 도면에 나타낸 실시예를 참조하여 상세히 설명한다. 상기 실시예는 상기 금속 배선과 본 발명에 따라 이를 사용한 액티브 매트릭스 기판을 액티브 매트릭스에 의해 구동되는 LCD에 적용하는 경우를 가정하여 설명한다.
(실시예 1)
도1은 본 발명의 실시예 1에 따른 금속 배선의 개략적인 단면도이다. 참조 부호(11)는 글래스 기판을 나타낸다. 참조 부호(12)는 글래스 기판(11)에 형성된 배선용 그라운드 패턴 막을 나타낸다. 참조 부호(13)는 그라운드 패턴 막(12)을 도금하여 형성된 도금(plating) 막이다. 도1에서, α는 금속 배선(도금 막(13))의 양측의 테이퍼각(taper angle)이고, β는 그라운드 패턴 막(12)의 양측의 테이퍼각이고, X는 도금 막(13)의 막 두께이며, Y는 글래스의 디깅(digging)량이다.
상기 구성의 금속 배선에서, 도금 막(13)의 테이퍼각(α)은 0 < α≤90°의 범위 내에 있다. 상기 그라운드 패턴 막(12)의 테이퍼각(β)은 0 < β≤90°의 범위 내에 있다. 도금 막(13)의 막 두께(X)는 Y ≤X ≤8000 Å의 범위 내에 있다. 상기 글래스 기판(11)의 글래스의 디깅량(Y)은 0 ≤ Y ≤2000 Å의 범위 내에 있다.
도2a 및 2b는 상기 금속 배선의 제조 방법을 나타낸다. 이하, 상기 금속 배선의 제조 방법을 도2a 및 2b를 참조하여 설명한다.
(제1 공정)
우선, 코닝사(Corning Inc.)에서 제조한 #1737 글래스 기판(11)의 표면을 알칼리, 산 또는 유기 용매를 사용하여 탈지세정을 행한다. 이 때, 초음파를 병용하면 세정이 좀 더 효과적으로 행해진다. 상기 글래스 기판(11) 대신에, (i) 글래스, 세라믹, 표면에 절연층이 제공된 반도체 또는 도체 기판과 같은 무기 기판, (ii) PET(폴리에틸렌 테레프탈레이트), ABS(아크리로니트릴 부타디엔 스틸렌 공중합체), PC(폴리카보네이트), PES(폴리에테르 설펀) 등의 유기 기판 또는 막등을 사용할 수 있다.
상기 그라운드 패턴 막으로써 ITO 막(또는 SnO2막; 12)이 스퍼터링에 의해 상기 글래스 기판(11)에 형성된다.
이 제1 공정에서, ITO 막(또는 SnO2막)은 건식성막에 의해 생성될 수 있다. 그러나, 상기 그라운드 패턴 막은 습식성막(예컨대, 도포법, 졸겔 공정, 액상성장법, 전착법(electrodeposition), 스프레이법 및 케미컬 미스트 디포지션(CMD) 등)에 의해 형성될 수도 있다.
예컨대, ITO 막 또는 SnO2막이 습식성막의 졸겔 공정에 의해 성막되는 경우에는, 감광성 재료가 사용될 수 있다. 감광성 재료를 사용하면 레지스트의 사용 및 레지스트에 대한 에칭 공정이 생략되어, 비용 절감과 공정의 단축이 가능하다.
그라운드 패턴 막으로서, ITO 또는 SnO2이외에 내약품성 등을 고려하여 아무 문제가 없다면 투명도전막의 ZnO 또는 In2O3을패터닝한 것도 사용될 수 있다.
또한, ITO 또는 SnO2를 대신해서 폴리이미드와 같은 수지로 상기 그라운드 패턴 막을 형성하는 것도 고려해 볼 수 있다. 감광성 폴리이미드를 사용하면, 예컨대, 비용을 절감하고 상기 공정을 단축하는 장점을 갖는다. 따라서 폴리이미드를 사용하면 많은 장점이 있다. 그러나, 폴리이미드 외의 레지스트로서 사용되는 수지, 즉, 노보랙(novolak) 수지, 아크릴 수지, 프린트 배선 기판으로 사용되는 에폭시(epoxy) 수지 등이, 예컨대, 공정의 온도를 저하시킬 수 있고 적절한 화학 약품을 선정할 수 있는 조건 하에서 사용될 수 있다.
본 발명에서는 그라운드 패턴 막의 두께를 한정하고 있지 않지만, 상기 막이 예컨대, 액티브 매트릭스 기판에 사용되는 경우에는 얇은 것이 더 좋다. 즉, 상기 그라운드 패턴 막의 두께가 얇은 쪽이 금속 배선의 전체 두께를 감소시킬 수 있기 때문에 글래스 기판 상의 패턴에 의한 요철을 적게 할 수 있다. 따라서, 본 제1 실시예에서 ITO 막의 두께는 1000Å로 설정한다.
상기 ITO막을 노광, 현상 처리한 후, 에칭 처리에 의해 배선 형상으로 패터닝하여, 상기 그라운드 패턴 막(12)을 형성하게 된다. 구체적으로는, 먼저 그라운드 ITO 막 위에 레지스트 막을 도포하고, 포토 마스크를 사용하여 레지스트 막의 노광을 수행한 후, 알칼리 현상에 의해 패터닝한다. 그 후, 이 레지스트 패턴을 사용해서 상기 ITO 막을 에칭하고, 최종적으로 레지스트를 벗겨낸다.
노광, 현상에 의해 패터닝할 수 있는 감광성의 그라운드 패턴 막의 경우는, 포토 공정만으로 패터닝할 수 있기 때문에, 비용 절감과 공정의 간략화의 관점에서 가장 바람직하다.
(제2 공정)
무전해 선택 도금에 의해 그라운드 패턴 막(12)위에 성막을 행한다.
구체적으로, 도3은 금속 배선의 제조 방법 공정을 나타내며, 이 공정을 도3을 참조하여 상세히 후술한다.
각 공정(A 내지 H)(어닐링 공정(E)후의 중간 시간은 제외)의 사이에는, 처리액을 씻어내기 위해 물을 이용한 헹굼이 실행된다. 그러나, 매회 동일한 처리를 하기 때문에, 공정(A)에서만 헹굼 처리를 기재하고, 다른 공정에서의 행굼처리는 생략한다.
[공정 A] 먼저, 기판의 표면을 탈지세정하여 글래스 기판(11)(도2b에 나타냄)의 표면과 ITO로 이루어진 그라운드 패턴 막(12)(도2b에 나타냄) 표면의 오염을 제거한다. 멜텍스 사(Meltex Inc.)에서 제조한 멜클리너 ITO-170을 사용하여, 75°C에서 5분 동안 탈지세정을 행한다(초음파 병용). 그 후, 이 액을 씻어내기 위해, 순수로 2차 세정한다. 1차 및 2차 세정은 모두 실온에서 대략 5분 동안 실행된다.
[공정 B] 다음에, 그라운드 패턴막(12)의 ITO내에 함유된 Sn의 활성화와, ITO로의 도금 막의 밀착력 향상을 위하여, ITO 표면을 약간로 에칭하는 공정이 실행된다. 이 에칭처리에는 멜텍스 사에서 제조한 멜플레이트 컨디셔너(Melplate Conditioner)(478)를 사용해서, 상기 에칭 공정을 실온에서 5분 동안 행한다.
상기 글래스 기판(11)의 표면은 멜플레이트 컨디셔너(478) 내에 보유된 불화수소산의 작용에 의해 공정(B)에서 에칭된다. 글래스의 디깅량은 멜플레이트 컨디셔너(478)의 농도를 변화시킴으로써 변화될 수 있다. 이 공정에서, 상기 멜플레이트 컨디셔너(478)의 농도가 조절되어, 글래스의 디깅량은 0에서 2000Å의 범위 내에서 이루어진다.
[공정 C] 다음에 활성화된 Sn을 이용하여, ITO를 포함하는 그라운드 패턴 막(12)(도2b에 나타남)에 Pd 촉매를 부착시킨다. 이 목적으로, 상기 처리를 멜텍스 사에서 제조한 엔플레이트 액티베이터(Enplate Activator) 내에서 실온으로 5분 동안 행한다. 이 처리는 ITO를 포함하는 그라운드 패턴 막(12)의 표면에만 Pd 촉매가 부착되도록 하여, 선택적인 도금을 가능하게 한다.
이 공정(C)에서는 무전해 도금 촉매로서 Pd를 사용한다. 그러나, Pd 대신에 Ag, Pt, Zn, Cu 및 Ni 등의 금속을 이용하거나, 이들의 합금, 또는 그 금속 화합물을 사용할 수도 있고, 이런 금속과 다른 금속이 일정 비율로 합금화된 합금 등을 사용할 수도 있다.
[공정 D] 이어서 무전해 Ni 도금 용액에 담그면, Ni 피막이 ITO를 포함하는 그라운드 패턴 막(12)에 선택적으로 성막된다. 이 처리는 상기 Pd 촉매가 핵으로 작용하도록 하여, Ni가 성장되도록 하기 위함이다. 이 무전해 도금은 멜텍스 사가 제조한 멜플레이트 Ni-867을 사용하여 70℃에서 실행된다. 임의의 두께를 가진 막이 상기 무전해 도금 처리의 시간을 변경시킴으로써 성막될 수 있다. 이 공정에서의 시간은 3 내지 5분 정도이다.
[공정 E] 그리고 ITO 막(그라운드 패턴 막(12))과 무전해 Ni 도금 막의 밀착성을 향상시키기 위하여 어닐링 처리가 실행된다. 이 공정 E에서는 어닐링 처리를 행하는 쪽이 보다 밀착력이 향상되기 때문에, 어닐링 처리를 수행하지만, 불필요한 경우 이 처리를 생략할 수 있다.
[공정 F] 공정 E에서 상기 어닐링 처리가 대기 중에서 행해지기 때문에, 세정을 목적으로 다시 탈지 처리를 실행한다. 어닐링 처리를 하지 않는 경우에는, 이 공정을 생략할 수 있다.
[공정 G] 이어서 Ni 표면을 Au로 치환하여 성막을 실행함으로써, 치환 도금이 행해진다. 상기 치환 도금은 멜텍스 사가 만든 멜플레이트 AU-601을 사용하여 90℃에서 실행된다. Au는 내식성이 높고 표면 산화가 어렵기 때문에, 다음 공정에서 Cu 도금을 쉽게 하기 위하여 상기도금이 행해진다.
또한 Au 도금 막의 두께는, 그 위에 전기도금으로 막을 형성하는 경우에는, 그라운드 금속 막의 저저항화의 필요성에 따라 0.01에서 0.1 ㎛ 정도가 좋으며, 그 위에 무전해도금으로 막을 형성하는 경우에는 상기 Au 막이 어느 정도로 표면을 충분히 덮고 있기 때문에, Au 막을 박막으로 하여도 좋다. Au가 비싸기 때문에 막 두께를 증가시키면 비용이 증가하므로 Au 막은 가능한 한 얇게 하는 것이 좋다.
작업 환경 등의 관점에서 상기 무전해 도금 용액은 시안화계 용액보다 비시안화계 용액이 좀 더 바람직하다.
[공정 H] 이어서 무전해 Cu 도금 용액에 기판을 담금으로써, 상기 Au/Ni/ITO 막 상에 선택적으로 Cu 도금을 행한다. 이 Cu 도금 처리는 멜플레이트 Cu-390을 사용하여 25℃에서 실행된다. Cu 막의 두께는 처리 시간을 변화시켜서 임의로 변경할 수 있다. 이 공정(H)에서는 도금 용액으로 포름 알데히드 등을 사용했지만, 이 약품들을 함유하지 않은 도금 용액이 환경에 대한 영향 측면에서는 좀 더 바람직하다. 이 공정(H)에서는 무전해 Cu 도금을 사용했지만, 보다 저저항의 막을 성막할 수 있는 Cu 전기 도금을 사용할 수도 있다. (일반적으로, 무전해 도금 막의 저항은 전해 도금 막의 저항보다 높다.)
이런 방법으로, ITO를 포함하는 그라운드 패턴 막(12) 위에 Cu/Au/Ni 다층막이 도금 막으로서 형성된다.
이하, 이런 금속 배선의 테이퍼 각에 관한 조건을 이끌어낸 실험을 설명한다.
먼저, 테이퍼의 형상에 대해 고려하지 않고 금속 배선을 형성하여 액티브 매트릭스 기판을 제조하였다. 역 테이퍼가 있는 금속 배선을 가진 기판 위에 다음 막이 성막될 때, 상기한 바와 같이, 금속 배선 양측의 역으로 테이퍼된 부분이 그림자가 되어 막이 잘 성막 되지 않고, 단선 발생이 많아진다. 또한, 막의 패터닝을 위해 사용되는 드라이 에칭이 이방성 에칭이기 때문에, 역 테이퍼에 의해 생긴 그림자의 경계 부분이 에칭되지 않아서, 남아있는 막이 발생했다.
이에 반해, 양측에 90°이하의 테이퍼 각을 가진 금속 배선은, 단선이나 남아있는 막이 모두 발생하지 않았다.
여기서 테이퍼 각이 90°이하가 되는 조건에 대해서 다음 연구를 행했다. 표1은 상기한 금속 배선 제조 방법에 따라, 글래스의 에칭량(글래스의 디깅량 Y)과 도금 막의 두께(도금 막의 두께 X)를 파라미터로 하여 각종 형상의 금속 배선을 형성하였을 때의 테이퍼 형상에 대한 실험결과이다.
표1
글래스의 디깅량(Y)(Å) 도금 막의 두께(X)(Å)
500 1000 2000 4000 6000 8000 10000
0 Ｏ Ｏ Ｏ Ｏ Ｏ Ｏ Ｘ
500 Ｏ Ｏ Ｏ Ｏ Ｏ Ｏ Ｘ
1000 Ｘ Ｏ Ｏ Ｏ Ｏ Ｏ Ｘ
2000 Ｘ Ｘ Ｏ Ｏ Ｏ Ｏ Ｘ
3000 Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ Ｘ
Ｏ : 만족스러운 테이퍼 형상으로 성막 가능.
Ｘ : 역 테이퍼 발생.
표1에 나타난 실험 결과에서, 글래스의 디깅량이 약 0 Å이며, 막의 두께가 8000 Å을 초과했을 때, 역 테이퍼가 발생되는 것이 확인되었다. 이는 막 두께가 일정량을 초과함에 따라 도금 막의 성장 속도의 차가 글래스와 밀착된 부분에서 역 테이퍼를 야기하기 때문이다.
또한, 글래스의 디깅량(Y)이 2000 Å을 초과하면, 역 테이퍼를 야기하는 것이 관찰되었다. 글래스의 디깅량이 (Y)이 2000 Å을 초과하면, 그라운드 패턴 막의 아래 측의 글래스 영역이 에칭되어 커다란 우산 형상으로 되어버린다. 일정한 정도를 초과하는 크기를 가진 우산(글래스의 디깅량이 1000 Å 정도인 우산이라면 테이퍼 형상이 만족스럽게 도금 가능함)은 테이퍼 형상이 좋지 않다.
마지막으로 도금 막의 두께(X)가 얇은 경우, 주어진 글래스의 디깅량(Y)에 비해 상대적으로 도금막의 두께(X)가 얇을 때 역 테이퍼를 야기하는 것이 관찰되었다. 이는 글래스의 디깅량(Y)보다 막 두께가 얇은 경우, 그라운드 패턴을 따라서 성막이 이루어지는 도금의 특징으로부터 당연하다.
이러한 결과로부터, 글래스의 디깅량(Y)이 0 ≤ Y≤ 2000 Å의 범위 내에 있고, 도금 막의 두께(X)가 Y ≤ X ≤ 8000 Å의 범위 내에 있으면 금속 배선의 테이퍼 각(α)은 0 ≤ α ≤ 90°의 범위 내로 되는 것이 확인된다.
도5 및 6은 상기한 금속 배선의 제조 방법에 의해 형성된 금속 배선의 단면의 전형적인 관찰 결과를 SEM(주사형 전자 현미경(scanning electron microscope))을 사용하여 나타낸다. 도5a에서 나타낸 바와 같이 글래스의 디깅량이 약 750 Å 이고 도금 막의 두께가 2250 Å이면 테이퍼 각(α)은 90°이하였다. 도5b에 나타낸 바와 같이, 글래스의 디깅량이 약 1800 Å이고 도금 막의 두께가 약 5500 Å이면, 테이퍼 각(α)은 90°이하였다. 도6a에 나타낸 바와 같이, 글래스의 디깅량이 약 2250 Å이고 도금 막의 두께가 약 10000 Å이면 테이퍼 각(α)은 90°를 초과했다. 도6b에 나타낸 바와 같이, 글래스의 디깅량이 약 2100 Å이고 도금 막의 두께가 약 4500 Å이면 테이퍼 각(α)은 90°를 초과했다.
상기 제1 실시예는 Cu/Au/Ni/ITO의 적층 구조에 따라 설명되었다. 그러나 Cu/Ni/ITO, Cu/ITO, Ni/ITO 및 Ni/Cu/ITO와 같은 다양한 막구조를 고려할 수 있다.
따라서, 상기 금속 배선 위에 새로운 금속 배선을 형성하는 경우에, 금속 배선의 양측의 테이퍼의 형상에 의해 새로운 금속 배선을 단선 없이 형성하는 것이가능해 진다. 상기 금속 배선 위에 새로운 막을 패터닝 하면, 상기 금속 배선 양측의 테이퍼 형상은 에칭 불량에 의해 야기되는 잔류하는 막의 발생을 방지한다. 상기 제1 실시예에서, 금속 배선의 도금 막의 양측이 글래스 기판의 표면과 이루는 테이퍼 각(α)의 범위는 0 ≤α ≤90°이다. 테이퍼 각(α)의 최대 값이 90°인 이유는 다음과 같다. 도4b에 나타난 바와 같이, 글래스 기판(43) 상에 형성된 도금 막(44) 위에 새로운 막을 형성하고 패터닝 하는 경우, 역테이퍼 발생을 최소한으로 피한다면 단선과 잔류 막 발생을 방지할 수 있다. 테이퍼 각(α)이 0°보다 큰 이유는 다음과 같다. 도 4a에 나타난 바와 같이, 글래스 기판(41) 위에 제조된 도금 막(42)의 양측이 무한히 0에 가까운 테이퍼 각보다 큰 각을 형성한다면, 단선과 잔류 막 발생을 방지할 수 있다.
글래스 기판(11)의 표면과 그라운드 패턴 막(12)의 양측에 의해 형성된 테이퍼 각(β)이 0 ≤β ≤90°의 범위 내에 있고, 그라운드 패턴 막(12)으로 덮혀 있지 않은 부분의 글래스 기판(11)의 디깅량(Y)이 0 ≤Y ≤2000 Å 의 범위 내에 있으며, 도금 막(13)의 두께(X)가 Y ≤X ≤8000 Å의 범위 내에 있으면, 상기 구성에서 0 ≤α ≤90°의 범위 내의 테이퍼 각(α)을 가지는 도금 막(13)이 양측의 테이퍼가 역으로 되지 않고 안정적으로 형성될 수 있다.
액티브 매트릭스 기판의 제조 공정에 사용되는 약품에 대하여 내약품성이 높은 ITO, 또는 일반 약품에 대한 내약품성이 높은 SnO2를 그라운드 패턴 막에 사용함으로써, 상기 제조 공정에 대한 마진을 크게 할 수 있다. ITO 또는 SnO2막이 습식성막의 졸겔법에 의해 성막되는 경우, 감광성 물질을 사용하면 레지스트의 사용이 필요 없게 됨으로써, 비용을 절감하고 공정을 단축시킬 수 있다. 액티브 매트릭스 기판에 이러한 금속 배선을 사용하면, 그라운드 패턴 막으로서 투명도전막인 ITO 또는 SnO2를 사용하여 금속 배선의 그라운드 패턴 막과 화소 전극을 동시에 형성할 수 있고, 배선 부분만을 도금하여 배선과 화소 전극을 동시에 형성할 수 있다.
도금 기술로서 무전해 선택 도금을 사용하는 경우, 그라운드 패턴 막으로 내열성과 내약품성이 뛰어난 폴리이미드를 사용하면, 후공정에서의 제조 방법을 폭넓게 선택하는 것이 가능하다. 또한, 폴리이미드는 내열성이 높아서 다른 성막 처리의 마진이 넓어지고, 처리시 저온화의 필요성이 없어져서 저온화로 인한 불량을 방지할 수 있다. 또한, 감광성 폴리이미드를 사용하면 공정이 단축되고, 비용을 절감할 수 있다.
Cu/Au/Ni의 다층막인 도금 막(13)에 있어서, 밀착성이 좋은 Ni을 하지막으로 이용하고 이 위에 내식성이 뛰어나고 표면에 산화막을 형성하지 않는 Au 막을 성막하고 그리고 그 위에 저항률(벌크(bulk) 저항률 1.7μΩ·cm)이 낮고 일렉트로마이그레이션에 대한 수명이 긴 Cu막을 성막시킨다. 이러한 구성에 의해, 밀착성이 좋고, 신뢰성이 높으며, 저저항을 갖는 금속 배선을 얻을 수 있다.
액티브 매트릭스 기판에 이러한 금속 배선을 사용하는 경우, 배선의 폭은 10 ㎛이고 배선의 막 두께는 5000 Å 이며 테이퍼 각이 30°이면, 테이퍼 부분의 전체 폭이 좌우 2 ㎛ 가 된다. 이러한 관점에서, 테이퍼 각이 너무 작으면 테이퍼된 부분의 폭이 너무 커져서, 배선 전체의 폭이 테이퍼된 부분에 의해 차지될 수 있다. 따라서, 최소한의 각은 20°이상이 좋다. 스텝 와이즈 단절 등의 발생 가능성 차원에서 바람직한 최대한의 테이퍼 각은 75°이하이다. 따라서, 액티브 매트릭스 기판에 사용되는 금속 배선에서, 테이퍼 각(α)은 20°≤α≤75°의 범위 내가 좋다.
(제2 실시예)
도7은 본 발명의 제2 실시예에 따른 금속 배선을 액티브 매트리스 기판 위에 사용한 박막 트랜지스터의 부분 및 그의 외주를 나타낸 단면도이며, 제1 실시예로부터 얻어진 금속 배선을 사용하고 있다.
도7에 나타낸 바와 같이, 글래스 기판(100) 위에, 게이트 배선(101), 상기 게이트 배선(101)에 접속된 게이트 전극(102) 및 보조 용량용 전극(103)이 형성되어 있다. 상기 게이트 배선(101)은 그라운드 패턴 막으로 형성된 ITO 막(두께 1000Å)(101A)과 ITO 막 위에 도금 막으로 형성된 Cu/Au/Ni 막(두께 2000Å)(101B)을 포함한다. 마찬가지로, 게이트 전극(102)과 보조 용량용 전극(103)은 그라운드 패턴 막인 ITO 막과 도금 막인 Cu/Au/Ni 막을 포함한다.
SiNx를 포함하는 게이트 절연막(104)은 게이트 배선(101), 게이트 전극(102) 및 보조용량용 전극(103)이 형성된 기판의 전체 표면 위에 CVD(화학 기상 성장)법으로 형성된다. 게이트 전극(102)에 대응하는 게이트 절연막(104) 위에는 채널(105)로서의 a-Si 막, 콘택트층(106)으로서의 n+타입의 a-Si 막, MO 등을 포함하는 소스 전극(107) 및 드레인(drain) 전극(108)이 형성되며, 이로써 TFT가 구성된다. 또한, 드레인 전극(108)에 접속된 ITO를 포함하는 화소 전극(109)과, SiNx를 포함하는 절연 보호막(109)이 형성되어 있다. 화소 전극(109)과 보조 용량용 전극(103) 사이에 게이트 절연막(104)을 개재하여 보조 용량을 구성한다.
이런 방법으로 얻어진 TFT가 단선, 패턴 불량 등이 없도록 제조될 수 있고, 본 발명의 금속 배선이 액티브 매트릭스 기판에 사용될 수 있는 것이 확인되었다. 따라서, 액티브 매트릭스 기판에 본 발명의 금속 배선을 사용하면, 단선과 잔류 막 발생이 없는, 즉 고수율 및 고신뢰성을 갖는 액티브 매트릭스 기판이 얻어진다.
제2 실시예에서는 역 스태거(stagger) 구조의 TFT를 갖는 액티브 매트릭스 기판에 대해 설명하였지만, 본 발명은 스태거 구조의 TFT를 갖는 액티브 매트릭스 기판에도 적용할 수 있다.
이상 본 발명이 설명되었지만, 본 발명은 여러 가지 방식으로 변형될 수 있음이 분명하다. 이러한 변형은 본 발명의 범위와 정신을 벗어난 것으로 간주되지 않으며, 첨부된 특허 청구의 범위 내에서 이러한 모든 변형이 용이하게 실시될 수 있음은 당업자들에게 명백할 것이다.

Claims (8)

  1. 글래스 기판(11) 위에 형성되는 금속배선으로서,
    배선용 그라운드 패턴 막(12); 및
    선택적인 도금에 의해 상기 그라운드 패턴 막위에 형성된 두께(X)의 도금 막(13)을 포함하고,
    상기 도금 막(13)의 양측과 글래스 기판(11)의 표면이 형성하는 테이퍼 각(α)이 0 ≤α ≤90°의 범위 내에 있고,
    상기 도금막의 두께(X)는 글래스 기판의 디깅량(Y)보다 크며,
    여기에서 글래스 기판의 디깅량(Y)은 그라운드 패턴막으로 덮혀 있지 않은 영역으로 정의되는 금속 배선.
  2. 제1항에 있어서, 그라운드 패턴 막(12)의 양측과 글래스 기판(11)의 표면이 형성하는 테이퍼 각(β)이 0 ≤β ≤90°의 범위 내에 있고, 글래스 기판(11)의 디깅량(Y)이 0 ≤Y ≤2000 Å의 범위 내에 있고, 도금 막(13)의 두께(X)가 X ≤8000Å 의 범위 내에 있음을 특징으로 하는 금속 배선.
  3. 제1항에 있어서, 상기 그라운드 패턴 막(12)이 ITO 또는 SnO2를 포함하는 것을 특징으로 하는 금속 배선.
  4. 제1항에 있어서, 상기 그라운드 패턴 막(12)이 폴리이미드를 포함하는 것을 특징으로 하는 금속 배선.
  5. 제1항에 있어서, 도금 막(13)이 Cu, Au, Ni 및 Ag 중에서 어느 하나를 포함하는 단층막 또는 Cu, Au, Ni 및 Ag 중에서 어느 하나를 포함하는 적어도 하나의 단층막을 포함하는 다층막임을 특징으로 하는 금속 배선.
  6. 제1항에 있어서, 상기 도금이 무전해 도금임을 특징으로 하는 금속 배선.
  7. 제1항에 기재된 금속 배선을 사용함을 특징으로 하는 액티브 매트릭스 기판.
  8. 제7항에 있어서, 도금 막(13)의 양측과 글래스 기판(11)의 표면이 이루는 테이퍼 각(α)이 20°≤α ≤75°의 범위 내에 있음을 특징으로 하는 액티브 매트릭스 기판.
KR10-2001-0029123A 2000-05-25 2001-05-25 금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판 KR100396830B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000155005 2000-05-25
JP2000-155005 2000-05-25
JP2001103337A JP3567142B2 (ja) 2000-05-25 2001-04-02 金属配線およびそれを用いたアクティブマトリクス基板
JP2001-103337 2001-04-02

Publications (2)

Publication Number Publication Date
KR20020014987A KR20020014987A (ko) 2002-02-27
KR100396830B1 true KR100396830B1 (ko) 2003-09-02

Family

ID=26592611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0029123A KR100396830B1 (ko) 2000-05-25 2001-05-25 금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판

Country Status (5)

Country Link
US (1) US6518676B2 (ko)
JP (1) JP3567142B2 (ko)
KR (1) KR100396830B1 (ko)
CN (1) CN1222042C (ko)
TW (1) TW503520B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135168A (ja) * 1999-08-26 2001-05-18 Sharp Corp 金属配線の製造方法
JP4969001B2 (ja) * 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100543001B1 (ko) * 2003-09-03 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
JP2006078600A (ja) * 2004-09-07 2006-03-23 Fuji Photo Film Co Ltd 電気光学装置の製造方法
JP4583848B2 (ja) * 2004-09-07 2010-11-17 富士フイルム株式会社 マトリクスアレイ基板の製造方法、マトリクスアレイ基板、液晶表示装置、ｐｄｐ用データー電極の製造方法、ｐｄｐ用データー電極、及びｐｄｐ
JP4350106B2 (ja) * 2005-06-29 2009-10-21 三星モバイルディスプレイ株式會社 平板表示装置及びその駆動方法
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
US8952612B1 (en) * 2006-09-15 2015-02-10 Imaging Systems Technology, Inc. Microdischarge display with fluorescent conversion material
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
WO2013121585A1 (ja) * 2012-02-17 2013-08-22 パイオニア株式会社 電子デバイスの製造方法及び電子デバイス
JP2014236177A (ja) * 2013-06-05 2014-12-15 日本電信電話株式会社 配線構造とその形成方法
WO2015087466A1 (ja) * 2013-12-10 2015-06-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP6497615B2 (ja) * 2015-03-04 2019-04-10 パナソニックＩｐマネジメント株式会社 実装基板及びそれを用いたｌｅｄモジュール
US10529587B2 (en) 2016-06-10 2020-01-07 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP6912773B2 (ja) * 2017-07-03 2021-08-04 大日本印刷株式会社 成膜基板、基板、およびそれらの製造方法
CN112542485A (zh) * 2019-09-23 2021-03-23 台湾积体电路制造股份有限公司 显示设备与其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122215A (en) 1976-12-27 1978-10-24 Bell Telephone Laboratories, Incorporated Electroless deposition of nickel on a masked aluminum surface
JPH04232922A (ja) 1990-12-28 1992-08-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
US5370766A (en) 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
US5693983A (en) 1994-04-28 1997-12-02 Xerox Corporation Thin-film structure with conductive molybdenum-chromium line
US6445004B1 (en) 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JPH10321622A (ja) 1997-05-21 1998-12-04 Oki Electric Ind Co Ltd 配線形成方法
US6030877A (en) 1997-10-06 2000-02-29 Industrial Technology Research Institute Electroless gold plating method for forming inductor structures
TW420853B (en) 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
JP3883322B2 (ja) 1999-03-17 2007-02-21 日本碍子株式会社 使用済みイオン交換樹脂の処理方法

Also Published As

Publication number Publication date
CN1326227A (zh) 2001-12-12
JP3567142B2 (ja) 2004-09-22
US6518676B2 (en) 2003-02-11
TW503520B (en) 2002-09-21
JP2002050627A (ja) 2002-02-15
US20020003048A1 (en) 2002-01-10
CN1222042C (zh) 2005-10-05
KR20020014987A (ko) 2002-02-27

Similar Documents

Publication Publication Date Title
KR100396830B1 (ko) 금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판
US6897135B2 (en) Method for fabricating metal interconnections
KR100372839B1 (ko) 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판
US5851918A (en) Methods of fabricating liquid crystal display elements and interconnects therefor
KR100377440B1 (ko) 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치
JP2009004774A (ja) 金属配線形成方法
EP2863435A1 (en) Array substrate, manufacturing method of same, and display device
US6802985B1 (en) Method for fabricating metal wirings
JP3480697B2 (ja) Ｃｏｇ型液晶表示装置の製造方法
US6822702B2 (en) Pixellated devices such as active matrix liquid crystal displays
TWI417948B (zh) 用於銅交互連接層之無電鍍鎳磷附著和／或覆蓋層
JPH0244318A (ja) 表示装置
JPH04232922A (ja) 液晶表示装置の製造方法
JPH11233783A (ja) 薄膜トランジスタおよびその製造方法
KR100333248B1 (ko) 박막트랜지스터 제조방법
JPH04365016A (ja) アクティブマトリクス基板
JP3317909B2 (ja) 液晶表示装置
KR20050067308A (ko) 배선 형성공정을 개선한 액정표시패널의 제조방법
KR20090058477A (ko) 구리 상호연결층을 위한 무전해 ＮｉＰ 접착 및/또는 캡핑층

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150622

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 16