KR100372839B1 - 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판 - Google Patents
금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판 Download PDFInfo
- Publication number
- KR100372839B1 KR100372839B1 KR10-2000-0040785A KR20000040785A KR100372839B1 KR 100372839 B1 KR100372839 B1 KR 100372839B1 KR 20000040785 A KR20000040785 A KR 20000040785A KR 100372839 B1 KR100372839 B1 KR 100372839B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal film
- metal
- technique
- manufacturing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
Ni막이 직류 마그네트론 스퍼터링법에 의해 절연성 기판상에 형성되어 기초 금속막 표면상의 미소한 돌기 발생을 방지한다. 이어, 상기 Ni막을 소정의 배선 형상으로 패터닝하여 패터닝된 Ni막을 얻는다. 이어, 패터닝된 Ni막 상에 내식성이 있으며 저저항인 Au막이 무전해 도금법에 의해 형성된다. 또한, 그 Au막 상에 저저항이며 저비용인 Cu막이 전해 도금법에 의해 형성된다.
Description
본 발명은 액정 표시 장치(LCD), 플라즈마 표시 장치 패널(PDP), 전기크롬 표시 장치(ECD), 전기발광 표시 장치(ELD)와 같은 플랫 패널 표시 장치 뿐만 아니라 세라믹 기판을 이용한 프린트 배선 기판 또는 기타 각종의 분야에 사용되는 금속 배선의 제조 방법에 관한 것이다.
액정 표시 장치로 대표되는 플랫 패널 표시 장치는 보통 한쌍의 기판 사이에 액정, 방전 가스 등의 표시 재료를 끼워 넣고, 이 표시 재료에 전압을 인가한다. 이때, 적어도 일방의 기판에는 도전성 재료로 이루어지는 금속 배선을 배열한다.
예컨대, 액티브 매트릭스 구동형 LCD의 경우, 표시 재료를 끼워 넣어 유지시킨 한쌍의 기판 중 일방의 기판(액티브 매트릭스 기판)상에 게이트 전극과 데이터 전극이 매트릭스 형에 설치된다. 그러한 교차부 각각에 박막 트랜지스터(TFT)와 화소 전극을 설치한다. 일반적으로, 이러한 게이트 전극이나 데이터 전극은 Ta, A1 또는 Mo 등의 금속 재료로 형성되고 증착법, 스퍼터링법 및 CVD(화학 증착)법 등의 건식 적층(deposition) 기술에 의해 막이 형성된다.
그런데, 이러한 플랫 패널 표시 장치를 대면적화 및/또는 고세밀화 하고자 하는 경우, 구동 주파수가 높아짐으로써 금속 배선의 저항이나 기생 용량이 증대된다. 그 결과, 구동 신호 지연이 큰 문제가 된다.
따라서, 구동 신호의 지연을 해소하기 위해 종래 배선 재료인 Al(벌크 저항율 2.7μΩ·cm), α-Ta(벌크 저항율 13.1μΩ·cm) 또는 Mo(벌크 저항율 5.8μΩ·cm) 대신, 보다 전기 저항이 낮은 Cu(벌크 저항율 1.7μΩ·cm)을 배선 재료로 사용할 수 있다. 그와 같은 금속 배선의 제조 방법으로서 예컨대, 하기 (1) 및 (2)가 가능하다.
(1)「Low Resistance Copper Address Line for TFT-LCD」 (Japan Display '89 p. 498-501)에서, 게이트 전극 재료로 Cu를 사용한 TFT-LCD의 연구 결과가 개시되어 있다. 이 문헌에 의하면, 스퍼터링법으로 적층한 Cu막(저저항 금속막)이 기초 유리 기판과 밀착성이 불량하기 때문에 Cu막과 기초 유리 기판 사이에 스퍼터링법으로 적층시킨 Ta 등의 금속막과 같은 기초 금속막을 개재시킴으로써 밀착성 향상을 도모할 필요가 있다고 명기되어 있다.
(2) 스퍼터링법 등의 건식 적층 기술을 사용하지 않고 도금 적층 기술을 사용하여 Cu의 금속 배선을 형성하는 방법이 일본 특허 공개 제2-83533호에 개시되어 있다. 이 경우, 기초 산화막(ITO)에 대한 Cu막(저저항 금속막)의 불량한 밀착성 문제를 해결하기 위해 무전해 도금으로 적층한 Ni막(기초 금속막), Au막(내식성 금속막)을 Cu막과 기초 산화막의 사이에 개재시킨 Cu/An/Ni 적층 구조의 금속 배선을 사용하고 있다.
그러나, 상기 금속 배선은 각각 하기와 같은 단점을 갖고 있다.
상기 종래예(1)에서, Cu/Ta적층막을 형성하기 위해 Cu막과 Ta막 등을 스퍼터링법 등의 건식 적층 기술로 형성하는 경우 Cu막과 Ta막 등에 대해 개별적인 건식 적층 공정 및 에칭 공정이 필요하다. 따라서, 공정 수가 증가하여 비용이 증가한다고 하는 단점을 초래한다.
상기 종래예(2)에서, 도금 적층 기술을 사용하여 Cu/Au/Ni적층막을 형성하는 경우, Ni막에 무전해 도금법을 사용할 필요가 있다. 이것은 일반적으로, 유리의 절연성 기판이나 산화막 상에 금속 도금을 하는 경우 Pd등의 촉매를 절연성 기판이나 산화막에 부착시킨 후, 무전해 도금에 의해 금속막을 적층시키기 때문이다. 그러나, 촉매가 응집되는 부분이 존재하면 즉, 촉매 분산이 불량한 부분에서 Ni막의 이상 성장이 발생한다. 그 결과, 바람직하지 않게, 적층된 Ni막 표면에 미소한 돌기가 발생한다.
도 4는 Pd촉매가 제공된 유리 기판(101) 표면에 무전해 도금으로 형성된 Ni막(102)의 개략 단면도이다. 도 4는 Pd촉매가 응집되어 있는 곳에서 주상 성장한 Ni막(102)의 일부가 이상 성장하여 돌기부(103)를 형성하고 있는 것을 나타낸다. 도 4에 나타낸 바와 같은 돌기 불량은 무전해 도금시 잘 보이며, Pd촉매의 입경이나 분산성의 효과에 기인한다.
또한, 종래 도금 기술에서 도금조의 조성, pH, 온도 등의 차이에 의해서도, 얻어지는 Ni막의 결정성이나 적층 상태가 변화한다. 어떤 경우, Ni막이 결핍 상태(meager state) 또는 빈약 상태(sparse state)가 되는 경우가 있다. 그러한 경우, 상기 Ni막에 핀홀이 발생하기 쉽다. 이와 같이 막질이 불량한 Ni막을 기초로 사용하면 그 Ni막 상에 적층되는 Cu/Au막에서 Ni막의 핀홀 부분에 해당하는 국소적 막팽창 불량, 소위「스웰링」불량이 발생하기 쉽다.
그 때문에, 상기 종래예(2)에서는 Ni막의 핀홀 등의 막질 불량으로 인해 상층 Cu/Au막에 주는 악영향을 피하기 위해 Ni막을 0.4㎛ 이상, Au막을 0.1㎛ 이상 및 Cu막을 0.8㎛ 이상의 두께로 형성하는 방법이 기재되어 있다. 그 결과, Cu/Au/Ni 적층막으로 이루어지는 금속 배선의 총 막두께는 필연적으로 1㎛ 이상이 된다. 그러나, 상기 종래예(2)에서 금속 배선을 액정 표시 패널의 주변 단자부에 사용하는 것을 전제로 하고 있기 때문에 금속 배선의 막두께 증가는 문제시 되지 않았다.
상기 금속 배선을 액정 표시 패널의 주변 단자부 뿐만 아니라 표시 영역 내의 버스 라인(주사선이나 신호선)등에 적용하는 경우, 금속 배선의 막두께 증가는아래와 같은 문제를 야기한다.
첫째, 상기 금속 배선상에 다른 금속 배선이나 박막이 형성되는 소자 구조의 경우, 다른 금속 배선이나 박막이 금속 배선의 막두께에 해당하는 단차, 즉 절연성 기판과 금속 배선과의 단차를 충분히 커버할 수 없기 때문에 다른 금속 배선의 단선이나 박막의 단조각이 발생하기 쉽다고 하는 문제가 있다.
둘째, 상기 금속 배선을 액정 표시 패널의 표시 영역 내의 버스 라인으로 사용하는 경우, 금속 배선의 막두께에 해당하는 단차, 즉 절연성 기판과 금속 배선의 단차가 크기 때문에 액정 분자의 배향 장애가 일어날 확률이 높아진다고 하는 문제가 있다.
따라서, 상기 금속 배선을 폭넓은 용도로 사용하기 위해서는 Cu/Au/Ni적층막으로 이루어지는 금속 배선의 총 막두께를 될 수 있는 한 얇게 하는 편이 바람직하고, 더욱 구체적으로는 0.5㎛ 이하로 설계하는 것이 요망된다. 이러한 금속 배선을 실현하기 위해서, 기초로 사용되는 Ni막두께를 감소시키는 것이 필요하며 Ni막의 막질 향상이 강하게 요청된다.
따라서, 본 발명의 목적은 건식 적층 공정이나 에칭 공정을 생략함으로써 저비용으로 제조할 수 있음과 동시에 종래예(2)에 비해 기초 금속막의 표면에서의 미소한 돌기 발생을 방지할 수 있고, 또한 박막화할 수 있는 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판을 제공하는 것을 목적으로 한다.
도 1a 내지 1d는 본 발명에 따른 금속 배선의 제조 방법의 실시예 1을 나타내는 공정도.
도 2는 표면에 캡막이 형성된 상기 금속 배선의 개략 단면도.
도 3은 본 발명에 따른 금속 배선의 제조 방법으로 형성된 금속 배선을 구비하는 액티브 매트릭스 기판의 단면도.
도 4는 무전해 도금에 의해 유리 기판상에 형성된 Ni막의 개략 단면도.
상기 목적을 달성하기 위해, 본 발명은 절연성 기판상에 건식 적층 기술에 의해서 제 1 금속막을 형성하는 제 1 단계; 상기 제 1 금속막 상에 습식 적층 기술에 의해서 선택적으로 제 2 금속막을 형성하는 제 2 단계; 및 상기 제 2 금속막 상에 습식 적층 기술에 의해서 선택적으로 제 3 금속막을 형성하는 제 3 단계를 포함하는 금속 배선의 제조 방법을 제공한다.
상기 발명에 의하면, 건식 적층 공정은 제 1 단계를 1회만 실시한다. 또한, 상기 제 1 금속막 상에 제 2 금속막이 선택적으로 형성되고, 또한 그 제 2 금속막 상에 제 3 금속막이 선택적으로 형성된다. 따라서, 패터닝 공정(에칭 공정)은 제 1 금속막에 대해 1회만 실시해도 좋으므로 종래예(1)에 나타낸 금속 배선의 제조 방법보다 공정 수가 감소한다. 따라서, 비용 절감을 도모할 수 있다.
또한, 촉매 부여를 수반하는 도금 적층 기술 대신 건식 적층 기술을 사용하여 절연성 기판상에 제 1 금속막을 형성한다. 따라서, 종래예(2)에 나타낸 금속 배선의 제조 방법에 비해 촉매 부여를 실시하는 도금 전처리가 불필요해짐으로써 제 1 금속막 표면에서 촉매에 기인하는 미소한 돌기 발생을 피할 수 있다.
또한, 상기 제 l 금속막을 건식 적층 기술로 형성하기 때문에 제 1 금속막을 박막화해도 핀홀 발생을 완전히 피할 수 있다. 그 결과, 상기 제 1 금속막을 박막화하여 금속 배선의 총 막두께를 더 얇게 할 수 있다.
본 발명의 일 실시예에서, 상기 제 2 단계에서의 습식 적층 기술은 전해 도금 기술 또는 무전해 도금 기술이다.
상기 실시예에 의하면, 상기 제 2 단계에서 전해 도금 기술 또는 무전해 도금 기술로 제 2 금속막을 형성한다. 따라서, 제 2 금속막에 대해 패너팅 공정을 실시하지 않고 제 2 금속막을 제 1 금속막 상에만 형성할 수 있다.
또한, 상기 제 2 단계에서의 습식 적층 기술이 무전해 도금 기술인 경우 절연성 기판의 면적이 증가해도 제 2 금속막을 균일한 두께로 형성할 수 있다.
본 발명의 일 실시예에서, 상기 제 2 단계에서의 습식 적층 기술은 치환 도금 기술이다.
상기 실시예에 의하면, 상기 제 2 단계에서의 습식 적층 기술이 치환 도금 기술이기 때문에 촉매 부여를 실시하는 도금 전처리가 불필요하므로 제 2 금속막 형성시 작업 효율을 높일 수 있다.
본 발명의 일 실시예에서, 상기 제 3 공정에서의 습식 적층 기술은 전해 도금 기술 또는 무전해 도금 기술이다.
상기 실시예에 의하면, 상기 제 3 단계에서 전해 도금 기술 또는 무전해 도금 기술로 제 3 금속막을 형성한다. 따라서, 제 3 금속막에 대해 패터닝 공정을 하지 않고 제 3 금속막을 제 2 금속막 상에만 형성할 수 있다.
또한, 상기 제 3 단계에서의 습식 적층 기술이 무전해 도금 기술인 경우 절연성 기판의 면적이 커지더라도 제 3 금속막을 균일한 두께로 형성할 수 있다.
본 발명의 일 실시예에서, 상기 제 3 단계에서의 습식 적층 기술은 무전해 도금 기술이고; 상기 제 2 금속막은 상기 제 3 금속막의 적층 반응에 대해 촉매 작용을 갖는다.
상기 실시예에 의하면, 상기 제 3 단계에서 제 3 금속막을 무전해 도금 기술로 형성한다. 이때, 상기 제 2 금속막이 제 3 금속막의 적층 반응에 대하여 촉매작용을 갖고 있기 때문에 무전해 도금에 의해 실시되는 촉매부여의 전처리가 불필요하여 제 3 금속막 형성시 작업 효율을 향상할 수 있다.
본 발명의 일 실시예에서, 상기 제 1 금속막은 Ni, Ta, Mo, Cr, Ti 및 Al 중 어느 하나로 이루어지는 금속막이다.
상기 실시예에 의하면, 상기 제 1 금속막이 Ni, Ta, Mo, Cr, Ti 및 Al 중 하나 이상을 주성분으로 함유한다. 따라서, 스퍼터링법이나 증착법 등의 건식 적층 기술을 사용하여 절연성 기판상에 제 1 금속막을 용이하게 밀착시켜 형성할 수 있다.
본 발명의 일 실시예에서, 상기 제 2 금속막은 귀금속과 같이 내식성이 있는 금속으로 이루어지는 금속막이다.
상기 실시예에 의하면, 상기 제 2 금속막이 내식성이 뛰어난 금속을 주성분으로 하는 금속막이기 때문에 제 2 금속막 표면에 산화막이 형성되기 어렵다. 따라서, 상기 제 2 금속막과 그 제 2 금속막 상에 형성된 제 3 금속막 사이에 산화막이 개재하지 않으므로 전해 도금 기술 또는 무전해 도금 기술에 의해 제 2 금속막 상에 제 3 금속막을 양호하게 밀착시켜 형성할 수 있다.
본 발명의 일 실시예에서, 상기 제 2 금속막은 Au로 이루어지는 금속막이다.
상기 실시예에 의하면, 상기 제 2 금속막이 저저항인 Au를 주성분으로 함유 하기 때문에 제 1 금속막과 제 2 금속막으로 이루어지는 적층막의 저항치가 낮게 되어 그 적층막에 전류를 인가하기 쉽게 된다. 따라서, 상기 제 3 단계에서 전해 도금 기술을 사용하는 경우, 제 1 금속막과 제 2 금속막으로 이루어지는 적층막에 전류를 인가하기 때문에 적층막이 저저항인 것이 유리하다. 또한, Au는 내식성이 있는 금속이기 때문에 제 2 금속막을 될 수 있는 한 얇게 하고 제 3 금속막의 재료로서 염가인 재료를 사용하면 금속 배선을 보다 염가로 제조할 수 있다.
본 발명의 일 실시예에서, 상기 제 3 금속막은 Cu와 Ag 중 적어도 하나로 이루어진다.
상기 실시예에 의하면, 상기 제 3 금속막이 벌크 저항율 1.7μΩ·cm의 Cu, 벌크 저항율 1.6μΩ·cm의 Ag 중 적어도 하나를 주성분으로 함유하기 때문에 제 3 금속막의 저항율이 낮게 된다. 따라서, 저저항인 금속 배선의 재료로서 Cu 및 Ag가 알맞다.
특히, Cu는 전기이동에 대해 수명이 길고 또한 더욱 염가이기 때문에 금속 배선의 제조 비용을 감소시킬 수 있는 점에서 우수하다.
본 발명의 일 실시예에서, 금속 배선 제조 방법은 상기 제 3 금속막 상에 습식 적층 기술에 의해 캡막을 형성하는 제 4 단계를 포함한다.
상기 실시예에 의하면, 상기 제 3 금속막 상에 습식 적층 기술에 의해서 캡막을 형성함으로써 제 3 금속막을 캡막으로 덮어 제 3 금속막이 대기 중에 노출하는 것을 막는다. 따라서, 상기 제 3 금속막의 산화를 방지할 수 있다.
본 발명의 일 실시예에서, 상기 제 4 단계에서의 습식 적층 기술은 전해 도금 기술 또는 무전해 도금 기술이다.
상기 실시예에 의하면, 상기 제 4 단계에서 전해 도금 기술 또는 무전해 도금 기술로 캡막을 형성하므로 캡막에 대해 패터닝 공정을 실시하지 않고서 캡막을 제 3 금속막상에만 형성할 수 있다.
또한, 상기 제 4 단계에서의 습식 적층 기술이 무전해 도금 기술인 경우 절연성 기판의 면적이 커지더라도 캡막을 균일한 두께로 형성할 수 있다.
본 발명의 일 실시예에서, 배선 기판은 상기 금속 배선의 제조 방법에 의해 얻어진 금속 배선을 구비한다.
상기 실시예에 의하면, 상기 금속 배선의 막두께를 얇게 할 수 있기 때문에 범용성을 향상시킬 수 있다.
또한, 본 발명은 절연성 기판상에 건식 적층 기술에 의해 기초 금속막을 형성하는 제 1 단계; 상기 기초 금속막을 소정의 형상으로 패터닝하는 제 2 단계; 상기 패터닝된 기초 금속막 상에 전해 도금 기술 또는 무전해 선택 도금 기술에 의해서 내식성 금속막을 형성하는 제 3 단계; 및 상기 내식성 금속막 상에 전해 도금 기술 또는 무전해 선택 도금 기술에 의해서 저저항 금속막을 형성하는 제 4 단계를 포함하는 금속 배선의 제조 방법을 제공한다.
상기 발명에 의하면, 건식 적층 공정은 제 1 단계에서 1회, 패터닝 공정(에칭공정)는 제 2 단계에서 1회만 실시한다. 따라서, 종래예(1)에 나타낸 금속 배선의 제조 방법보다 공정 수가 적고, 비용 절감을 도모할 수 있다.
또한, 촉매부여를 수반하는 도금 적층 기술 대신 건식 적층 기술을 사용하여 절연성 기판상에 기초 금속막을 형성한다. 따라서, 종래예(2)에 나타낸 금속 배선의 제조 방법에 비해 촉매 부여를 하는 도금 전처리가 불필요해지므로 기초 금속막의 표면에서 촉매에 기인하는 미소한 돌기 발생을 피할 수 있다.
또한, 상기 제 3 단계 및 제 4 단계에서 무전해 선택 도금 기술을 사용한 경우 전해 도금 기술을 사용하는 것보다도 내식성 금속막, 저저항 금속막에서의 막두께 균일성을 향상할 수 있다.
본 발명의 일 실시예에서, 상기 기초 금속막은 Ni로 이루어지는 금속막이다.
상기 실시예에 의하면, 상기 기초 금속막이 Ni을 주성분으로 하는 금속막이기 때문에 스퍼터링법이나 증착법 등의 건식 적층 기술을 사용하여 절연성 기판상에 기초 금속막을 용이하게 밀착하여 형성할 수 있다.
본 발명의 일 실시예에서, 상기 내식성 금속막은 Au로 이루어지는 금속막이다.
상기 실시예에 의하면, 상기 내식성 금속막이 내식성이 뛰어난 Au를 주성분으로 하는 금속막이기 때문에 그 내식성 금속막 표면에 산화막이 형성되지 않는다. 따라서, 상기 내식성 금속막과 그 내식성 금속막 상에 형성되는 저저항 금속막 사이에 산화막이 존재하지 않으므로 전해 도금 기술 또는 무전해 선택 도금 기술에 의해서 내식성 금속막 상에 저저항 금속막을 양호하게 밀착하여 형성할 수 있다.
또한, 상기 내식성 금속막이 저저항인 Au로 이루어지기 때문에 기초 금속막과 내식성 금속막으로 이루어지는 적층막의 저항치가 낮으므로 그 적층막에 전류를 인가하기 쉽다. 따라서, 상기 제 4 단계에서 전해 도금 기술을 사용하는 경우 기초 금속막과 내식성 금속막으로 이루어지는 적층막에 전류를 인가하기 때문에 그 적층막이 저저항인 것이 유리하다. 또한, Au는 내식성이 있는 귀금속이기 때문에 내식성 금속막을 될 수 있는 한 얇게 하고 저저항 금속막의 재료로서 염가인 재료를 사용하면 금속 배선을 보다 염가로 제조할 수 있다.
본 발명의 일 실시예에서, 상기 저저항 금속막은 Cu로 이루어지는 금속막이다.
상기 실시예에 의하면, 상기 저저항 금속막은 저항율(벌크 저항율 1.7μΩ·㎝)이 낮고, 전기 이동에 대한 수명이 긴 Cu를 주성분으로 하는 금속막이므로 저저항인 금속 배선의 재료로서 적합하다. 또한, Cu는 염가이므로 금속 배선의 제조 비용을 감소시킬 수 있다.
본 발명의 일 실시예에서, 상기 제 3 단계에서의 무전해 선택 도금 기술은 치환 도금이다.
상기 실시예에 의하면, 상기 제 3 단계에서의 무전해 선택 도금 기술이 치환도금이기 때문에 촉매부여를 하는 도금 전처리가 불필요하므로 내식성 금속막 형성시 작업 효율을 향상시킬 수 있다.
또한, 상기 제 3 단계에서의 무전해 선택 도금 기술이 치환 도금이므로 기초 금속막의 표면층에 자연 산화막이 형성되어 있어도 그 자연 산화막이 얇으면 치환 도금액이 자연 산화막을 통과한다. 따라서, 기초 금속막 표면에 내식성 금속막을 형성할 수 있다.
본 발명의 일 실시예에서, 금속 배선의 제조 방법은 저저항 금속막 상에 전해 도금 기술 또는 무전해 선택 도금 기술에 의해서 캡막을 형성하는 제 5 단계를 더 포함한다.
상기 실시예에 의하면, 상기 저저항 금속막 상에 전해 도금 기술 또는 무전해 선택 도금 기술에 의해서 캡막을 형성하기 때문에 저저항 금속막이 대기중에 노출하지 않으므로 저저항 금속막의 산화를 방지할 수 있다.
이하, 본 발명에 따른 금속 배선의 제조 방법 및 상기 방법에 의해 제조된 금속 배선을 구비한 배선 기판을 실시예에 의해서 도면을 참조하면서 상세히 설명한다. 또한, 본 발명의 실시예는 본 발명에 따른 금속 배선의 제조 방법이 액티브 매트릭스 구동형 LCD의 금속 배선 제조에 적용되는 경우를 가정하고 설명한다.
도 1a 내지 1d는 본 발명에 따른 금속 배선의 제조 방법의 실시예를 나타내는 공정도이다.
(제 1 단계)
우선, 도 1a에 나타낸 유리 등의 절연성 기판(1)의 표면을 염기나 산 또는 유기 용매를 사용하여 탈지 세정 한다. 이때, 초음파 세정을 병용하면 효과적으로 세정할 수 있다. 이어, 상기 절연성 기판(1) 표면에, 건식 적층 기술로서의 직류 마그네트론 스퍼터링법을 사용하여 기초 금속막(제 1 금속막)으로서의 Ni막(2)을 형성한다. 이 Ni막(2)의 두께는 약 0.1 내지 0.2㎛이다. 그러나, 진공 환경에서의 건식 적층에 의해 얻어진 막이기 때문에 0.2㎛ 이하 두께의 얇은 막이어도 돌기불량이나 핀홀이 전혀 없고, 표면 모폴로지가 뛰어난 막을 얻을 수 있다. 또한, 상기 Ni막(2)은 DC 마그네트론 스퍼터링법으로 절연성 기판(1)상에 용이하게 형성할 수 있다.
또한, 상기 DC 마그네트론 스퍼터링법 대신 CVD법이나 증착법 등의 건식 적층 기술을 사용하여도 절연성 기판(1)에 대하여 밀착성이 양호한 Ni막(2)을 용이하게 형성할 수 있다. 이 건식 적층 기술은 증착법, 스퍼터링법 및 CVD법 등과 같은 적층 기술이고, 진공계를 사용하는 적층 기술의 총칭이다.
상기 절연성 기판(1)상에 형성되는 막(기초 금속막)의 재료는 Ni에 한정되지 않는다. 절연성 기판(1)에 대하여 밀착하여 형성할 수 있는 것이면 어떠한 막물질도 사용할 수 있다. 그러나, 기초 금속막 상에 치환 도금법으로 Au막을 형성하는 경우 그 기초 금속막의 재료는 Ni가 바람직하다. 또한, 상기 Ni 이외에도 Ta, Mo, Cr, Ti 및 A1이 절연성 기판(1) 상에 형성되는 막의 재료로서 바람직하다. 요컨대, 상기 절연성 기판(1) 상에 형성되는 막은 Ni, Ta, Mo, Ct, Ti 및 Al 중 하나 이상을 주성분으로 하면 좋다. 그 이유는 Ni은 Au-치환 특성이 우수하고 Ta, Mo, Ti, Cr 및 A1는 Au에 의한 치환이 가능하며 또한 액정 표시 장치의 분야에서 널리 사용되고 있고 유리기판에 대한 양호한 밀착성을 갖고 있기 때문이다 이하, 기초 금속막으로서 Ni를 사용한 예에 관해서 설명을 계속한다.
본 발명에서의 절연성 기판은 유리, 세라믹, 표면에 절연층을 구비한 반도체 기판(또는 도체 기판) 등의 무기 기판 등을 포함한다.
다음, 상기 Ni막(2)을 소정의 배선 형상으로 패터닝하면 도 1b에 나타낸 바와 같이 배선 형상의 Ni막(12)이 된다. 이 패터닝은 종래 포토리소그라피 기술과 에칭 기술에 의해 실시된다. 더욱 구체적으로는, 도시하지는 않았지만 Ni막상에 포지티브형 포토레지스트를 도포한 후, 포토마스크를 사용하여 포토레지스트를 빛에 노출하고, 이어 염기 현상에 의해 포토레지스트를 패터닝한다. 이어, 시판되고 있는 Ni 에천트로 에칭하여 불필요한 Ni막을 제거한다. 마지막으로, 레지스트 박리액을 사용하여 레지스트를 제거하면 도 1b에 나타낸 배선 형상의 Ni막(12)이 완성된다.
(제 2 단계)
다음, 도 1c에 나타낸 바와 같이 상기 제 1 단계에서 얻어진 배선 형상의 Ni막(12)의 표면에 무전해 선택 도금 기술로서 무전해 도금법을 사용하여 내식성 금속막(제 2 금속막)으로서 Au막(3)을 0.01 내지 0.1㎛, 바람직하게는 0.02 내지 0.05㎛ 두께로 형성한다.
이와 같이, Ni막(12)을 Au막(3)이 덮고 있기 때문에, Ni막(12)이 대기 중에 노출되지 않아 Ni막(12)의 표면 산화를 방지할 수 있다. 또한, 상기 Au막(3)은 내식성이 우수하기 때문에 표면이 산화하기 어렵다. 이 Au막(3)을 무전해 선택 도금법으로 형성하기 때문에 Au막(3)에서 막두께의 균일성이 우수하다.
또한, 본 발명의 경우 기초 Ni막(12)이 상술한 바와 같이 건식 적층 기술에 의해 얻어진 막이기 때문에 도금 등의 습식 적층 기술에 의해서 얻어진 Ni막에 비해 표면 모폴로지가 뛰어나다. 따라서, 내식성 금속막으로서 Au막(3)의 두께가 0.1㎛ 이하여도 Au막으로 완전히 Ni막(12)의 표면을 완전히 덮을 수 있다.
상기 무전해 도금법은 치환 도금법, 환원 도금법 및 열분해 도금법 등을 포함하지만, 촉매 부여가 필요하지 않은 점과 배선 형상의 Ni막(12)에 대한 밀착성이우수한 점, 그 Ni막(12)이 존재하는 부분에 선택 도금이 가능한 점에서 치환 도금법에 의해 Au막(3)을 형성하는 것이 바람직하다. 치환 도금법을 사용한 경우, Au막(3)을 형성하기 위한 촉매 부여가 필요하지 않기 때문에 작업 효율을 향상시킬 수 있다. 또한, 작업 환경 관점에서 무전해 치환 도금액으로서 시안계 도금액보다도 중성 비-시안계 도금액 쪽이 바람직하다.
상기에서, 배선 형상의 Ni막(12) 표면에 무전해 선택 도금 기술로서 무전해 도금에 의해 Au막(3)을 형성하였다. 그러나, 전해 도금 기술로서 전해 도금법을 사용하여 배선 형상의 Ni막 표면에 Au막을 형성하여도 좋다.
또한, 상기 내식성 금속막의 재료는 Au에만 한정되지 않고 내식성이 있는 금속이면 좋다.
(제 3 단계)
다음, 도 1d에 나타낸 바와 같이 상기 Au막(3)과 Ni막(12) 적층막상에 전해 도금 기술로서 전해 도금법을 사용하여 저저항 금속막(제 3 금속막)으로서 Cu막(4)을 0.1 내지 0.5㎛ 두께로 형성한다. 이때, 상기 Au막(3)과 Ni막(12)으로 이루어지는 적층막에 소정의 전류를 인가함에 따라 그 Au막(3) 표면에 Cu를 적층시켜 Au막(3)상에 Cu막(4)을 형성한다. 상기 적층막은 Au막(3)을 포함하고 있기 때문에 적층막의 저항치가 낮으므로 적층막에 전류를 인가하기 쉽다. 따라서, Au막(3)상에 Cu막(4)을 형성하기 위한 전해 도금법을 용이하게 실시할 수 있다. 또한, 상기 Cu막(4)의 두께를 0.l 내지 0.5㎛로 설정함으로써 금속 배선이 충분히 저저항화될 수 있다.
또한, 상기 Au막(3)과 Ni막(12)의 적층막에 인가하는 전류의 통전 시간을 조절함으로써 Cu막(4)의 막두께를 임의로 설정할 수 있다. 따라서, 필요한 금속 배선의 시트 저항이 얻어지는 막두께로 Cu막(4)을 형성할 수 있다.
또한, 상기 Cu막(4)의 기초가 Au막(3)이기 때문에 Au막(3)에 대하여 양호한 밀착성을 갖는 Cu막(4)을 얻을 수 있다. 또한, Cu는 염가이기 때문에 제조 비용을 절감할 수 있다. 또한, 상기 전해 도금법에 의해 적층되는 금속막의 재료로서 구리, 니켈, 주석, 금, 은, 크롬, 팔라듐, 로듐 및 주석-납 등을 사용할 수 있다.
본 공정에서, 전해 도금법을 사용하여 Au막(3)상에 Cu막(4)을 형성하였다. 그러나, 기초 Au막(3)을 촉매로 한 무전해 도금법을 사용하여 Au막(3)상에만 선택적으로 Cu막(4)을 형성할 수 있다. 이 경우, 전해 도금법보다 무전해 도금법 쪽이 막두께의 균일성이 뛰어난 Cu막을 형성할 수 있기 때문에 면적이 큰 기판에 금속 배선을 형성할 때 유리하다. 또한, 액티브 매트릭스 구동형 LCD에 대한 금속 배선의 경우 재료 비용, 저항 관점에서 Cu나 Ag가 저저항 금속막 재료로 적합하다.
또한, Cu나 Ag는 일반적으로 건식 에칭이 어렵고, 습식 에칭의 정밀 제어도 어렵기 때문에 고정세 패터닝이 곤란하였다. 그러나, 기초 Au/Ni막 패턴상에 선택적으로 Cu나 Ag를 적층함으로써 기초 Au/Ni막 패턴을 고세밀화 하면, Cu나 Ag의 고세밀 패턴을 용이하게 형성할 수 있다.
상기와 같이, 상기 제 1 내지 제 3 단계에서 스퍼터링법 또는 다른 건식 적층 공정나 에칭 공정은 제 1 단계에서 1회만 실시한다. 따라서, Cu막 및 Ta막 등에 대하여 각각 스퍼터링법 등의 건식 적층 공정, 에칭 공정을 필요로 하는 종래예(1)보다 공정이 간략화하기 때문에 저비용으로 제조할 수 있다.
또한, 촉매부여가 수반되는 종래예(2)의 도금 적층 기술 대신 건식 적층 기술을 사용하여 절연성 기판(1)상에 Ni막(2)을 형성하기 때문에 촉매 부여를 하는 도금 전처리가 불필요해지므로 Ni막(2) 표면에서 촉매에 기인하는 미소한 돌기 발생을 방지할 수 있다.
또한, Ni막(2)이나 Au막(3)의 두께를 종래예(2)와 같이 두텁게 하지 않아도 Cu막(4)의 스웰링 불량 발생을 방지할 수 있다. 따라서, 금속 배선(Ni/Au/Cu 적층막)의 총두께를 종래예(2)보다 얇게 할 수 있다.
또한, 상기 제 1 내지 제 3 단계를 실시하여 얻어진 금속 배선(Ni/Au/Cu 적층막) 표면에, 전해 도금 기술 또는 무전해 선택 도금 기술을 사용하여 캡막을 형성하는 제 4 단계를 실시할 수 있다. 예컨대, 도 2에 나타낸 바와 같이 금속 배선 표면에 캡막(7)을 형성하면, 이 캡막(7)은 금속 배선의 보호막이 된다. 이 캡막(7)은 Cu막(4)상에 적층된 Ni막(5)과, 이 Ni막(5) 상에 적층된 Au(6)막으로 이루어진다. 이 캡막(7)의 형성 방법은 예컨대, 도 1d에 나타낸 금속 배선(Ni/Au/Cu 적층막)이 표면에 형성된 기판을 필요에 따라 촉매 부여 처리한 후 무전해 도금액에 침지한다. 이어서, 금속 배선(Cu막 4)위에만 선택적으로 Ni막(5)을 적층한다. 이어, 예컨대, 상기 제 2 단계와 같은 방법을 사용하여 Ni막(5)상에 Au막(6)을 형성한다. 이와 같이, 금속 배선(Cu막 4)상에 캡막(7)을 형성함으로써 Cu막(4)(저저항 금속막)이 직접 대기에 접촉하지 않게 하여 Cu막(4)의 산화를 방지할 수 있다.
상기 제 4 단계는 저저항 금속막으로서 Cu막을 사용할 때 특히 유효하다. 왜냐하면 산화하기 쉬워 막내부까지 완전히 산화해버리는 Cu막(4)에 대해 상기 캡막(7)(Ni막, Au막)이 산소 차단막으로서의 역할을 하기 때문이다. 또한, Cu막을 적층한 후 즉시 Cu막의 표면을 유기막으로 코팅하거나 Cu막을 적층한후 디바이스의 구조면에서 즉시 표면을 SiNx 등의 비산화물로 금속막의 표면을 덮을 때 캡막이 없어도 Cu막의 산화를 막을 수 있다.
또한, 상기 제 4 단계에서 캡막의 재료로서 Ni 및 Au 대신 은 및 크롬을 사용할 수 있다.
도 3은 본 발명에 따른 금속 배선의 제조 방법으로 형성된 금속 배선을 구비한 액티브 매트릭스 기판의 단면도를 나타낸다. 도 3에 나타낸 바와 같이 유리 기판(31)상에 게이트 배선(32)과 게이트 전극(33)이 형성된다. 상기 게이트 배선(32), 게이트 전극(33)은 각각 두께 0.17㎛로 적층된 기초 금속막으로서의 Ni막(51,61), 두께 0.03㎛로 적층된 내식성 금속막으로서의 Au막(52, 62), 두께 0.3㎛로 적층된 저저항 금속막으로서의 Cu막(53,63)으로 이루어진다. 이러한 게이트 배선(32), 게이트 전극(33)의 시트 저항은 0.1Ω/□이하이다. 또한, 상기 게이트 배선(32), 게이트 전극(33)상에는 SiNx로 이루어지는 게이트 절연막(34)을 CVD법에 의해 형성된다. 또한, 상기 게이트 전극(33)상에 a-Si로 이루어진 채널층(36), n+형의 a-Si로 이루어진 콘택트층(37), Al로 이루어진 소스 전극(38) 및 Al로 이루어진 드레인 전극(39)으로 구성된 TFT 소자(41)를 형성한다. 이 TFT 소자(41)를 SiNx로 이루어진 절연 보호막(40)으로 덮는다. 또한, 이 절연 보호막(40)의 단부와 드레인 전극(39)의 단부 사이에 ITO(Indium-Tin-0xide: 인듐 주석 산화물)로 된 화소 전극(35) 일부가 개재한다.
이러한 TFT 소자(41)는 스퍼터링법 등의 건식 적층 기술만 사용하여 형성된 종래 게이트 전극을 갖는 TFT 소자와 동일한 특성을 나타낸다. 또한, 이 TFT 소자(41)가 액티브 매트릭스 구동형 LCD에 적용할 수 있는 것을 발견하였다. 또한, 상기 TFT 소자(41)는 역 스태거드 구조(바닥 게이트 구조)이지만 스태거드 구조(상부 게이트 구조)일 수도 있다. 또한, TFT 이외에도 MIM(Metal Insulator Metal), BTB(Back-to-Back diodes), 다이오드 링, 바리스터 또는 플라즈마 스위칭 등을 사용한 액티브 매트릭스 기판을 표시 장치나 화상 검출기에 널리 적용할 수 있다. 또한, 상기 금속 배선 구조는 액티브 소자를 구비하지 않은 배선 기판에도 적용할 수 있고 그 배선 기판을 사용하여 패시브 매트릭스형 표시 장치를 형성할 수도 있다.
상기 실시예는 액정 표시 장치에 사용되는 액티브 매트릭스 기판에 관하여 설명하였지만, 표시 장치는 이에 한하지 않고 표시 매체로서 액정이외의 광학 매체를 사용한 표시 장치 예컨대,
·플라즈마 표시 장치(PDP)
·무기 또는 유기 EL 표시 장치
·전기크롬 표시 장치
·전기 영동 표시 장치
·필드 방출 표시 장치 등의 금속 배선을 포함하는 모든 표시 장치, 특히 저저항화, 대면적화, 비용 절감 등이 요구되는 표시 장치에 널리 적용할 수 있다.
또한, 본 발명에 따른 금속 배선의 제조 방법으로서 액티브 매트릭스 구동형이나 패시브 매트릭스 구동형의 플랫 패널 디스플레이 전반이나, 기타 플랫 패널형상을 한 이차원 화상 검출기 또는 그 밖의 금속 배선을 구비한 모든 전자 기기에 널리 적용할 수 있다.
본 발명은 이상과 같이 기재되어 있지만, 본 발명이 많은 방법으로 변화될 수 있는 것은 명백하다. 이러한 변화는 본 발명의 정신과 범위로부터 일탈하는 것이 아니고, 당업자에 명확한 변경은 모두 이하의 청구범위에 포함된다.
본 발명에 의해 건식 적층 공정 또는 에칭 공정을 감소시킴으로써 저비용으로 제조할 수 있음과 동시에 기초 금속막의 표면에서의 미소한 돌기 발생을 방지할 수 있고, 또한 막두께를 얇게 할 수 있는 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판을 제공한다.
Claims (23)
- 절연성 기판상에 건식 적층 기술에 의해서 제 1 금속막을 형성하는 제 1 단계;상기 제 1 금속막 상에 습식 적층 기술에 의해서 선택적으로 제 2 금속막을 형성하는 제 2 단계; 및상기 제 2 금속막 상에 습식 적층 기술에 의해서 선택적으로 제 3 금속막을 형성하는 제 3 단계를 포함하는 금속 배선의 제조 방법.
- 제 1항에 있어서, 상기 제 2 단계에서의 습식 적층 기술이 전해 도금 기술인 금속 배선의 제조 방법.
- 제 2항에 있어서, 상기 제 2 단계에서의 습식 적층 기술이 치환 도금 기술인 금속 배선의 제조 방법.
- 제 1항에 있어서, 상기 제 3 단계에서의 습식 적층 기술이 전해 도금 기술인 금속 배선의 제조 방법.
- 제 4항에 있어서, 상기 제 3 단계에서의 습식 적층 기술이 무전해 도금 기술이고;상기 제 2 금속막이 상기 제 3 금속막의 적층 반응에 대하여 촉매 작용을 갖는 금속 배선의 제조 방법.
- 제 1항에 있어서, 상기 제 1 금속막이, Ni, Ta, Mo, Cr, Ti 및 Al중 어느 하나로 이루어지는 금속막인 금속 배선의 제조 방법.
- 제 1항에 있어서, 상기 제 2 금속막이 내식성이 있는 금속막인 금속 배선의 제조 방법.
- 제 7항에 있어서, 상기 제 2 금속막이, Au로 이루어지는 하는 금속막인 금속 배선의 제조 방법.
- 제 1항에 있어서, 상기 제 3 금속막이 Cu와 Ag 중 어느 하나로 이루어지는 금속막인 금속 배선의 제조 방법.
- 제 1항에 있어서, 상기 제 3 금속막 상에 습식 적층 기술에 의해서 캡막을 형성하는 제 4 단계를 포함하는 금속 배선의 제조 방법.
- 제 10항에 있어서, 상기 제 4 단계에서의 습식 적층 기술이 전해 도금 기술 인 금속 배선의 제조 방법.
- 삭제
- 절연성 기판상에 건식 적층 기술에 의해서 기초 금속막을 형성하는 제 1 단계;상기 기초 금속막을 소정의 형상으로 패터닝하는 제 2 단계;상기 패터닝된 기초 금속막 상에 전해 도금 기술 또는 무전해 선택 도금 기술에 의해서 내식성 금속막을 형성하는 제 3 단계; 및상기 내식성 금속막 상에 전해 도금 기술에 의해서 저저항 금속막을 형성하는 제 4 단계를 포함하는 금속 배선의 제조 방법.
- 제 13항에 있어서, 상기 기초 금속막이 Ni로 이루어지는 금속막인 금속 배선의 제조 방법.
- 제 13항에 있어서, 상기 내식성 금속막이 Au로 이루어지는 금속막인 금속 배선의 제조 방법.
- 제 l3항에 있어서, 상기 저저항 금속막이 Cu로 이루어지는 금속막인 금속 배선의 제조 방법.
- 제 13항에 있어서, 상기 제 3 단계에서의 무전해 선택 도금 기술이 치환 도금인 금속 배선의 제조 방법.
- 제 13항에 있어서, 상기 저저항 금속막 상에 전해 도금 기술 기술에 의해 캡막을 형성하는 제 5 단계를 더 포함하는 금속 배선의 제조 방법.
- 제 1항에 있어서, 상기 제 2 단계에서의 습식 적층 기술이 무전해 도금 기술인 금속 배선의 제조 방법.
- 제 1항에 있어서, 상기 제 3 단계에서의 습식 적층 기술이 무전해 도금 기술인 금속 배선의 제조 방법.
- 제 10항에 있어서, 상기 제 4 단계에서의 습식 적층 기술이 무전해 도금 기술인 금속 배선의 제조 방법.
- 제 13항에 있어서, 상기 저저항 금속막 상에 무전해 선택 도금 기술에 의해 캡막을 형성하는 제 5 단계를 더 포함하는 금속 배선의 제조 방법.
- 절연성 기판상에 건식 적층 기술에 의해서 기초 금속막을 형성하는 제 1 단계;상기 기초 금속막을 소정의 형상으로 패터닝하는 제 2 단계;상기 패터닝된 기초 금속막 상에 전해 도금 기술 또는 무전해 선택 도금 기술에 의해서 내식성 금속막을 형성하는 제 3 단계; 및상기 내식성 금속막 상에 무전해 선택 도금 기술에 의해 저저항 금속막을 형성하는 제 4 단계를 포함하는 금속 배선의 제조 방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-202883 | 1999-07-16 | ||
JP20288399 | 1999-07-16 | ||
JP2000138390A JP2001094238A (ja) | 1999-07-16 | 2000-05-11 | 金属配線の製造方法およびその金属配線を備えた配線基板 |
JP2000-138390 | 2000-05-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010015347A KR20010015347A (ko) | 2001-02-26 |
KR100372839B1 true KR100372839B1 (ko) | 2003-02-19 |
Family
ID=26513622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0040785A KR100372839B1 (ko) | 1999-07-16 | 2000-07-15 | 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6319741B1 (ko) |
JP (1) | JP2001094238A (ko) |
KR (1) | KR100372839B1 (ko) |
TW (1) | TW464880B (ko) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4497601B2 (ja) * | 1999-11-01 | 2010-07-07 | シャープ株式会社 | 液晶表示装置の製造方法 |
JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
TW521352B (en) * | 2000-09-11 | 2003-02-21 | Hannstar Display Corp | Method of preventing corrosion of metal wire |
TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
JP3969029B2 (ja) * | 2001-08-03 | 2007-08-29 | ソニー株式会社 | 半導体素子の製造方法 |
KR100870697B1 (ko) * | 2002-03-07 | 2008-11-27 | 엘지디스플레이 주식회사 | 저저항 구리배선 형성방법 |
KR100848100B1 (ko) * | 2002-05-21 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조방법 |
KR100870008B1 (ko) * | 2002-07-09 | 2008-11-21 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
US7029529B2 (en) * | 2002-09-19 | 2006-04-18 | Applied Materials, Inc. | Method and apparatus for metallization of large area substrates |
TWI338346B (en) | 2002-09-20 | 2011-03-01 | Semiconductor Energy Lab | Display device and manufacturing method thereof |
US6963083B2 (en) * | 2003-06-30 | 2005-11-08 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device having polycrystalline TFT and fabricating method thereof |
JP2006245558A (ja) * | 2005-02-04 | 2006-09-14 | Advanced Lcd Technologies Development Center Co Ltd | 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法 |
TWI272725B (en) * | 2005-04-15 | 2007-02-01 | Quanta Display Inc | Method of fabricating TFT array substrate and metal layer thereof |
TWI354350B (en) * | 2005-05-25 | 2011-12-11 | Au Optronics Corp | Copper gate electrode and fabricating method there |
US7666291B2 (en) * | 2005-09-28 | 2010-02-23 | Chunghwa Picture Tubes, Ltd. | Method for fabricating metal wires |
JP2007129068A (ja) * | 2005-11-04 | 2007-05-24 | Toshiba Corp | 半導体装置とその製造方法、及びその製造に用いる基板 |
US20070218677A1 (en) * | 2006-03-15 | 2007-09-20 | Manfred Engelhardt | Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines |
TWI335080B (en) * | 2006-08-31 | 2010-12-21 | Taiwan Tft Lcd Ass | Method of fabricating of metal line by wet process |
TWI353024B (en) * | 2007-03-21 | 2011-11-21 | Chunghwa Picture Tubes Ltd | Fabricating method of conductive layer |
TWI416735B (zh) * | 2010-07-30 | 2013-11-21 | Century Display Shenzhen Co | 一種薄膜電晶體陣列基板及其製造方法 |
US8574722B2 (en) | 2011-05-09 | 2013-11-05 | Tyco Electronics Corporation | Corrosion resistant electrical conductor |
US9224550B2 (en) | 2012-12-26 | 2015-12-29 | Tyco Electronics Corporation | Corrosion resistant barrier formed by vapor phase tin reflow |
US9514977B2 (en) | 2013-12-17 | 2016-12-06 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
DE112017007985T5 (de) * | 2017-09-01 | 2020-06-04 | Intel Corporation | Metallverbindungen, bauelemente und verfahren |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0283533A (ja) | 1988-09-21 | 1990-03-23 | Hitachi Ltd | 液晶表示装置及びそれに用いる電極基板 |
US6100194A (en) * | 1998-06-22 | 2000-08-08 | Stmicroelectronics, Inc. | Silver metallization by damascene method |
US6207599B1 (en) * | 1998-08-27 | 2001-03-27 | Akzo Nobel Nv | Nonwoven backing and carpet comprising same |
US6180523B1 (en) * | 1998-10-13 | 2001-01-30 | Industrial Technology Research Institute | Copper metallization of USLI by electroless process |
-
2000
- 2000-05-11 JP JP2000138390A patent/JP2001094238A/ja active Pending
- 2000-07-11 TW TW089113770A patent/TW464880B/zh not_active IP Right Cessation
- 2000-07-13 US US09/615,272 patent/US6319741B1/en not_active Expired - Fee Related
- 2000-07-15 KR KR10-2000-0040785A patent/KR100372839B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6319741B1 (en) | 2001-11-20 |
JP2001094238A (ja) | 2001-04-06 |
TW464880B (en) | 2001-11-21 |
KR20010015347A (ko) | 2001-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100372839B1 (ko) | 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판 | |
JP3410667B2 (ja) | 反射型液晶表示装置およびその製造方法 | |
US6413845B1 (en) | Method for fabricating metal interconnections | |
CN1075201C (zh) | 液晶显示器件及其制造方法 | |
KR100377440B1 (ko) | 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치 | |
KR100467545B1 (ko) | 트랜지스터 디바이스 | |
EP1843196A1 (en) | Thin film transistor substrate and method of fabricating the same | |
US7277138B2 (en) | Array substrate for LCD device having double-layered metal structure and manufacturing method thereof | |
CN102664193A (zh) | 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置 | |
KR100396830B1 (ko) | 금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판 | |
JP2000077806A (ja) | 電子機器用構成基板と電子機器 | |
EP2863435A1 (en) | Array substrate, manufacturing method of same, and display device | |
KR20070109192A (ko) | 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치 | |
JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
KR100905662B1 (ko) | 액정표시장치 제조 방법 및 배선 구조 | |
JP2004514950A (ja) | アクティブマトリックス液晶ディスプレイのようなピクセル化装置 | |
JPH0244318A (ja) | 表示装置 | |
KR20010067098A (ko) | 금속 배선의 제조방법 | |
JPH04232922A (ja) | 液晶表示装置の製造方法 | |
CN202678317U (zh) | 导电结构、薄膜晶体管、阵列基板和显示装置 | |
JPH06230425A (ja) | 液晶表示装置及びその製造方法 | |
US8826528B2 (en) | Electrical connections for anodized thin film structures | |
KR20020054848A (ko) | 액정표시장치의 제조방법 | |
CN113013181B (zh) | 一种显示基板及其制备方法、显示装置 | |
JPH0340511B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |