KR100870008B1 - 박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100870008B1
KR100870008B1 KR1020020039748A KR20020039748A KR100870008B1 KR 100870008 B1 KR100870008 B1 KR 100870008B1 KR 1020020039748 A KR1020020039748 A KR 1020020039748A KR 20020039748 A KR20020039748 A KR 20020039748A KR 100870008 B1 KR100870008 B1 KR 100870008B1
Authority
KR
South Korea
Prior art keywords
layer
gate
line
data
electrode
Prior art date
Application number
KR1020020039748A
Other languages
English (en)
Other versions
KR20040005258A (ko
Inventor
정창오
박홍식
조범석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020039748A priority Critical patent/KR100870008B1/ko
Publication of KR20040005258A publication Critical patent/KR20040005258A/ko
Application granted granted Critical
Publication of KR100870008B1 publication Critical patent/KR100870008B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되어 있는 반도체층, 게이트 절연층 위에 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되며 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 제1 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며, 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 게이트 배선 및 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있다.
박막트랜지스터기판, 구리, 배선

Description

박막 트랜지스터 기판{Thin film transistor array panels}
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 2a 내지 도 5b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 6a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 6b는 도 6a의 VIb-VIb'선에 대한 단면도이다.
도 7a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 7b와 도 7c는 도 7a의 VIIb-VIIb', VIIc-VIIc'선에 대한 단면도이다.
도 8a 내지 도 12c는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 13a는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 13b, 도 13c는 도 13a의 XIIIb-XIIIb', XIIIc-XIIIc'선에 대한 단면도이다.
※도면의 주요 부분에 대한 부호의 설명※
95 : 보조 게이트 패드 97 : 보조 데이터 패드
110 : 절연 기판 121 : 게이트선
123 : 게이트 전극 125 : 게이트 패드
131 : 유지 전극선 140 : 게이트 절연층
151, 153, 157, 159 : 반도체층 161, 162, 163, 165, 169 : 저항성 접촉층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 177 : 유지 용량용 전극
179 : 데이터 패드 190 : 화소 전극
본 발명은 박막 트랜지스터 기판에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 기판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.
이러한 박막 트랜지스터 기판을 이용한 TFT-LCD의 고성능화 및 대형화에 따라 각 배선의 저저항화가 요구되고 있다. 이러한 요구에 맞추어 사용 가능한 금속은 알루미늄, 금, 구리, 은 등이 있다. 표1은 이러한 금속들의 특징들을 비교한 표이다.
<표1>
Figure 112002021869417-pat00001
표 1에 나타낸 금속들 중 구리는 하부층과의 접합성이 취약하고 비정질 규소층으로의 확산이 심하여 단일층으로는 사용하기 어렵다.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하여 구리를 배선 금속으로 사용하는 박막 트랜지스터 기판을 제공하는 것이다.
본 발명은 구리층 아래에 접합층을 형성하여 구리층과 하부층과의 접합성을 강화할 수 있는 박막 트랜지스터 기판에 관한 것이다.
구체적으로는, 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되어 있는 반도체층, 게이트 절연층 위에 게이트선과 절 연되어 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되며 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 제1 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며, 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 게이트 배선 및 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있다.
다르게는 절연 기판, 절연 기판 위에 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층, 반도체층 위의 소정 영역을 제외하고 반도체층과 동일한 평면 패턴으로 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 제1 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며, 제1 접촉구를 통해 드레인 전극과 연결되는 화소전극을 포함하고, 게이트 배선 및 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있다.
또는 박막 트랜지스터 기판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되어 있는 반도체층, 게이트 절연층 위에 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되며 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있고 드레인 전극을 노출하는 제1 접촉구를 가지는 색필터, 색필터의 바로 위에 형성되며 제1 접촉구의 안쪽에 형성되어 있어 드레인 전극을 노출하는 제2 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며, 제2 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 게이트 배선 및 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있다.
그리고 또 다른 박막 트랜지스터 기판은 절연 기판, 절연 기판 위에 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층, 반도체층 위의 소정 영역을 제외하고 반도체층과 동일한 평면 패턴으로 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있고 드레인 전극을 노출하는 제1 접촉구를 가지는 색필터, 색필터의 바로 위에 형성되며 제1 접촉구의 안쪽에 형성되어 있어 드레인 전극을 노출하는 제2 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며 제2 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 게이트 배선 및 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있다.
이러한 박막 트랜지스터 기판의 접합층은 코발트, 코발트 합금, 니켈, 니켈 합금 중 선택된 하나의 금속으로 형성하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.
[제1 실시예]
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 1b는 도 1a의 Ib-Ib′선에 대한 단면도이다.
도 1a 내지 도 1b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 접합용 금속 패턴(211, 231, 251)과 제1 배선용 금속 패턴(212, 232, 252)의 이중층으로 이루어지는 게이트 배선(121, 123, 125)이 형성되어 있다. 제1 접합용 금속 패턴(211, 231, 251)은 제1 배선용 금속 패턴(212, 232, 252)과 절연 기판(110) 사이의 접합을 강화한다.
게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일단에 연결되어 있으며 외부로부터 게이트 신호를 인가 받아 게이트선(121)으로 전달하는 게이트 패드(125), 게이트선(121)의 일부분인 게이트 전극(123)을 포함한다.
그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연층(140)이 형성되어 있다.
게이트 전극(123)과 대응되는 부분의 게이트 절연층(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151)과, 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165)이 형성되어 있다.
저항성 접촉층(161, 163, 165) 및 게이트 절연층(140) 위에는 데이터 배선(171, 173, 175, 177, 179)이 형성되어 있다.
데이터 배선(171, 173, 175, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 데이터선(171)의 일단에 연결되어 있으며 외부로부터의 화상신호를 인가받는 데이터 패드(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175)을 포함한다. 그리고 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되어 있는 유지 용량용 전극(177)을 형성할 수 있다.
이러한 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)들은 제2 접합용 금속 패턴(711, 731, 751, 791)과 제2 배선용 금속 패턴(712, 732, 752, 792)의 복수층으로 이루어진다. 데이터 배선(171, 173, 175, 179)을 이루는 제2 접합용 금속 패턴(711, 731, 751, 791)은 제2 배선용 금속 패턴(712, 732, 752, 792)과 저항성 접촉층(151, 153, 159) 사이의 접합을 강화한다.
기판 위에 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트 패드(125)를 노출하는 제2 접촉구(182), 데이터 패드(125)를 노출하는 제3 접촉구(183), 유지 용량용 전극(177)을 노출하는 제4 접촉구(184)를 가지는 보호층(180)이 형성되어 있다.
그리고 보호층(180) 위에는 제1 및 제4 접촉구(181, 184)를 통해 각각 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다. 화소 전극(190)은 게이트선(121) 및 데이터선(171)과 일부 중첩하도록 형성하여 개구율을 높일 수도 있으나, 중첩하지 않도록 (도시 되지 않음) 형성할 수도 있다. 이 때, 개구율을 증가시키기 위하여 화소 전극(190)을 데이터선(190)과 중첩하도록 형성하는 것은 저유전율 물질로 보호층(180)을 형성하여 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 감소시킬 수 있기 때문에 가능하다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 도2a 내지 도 5b를 참조하여 상세히 설명한다.
도 2a, 도 2b에 도시한 바와 같이, 투명한 절연 기판(140) 위에 제1 접합층, 제1 배선층을 순차적으로 적층한 후, 사진 식각 공정으로 패터닝하여 제1 접합용 금속 패턴(211, 231, 251)과 제1 배선용 금속 패턴(212, 232, 252)으로 이루어지는 게이트 배선(121, 123, 125)을 형성한다. (제1 마스크).
사진 식각 공정시 식각은 초산, 인산, 질산을 적정 비율로 배합한 산을 사용하여 동시에 습식 식각할 수 있다.
제1 접합층은 절연 기판과 접합성이 좋은 금속들로 투명한 절연 기판(110)과 실리사이드(silicides)를 형성하는, 예를 들어 코발트, 코발트 합금, 니켈, 니켈 합금 등을 사용하는 것이 바람직하다. 제1 배선층은 제1 접합층보다 하부 기판과의 접합성은 떨어지나 저저항을 가지며 전도도가 우수하여 배선으로 사용하기에 적당한 금속으로, 예를 들어 구리를 사용하는 것이 바람직하다.
도 3a내지 도 3b에 도시한 바와 같이, 게이트 배선(121 123, 125)을 포함하는 기판 위에 질화 규소 또는 산화 규소를 도포하여 게이트 절연층(140)을 형성한다.
이후, 게이트 절연층(140) 위에 불순물이 도핑되지 않은 반도체층 및 n형 불순물이 고농도로 도핑된 반도체층을 형성한다. 이때 사용되는 반도체 물질로는 비정질 규소가 있다. 그리고 사진 식각 공정으로 불순물이 도핑된 반도체층 및 불순물이 도핑되지 않은 반도체층을 식각하여 게이트 절연층(140) 바로 위에 반도체층(151, 153)과 저항성 접촉층(160A, 161, 163, 165)을 형성한다. (제2 마스크)
도 4a, 도 4b에 도시한 바와 같이, 저항성 접촉층(160A, 161, 163, 165)을 포함하는 기판 위에 제2 접합층 및 제2 배선층을 형성한 후, 사진 식각 공정으로 패터닝하여 제2 접합용 금속 패턴(711, 731, 751, 791) 및 제2 배선용 금속 패턴(712, 732, 752, 792)의 복수층인 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 형성한다. 이 과정은 제1 접합층 및 배선층을 형성하는 방법과 동일하다.(제3 마스크)
소스 전극(173)의 일부는 반도체층을 벗어나 형성되고, 소스와 드레인 전극(173, 175) 사이에 있는 반도체층은 채널부가 된다. 채널부는 소스 및 드레인 전극(173, 175)을 형성한 후 소스 및 드레인 전극(173, 175)을 식각 마스크로 하여 저항성 접촉층(160A)을 식각하여 제거함으로써 완성된다. 이때 반도체층(151)의 상층부도 일정 부분이 식각될 수 있다.
도 5a, 도 5b에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 포함하는 기판 전면에 절연 물질을 도포하여 보호층(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉구(181 내지 184)를 형성한다.(제4 마스크)
이후, 제1 내지 제4 접촉구(181 내지 184)를 포함하는 기판 위에 투명 도전층을 형성한 후 패터닝하여 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다. (제5 마스크)(도 1a 및 도 1b 참조)
[제2 실시예]
도 6a은 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이며, 도 6b는 도 6a의 VIb-VIb'선에 대한 단면도이다.
도 6a내지 도6b에 도시한 바와 같이, 제2 실시예에 따른 박막 트랜지스터 기판은 제1 실시예에 의 데이터 배선까지는 동일하게 형성되어 있다.
제2 실시예는 데이터 배선(171, 173, 175, 179) 위에 드레인 전극(175)을 노출하는 제1 접촉구(181), 유지 용량용 전극(177)을 노출하는 제5 접촉구(185)를 포함하는 적, 녹, 청의 색필터(R, G, B)가 데이터선(1710에 의하여 구획되는 각 화소열을 따라 형성되어 있다. 색필터(R, G, B)는 적, 녹 청의 안료를 포함하는 감광성 물질을 도포하고 노광 및 현상 공정을 통한 사진 공정으로 패터닝하여 형성한다. 이때 제1 및 제5 접촉구(181, 185)도 형성된다.
색필터(R, G, B)의 경계는 데이터선(171) 상부에서 일치하도록 도시되어 있지만, 데이터선 상부에서 서로 중첩되어 화소 영역 사이에서 누설되는 빛을 차단하는 기능을 가질수 있으며, 게이트 및 데이터 패드(125, 179)가 형성되어 있는 패드부에는 형성되어 있지 않다.
색필터(R, G, B) 상부에는 평탄화 특성이 우수하며 유전율이 낮은 아크릴계의 유기 절연 물질을 도포하거나 또는 SiOC 또는 SiOF 등과 같은 물질을 화학 기상 증착하여 형성한 보호층(180)이 있다. 이때 보호층(180)은 게이트 패드(125)를 노출하는 제3 접촉구(183) 및 데이터 패드(179)를 노출하는 제4 접촉구(184)가 형성되어 있으며, 제1 접촉구(181), 제5 접촉구(185)와 동일한 위치에 각각 제2 접촉구(182) 및 제6 접촉구(186)가 형성되어 있다.
그리고 제1 및 제2 접촉구(181, 182)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 제3 접촉구(183)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제4 접촉구(184)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다. 화소 전극(190)은 게이트선(121) 및 데이터선(171)과 일부 중첩하도록 형성하여 개구율을 높일수도 있으나, 중첩하지 않도록(도시되지 않음) 형성할 수도 있다. 이 때, 개구율을 증가시키기 위하여 화소 전극(190)을 데이터선(171)과 중첩하도록 형성하는 것은 저유전율 물질로 보호층(180)을 형성하여 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 감소시킬 수 있기 때문에 가능하다.
[제3 실시예]
도 7a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 7b및 도 7c는 도 7a의 ⅤIIb-ⅤIIb′선, ⅤIIc-VIIc'선으로 절단한 단면도이다.
도 7a 내지 도 7c에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 제1 접합용 금속 패턴(231, 251, 311)과 제1 배선용 금속 패턴(232, 252, 312)의 복수층으로 이루어지는 게이트 배선(121, 123, 125) 및 유지 전극선(131)이 형성되어 있다. 제1 접합용 금속 패턴(211, 231, 251, 311)은 제1 배선용 금속 패턴(212, 232, 252, 312)과 절연 기판(110)과의 접합을 강화한다.
게이트 배선(121, 123, 125)은 게이트선(121), 게이트 패드(125), 게이트 전극(123)을 포함한다. 유지 전극선(131)은 후술할 화소 전극(190)과 연결된 유지 용량용 전극(177)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 게이트 절연층(140)이 형성되어 있고, 게이트 절연층(140) 위에 반도체층(151, 153, 157, 159)과 저항성 접촉층(161, 162, 163, 165, 169)이 형성되어 있다.
그리고 저항성 접촉층(161, 163, 162, 169) 위에 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 데이터선(171), 데이터 패드(179), 소스 전극(173), 드레인 전극(175)을 포함한다. 유지 용량용 전극(177)은 유지 전극선(131)을 형성하지 않을 경우 형성하지 않는다.
데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 저항성 접촉층(161, 163, 162, 169)은 동일한 평면 패턴으로 형성되며, 반도체층(151, 153, 157, 159)은 채널부(151)를 제외하면 동일한 평면 패턴으로 형성되어 있다. 즉, 채널부(151)에서 소스 전극(173)과 드레인 전극(175)이 분리되고, 소스 및 드레인 전극(173, 175) 아래에 위치한 저항성 접촉층(163, 165)도 분리되어 있으나, 반도체층(151)은 분리되지 않고 연결되어 박막 트랜지스터의 채널을 형성한다.
데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에는 제1 내지 제4 접촉구(181 내지 184)를 포함하는 보호층(180)이 형성되어 있다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 유지 용량용 전극(177)을 노출하고, 제3 접촉구(183)는 게이트 패드(125)를 노출하고, 제4 접촉구(184)는 데이 터 패드(179)를 노출한다.
그리고 보호층(180) 위에는 제1 접촉구(181)와 제4 접촉구(184)를 통해 드레인 전극(175)과 유지 용량용 전극(177)과 각각 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다. 화소 전극(190)은 개구율을 극대화하기 위하여 데이터선(171)과 일부 중첩되도록 형성되어 있다. 이는 저율전율 물질로 보호층(180)을 형성함으로써 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 줄임으로써 가능하다.
이와 같은 구조를 가지는 박막 트랜지스터를 제조하는 방법을 도 8a 내지 도 12c를 참조하여 상세히 설명한다.
도 8a 내지 도 8c에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 제1 접합층 제1 배선층을 형성한 후 사진 식각 공정으로 패터닝하여 제1 접합용 금속 패턴(211, 231, 251) 및 제1 배선용 금속 패턴(212, 232, 252)으로 이루어지는 게이트 배선(121, 123, 125) 및 유지 전극선(131)을 형성한다. 사진 식각 공정시 식각은 초산, 인산, 질산을 적정 비율로 배합한 산을 사용하여 동시에 습식 식각할 수 있다.
제1 접합층을 형성하는 금속은 절연 기판(140)과 접합성이 우수한 금속으로 하부층과 실리사이드를 형성하는, 예를 들어 코발트, 코발트 합금, 니켈, 니켈합금 등을 사용한다. 그리고 제1 배선층을 형성하는 금속은 제1 접합층에 비해서 접합성은 떨어지나 전도도가 우수하고 저저항을 가지는 금속으로 예를 들어 구리 등의 금속 을 사용한다.
도 9a 내지 도 9b에 도시한 바와 같이, 게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 질화 규소로 이루어진 게이트 절연층(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 반도체층(160)을 화학 기상 증착법으로 순차적으로 적층한다. 그리고 불순물이 도핑된 반도체층(150) 위에 데이터 배선을 형성하기 위한 제2 접합층(701), 제2 배선층(702)을 형성한다.
도 10a, 도 10b에 도시한 바와 같이, 제2 배선층(702) 바로 위에 감광층을 형성한 후 노광 및 현상하여 감광층 패턴(PR)을 형성한다. 감광층 패턴(PR)은 박막 트랜지스터의 채널부(151)가 될 소스 전극과 드레인 전극 사이의 제1 부분(A)은 데이터 배선이 형성 될 부분인 제2 부분(B) 보다 두께가 얇게 되도록 하며, 다른 부분의 감광층은 모두 제거하여 제2 배선층(702)을 노출한다.
이와 같은 감광층(PR)의 두께를 조절하는 방법은 슬릿이나 격자 형태의 패턴을 형성하거나 반 투명층을 사용하여 형성할 수 있으며, 필요에 따라 선택하여 사용한다. (제2 마스크)
도 11a 내지 도 11c에 도시한 바와 같이, 감광층 패턴(PR)을 마스크로 하여 제2 배선층(702), 제2 접합층(701), 불순물이 도핑된 반도체층(160), 불순물이 도핑되지 않은 반도체층(150)을 순차적으로 식각하여 제2 접합용 금속 패턴(711, 731, 751, 771, 791) 과 제2 배선용 금속 패턴(712, 732, 752, 771, 791)으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 저항성 접촉층(161, 162, 163, 165, 169), 반도체층(151, 153, 157, 159)을 형성한다.
좀더 구체적으로 설명하면, 감광층 패턴을 마스크로 하는 식각은 다단계로 이루어진다. 먼저 감광층 패턴이 형성되지 않은 영역(제3 부분 : C)을 습식 식각하여 제2 배선층(702)과 제2 접합층(701)을 제거함으로써 불순물이 도핑된 반도체층(160)을 노출한다. 이때 습식 식각은 초산, 인산, 질산을 적정 비율로 배합한 산을 사용하여 동시에 제2 배선층(702) 및 제2 접합층(701)을 식각한다.
이후 제1 부분(A)의 감광층과 함께 제3 부분(C)의 불순물이 도핑된 반도체층(160) 및 불순물이 도핑되지 않은 반도체층(150)을 건식 식각하여 반도체층을 완성하고 채널부가 분리되지 않은 저항성 접촉층을 형성한다. 이때 제2 부분(B)의 감광층도 일부 식각 된다.
다음, 감광층을 애싱하여 제1 부분(A)을 제거함으로써 채널부 상부의 제2 배선층(702)을 노출한다.
이어서, 제1 부분(A)의 제2 배선층(702), 제2 접합층(701) 및 불순물이 도핑된 반도체층(163, 165)을 식각하여 제2 접합층(711, 731, 751, 771, 791) 및 저항성 접촉층(161, 162, 163, 165, 169)을 형성한다. 이때 제1 부분(A)의 반도체층 및 제2 부분(B)의 감광층의 일부가 식각될 수 있다.
다음으로 제2 부분(B)의 감광층(PR)을 제거하여 저항성 접촉층(161, 162, 163, 165, 169), 반도체층(151, 153, 157, 159), 제2 접합용 금속 패턴(711, 731, 751, 771, 791) 및 제2 배선용 금속 패턴(712, 732, 752, 772, 792)으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 완성한다
도 12a 내지 12c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에 보호층(180)을 형성한 후 사진 식각 공정으로 제1 내지 제5 접촉구(181 내지 185)를 형성한다(제3 마스크)
이후, 제1 내지 제5 접촉구(181 내지 185)를 포함하는 기판 전면에 투명한 도전 물질인 ITO, 또는 IZO등으로 도전층을 형성한 후 패터닝하여 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다(제4 마스크).
화소 전극(190)은 제1 접촉구(181)를 통해 드레인 전극(175)과 연결되고, 제4 및 제5 접촉구(184, 185) 통해 유지 용량용 전극(177)과 연결되고, 보조 게이트 패드(95)는 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되며, 보조 데이터 패드(97)는 제3 접촉구(183)를 통해 데이터 패드(179)와 연결된다(도8a 내지 도8c참조).
[제4 실시예]
도 13a은 제4실시예에 따른 박막 트랜지스터 기판의 배치도이며, 도 13b는 도 13a의 XIIIb-XIIIb'선에 대한 단면도이다.
도 13a내지 도13c에 도시한 바와 같이, 제4 실시예에 따른 박막 트랜지스터 기판은 제3 실시예의 데이터 배선까지는 동일하게 형성되어 있다.
제4 실시예는 데이터 배선(171, 173, 175, 179) 위에 드레인 전극(175)을 노출하는 제1 접촉구(181), 유지 용량용 전극을 노출하는 제5, 6 접촉구(185, 186)를 포함하는 적, 녹, 청의 색필터(R, G, B)가 데이터선(171)에 의하여 구획되는 화소 열을 따라 형성되어 있다. 색필터(R, G, B)는 적, 녹 청의 안료를 포함하는 감광성 물질을 도포하고 노광 및 현상 공정을 통한 사진 공정으로 패터닝하여 형성한다. 이때 제1, 5, 6 접촉구(181, 185, 186)도 형성된다.
색필터(R, G, B)의 경계는 데이터선(171) 상부에서 일치하도록 도시되어 있지만, 데이터선(171) 상부에서 서로 중첩되어 화소 영역 사이에서 누설되는 빛을 차단하는 기능을 가질수 있으며, 게이트 및 데이터 패드(125, 179)가 형성되어 있는 패드부에는 형성되어 있지 않다.
색필터(R, G, B) 상부에는 평탄화 특성이 우수하며 유전율이 낮은 아크릴계의 유기 절연 물질을 도포하거나 또는 SiOC 또는 SiOF의 물질을 화학 기상 증착하여 형성한 보호층(180)이 있다. 이때 보호층(180)은 게이트 패드(125)를 노출하는 제3 접촉구(183) 및 데이터 패드(179)를 노출하는 제4접촉구(184)가 형성되어 있으며, 제1, 5, 6 접촉구(181, 185, 186)와 동일한 위치에 제2, 7, 8 접촉구(182, 187, 188)가 형성되어 있다.
그리고 제2, 7, 8 접촉구(182, 187, 188)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다. 화소 전극(190)은 게이트선(121)및 데이터선(171)과 일부 중첩하도록 형성하여 개구율을 높일 수도 있으나, 중첩하지 않도록(도시되지 않음) 형성할 수도 있다. 이 때, 개구율을 증가시키기 위하여 화소 전극(190)을 데이터선(171)과 중첩하도록 형성하는 것은 저유전율 물질로 보호층(180)을 형성하여 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 감소시킬 수 있기 때문에 가능하다.
기술된 바와 같이 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 본 발명은 접합층을 형성한 후 구리층으로 배선을 형성하여 기판과의 접합성을 강화한다. 그리고, 구리를 배선으로 사용할 경우 저항이 매우 작으므로 배선을 좁게 형성할 수 있어서, 구조를 변경하지 않고도 고개구률 박막 트랜지스터 기판을 얻을 수 있다.

Claims (5)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 기판 위에 형성되어 있는 게이트 절연층,
    상기 게이트 절연층 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 저항성 접촉층,
    상기 게이트 절연층 위에 상기 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 상기 데이터선의 분지이며 상기 저항성 접촉층 상부에 접촉되도록 형성되어 있는 소스 전극, 상기 소스 전극과 마주보며 있으며 상기 저항성 접촉층 상부에 접촉되도록 형성되어 있는 드레인 전극, 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며 접촉구를 포함하는 보호층,
    상기 보호층 위에 형성되어 있으며, 상기 접촉구를 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하고,
    상기 게이트 배선 및 상기 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있으며 상기 접합층은 Co 또는 Co 합금으로 이루어지는 박막 트랜지스터 기판.
  2. 절연 기판,
    상기 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있는 게이트 절연층,
    상기 게이트 절연층 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 저항성 접촉층,
    상기 저항성 접촉층 위에 상기 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며 접촉구를 포함하는 보호층,
    상기 보호층 위에 형성되어 있으며, 상기 접촉구를 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 포함하고,
    상기 게이트 배선 및 상기 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있으며 상기 접합층은 Co 또는 Co 합금으로 이루어지는 박막 트랜지스터 기판.
  3. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 기판 위에 형성되어 있는 게이트 절연층,
    상기 게이트 절연층 위에 형성되어 있는 반도체층,
    상기 게이트 절연층 위에 상기 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 상기 데이터선의 분지이며 상기 저항성 접촉층 상부에 접촉되도록 형성되어 있는 소스 전극, 상기 소스 전극과 마주보며 있으며 상기 저항성 접촉층 상부에 접촉되도록 형성되어 있는 드레인 전극, 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있고 상기 드레인 전극을 노출하는 제1 접촉구를 가지는 색필터,
    상기 색필터의 바로 위에 형성되며 상기 제1 접촉구의 안쪽에 형성되어 있어 상기 드레인 전극을 노출하는 제2 접촉구를 포함하는 보호층,
    상기 보호층 위에 형성되어 있으며, 상기 제2 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하고,
    상기 게이트 배선 및 상기 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있으며 상기 접합층은 Co 또는 Co 합금으로 이루어지는 박막 트랜지스터 기판.
  4. 절연 기판,
    상기 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있는 게이트 절연층,
    상기 게이트 절연층 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 저항성 접촉층,
    상기 저항성 접촉층 위에 상기 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있고 상기 드레인 전극을 노출하는 제1 접촉구를 가지는 색필터,
    상기 색필터의 바로 위에 형성되며 상기 제1 접촉구의 안쪽에 형성되어 있어 상기 드레인 전극을 노출하는 제2 접촉구를 포함하는 보호층,
    상기 보호층 위에 형성되어 있으며 상기 제2 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하고,
    상기 게이트 배선 및 상기 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있으며 상기 접합층은 Co 또는 Co 합금으로 이루어지는 박막 트랜지스터 기판.
  5. 삭제
KR1020020039748A 2002-07-09 2002-07-09 박막 트랜지스터 기판 KR100870008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020039748A KR100870008B1 (ko) 2002-07-09 2002-07-09 박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020039748A KR100870008B1 (ko) 2002-07-09 2002-07-09 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20040005258A KR20040005258A (ko) 2004-01-16
KR100870008B1 true KR100870008B1 (ko) 2008-11-21

Family

ID=37315603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020039748A KR100870008B1 (ko) 2002-07-09 2002-07-09 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR100870008B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06235927A (ja) * 1992-11-07 1994-08-23 Gold Star Co Ltd Ｔｆｔ−ｌｃｄ用信号線の製造方法及びその構造
JP2001068679A (ja) * 1999-06-23 2001-03-16 Furontekku:Kk 薄膜トランジスタとその製造方法
JP2001244466A (ja) * 2000-02-29 2001-09-07 Sharp Corp 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
US6319741B1 (en) * 1999-07-16 2001-11-20 Sharp Kabushiki Kaisha Method for fabricating metal interconnections and wiring board having the metal interconnections

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06235927A (ja) * 1992-11-07 1994-08-23 Gold Star Co Ltd Ｔｆｔ−ｌｃｄ用信号線の製造方法及びその構造
JP2001068679A (ja) * 1999-06-23 2001-03-16 Furontekku:Kk 薄膜トランジスタとその製造方法
US6319741B1 (en) * 1999-07-16 2001-11-20 Sharp Kabushiki Kaisha Method for fabricating metal interconnections and wiring board having the metal interconnections
JP2001244466A (ja) * 2000-02-29 2001-09-07 Sharp Corp 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
KR20040005258A (ko) 2004-01-16

Similar Documents

Publication Publication Date Title
KR100980008B1 (ko) 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100825102B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
US20090002587A1 (en) Thin film transistor array panel and a manufacturing method thereof
KR20030095605A (ko) 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR100870008B1 (ko) 박막 트랜지스터 기판
KR100623988B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100915351B1 (ko) 박막 트랜지스터 표시판
KR100870014B1 (ko) 박막 트랜지스터 기판
KR100940566B1 (ko) 배선 구조 및 박막 트랜지스터 기판
KR100878268B1 (ko) 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796796B1 (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100709706B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100895309B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100848104B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee