KR100878268B1 - 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 - Google Patents

금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 Download PDF

Info

Publication number
KR100878268B1
KR100878268B1 KR1020020032328A KR20020032328A KR100878268B1 KR 100878268 B1 KR100878268 B1 KR 100878268B1 KR 1020020032328 A KR1020020032328 A KR 1020020032328A KR 20020032328 A KR20020032328 A KR 20020032328A KR 100878268 B1 KR100878268 B1 KR 100878268B1
Authority
KR
South Korea
Prior art keywords
layer
wiring
gate
bonding
forming
Prior art date
Application number
KR1020020032328A
Other languages
English (en)
Other versions
KR20030095430A (ko
Inventor
박애나
강성철
박홍식
조홍제
박봉옥
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020032328A priority Critical patent/KR100878268B1/ko
Publication of KR20030095430A publication Critical patent/KR20030095430A/ko
Application granted granted Critical
Publication of KR100878268B1 publication Critical patent/KR100878268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 금속 패턴과 하부층과의 접합성을 강화할 수 있는 금속 패턴의 형성방법과 이를 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것으로 제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계, 접합용 유기 금속층 위에 금속을 포함한 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계, 배선용 유기 금속층 및 접합용 유기 금속층을 광마스크를 통해 노광하는 단계, 배선용 유기 금속층, 접합용 유기 금속층을 현상하여 접합용 금속 패턴, 배선용 금속 패턴의 이중층인 금속 패턴을 형성하는 단계를 포함한다.
박막트랜지스터기판, 유기금속착제, 은배선, 반사전극

Description

금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법{A method of forming a metal pattern and a method of fabricating TFT array panel by using the same}
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도1a의 Ib-Ib'선에 대한 단면도이다.
도 2 내지 도 10는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 11a 내지 도 11c는 본 발명의 제2 실시예에 따른 게이트 배선을 형성하는 방법을 도시한 단면도이다.
도 12a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 12b 내지 도 12c는 도 12a의 XIIb-XIIb', XIIc-XIIc'선에 대한 단면도이다.
도 13a 내지 도 20b는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 21a 내지 도 23b는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
※도면의 주요 부분에 대한 부호의 설명※
95 : 보조 게이트 패드 97 : 보조 데이터 패드
110 : 절연 기판 121 : 게이트선
123 : 게이트 전극 125 : 게이트 패드
131 : 유지 전극선 140 : 게이트 절연층
151, 153, 157, 159 : 반도체층 161, 163, 165 : 저항성 접촉층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 177 : 유지 용량용 전극
179 : 데이터 패드 190 : 화소 전극
본 발명은 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 기판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.
이러한 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
박막 트랜지스터에서 게이트선, 게이트 전극, 게이트 패드 등을 포함하는 게이트 배선 및 데이터선, 데이터 전극, 데이터 패드, 소스/드레인 전극 등을 포함하는 데이터 배선은 일반적으로 탄탈륨(Ta), 알루미늄(Al), 몰리브덴(Mo) 등의 금속 재료로 형성한다.
이러한 금속을 이용하여 배선을 형성하기 위하여는 금속의 증착, 감광막 도포, 광마스크를 통한 감광막 노광, 감광막 현상 및 감광막을 식각 마스크로 하는 금속층의 식각 과정을 포함하는 사진 식각 공정을 사용하여야 한다. 그런데 사진 식각 공정은 박막 트랜지스터 기판의 제조 비용과 시간을 좌우하는 매우 복잡하고 비용이 많이 드는 공정이다. 따라서 박막 트랜지스터 기판의 제조 비용을 낮추고 생산성을 향상시키기 위하여는 사진 식각 공정의 횟수를 감소시킬 필요가 있다.
한편, 박막 트랜지스터 기판을 이루는 각 박막은 그 하부층과 일정 정도 이상의 접착력을 가져야 한다. 접착력이 약할 경우 후속 공정에서 박막이 벗겨져 불량을 유발하기 때문이다. 특히 금속 배선에 있어서는 접착력이 약하면 배선이 단선될 가능성이 크기 때문에 일정 정도 이상의 접착력이 보장되어야 한다.
본 발명은 금속 패턴과 하부층과의 접합성을 강화하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해 본 발명에서는 금속 패턴과 하부층 사이에 접합층을 형성한다.
구체적으로는 제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계, 접합용 유기 금속층 위에 금속을 포함한 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계, 배선용 유기 금속층 및 접합용 유기 금속층을 광마스크를 통해 노광하는 단계, 배선용 유기 금속층, 접합용 유기 금속층을 현상하여 접합용 금속 패턴, 배선용 금속 패턴의 이중층인 금속 패턴을 형성하는 단계를 포함한다.
또는 제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계, 접합용 유기 금속층을 광마스크를 통하여 노광하고, 유기 용매로 현상하여 접합용 금속 패턴을 형성하는 단계, 접합용 금속 패턴 위에 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계, 배선용 유기 금속층을 광마스크를 통해 노광하고 유기 용매로 현상하여 배선용 금속 패턴을 현상하여 접합용 금속 패턴, 배선용 금속 패턴의 이중층인 금속 패턴을 형성하는 단계를 포함한다.
여기서 광마스크의 광차단 패턴은 상기 금속 패턴이 형성될 부분 이외의 영역에 배치하는 것이 바람직하다.
이러한 금속 패턴을 형성하는 방법을 이용한 박막 트랜지스터 기판의 제조 방법은 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층을 순차적으로 적층하는 단계, 저항성 접촉층과 상기 비정질 규소층을 사진 식각하여 패터닝하는 단계, 저항성 접촉층 위에 소스 전극 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 데이터 배선 위에 상기 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구, 상기 데이터 패드를 노출하는 제3 접촉구를 가지는 보호층을 형성하는 단계, 보호층 위에 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고, 게이트 배선을 형성하는 단계, 데이터 배선을 형성하는 단계, 및 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계 중의 적어도 하나는 제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계, 접합용 유기 금속층 위에 제2 감광성 유기 착제를 도포하여 배선용 유기 금속층을 형성하는 단계, 배선용 유기 금속층 및 접합용 유기 금속층을 광마스크를 통해 노광하는 단계, 배선용 및 접합용 유기 금속층을 현상하는 단계를 포함한다.
다른 방법으로는 절연 기판위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층 및 금속층을 순차적으로 적층하는 단계, 금속층, 비정질 규소층, 저항성 접촉층을 사진 식각하여 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 소스 전극과 드레인 전극 사이의 채널부를 형성하는 단계, 데이터 배선 위에 제1 내지 제3 접촉구를 포함하는 보호층을 형성하는 단계, 보호층 위에 상기 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드, 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고, 게이트 배선을 형성하는 단계와 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단게 중 적어도 하나는 제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계, 접합용 유기 금속층 위에 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계, 배선용 및 접합용 유기 금속층을 광마스크를 통하여 노광하는 단계, 배선용 및 접합용 유기 금속층을 현상하는 단계를 포함한다.
또 다른 방법으로는 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층을 순차적으로 적층하는 단계, 저항성 접촉층과 상기 비정질 규소층을 사진 식각하여 패터닝하는 단계, 저항성 접촉층 위에 소스 전극 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 데이터 배선 위에 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구, 데이터 패드를 노출하는 제3 접촉구를 가지는 보호층을 형성하는 단계, 보호층 위에 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드, 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고, 게이트 배선을 형성하는 단계, 데이터 배선을 형성하는 단계, 및 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계 중의 적어도 하나는 제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계, 접합용 유기 금속층을 광마스크를 통하여 노광하고 현상하여 접합용 금속 패턴을 형성하는 단계, 접합용 금속 패턴 위에 제2 감광성 유기 착제를 도포하여 배선용 유기 금속층을 형성하는 단계, 배선용 유기 금속층을 광마스크를 통해 노광하고 현상하여 배선용 유기 금속층을 형성하는 단계를 포함한다.
그리고 또 다른 방법으로는 절연 기판위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층 및 금속층을 순차적으로 적층하는 단계, 상기 금속층, 비정질 규소층, 저항성 접촉층을 사진 식각하여 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 소스 전극과 드레인 전극 사이의 채널부를 형성하는 단계, 상기 데이터 배선 위에 제1 내지 제3 접촉구를 포함하는 보호층을 형성하는 단계, 상기 보호층 위에 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고, 상기 게이트 배선을 형성하는 단계와 상기 화소 전극, 상기 보조 게이트 패드 및 상기 보조 데이터 패드를 형성하는 단계 중 적어도 하나는 제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계, 상기 접합용 유기 금속층을 광마스크를 통하여 노광하고 현상하여 접합용 금속 패턴을 형성하는 단계, 상기 접합용 금속 패턴 위에 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계, 상기 배선용 유기 금속층을 광마스크를 통하여 노광하고 현상하여 배선용 금속 패턴을 형성하는 단계를 포함한다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
[제1 실시예]
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 1a 내지 도 1b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 접합용 금속 패턴(211, 231, 251)과 제1 배선용 금속 패턴(212, 232, 252)으로 이루어지는 게이트 배선(121, 123, 125)이 형성되어 있다. 제1 접합용 금속 패턴 (211, 231, 251)은 기판(110)과 제1 배선용 금속 패턴 (212, 232, 252)과의 접합을 강화시키는 알루미늄으로 형성되어 있고, 제1 배선용 금속 패턴(212, 232, 252)은 은으로 형성 되어 있다. 이때, 제1 접합용 금속 패턴은 하부층과의 접합성이 우수한 알루미늄, 구리, 텅스텐, 금 등의 다른 금속으로 이루어질 수 있다.
게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일 부분인 게이트 전극(123), 게이트선(121)의 일단에 연결되어 있으며 외부로부터 게이트 신호를 인가받아 게이트선(121)으로 전달하는 게이트 패드(125)를 포함한다.
그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연층(140)이 형성되어 있다.
게이트 절연층(140)의 소정영역에는 비정질 규소와 같은 반도체 물질로 형성한 비정질 규소층(151,153, 159)과, 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 162, 163, 165)이 형성되어 있다.
저항성 접촉층(161, 162, 163, 165) 및 게이트 절연층(140) 위에는 제2 접합용 금속 패턴(711, 731, 751, 771, 791)과 제2 배선용 금속 패턴(712, 732, 752, 772, 792)으로 이루어진 데이터 배선(173, 175, 177, 179)이 형성되어 있다. 제2 접합용 금속 패턴은 텅스텐, 금, 알루미늄으로 형성되고, 제2 배선용 금속 패턴은 은으로 형성되어 있다.
데이터 배선(173, 175, 177, 179)은 게이트선(121)과 절연되도록 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대편 저항성 접촉층(165) 위에 형성되어 있는 드레 인 전극(175), 데이터선(171)의 일단에 연결되어 있으며 외부로부터의 화상신호를 인가받는 데이터 패드(179), 유지 용량을 향상시키기 위해 게이트선(125)과 중첩시켜 형성한 유지 용량용 전극(177)을 포함한다.
데이터 배선(171, 173, 175, 177, 179) 위에는 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트 패드(125)를 노출하는 제2 접촉구(182), 데이터 패드(179)를 노출하는 제3 접촉구(183), 유지 용량용 전극(177)을 노출하는 제4 접촉구(184)를 포함하는 보호층(180)이 형성되어 있다. 보호층(180) 표면은 엠보싱(embossing)되어 있다.
그리고 보호층(180) 위에는 제3 접합용 금속 패턴과 제3 배선용 금속 패턴으로 이루어지는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있다. 화소 전극은 반사율을 향상시키기 위해 엠보싱 형태로 형성되며, 제1 및 제4 접촉구(181, 184)를 통해 각각 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되고, 보조 게이트 패드(95)는 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되고, 보조 데이터 패드(97)는 제3 접촉구(183)를 통해 데이터 패드(179)와 연결된다. 제3 접합용 금속 패턴은 알루미늄, 텅스텐, 구리, 금으로 형성되고, 제3 배선용 금속 패턴은 은으로 형성되어 있다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 도2 내지 도 10를 참조하여 상세히 설명한다.
도 2에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 접합용 유기 금속층(201)을 형성한다. 접합용 유기 금속층(201)은 금속을 포함한 제1 감광성 유 기 금속 착제를 유기 용매에 녹인 후, 스핀 코팅 또는 롤프린팅 등의 방법을 사용하여 도포한다. 제1 유기 금속 착제는 유기 용매에 의하여 용해되며 빛에 의하여 유기 리간드가 분해되어 휘발하면 금속이 남는 성질을 가진다.
여기서 유기 용매는 도포를 용이하게 하기 위한 보조제로, 도포와 동시에 증발된다. 그러므로 형성하고자 하는 배선의 두께보다 더 두껍게 도포하는 것이 바람직하다. 그리고 제1 접합용 유기 금속층(201)을 형성하기 위한 제1 유기 금속 착제에 포함된 금속은 기판(110)과 배선과의 접합을 강화시키기 위한 것으로 예를 들어 구리, 알루미늄, 텅스텐, 금 등을 사용한다.
도 3에 도시한 바와 같이, 제1 접합용 유기 금속층(201) 위에 제1 배선용 유기 금속층(202)을 형성한다. 제1 배선용 유기 금속층(202)은 유기 금속 착제에 포함된 금속이 제1 접합용 유기 금속층에 포함된 금속보다 접합성이 떨어지는 금속으로, 예를 들면 은이 포함되었다는 것을 제외하고는 제1 접합용 유기 금속층(201)을 형성하는 방법과 동일하다.
도 4에 도시한 바와 같이, 제1 접합용 유기 금속층(201)의 소정 영역이 노출되도록 광 마스크를 배치한다. 이때 광마스크의 광차단 패턴(MP1)은 형성하고자 하는 게이트 배선 영역(A1)을 제외한 영역(B1)에 배치된다.
도 5a, 도 5b에 도시한 바와 같이, 유기 금속층(201, 202)을 노광 및 현상하여 게이트 배선(121, 123, 125)을 형성한다.
노광시 광차단 패턴(MP1)이 배치되지 않은 영역(A1)의 유기 금속층에 포함되어 있는 감광성 리간드가 빛에 반응하여 휘발되고 금속만이 남게된다.
이후 현상하여 빛을 쐬지 않아 유기 금속층으로 남아 있는 부분을 제거하면 제1 접합용 금속 패턴(211, 231, 251)과 제2 배선용 금속 패턴(212, 232, 252)으로 이루어지는 게이트 배선(121, 123, 125)이 형성된다. 이때 노광시 휘발되지 않고 잔류하는 리간드 및 유기 금속층을 더욱 쉽게 제거하기 위해 환원제를 첨가할 수 있다.
도 6a, 도 6b에 도시한 바와 같이, 게이트 배선(121, 123, 125) 위에 질화 규소 또는 산화 규소를 도포하여 게이트 절연층(140)을 형성한다.
이후 게이트 절연층(140) 위에 도핑되지 않은 비정질 규소층 및 n형 불순물이 고농도로 도핑된 비정질 규소로 이루어진 저항성 접촉층을 형성한다. 그리고 사진 식각 공정으로 불순물이 도핑된 비정질 규소층 및 저항성 접촉층을 식각하여 게이트 절연층(140)의 소정영역에 저항성 접촉층(160A) 과 반도체층(151)을 형성한다(제2 마스크).
도 7에 도시한 바와 같이, 저항성 접촉층(160, 161, 162) 위에 제2 접합용 유기 금속층(701), 제2 배선용 유기 금속층(702)을 순차적으로 적층한 후 광차단 패턴(MP2)을 배치한다. 제2 접합용 유기 금속층은 하부 비정질 규소층과 접합성이 좋은 금속으로 예를 들면 알루미늄, 텅스텐, 금 등으로 형성하고, 제2 배선용 유기 금속층은 은으로 형성하는 것이 바람직하다.
이후 도 8a, 도 8b에 도시한 바와 같이, 제2 유기 금속층(701, 702)을 노광 및 현상하여 제2 접합용 금속 패턴(711, 731, 751, 771, 791) 및 제2 배선용 금속 패턴(712, 732, 752, 772, 792)으로 이루어지는 제2 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 형성한다. (제3 마스크)
노광 및 현상하는 공정은 게이트 배선(121, 123, 125)을 형성하는 방법과 동일하다.
소스 전극(173)의 일부는 액티브 영역을 벗어나 형성되고 소스와 드레인 전극(173, 175) 사이에 있는 비정질 규소층(151)은 채널부가 되며, 저항성 접촉층은 분리된다. 이는 소스 및 드레인 전극(173, 175)을 형성한 후 소스 및 드레인 전극(173, 175)을 마스크로 하여 저항성 접촉층(160A)을 계속 식각 제거함으로써 소스 및 드레인 전극과 대응되는 저항성 접촉층(163, 165)을 형성한다. 이때 비정질 규소층(151)의 상층부도 일정 부분이 식각될 수 있다.
도 9a, 도 9b에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에 절연 물질을 도포하여 보호층(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉구(181 내지 184)를 형성한다. 이 때, 보호층(180)의 표면에 엠보싱을 형성하기 위하여 두께가 0인 부분과 두께가 얇은 부분 및 두께가 두꺼운 부분을 가지는 감광막을 이용할 수 있다. 여기서 두께가 0인 부분은 접촉구(181 내지 185)가 형성될 부분에 위치하고 두께가 얇은 부분은 골이 되는 부분에 위치하며 두께가 두꺼운 부분은 언덕이 되는 부분에 위치한다. 또한, 보호층(180)을 감광성 유기 물질로 형성하여 사진 공정만으로 보호층(180)을 형성할 수도 있다. (제4 마스크)
도 10에 도시한 바와 같이, 제1 내지 제4 접촉구(181 내지 184)를 포함하는 보호층(180) 위에 제3 접합용 유기 금속층(901) 및 제3 배선용 유기 금속층(902)을 형 성한다. 제3 접합용 유기 금속층(901)은 알루미늄, 구리, 텅스텐, 금 등과 같은 금속이 포함된 유기 금속 착제를 사용하며, 제3 배선용 유기 금속층(902)은 은을 포함한 유기 금속 착제를 사용하여 형성한다.
이후 유기 금속층(901, 902)을 노광한 후 현상하여 제3 접합용 금속 패턴 및 제3 배선용 금속 패턴의 이중층으로 이루어진 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다.(도 1a 내지 도 1b 참조) 화소 전극은 보호층(180) 표면을 따라 형성되므로 굴곡진 형태로 형성된다.
[제2 실시예]
제1 실시예의 게이트 배선(121, 123, 125), 데이터 배선(171, 173, 175, 179), 화소 전극(190), 보조 게이트 패드(95), 보조 데이터 패드(97)는 광차단 패턴을 형성한 후, 노광 및 현상을 한번만 실시하여 형성한다. 그러나 제2 실시예는 이러한 공정을 한번 더 실시하여 패턴을 형성한다.
좀더 구체적으로 설명하기 위해 게이트 배선을 형성하는 공정을 예로 들어 설명한다. 데이터 배선, 반사형 화소전극, 보조 게이트 패드, 보조 데이터 패드는 설명하지 않지만 데이터 배선 및 반사형 화소 전극도 동일한 공정으로 형성할 수 있다.
이하 게이트 배선을 형성하는 공정순서도에 따라 도시한 도 11a 내지 도 11c를 참조하여 설명한다.
먼저 도 11a에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 실시예와 동일한 방법으로 접합용 유기 금속층(201)을 형성한 후 광마스크를 배치한다. 광마스크의 광차단 패턴(MP1)은 형성하고자 하는 게이트 배선 영역(A1)을 제외한 영역(B1) 에 형성된다.
도 11b에 도시한 바와 같이, 기판(110)을 노광 및 현상하여 접합용 금속 패턴(211, 231, 251)을 형성한다. 이후 접합용 금속 패턴(211, 231, 251) 위에 배선용 유기 금속층(202)을 형성한 후 배선용 유기 금속층(202) 위에 광마스크를 배치한다. 배선용 유기 금속층(202)을 형성하는 방법은 제1 실시예와 동일하다. 광마스크의 광차단 패턴(MP2)은 배선이 형성될 영역(A2)를 제외한 영역(B2)에 배치된다. 배선용 금속 패턴은 접합용 금속 패턴과 동일한 평면 모양을 가지므로 이들의 노광시에 사용하는 광마스크는 동일한 것을 사용할 수 있다.
도 11c에 도시한 바와 같이, 노광 및 현상하여 배선용 금속 패턴(212, 232, 252)을 형성하여 접합용 금속 패턴(211, 231, 251)과 배선용 금속 패턴(212, 232,252)의 이중층으로 이루어지는 게이트 배선(121, 123, 125)을 형성한다.
노광시 휘발되지 않은 리간드 및 유기 금속층을 효과적으로 제거하기 위해서 현상시 환원제를 첨가할 수 있다.
[제 3실시예]
도 12a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 12b, 도 12c는 도 12a의 XIIb-XIIb'및 XIIc-XIIc'에 대한 단면도이다.
도 12a 내지 도 12c에 도시한 바와 같이, 투명한 절연 기판(110) 위에 접합용 금속 패턴(211, 231, 251)과 배선용 금속 패턴(212, 232, 252)의 이중으로 형성한 게이트 배선(121, 123, 125)이 형성되어 있다.
접합용 유기 금속 패턴(211, 231, 251)은 배선용 금속 패턴(212, 232, 252)과 기 판과의 접합을 용이하게 하기 위한 층으로 접합성이 좋은 알루미늄, 구리, 텅스텐, 금 등으로 형성하고, 배선용 금속 패턴(212, 232, 252)은 접합용 금속 패턴보다 접합성은 떨어지나 전도도가 우수하고 저항이 낮은 금속인 예를 들면 은으로 형성한다.
게이트 배선(121, 123, 125)은 게이트선(121), 게이트 패드(125), 게이트 전극(123)을 포함한다. 그리고 유지 전극선(131)을 더 형성 할 수 있다. 유지 전극선(131)은 후술할 화소 전극과 연결된 유지 용량용 전극과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술한 화소 전극과 게이트선의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에는 게이트 절연층(140)이 형성되어 있고, 게이트 절연층(140)의 소정 영역에 비정질 규소층(151, 153, 159)과 저항성 접촉층(161, 162, 163, 165, 169)이 형성되어 있다.
그리고 저항성 접촉층(161, 162, 163, 165) 위에 데이터 배선(171, 173, 175, 179)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 데이터선(171), 데이터 패드(179), 소스 전극(173), 드레인 전극(175)을 포함한다. 또한, 유지 전극선(131)을 형성 할 경우에는 유지 전극선(131) 위에 비정질 규소층(157), 저항성 접촉층(169) 및 유지 용량용 전극(177)을 형성한다.
데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 저항성 접촉층(161, 162, 163, 165, 169)은 평면 패턴이 동일하며, 비정질 규소층(151, 153, 157, 159)은 박막 트랜지스터의 채널부(151)를 제외하면 저항성 접촉층(161, 162, 163, 165, 169)과 평면 패턴이 동일하다. 즉, 소스 전극(173)과 드레인 전극(175)이 분리되고, 소스 및 드레인 전극(173, 175) 아래에 위치한 저항성 접촉층(163, 165)도 분리되어 있으나, 비정질 규소층(151)은 분리되지 않고 연결되어 채널을 형성한다.
데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에는 제1 내지 제5 접촉구(181 내지 185)를 포함하는 보호층(180)이 형성되어 있다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 게이트 패드(125)를 노출하고, 제3 접촉구(183)는 데이터 패드(179)를 노출하며, 제4 및 제5 접촉구(184)는 유지 용량용 전극(177)을 노출한다. 보호층(180) 표면은 엠보싱(embossing)되어 있다.
그리고 보호층(180) 위에는 제1, 4, 5 접촉구(181, 184, 185)를 통해 드레인 전극(175)과 연결되는 화소 전극 (190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다. 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)는 접합용 금속 패턴(901) 및 배선용 금속 패턴(902)으로 이루어진다. 그리고 화소 전극(190)은 보호층(180) 표면을 따라 형성되어 있으므로 굴곡진 형태를 가진다. 이는 반사율을 향상시키기 위함이다. 접합용 금속 층(901)은 알루미늄, 구리, 텅스텐, 금과 같이 접합성이 좋은 금속으로 형성되어 있으며, 배선용 금속 층(902)은 접합용 금속 층보다는 접합성이 떨어지나 반사력이 우수한 예를 들어 은으로 형성한다.
이와 같은 구조를 가지는 박막 트랜지스터를 제조하는 방법은 도 14a 내지 도 20b를 참조하여 상세히 설명한다.
도 13a 내지 13b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 접합용 유기 금속층(201) 및 제1 배선용 유기 금속층(202)을 형성한 후 제1 배선용 유기 금속층(202)의 소정 영역이 노출되도록 광마스크를 배치한다.
제1 접합용 유기 금속층(201) 및 제1 배선용 유기 금속층(202)은 금속을 포함하는 감광성 유기 금속 착제를 유기 용매에 녹여 적당한 점성을 가지도록 한 후, 절연 기판(110) 위에 도포하여 형성한다. 여기서 제1 접합용 유기 금속층(201)은 하부 기판과의 접합성을 향상시키기 위한 것으로 예를 들면, 알루미늄, 금, 텅스텐, 구리를 사용할 수 있다. 그리고 제1 배선용 유기 금속층(202)은 접합성은 떨어지나 저저항성 등과 같이 배선을 형성하기에 적당한 특성을 가지는 금속으로 예를 들면, 은을 사용하는 것이 바람직하다.
이때 도포는 스핀코팅, 롤프린팅 등의 방법으로 도포할 수 있다. 그리고 유기 용매는 이러한 방법을 사용하여 도포할 때 적정한 점성을 가지도록 하여 도포를 용이하게 하기 위한 보조제로, 도포와 동시에 증발된다. 따라서 휘발되는 유기 용매를 고려하여 형성하고자 하는 배선의 두께보다 더 두껍게 도포하는 것이 바람직하다. 광마스크의 광차단 패턴(MP1)은 형성하고자 하는 배선 영역(A1)을 제외한 영역(B1)이 노출되도록 배치된다.
본 발명에 사용된 기판은 박막 트랜지스터 기판을 제조하기 위한 투명한 절연 기판을 사용하나, 반도체용 기판, 하부 배선을 포함하는 절연층이 형성된 기판 등과 같이 금속 배선을 형성하고자 하는 모든 기판을 포함한다.
도 14a 내지 도 14c에 도시한 바와 같이, 노광 및 현상하여 접합용 금속 패턴(211, 231, 251) 및 배선용 금속 패턴(212, 232, 252)으로 이루어지는 게이트 배선(121, 123, 125)을 형성한다.
노광하면 광차단 패턴(MP1)이 형성되지 않은 영역(A1)의 유기 금속층(201, 202)은 광분해되어 유기 리간드가 휘발되고, 금속만 남겨진다. 그리고 광차단 패턴(MP1)이 배치된 영역(B1)의 유기 금속층(201, 202)은 광분해되지 않으므로 유기 용매를 이용하여 제거한다. 이때 유기 금속 층을 효과적으로 제거하기 위해 환원제를 첨가할 수 있다.
따라서 절연 기판(110) 위에는 접합용 금속 패턴 및 배선용 금속 패턴으로 이루어진 게이트 배선(121, 123, 125)이 형성된다.
도 15a 내지 도 15b에 도시한 바와 같이, 게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 질화 규소 등의 절연 물질로 이루어진 게이트 절연층(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 비정질 규소층(160), 데이터 배선용 금속층(701)을 화학 기상 증착법으로 적층한다.
도 16a 내지 도 16에 도시한 바와 같이, 데이터 배선용 금속층(701) 위에 감광층 패턴(PR)을 형성한다. 감광층 패턴(PR)은 박막 트랜지스터의 채널이 형성될 비정질 규소층(151)인 제1 부분(C)은 데이터 배선부가 형성 될 부분에 위치한 제2 부분(D) 보다 두께가 얇게 되도록 하며 다른 부분(E)의 감광층 패턴(PR)은 모두 제거하여 데이터 배선용 금속층(701)을 노출한다.
이와 같은 감광층 패턴(PR)의 두께를 조절하는 방법은 슬릿이나 격자 형태의 패턴을 형성하거나 반 투명층을 사용하여 형성할 수 있으며, 필요에 따라 선택하여 사용한다.
도 17a 내지 도 17b에 도시한 바와 같이, 감광층 패턴(PR)을 마스크로 데이터 배선용 금속층(701), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)을 순차적으로 식각하여 데이터 배선(701A, 171, 175, 179), 유지 용량용 전극(177), 저항성 접촉층(160A, 161, 162, 169), 비정질 규소층(151, 153, 157 ,159)을 형성한다.
여기서 데이터 배선(701A, 171, 175, 179) 및 저항 접촉층(160A, 161, 162, 169)은 소스 및 드레인 전극이 되는 부분(701A)과 이들(701A) 아래에 위치하는 저항성 접촉층(160A)은 연결되어 완성된 데이터 배선 및 저항성 접촉층의 패턴이 아니다.
좀더 구체적으로 설명하면, 마스크 패턴을 이용한 식각은 다단계로 이루어진다. 먼저 마스크 패턴이 형성되지 않은 영역(제3 부분 : E)을 건식 식각을 진행하여 불순물이 도핑된 비정질 규소층(160)을 노출한다.
이후 제1 부분(C)의 마스크 패턴과 함께 마스크 패턴이 형성되지 않은 영역의 불순물이 도핑된 비정질 규소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)을 건식 식각하여 비정질 규소층(151, 153, 157, 159)을 완성한다. 이때, 감광층도 함께 식각되어 제1부분(C) 하부의 데이터 배선용 금속층(701)이 노출된다.
다음, 감광 패턴(PR)을 애싱하여 잔류하는 제1 부분(C)을 완전히 제거함으로써 채널부 상부의 데이터 배선용 금속층(701)을 노출한다. 이때 제2 부분(D)도 일부 식 각된다.
도 18a 내지 도 18c에 도시한 바와 같이, 제1 부분(C)의 데이터 배선(701A)과 함께 노출된 비정질 규소층(160A)을 식각하여 데이터 배선(171, 173, 175, 179), 저항성 접촉층(161, 162, 163, 165, 169)을 완성한다. 이때 제1 부분(C)의 비정질 규소층(151) 및 제2 부분(D)의 감광층 패턴의 일부가 식각될 수 있다.
도 19a 내지 도 19c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에 상부가 엠보싱 형태로 형성되는 보호층(180)을 형성한 후, 사진 식각 공정으로 제1 내지 제5 접촉구(181 내지 185)를 형성한다. (제3마스크)
도 20a 내지 도 20b에 도시한 바와 같이, 보호층(180) 위에 제2 접합용 유기 금속층(901) 및 제2 배선용 유기 금속층(902)을 형성한 후 광마스크를 배치한다. 이 때 광마스크는 형성하고자 하는 패턴(A2)을 제외한 영역(B2)에 광차단 패턴(MP2)이 위치하도록 배치한다. 여기서 제2 접합용 유기 금속층(901)은 보호층과 접합성이 우수한 구리, 알루미늄, 텅스텐, 금 등으로 형성하고, 제2 배선용 유기 금속층(902)은 은을 사용하는 것이 바람직하다.
이후, 유기 금속층(901, 902)을 노광한 후 현상하여 접합용 금속 패턴(901) 및 배선용 금속 패턴(902)의 이중층으로 이루어진 화소 전극(190) 및 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다.(도 12a 내지 도 12c 참조)
화소 전극(190)은 제1, 4, 5 접촉구(181, 184, 185)를 통해 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되고, 보조 게이트 패드(95)는 제2 접촉구(182)를 통 해 게이트 패드(125)와 연결되며, 보조 데이터 패드(97)는 제3 접촉구(183)를 통해 데이터 패드(179)와 연결된다.
[제4 실시예]
제3 실시예의 게이트 배선, 화소 전극, 보조 데이터 패드, 보조 게이트 패드는 광차단 패턴을 형성한 후, 노광 및 현상을 한번 만 실시하여 형성한다. 그러나 제4 실시예는 이러한 공정을 한번 더 실시하여 패턴을 형성한다.
좀더 구체적으로 설명하기 위해 게이트 배선을 형성하는 공정을 예로 들어 설명한다. 데이터 배선, 반사형 화소 전극, 보조 게이트 패드, 보조 데이터 패드는 설명하지 않지만 이들도 동일한 공정으로 형성할 수 있다.
이하 게이트 배선을 형성하는 공정순서도에 따라 도시한 도 21a 내지 도 23b를 참조하여 설명한다.
먼저 도 21a 및 도 21b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 실시예와 동일한 방법으로 접합용 유기 금속층(201)을 형성한 후 광마스크를 배치한다. 광마스크의 광차단 패턴(MP1)은 형성하고자 하는 게이트 배선 영역(A1)을 제외한 영역(B1)에 형성된다.
도 22a 및 도 22b에 도시한 바와 같이, 기판(110)을 노광 및 현상하고, 접합용 금속 패턴(211, 231, 251)을 형성한다. 이후 접합용 금속 패턴(211, 231, 251) 위에 배선용 유기 금속층(202)을 형성한 후 배선용 유기 금속층(202) 위에 광마스크를 배치한다. 배선용 유기 금속층(202)을 형성하는 방법은 제1 실시예와 동일하다. 또한 배선용 금속 패턴은 접합용 금속 패턴과 동일한 평면 모양을 가지므로 이들의 노광시에 사용하는 광마스크는 동일한 것을 사용할 수 있다.
도 23a 및 도 23b 에 도시한 바와 같이, 노광 및 현상하여 배선용 금속 패턴(212, 232, 252)을 형성하여 접합용 금속 패턴(211, 231, 251)과 배선용 금속 패턴(212, 232, 252)의 이중층으로 이루어지는 게이트 배선(121, 123, 125)을 형성한다.
노광시 휘발되지 않은 리간드 및 유기 금속층을 효과적으로 제거하기 위해서 현상시 환원제를 첨가할 수 있다.
이상에서 본 발명의 바람직한 실시예로 박막 트랜지스터 기판을 형성하는 방법에 대해서 설명하였지만 본 발명은 패턴이 형성되는 모든 표시 장치 및 반도체 장치에 사용 가능하다. 즉, 기판으로 상술된 투명한 절연 기판 이외에 하부 배선 위에 형성된 절연층을 포함하는 기판, 반도체기판 등과 같이 금속 패턴을 형성하고자 하는 모든 기판을 포함한다.
이상 기술된 바와 같이, 금속이 포함된 유기 금속 착제를 도포하고 이를 노광 및 현상하여 배선을 형성함으로써 공정을 간소화할 수 있으며, 배선과 하부 기판 사이에 접합층을 형성함으로써 기판과의 접합성을 강화한다.

Claims (8)

  1. 제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계,
    상기 접합용 유기 금속층 위에 은을 포함하는 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계,
    상기 배선용 유기 금속층 및 접합용 유기 금속층을 광마스크를 통해 노광하는 단계,
    상기 배선용 유기 금속층, 접합용 유기 금속층을 현상하여 접합용 금속 패턴, 배선용 금속 패턴의 이중층인 금속 패턴을 형성하는 단계를 포함하고,
    상기 제1 및 제2 감광성 유기 금속 착제는 휘발성 유기 용매를 포함하는 금속 패턴의 형성 방법.
  2. 제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계,
    상기 접합용 유기 금속층을 광마스크를 통하여 노광하고, 유기 용매로 현상하여 접합용 금속 패턴을 형성하는 단계,
    상기 접합용 금속 패턴 위에 은을 포함하는 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계,
    상기 배선용 유기 금속층을 광마스크를 통해 노광하고, 유기 용매로 현상하여 접합용 금속 패턴을 형성하여 상기 접합용 금속 패턴, 상기 배선용 금속 패턴의 이중층인 금속 패턴을 형성하는 단계를 포함하고,
    상기 제1 및 제2 감광성 유기 금속 착제는 휘발성 유기 용매를 포함하는 금속 패턴의 형성 방법.
  3. 제1항 또는 제2항에서,
    상기 광마스크의 광차단 패턴은 상기 금속 패턴이 형성될 부분 이외의 영역에 배치하는 금속 패턴의 형성 방법.
  4. 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층을 순차적으로 적층하는 단계,
    상기 저항성 접촉층과 상기 비정질 규소층을 사진 식각하여 패터닝하는 단계,
    상기 저항성 접촉층 위에 소스 전극 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 위에 상기 드레인 전극을 노출하는 제1 접촉구, 상기 게이트 패드를 노출하는 제2 접촉구, 상기 데이터 패드를 노출하는 제3 접촉구를 가지는 보호층을 형성하는 단계,
    상기 보호층 위에 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고,
    상기 게이트 배선을 형성하는 단계, 상기 데이터 배선을 형성하는 단계, 및 상기 화소 전극, 상기 보조 게이트 패드 및 상기 보조 데이터 패드를 형성하는 단계 중의 적어도 하나는
    제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계,
    상기 접합용 유기 금속층 위에 은을 포함하는 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계,
    상기 배선용 유기 금속층 및 상기 접합용 유기 금속층을 광마스크를 통해 노광하는 단계,
    상기 배선용 및 접합용 유기 금속층을 현상하는 단계
    를 포함하고,
    상기 제1 및 제2 감광성 유기 금속 착제는 휘발성 유기 용매를 포함하는 박막 트랜지스터 기판의 제조 방법.
  5. 절연 기판위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층 및 금속층을 순차적으로 적층하는 단계,
    상기 금속층, 비정질 규소층, 저항성 접촉층을 사진 식각하여 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 소스 전극과 드레인 전극 사이의 채널부를 형성하는 단계,
    상기 데이터 배선 위에 제1 내지 제3 접촉구를 포함하는 보호층을 형성하는 단계,
    상기 보호층 위에 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고,
    상기 게이트 배선을 형성하는 단계와 상기 화소 전극, 상기 보조 게이트 패드 및 상기 보조 데이터 패드를 형성하는 단게 중 적어도 하나는
    제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계,
    상기 접합용 유기 금속층 위에 은을 포함하는 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계,
    상기 배선용 및 접합용 유기 금속층을 광마스크를 통하여 노광하는 단계,
    상기 배선용 및 접합용 유기 금속층을 현상하는 단계
    를 포함하고,
    상기 제1 및 제2 감광성 유기 금속 착제는 휘발성 유기 용매를 포함하는 박막 트랜지스터 기판의 제조 방법.
  6. 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층을 순차적으로 적층하는 단계,
    상기 저항성 접촉층과 상기 비정질 규소층을 사진 식각하여 패터닝하는 단계,
    상기 저항성 접촉층 위에 소스 전극 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 위에 상기 드레인 전극을 노출하는 제1 접촉구, 상기 게이트 패드를 노출하는 제2 접촉구, 상기 데이터 패드를 노출하는 제3 접촉구를 가지는 보호층을 형성하는 단계,
    상기 보호층 위에 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고,
    상기 게이트 배선을 형성하는 단계, 상기 데이터 배선을 형성하는 단계, 및 상기 화소 전극, 상기 보조 게이트 패드 및 상기 보조 데이터 패드를 형성하는 단계 중의 적어도 하나는
    제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계,
    상기 접합용 유기 금속층을 광마스크를 통하여 노광하고 현상하여 접합용 금속 패턴을 형성하는 단계,
    상기 접합용 금속 패턴 위에 은을 포함하는 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계,
    상기 배선용 유기 금속층을 광마스크를 통해 노광하고 유기 용매로 현상하여 배선용 금속 패턴을 형성하는 단계
    를 포함하고,
    상기 제1 및 제2 감광성 유기 금속 착제는 휘발성 유기 용매를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 절연 기판위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층 및 금속층을 순차적으로 적층하는 단계,
    상기 금속층, 비정질 규소층, 저항성 접촉층을 사진 식각하여 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 소스 전극과 드레인 전극 사이의 채널부를 형성하는 단계,
    상기 데이터 배선 위에 제1 내지 제3 접촉구를 포함하는 보호층을 형성하는 단계,
    상기 보호층 위에 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고,
    상기 게이트 배선을 형성하는 단계와 상기 화소 전극, 상기 보조 게이트 패드 및 상기 보조 데이터 패드를 형성하는 단계 중 적어도 하나는
    제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계,
    상기 접합용 유기 금속층을 광마스크를 통하여 노광하고 현상하여 접합용 금속 패턴을 형성하는 단계,
    상기 접합용 금속 패턴 위에 은을 포함하는 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계,
    상기 배선용 유기 금속층을 광마스크를 통하여 노광하고, 유기 용매로 현상하여 배선용 금속 패턴을 형성하는 단계
    를 포함하고,
    상기 제1 및 제2 감광성 유기 금속 착제는 휘발성 유기 용매를 포함하는 박막 트랜지스터 기판의 제조 방법.
  8. 제1항, 제2항, 제4항 내지 제7항 중 어느 한 항에서,
    상기 제1 감광성 유기 금속 착제는 구리, 텅스텐, 알루미늄, 금 중 어느 하나를 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1020020032328A 2002-06-10 2002-06-10 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 KR100878268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020032328A KR100878268B1 (ko) 2002-06-10 2002-06-10 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020032328A KR100878268B1 (ko) 2002-06-10 2002-06-10 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030095430A KR20030095430A (ko) 2003-12-24
KR100878268B1 true KR100878268B1 (ko) 2009-01-13

Family

ID=32386461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020032328A KR100878268B1 (ko) 2002-06-10 2002-06-10 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100878268B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101648806B1 (ko) * 2009-07-20 2016-08-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101429942B1 (ko) * 2012-03-20 2014-08-14 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
US9000665B2 (en) 2012-03-20 2015-04-07 Lg Display Co., Ltd. Organic light emitting diode display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20030095430A (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
KR100878236B1 (ko) 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US8563980B2 (en) Array substrate and manufacturing method
KR100853220B1 (ko) 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7422916B2 (en) Method of manufacturing thin film transistor panel
US20060038178A1 (en) Thin film transistor array panel and a manufacturing method thereof
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2005530885A (ja) 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法
JP2004311931A (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100885022B1 (ko) 접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100878268B1 (ko) 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR100878234B1 (ko) 반사막 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR20040000803A (ko) 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판과 그의 제조 방법
KR100848101B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100870008B1 (ko) 박막 트랜지스터 기판
KR100816339B1 (ko) 박막 트랜지스터 기판
KR100895309B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020078294A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20040004855A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20030013151A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111214

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee