KR20040000803A - 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판과 그의 제조 방법 - Google Patents
금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판과 그의 제조 방법 Download PDFInfo
- Publication number
- KR20040000803A KR20040000803A KR1020020035754A KR20020035754A KR20040000803A KR 20040000803 A KR20040000803 A KR 20040000803A KR 1020020035754 A KR1020020035754 A KR 1020020035754A KR 20020035754 A KR20020035754 A KR 20020035754A KR 20040000803 A KR20040000803 A KR 20040000803A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- metal
- forming
- electrode
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 128
- 239000002184 metal Substances 0.000 title claims abstract description 128
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000010409 thin film Substances 0.000 claims abstract description 45
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- 229910052709 silver Inorganic materials 0.000 claims abstract description 15
- 239000004332 silver Substances 0.000 claims abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052802 copper Inorganic materials 0.000 claims abstract description 7
- 239000010949 copper Substances 0.000 claims abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 7
- 239000010937 tungsten Substances 0.000 claims abstract description 7
- 150000004696 coordination complex Chemical class 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 186
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 31
- 125000002524 organometallic group Chemical group 0.000 claims description 19
- 230000000903 blocking effect Effects 0.000 claims description 16
- 239000003960 organic solvent Substances 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 5
- 239000007769 metal material Substances 0.000 abstract description 4
- 238000003860 storage Methods 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 19
- 239000012535 impurity Substances 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000013110 organic ligand Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012752 auxiliary agent Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것으로 금속 패턴의 형성 방법은 기판 위에 금속이 포함된 유기 금속 착제를 도포하여 유기 금속층을 형성하는 단계와, 유기 금속층을 광 마스크를 통하여 노광하는 단계와, 유기 금속층을 현상하여 금속 패턴을 형성하는 단계와, 금속 패턴을 열처리하는 단계를 포함한다.
Description
본 발명은 금속 패턴의 형성 방법 및 그를 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 기판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.
이러한 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
박막 트랜지스터에서 게이트선, 게이트 전극, 게이트 패드 등을 포함하는 게이트 배선 및 데이터선, 데이터 전극, 데이터 패드, 소스/드레인 전극 등을 포함하는 데이터 배선은 일반적으로 탄탈륨(Ta), 알루미늄(Al), 몰리브덴(Mo) 등의 금속 재료로 형성한다.
이러한 금속을 이용하여 배선을 형성하기 위하여는 금속의 증착, 감광막 도포, 광마스크를 통한 감광막 노광, 감광막 현상 및 감광막을 식각 마스크로 하는 금속층의 식각 과정을 포함하는 사진 식각 공정을 사용하여야 한다. 그런데 사진 식각 공정은 박막 트랜지스터 기판의 제조 비용과 시간을 좌우하는 매우 복잡하고 비용이 많이 드는 공정이다. 따라서 박막 트랜지스터 기판의 제조 비용을 낮추고 생산성을 향상시키기 위하여는 사진 식각 공정의 횟수를 감소시킬 필요가 있다.
한편, 박막 트랜지스터 기판을 이루는 각 박막은 그 하부층과 일정 정도 이상의 접착력을 가져야 한다. 접착력이 약할 경우 후속 공정에서 박막이 벗겨져 불량을 유발하기 때문이다. 특히 금속 배선에 있어서는 접착력이 약하면 배선이 단선될 가능성이 크기 때문에 일정 정도 이상의 접착력이 보장되어야 한다.
상기한 문제점을 해결하기 위해 본 발명은 열처리를 이용하여 금속 패턴과 하부층과의 접합성을 향상시키는 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법을 제공하는 것을 목적으로 한다.
도 1a 내지 도 1c, 도 2a 내지 도 2c, 도 3a 내지 도 3c는 본 발명에 따른 열처리 후 스크래치 테스터로 배선을 긁은 후 찍은 사진이다.
도 4a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 4b는 도 4a의 Ⅳ-Ⅳ'선에 대한 단면도이다.
도 5 내지 도 12는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
도 13a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 13b는 도 13a의 ⅩIIIb-ⅩIIIb'선, 도 13c는 도 13a의 ⅩIIIc-ⅩIIIc'선에 대한 단면도이다.
도 14a 내지 도 21b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
※도면의 주요 부분에 대한 부호의 설명※
95 : 보조 게이트 패드 97 : 보조 데이터 패드
110 : 절연 기판 121 : 게이트선
123 : 게이트 전극 125 : 게이트 패드
131 : 유지 전극선 140 : 게이트 절연층
151, 153, 157, 159 : 반도체층 161, 163, 165 : 저항성 접촉층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 177 : 유지 용량용 전극
179 : 데이터 패드 190 : 화소 전극
이와 같은 목적을 달성하기 위해 본 발명에서는 감광성 유기 금속 착제를 도포하고 노광 및 현상하여 금속 패턴을 형성한 후 150℃ 이상의 온도에서 열처리한다.
구체적으로는, 기판 위에 금속이 포함된 유기 금속 착제를 도포하여 유기 금속층을 형성하는 단계와, 유기 금속층을 광 마스크를 통하여 노광하는 단계와, 유기 금속층을 현상하여 금속 패턴을 형성하는 단계와, 금속 패턴을 열처리 하는 단계를 포함한다.
여기서 열처리는 진공 챔버내에서 150℃이상의 온도로 3분 내지 20분 동안 진행하는 것이 바람직하다. 그리고 광 마스크의 광차단 패턴은 금속 패턴이 형성될 부분 이외의 영역에 배치하는 것이 바람직하다.
또한, 이러한 금속 패턴을 형성하는 방법을 이용하여 박막 트랜지스터 기판을 형성하는 방법은 절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와, 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층을 순차적으로 적층하는 단계와, 저항성 접촉층과 상기 비정질 규소층을 사진 식각하여 패터닝하는 단계와, 저항성 접촉층 위에 소스 전극 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계와, 데이터 배선 위에 드레인 전극을 노출하는 제1 접촉구, 상기 게이트 패드를 노출하는 제2 접촉구, 데이터 패드를 노출하는 제3 접촉구를 가지는 보호층을 형성하는 단계와, 보호층 위에 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드, 제3 접촉구를 통해 데이터 패드와연결되는 보조 데이터 패드를 형성하는 단계를 포함하고, 게이트 배선 형성 단계, 데이터 배선 형성 단계, 상기 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계 중의 적어도 하나는 금속을 포함한 감광성 유기 금속 착제를 도포하여 유기 금속층을 형성하는 단계와, 유기 금속층 위의 소정 영역이 노출되도록 광 마스크를 배치하는 단계와, 유기 금속층을 상기 광 마스크를 통하여 노광하는 단계와, 유기 금속층을 유기 용매로 현상하는 단계와, 기판을 열처리 하는 단계를 포함한다.
박막 트랜지스터를 형성하는 다른 방법은 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와, 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층 및 금속층을 순차적으로 적층하는 단계와, 금속층, 저항성 접촉층, 비정질 규소층을 사진 식각하여 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 소스 전극과 드레인 전극 사이의 채널부를 형성하는 단계와, 데이터 배선 위에 제1 내지 제3 접촉구를 포함하는 보호층을 형성하는 단계와, 보호층 위에 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드, 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고, 게이트 배선을 형성하는 단계, 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계 중의 적어도 하나는 금속을 포함한 감광성 유기 금속 착제를 도포하여 게이트 배선용 유기 금속층을 형성하는 단계와, 게이트 배선용 유기 금속층 위의 소정 영역이 노출되도록 광 마스크를 배치하는 단계와, 유기 금속층을 상기 광 마스크를 통하여 노광하는 단계와, 유기 금속층을 현상하는 단계를 포함한다.
이러한 박막 트랜지스터 기판을 제조할 때 열처리는 진공 챔버에서 150℃이상의 온도로 3분 내지 20분 동안 진행하는 것이 바람직하다.
이하 첨부된 표 및 사진을 참조하여 본 발명에 따른 열처리와 접합력의 관계를 설명한다.
먼저 접합력을 검사하기 위해서는 스크래치 테스터기(scratch tester)를 사용하는데, 스크래치 테스터기에 부착된 다이아몬드 팁(tip)을 사용하여 박막을 긁고 난 후, 긁은 거리와 기판을 긁기 위해 사용된 힘으로 접합력을 측정한다.
사진의 A부분은 형성된 배선이 벗겨지지 않고 견딘 부분이고, B는 벗겨져 나간 부분을 나타낸다.
[표1]
표 1은 본 발명에 따라 투명한 절연 기판 위에 은으로 금속 패턴을 형성한 후, 진공상태에서 열처리하는 실험예 및 결과들이고, 도 1a 내지 도 1c는 표1에 기재된 실험예들에 따른 열처리 후에 배선용 박막을 스크래치 테스터로 긁어 박막의 접합 상태를 찍은 사진들이다.
[표2]
표 2는 투명한 절연 기판 위에 유기 금속 착제를 이용하여 은으로 금속 패턴을 형성한 후, 질소 가스 분위기에서 열처리하는 실험예 및 결과들이고, 도 2a 내지 도 2c는 표 2에 기재된 실험예들에 따른 열처리 후에 배선용 박막을 스크래치 테스터로 긁어 박막의 접합 상태를 찍은 사진들이다.
[표3]
표 3은 비정질 규소층 위에 유기 금속 착제를 이용하여 은으로 금속 패턴을 형성한 후, 질소 가스 분위기에서 열처리하는 실험예 및 결과들이고, 도 3a 내지 도 3c는 표3에 기재된 실험예들에 따른 열처리 후에 배선용 박막을 스크래치 테스터로 긁어 박막의 접합 상태를 찍은 사진들이다.
표 1, 2, 3의 모든 실시예들에 따른 결과에 나타나 있듯이 동일한 기판을 동일한 가스 분위기에서 다른 시간동안 열처리 할 경우, 열처리 온도가 올라갈수록 접합력이 향상되는 것을 확인할 수 있다. 즉 표 1의 결과에서와 같이, 동일한 조건에서온도만 150℃에서 350℃로 상승할 경우 350℃의 접합력이 가장 좋으며, 표2의 결과에서와 같이, 동일한 조건에서 온도만 80℃에서 150℃ 상승할 경우 150℃의 접합력이 가장 좋으며, 표 3의 결과에서와 같이, 동일한 조건에서 온도만 80℃에서 200℃로 상승할 경우 200℃의 접합력이 가장 큰 것을 확인할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 "위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 4a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 4b는 도 4a의 Ⅳb-Ⅳb'선에 대한 단면도이다.
도 4a 내지 도 4b에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 게이트 배선(121, 123, 125)이 형성되어 있다. 게이트 배선은 은, 구리, 텅스텐, 알루미늄중 선택하여 형성되는 것이 바람직하다.
게이트 배선(121, 123, 125)은 가로 방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일단에 연결되어 있으며 외부로부터 게이트 신호를 인가 받아 게이트선(121)으로 전달하는 게이트 패드(125), 게이트선(121)과 연결되어 있는 게이트 전극(123)을 포함한다.
그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연층(140)이 형성되어 있다.
게이트 전극(123)과 대응되는 부분의 게이트 절연층(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151, 153, 159)과, 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 162, 163, 165)이 형성되어 있다.
저항성 접촉층(161, 162, 163, 165) 및 게이트 절연층(140) 위에는 금속으로 이루어진 데이터 배선(171, 173, 175, 177, 179)이 형성되어 있다. 데이터 배선은 은으로 형성되는 것이 바람직하다.
데이터 배선(171, 173, 175, 177, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 데이터선(171)의 일단에 연결되어 있으며 외부로부터의 화상신호를 인가 받는 데이터 패드(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대편 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175), 유지 용량을 향상시키기 위해 게이트선(121)과 중첩시켜 형성한 유지 용량용 전극(177)을 포함한다.
데이터 배선(171, 173, 175, 177, 179) 위에는 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트 패드(125)를 노출하는 제2 접촉구(182), 데이터 패드(125)를 노출하는 제3 접촉구(183), 유지 용량용 전극(177)을 노출하는 제4 접촉구(184)를 가지는 보호층(180)이 형성되어 있다.
그리고 보호층(180) 위에는 제1 및 제4 접촉구(181, 184)를 통해 각각 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다. 화소 전극은 반사율을 향상시키기 위해 엠보심 형태로 형성되어 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 도 5 내지 도 12를 참조하여 상세히 설명한다.
먼저 도 5에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트 배선용 유기 금속층(201)을 형성한다.
유기 금속층(201)은 금속을 포함하는 유기 금속 착제를 유기 용매에 녹여 적당한 점성을 가지도록 한 후, 절연 기판(110) 위에 도포한 후 유기 용매를 증발시켜 형성한다. 이때 유기 금속 착제는 유기 용매에 의하여 용해되며 빛에 의하여 유기 리간드가 분해되어 휘발하면 금속만 남는 성질을 가진다. 여기서 금속은 은을 사용하는 것이 바람직하다.
이때 도포는 스핀코팅(spin coating), 롤프린팅(roll printing) 등의 방법으로 할수 있다. 그리고 유기 용매는 이러한 방법을 사용하여 도포할 수 있을 정도의 적정한 점성을 가지도록 하여 도포를 용이하게 하기위한 보조제로, 도포와 동시에 증발된다. 따라서 증발되는 유기 용매를 고려하여 형성하고자 하는 배선의 두께보다 더 두껍게 도포하는 것이 바람직하다.
여기서 사용된 기판은 박막 트랜지스터 기판을 제조하기 위해 투명한 절연 기판을 사용하나, 반도체용 기판, 하부 배선을 포함하는 절연층이 형성된 기판 등과 같이 금속 패턴을 형성하고자 하는 모든 기판을 포함한다.
도 6에 도시한 바와 같이, 게이트 배선용 유기 금속층(201) 위의 소정영역이 노출되도록 광차단 패턴(MP1)을 형성한다.(제1 마스크) 이때, 광 마스크의 광차단 패턴(MP1)은 형성하고자 하는 배선 영역(C1)을 제외한 영역(D1)에 배치한다.
도 7a 및 도 7b에 도시한 바와 같이, 유기 금속층(201)을 노광 및 현상하여 게이트 배선(121, 123, 125)을 형성한다. 그리고 기판을 열처리하여 게이트 배선(121, 123, 125)과 절연 기판(110)과의 접합성을 강화한다.
노광을 하면 광차단 패턴(MP1)이 배치되지 않은 영역(C1)의 유기 금속층(201)은 광분해되어 유기 리간드가 휘발되고, 금속만 남겨진다. 그리고 광차단 패턴(MP1)이 배치된 영역(D1)의 유기 금속층(201)은 광분해되지 않으므로 유기 용매를 이용하여 제거한다. 따라서 절연 기판(110) 위에는 금속로된 게이트 배선(121, 123, 125)이 형성된다.
열처리는 150℃ 이상의 온도로 약 20분 동안 실시하여 게이트 배선(121, 123, 125)과 절연 기판(110)과의 접합력을 향상시킨다. 이러한 열처리는 진공 챔버에서 실시하는 것이 바람직하나 질소 분위기에서 약 3분 동안 실시할 수 있다.
도 8a 및 도 8b에 도시한 바와 같이, 게이트 배선(121, 123, 125)을 포함하는 기판 위에 질화 규소 또는 산화 규소를 도포하여 게이트 절연층(140)을 형성한다.
이후 게이트 절연층(140) 위에 불순물이 도핑되지 않은 비정질 규소층 및 n형 불순물이 고농도로 도핑된 비정질 규소층을 형성한다. 그리고 사진 식각 공정으로 불순물이 도핑된 비정질 규소층 및 불순물이 도핑되지 않은 비정질 규소층을 순차적으로 식각하여 게이트 전극(123)과 대응되는 게이트 절연층(140) 위에 반도체층(151, 153, 159)과 저항성 접촉층 패턴(160A, 161, 162)을 형성한다.(제2 마스크)
도 9에 도시한 바와 같이, 저항성 접촉층 패턴(160A, 161, 162) 위에 데이터 배선용 유기 금속층(701)을 형성한 후 형성하고자 하는 배선 영역(C2)에 광 마스크의 차단막 패턴(MP2)을 형성한다. (제3 마스크)
여기서 데이터 배선용 유기 금속층은 은, 구리, 텅스텐, 알루미늄 중 하나의 금속을 포함하는 유기 금속 착제를 사용한다. 그리고 유기 금속층(701)을 형성하고 광차단 패턴(MP2)을 형성하는 방법은 게이트 배선(121, 123, 125)을 형성하는 방법과 동일하다. 광 마스크의 광차단 패턴(MP2)은 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)이 형성되지 않는 영역(D2)에 배치된다.
이후 도 10a 및 도 10b에 도시한 바와 같이, 노광 및 현상하여 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 형성한다. 이후 소스 전극(173) 및 드레인 전극(175)을 마스크로 하여 식각함으로써 소스 전극(173) 및 드레인 전극(175) 아래에 위치한 저항성 접촉층 패턴(160A)을 분리하여 저항성접촉층(161, 162, 163, 165)을 완성한다.
그리고 기판을 열처리하여 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 하부층(140, 161, 162, 163, 165)들과의 접합성을 강화한다. 이때 열처리는 게이트 배선(121, 123, 125)을 형성할 때 실시한 열처리와 동일하다.
도 11a, 도 11b에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에 절연 물질을 도포하여 보호층(180)을 형성한다. 보호층은 반사율을 높이기 위해 엠보싱 형태로 형성된다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉구(181 내지 184)를 형성한다.(제4 마스크)
도 12에 도시한 바와 같이, 제1 내지 제4 접촉구(181 내지 184)를 포함하는 기판 위에 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성하기 위한 유기 금속층(901)을 형성한 후, 유기 금속층(901)의 소정 영역이 노출되도록 광차단 패턴(MP3)을 배치한다.(제5 마스크) 유기 금속층(901)을 형성하는 방법은 게이트 배선용 유기 금속층(201)을 형성하는 방법과 동일하다. 그러나 유기 금속 착제에 포함된 금속은 반사막으로 사용할 수 있는 금속인 은 또는 알루미늄 등을 사용한다.
이후, 노광 및 현상하여 화소 전극(190), 보조 게이트 패드(95), 보조 데이터 패드(97)를 형성한다.(도 4a, 4b 참조)
[제2 실시예]
도 13a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 13b, 도 13c는 도 13a의 ⅩⅢb-ⅩⅢb'및 ⅩⅢc-ⅩⅢc'에 대한 단면도이다.
도 13a 내지 도 13c에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트 배선(121, 123, 125)이 형성되어 있다. 게이트 배선(121, 123, 125)은 은으로 형성하는 것이 바람직하다.
게이트 배선(121, 123, 125)은 게이트선(121), 게이트 패드(125), 게이트 전극(123)을 포함한다. 그리고 유지 전극선(131)을 더 형성 할 수 있다. 유지 전극선(131)은 후술할 화소 전극과 연결된 유지 용량용 전극과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술한 화소 전극과 게이트선의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에는 게이트 절연층(140)이 형성되어 있고, 게이트 절연층(140)의 소정 영역에 비정질 규소층(151, 153, 159)과 저항성 접촉층(161, 162, 163, 165, 169)이 형성되어 있다.
그리고 저항성 접촉층(161, 162, 163, 165) 위에 데이터 배선(171, 173, 175, 179)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 데이터선(171), 데이터 패드(179), 소스 전극(173), 드레인 전극(175)을 포함한다. 또한, 유지 전극선(131)을 형성 할 경우에는 유지 전극선(131) 위에 비정질 규소층(157), 저항성 접촉층(169) 및 유지 용량용 전극(177)을 형성한다.
데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 저항성 접촉층(161, 162, 163, 165, 169)은 평면 패턴이 동일하며, 비정질 규소층(151, 153, 157, 159)은 박막 트랜지스터의 채널부(151)를 제외하면 저항성 접촉층(161, 162, 163, 165, 169)과 평면 패턴이 동일하다. 즉, 소스 전극(173)과 드레인 전극(175)이 분리되어있고, 소스 및 드레인 전극(173, 175) 아래에 위치한 저항성 접촉층(163, 165)도 분리되어 있으나, 비정질 규소층(151)은 분리되지 않고 연결되어 채널을 형성한다.
데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에는 제1 내지 제5 접촉구(181 내지 185)를 포함하는 보호층(180)이 형성되어 있다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 게이트 패드(125)를 노출하고, 제3 접촉구(183)는 데이터 패드(179)를 노출하며, 제4 및 제5 접촉구(184, 185)는 유지 용량용 전극(177)을 노출한다.
그리고 보호층(180) 위에는 제1 접촉구(181)를 통해 드레인 전극(175)와 연결되고, 제4 및 제5 접촉구(184, 185)를 통해 유지 용량용 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다.
이와 같은 구조를 가지는 박막 트랜지스터 기판을 제조하는 방법은 도 14a 내지 도 21b를 참조하여 상세히 설명한다.
먼저 도 14a 내지 도 14b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트 배선용 유기 금속층(201)을 형성한 후 유기 금속층(201)의 소정 영역이 노출되도록 광 마스크의 차광막 패턴(MP1)을 배치한다. (제1 마스크)
게이트 배선용 유기 금속층(201)은 금속을 포함하는 감광성 유기 금속 착제를 유기 용매에 녹여 적당한 점성을 가지도록 한 후, 절연 기판(110) 위에 도포하여 형성한다.
감광성 유기 금속 착제에 포함된 금속으로 은, 구리, 텅스텐, 알루미늄 중 하나를 선택하여 사용하는 것이 바람직하다.
이때 도포는 스핀코팅(spin coating), 롤프린팅(roll printing) 등의 방법으로 도포할 수 있다. 그리고 유기 용매는 이러한 방법을 사용하여 도포할 수 있도록 적정한 점성을 가지도록 하여 도포를 용이하게 하기 위한 보조제로, 도포와 동시에 증발된다. 따라서 휘발되는 유기 용매를 고려하여 형성하고자 하는 배선의 두께보다 더 두껍게 도포하는 것이 바람직하다. 광 마스크의 광차단 패턴(MP1)은 형성하고자 하는 배선 영역(A1)을 제외한 영역(B1)에 형성한다.
본 발명에 사용된 기판은 박막 트랜지스터 기판을 실시예로 하여 설명하기 때문에 박막 트랜지스터 기판을 제조하기 위한 투명한 절연 기판을 사용하나, 반도체용 기판, 하부 배선을 포함하는 절연층이 형성된 기판 등과 같이 금속 배선을 형성하고자 하는 모든 기판을 포함한다.
도 15a 및 도 15c에 도시한 바와 같이, 기판을 노광 및 현상하여 게이트 배선(121, 123, 125)을 형성한다. 그리고 기판을 열처리하여 게이트 배선(121, 123, 125)과 절연 기판과의 접합성을 강화한다.
노광하면 광차단 패턴(MP1)이 형성되지 않은 영역(A1)의 유기 금속층(201)은 광분해되어 유기 리간드가 휘발되고, 은만 남겨진다. 그리고 광차단 패턴이 배치된 영역(B1)의 유기 금속층(201)은 광분해되지 않으므로 유기 용매를 이용하여 제거한다. 따라서 절연 기판(110) 위에는 금속으로 이루어진 게이트 배선(121, 123, 125)이 형성된다.
열처리는 150℃ 이상의 온도로 약 20분 동안 진행하여 게이트 배선(121, 123, 125)과 절연 기판(110)과의 접합력을 강화한다. 이러한 열처리는 진공 챔버에서 실시하는 것이 바람직하나 질소 분위기에서 약 3분 동안 열처리할 수 있다.
도 16a 내지 도 16b에 도시한 바와 같이, 게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 질화 규소 등의 절연 물질로 이루어진 게이트 절연층(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 비정질 규소층(160)을 화학 기상 증착법으로 적층한다. 그리고 불순물이 도핑된 비정질 규소층(160) 위에 금속층(701)을 형성한다.
도 17a 내지 도 17b에 도시한 바와 같이, 금속층(701) 위에 감광층을 도포한 후 노광 및 현상하여 감광층 패턴(PR)을 형성한다. 감광층 패턴(PR)은 박막 트랜지스터의 채널이 형성될 비정질 규소층(151)인 제1 부분(C)은 데이터 배선부가 형성 될 부분에 위치한 제2 부분(D) 보다 두께가 얇게 되도록 하며 다른 부분(E)의 감광층은 모두 제거하여 금속층(701)을 노출한다.
이와 같은 감광층의 두께를 조절하는 방법은 슬릿이나 격자 형태의 패턴을 형성하거나 반 투명층을 사용하여 형성할 수 있으며, 필요에 따라 선택하여 사용한다.
도 18a 내지 도 18b에 도시한 바와 같이, 감광층 패턴(PR)을 마스크로 금속층(701), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)을 순차적으로 식각하여 데이터 배선(701A, 171, 175, 179), 유지 용량용 전극(177), 저항성 접촉층(160A, 161, 162, 169), 비정질 규소층(151, 153, 157 ,159)을 형성한다. 여기서 데이터 배선 및 저항 접촉층은 소스 및 드레인 전극이 되는 부분(701A)과 이들(701A) 아래에 위치하는 저항성 접촉층(160A) 부분은 연결되어 있어서 완성된 데이터 배선 및 저항성 접촉층의 패턴이 아니다.
좀더 구체적으로 설명하면, 감광층 패턴을 마스크로 한 식각은 다단계로 이루어진다. 먼저 감광층 패턴이 형성되지 않은 영역(제3 부분 : E)에 건식 식각을 진행하여 불순물이 도핑된 비정질 규소층(160)을 노출한다.
이후 제1 부분(C)의 감광층과 함께 감광층이 형성되지 않은 영역의 불순물이 도핑된 비정질 규소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)을 건식 식각하여 비정질 규소층(151, 153, 157, 159)을 완성한다. 이때, 감광층도 함께 식각되어 제1부분(C) 하부의 금속층(701A)이 노출된다.
다음, 감광층을 애싱하여 잔류하는 제1 부분(C)을 완전히 제거함으로써 채널부 상부의 금속층(701)을 노출한다. 이때 제2 부분(D)도 일부 식각된다.
도 19a 내지 도 19c에 도시한 바와 같이, 제1 부분(C)의 데이터 배선(701A)과 도핑된 비정질 규소층(160A)을 식각하여 데이터 배선(171, 173, 175, 179), 저항성 접촉층(161, 162, 163, 165, 169)을 완성한다. 이때 제1 부분(C)의 비정질 규소층(151)의 일부가 식각될 수 있다.
그리고 도 20a 내지 도 20c 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에 보호층(180)을 형성한 후 사진 식각 공정으로 제1 내지 제5 접촉구(181 내지 185)를 형성한다.(제3마스크) 보호층(180)은 반사율을 높이기 위해 엠보싱 형태로 형성된다.
도 21a, 도 21b에 도시한 바와 같이, 제1 내지 제5 접촉구(181 내지 185)를 포함하는 기판 위에 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성하기 위한 유기 금속층(901)을 형성한 후, 유기 금속층(901)의 소정 영역이 노출되도록 광차단 패턴(MP2)을 배치한다.(제4 마스크) 광차단 패턴(MP2)는 형성하고자 하는 금속 패턴(A2)을 제외한 영역(B2)에 형성된다. 유기 금속층(901)을 형성하는 방법은 게이트 배선용 유기 금속층(201)을 형성하는 방법과 동일하다. 그러나 유기 금속 착제에 포함된 금속은 반사막으로 사용할 수 있는 금속인 은 또는 알루미늄을 사용한다.
이후, 노광 및 현상하여 화소 전극(190), 보조 게이트 패드(95), 보조 데이터 패드(97)를 형성한다.(도 13a, 13b 참조) 화소 전극(190)은 제1, 4, 5 접촉구(181, 184, 185)를 통해 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되고, 보조 게이트 패드(95)는 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되며, 보조 데이터 패드(97)는 제3 접촉구(183)를 통해 데이터 패드(179)와 연결된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 금속이 포함된 감광성 유기 금속 착제를 도포하고, 이를 노광 및 현상하여 금속 패턴을 형성함으로써 사진 식각 공정에 의한 금속 패턴을 형성하는 공정에 비해 공정을 간소화할 수 있으며 현상 후 열처리를 부가 실시함으로써 금속 패턴과 하부층과의 접합성을 강화한다.
Claims (11)
- 기판 위에 금속이 포함된 유기 금속 착제를 도포하여 유기 금속층을 형성하는 단계;상기 유기 금속층을 광 마스크를 통하여 노광하는 단계;상기 유기 금속층을 현상하여 금속 패턴을 형성하는 단계;상기 금속 패턴을 열처리 하는 단계를 포함하는 금속 패턴의 형성 방법.
- 제1항에서,상기 금속은 은, 구리, 텅스텐, 알루미늄 중 하나인 것을 특징으로 하는 금속 패턴의 형성 방법.
- 제1항에서,상기 열처리는 진공 챔버내에서 150℃이상의 온도로 3 내지 20분 동안 진행하는 금속 패턴의 형성 방법.
- 제1항에서,상기 광 마스크의 광차단 패턴은 상기 금속 패턴이 형성될 부분 이외의 영역에 배치하는 금속 패턴의 형성 방법.
- 절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계;상기 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층을 순차적으로 적층하는 단계;상기 저항성 접촉층과 상기 비정질 규소층을 사진 식각하여 패터닝하는 단계;상기 저항성 접촉층 위에 소스 전극 및 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선을 형성하는 단계;상기 데이터 배선 위에 상기 드레인 전극을 노출하는 제1 접촉구, 상기 게이트 패드를 노출하는 제2 접촉구, 상기 데이터 패드를 노출하는 제3 접촉구를 가지는 보호층을 형성하는 단계;상기 보호층 위에 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하고,상기 게이트 배선 형성 단계, 상기 데이터 배선 형성 단계 중의 적어도 하나는 금속을 포함한 감광성 유기 금속 착제를 도포하여 유기 금속층을 형성하는 단계;상기 유기 금속층 위의 소정 영역이 노출되도록 광 마스크를 배치하는 단계;상기 유기 금속층을 상기 광 마스크를 통하여 노광하는 단계;상기 유기 금속층을 유기 용매로 현상하는 단계;상기 기판을 열처리 하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 절연 기판 위에 금속을 포함한 감광성 유기 금속 착제를 도포하여 게이트 배선용 유기 금속층을 형성하는 단계;상기 게이트 배선용 유기 금속층 위의 소정 영역이 노출되도록 광 마스크를 배치하는 단계;상기 유기 금속층을 상기 광 마스크를 통하여 노광하여 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계;상기 기판을 열처리 하는 단계;상기 게이트 배선 위에 게이트 절연층, 비정질 규소층, 저항성 접촉층 및 금속층을 순차적으로 적층하는 단계;상기 금속층, 저항성 접촉층, 비정질 규소층을 사진 식각하여 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 소스 전극과 드레인 전극 사이의 채널부를 형성하는 단계;상기 데이터 배선 위에 제1 내지 제3 접촉구를 포함하는 보호층을 형성하는 단계;상기 보호층 위에 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극, 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드, 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법
- 제5항 또는 제6항에서,상기 열처리는 진공 챔버에서 150℃이상의 온도로 3분 내지 20분 동안 진행하는 박막 트랜지스터 기판의 제조 방법.
- 제5항 또는 제6항에서,상기 유기 금속 착제에 포함된 금속은 은, 구리, 텅스텐, 알루미늄 중 선택된 하나의 금속인 박막 트랜지스터 기판의 제조 방법.
- 절연 기판;상기 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선;상기 기판 위에 형성되어 있는 게이트 절연층;상기 게이트 전극과 대응되는 상기 게이트 절연층 위에 형성되어 있는 반도체층;상기 반도체층 위에 일정거리 이격되어 대향되도록 형성되어 있는 저항성 접촉층;상기 게이트 절연층 위에 상기 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 상기 데이터선의 분지이며 상기 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 상기 소스 전극과 대향되며 상기 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선;상기 데이터 배선 위에 형성되어 있으며 제1 접촉구를 포함하는 보호층;상기 보호층 위에 형성되어 있으며, 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하고,상기 게이트 배선, 상기 데이터 배선 중 적어도 하나의 배선은 금속을 포함한 감광성 유기 금속 착제를 도포하여 유기 금속층을 형성하는 단계;상기 유기 금속층 위의 소정 영역이 노출되도록 광 마스크를 배치하는 단계;상기 유기 금속층을 상기 광 마스크를 통하여 노광하는 단계;상기 유기 금속층을 유기 용매로 현상하는 단계;상기 기판을 열처리 하는 단계를 포함하는 방법으로 형성되어 있는 박막 트랜지스터 기판.
- 절연 기판;상기 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선;상기 게이트 배선 위에 형성되어 있는 게이트 절연층;상기 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층;상기 반도체층 위의 소정 영역을 제외하고 상기 반도체층과 동일한 패턴으로 형성되어 있는 저항성 접촉층;상기 저항성 접촉층 위에 상기 저항성 접촉층과 동일한 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선;상기 데이터 배선 위에 형성되어 있으며 제1 접촉구를 포함하는 보호층;상기 보호층 위에 형성되어 있으며, 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소전극을 포함하고,상기 게이트 배선은 금속을 포함한 감광성 유기 금속 착제를 도포하여 게이트 배선용 유기 금속층을 형성하는 단계;상기 게이트 배선용 유기 금속층 위의 소정 영역이 노출되도록 광 마스크를 배치하는 단계;상기 유기 금속층을 상기 광 마스크를 통하여 노광하여 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계;상기 기판을 열처리 하는 단계를 포함하는 방법으로 형성되어 있는 박막 트랜지스터 기판.
- 제10항 또는 제11항에서,상기 금속은 은, 텅스텐, 구리, 알루미늄 중 선택된 하나의 금속인 박막 트래지스터 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020035754A KR20040000803A (ko) | 2002-06-25 | 2002-06-25 | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판과 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020035754A KR20040000803A (ko) | 2002-06-25 | 2002-06-25 | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판과 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040000803A true KR20040000803A (ko) | 2004-01-07 |
Family
ID=37312615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020035754A KR20040000803A (ko) | 2002-06-25 | 2002-06-25 | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판과 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040000803A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878234B1 (ko) * | 2002-07-08 | 2009-01-13 | 삼성전자주식회사 | 반사막 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
| US10263092B2 (en) * | 2017-06-30 | 2019-04-16 | Boe Technology Group Co., Ltd. | Thin film transistor, method for manufacturing the same, array substrate and display device |
-
2002
- 2002-06-25 KR KR1020020035754A patent/KR20040000803A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878234B1 (ko) * | 2002-07-08 | 2009-01-13 | 삼성전자주식회사 | 반사막 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
| US10263092B2 (en) * | 2017-06-30 | 2019-04-16 | Boe Technology Group Co., Ltd. | Thin film transistor, method for manufacturing the same, array substrate and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100482735B1 (ko) | 패턴형성방법 및 액정표시장치 제조방법 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| TWI396885B (zh) | 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法 | |
| KR100878236B1 (ko) | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 | |
| JP5129228B2 (ja) | アレイ基板及びこれの製造方法 | |
| JP4790134B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP4509392B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| US7811867B2 (en) | Method for manufacturing pixel structure | |
| KR20040000803A (ko) | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판과 그의 제조 방법 | |
| KR100878268B1 (ko) | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 | |
| US20210217783A1 (en) | Transistor arrays | |
| KR100878234B1 (ko) | 반사막 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 | |
| KR20010010116A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100720086B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100476055B1 (ko) | 반사형 액정표시소자의 박막트랜지스터 패널 제조방법 | |
| KR100870008B1 (ko) | 박막 트랜지스터 기판 | |
| KR100729768B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| WO2019229254A1 (en) | Transistor array | |
| KR20010017526A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20060059579A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR20050068611A (ko) | 액정표시장치 제조방법 | |
| KR20070081146A (ko) | 표시장치용 기판의 제조방법 | |
| KR20060064812A (ko) | 박막 트랜지스터 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |