JP4509392B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP4509392B2 JP4509392B2 JP2000608433A JP2000608433A JP4509392B2 JP 4509392 B2 JP4509392 B2 JP 4509392B2 JP 2000608433 A JP2000608433 A JP 2000608433A JP 2000608433 A JP2000608433 A JP 2000608433A JP 4509392 B2 JP4509392 B2 JP 4509392B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- electrode layer
- amorphous silicon
- chromium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 37
- 239000010408 film Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052804 chromium Inorganic materials 0.000 claims description 14
- 239000011651 chromium Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000005670 electromagnetic radiation Effects 0.000 claims description 8
- 229910021357 chromium silicide Inorganic materials 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- -1 silicides such as Mo Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Description
【０００１】
本発明は薄膜トランジスタ（以後ＴＦＴという）、特にトップゲートセルフアラインＴＦＴに関するものである。このようなトランジスタは、例えばアクティブマトリクス液晶ディスプレイ又は他の大面積電子デバイスに使用することができる。本発明は主としてこのようなトランジスタの製造方法に関するものである。
【０００２】
大面積電子デバイス用の絶縁基板上のＴＦＴ薄膜回路の開発に大きな関心が持たれている。例えば、アモルファス又は多結晶半導体膜の部分で製造されたＴＦＴを液晶表示画素のマトリクス又は大面積イメージセンサアレイ内のスイッチング素子とすることができる。
【０００３】
本発明はトップゲート薄膜トランジスタ構造に関する。ボトムゲートＴＦＴに比較して、トップゲートＴＦＴの重要な利点は、低抵抗ゲートラインをアルミニウムのような高導電性トップゲート金属で容易に形成することができる点にある。ゲートラインの抵抗率は、アモルファスシリコンＴＦＴの性能を大面積の高解像度ディスプレイのアクティブマトリクスアドレッシングに適する特性にするために特に重要である。また、セルフアラインＴＦＴ構造形成能力も重要である。このような構造は寄生ソース-ドレインキャパシタンスを低減し、残留キャパシタンスの大面積均一性を改善する。
【０００４】
セルフアライントップゲートＴＦＴ構造を形成する既知の技術はネガ型レジスト層を基板を通して所謂「背面露光」し、得られたレジストパターンを次のエッチング中マスクとして用いてゲート電極パターンを形成する。特開昭６３−４７９８１号公報はこの方法を用いて製造されるトップゲート薄膜トランジスタを開示している。下側のソース及びドレイン電極パターンは、基板を経るネガ型レジストの露光がソース及びドレイン電極間の間隔と整列するように不透明材料から形成する必要がある。これによりセルフアラインＴＦＴ構造が得られる。しかし、ゲート電極を含むＴＦＴ構造は、これらの層を経てネガ型レジストを露光し得るように透明にする必要がある。これがため、この背面露光技術は不透明であるアルミニウムのような低抵抗金属ゲートラインとともに使用することはできない。特開昭６３-４７９８１号公報は、透明な酸化インジウム錫（ＩＴＯ）ゲート電極パターンを使用し、この透明電極パターンを通してネガ型レジストの露光を行うことを開示している。
【０００５】
透明ＩＴＯゲート技術はＴＦＴスタックに使用される堆積システムと別個の堆積工程を必要とする。例えば、ＴＦＴスタックはＰＥＣＶＤシステムを用いて形成し得るが、ＩＴＯ層はスパッタされる。
【０００６】
本発明による薄膜トランジスタの製造方法は、
基板上にほぼ不透明のソース及びドレイン電極パターンを形成し、
ソース及びドレイン電極パターン上に、トランジスタのチャネル領域を具えるトランジスタ本体を提供するほぼ透明のシリコン膜を堆積し、
チャネル領域の上にほぼ透明のゲート絶縁層及びほぼ透明のアモルファスシリコンゲート電極層を堆積し、
ゲート電極層の上にネガ型レジストの層を堆積し、
ネガ型レジスト層を背面露光を用いて基板を通して露光することにより、ソース及びドレイン電極間の間隔とほぼ整列する領域を露光し、
露光されてないレジスト層及びその下のゲート電極層を除去し、
露光されたレジスト領域を除去し、
残存するアモルファスシリコンゲート電極層にその抵抗値を低下させる処理を施すことを特徴とする。
【０００７】
本発明は、ゲート電極層を形成するのにアモルファスシリコン層を使用することができる。アモルファスシリコンＴＦＴの場合には、この層はＴＦＴの一部分として、ＰＥＣＶＤ堆積システムの一工程において、真空を破ることなく堆積することができる。アモルファスシリコン層の堆積及び処理はＴＦＴの製造において以前から必要とされているため、追加の設備が必要とされず、スループットは殆ど変化しない。アモルファスシリコンゲート電極層の抵抗値を低減させる処理によりゲートを正しく機能させることが可能となる。
【０００８】
トップゲートＴＦＴの透明ゲート電極層の使用に伴なう問題は、その透明性のためにトランジスタが光に対し高い感度を示す点にある。これは、ＴＦＴを液晶表示画素のアレイ内のスイッチング素子として又は大面積イメージセンサデバイス内のスイッチング素子として使用する場合に特に問題となる。しかし、透明ゲート電極層はネガ型レジストの背面露光を可能にするために必要である。これがため、前記処理工程によってゲート電極層による電磁放射の減衰も増大させるのが好ましい。この処理によりアモルファスシリコンゲート電極層をもっと不透明の層に変換し、ＴＦＴのチャネル領域に対する部分的光遮蔽層として作用させることができる。
【０００９】
この目的のために、前記処理工程は、
トランジスタの上にクロム層を堆積し、
クロム層をアモルファスシリコンゲート電極層の隣接部分と反応させてクロムシリサイドを形成し、
未反応クロムを除去するものとすることができる。
【００１０】
クロムシリサイド層はゲート接触抵抗値を低減し、更にアモルファスシリコンゲート電極層を不透明層に変換する。クロムシリサイド層はアモルファスシリコンゲート電極層上にセルフアラインする。追加の導電層を設けて上部行(又は列)電極を形成することができるが、これらの電極はＴＦＴ構造と精密に整列させる必要はない。その理由はこれらの電極はＴＦＴに対する光遮蔽機能を行う必要がないためである。
【００１１】
本発明は薄膜トランジスタも提供するものであり、本発明の薄膜トランジスタは、
基板上のほぼ不透明のソース及びドレイン電極と、
トランジスタのチャネル領域を構成するソース及びドレイン電極間のシリコントランジスタ本体と、
チャネル領域上方のゲート絶縁層及びゲート電極層とを具え、
ゲート電極層がクロムシリサイド層を具えることを特徴とする。
【００１２】
本発明の一実施例を図面を参照して以下に詳細に説明する。
図１-６は本発明の方法による順次の製造段階におけるセルフアライントップゲートＴＦＴの断面図を示す。
これらの図は略図であって、一定の倍率で描かれていない点に注意されたい。これらの図の各部の相対寸法及び比は図を明瞭にするため及び図示の都合上拡大したり縮小してある。
【００１３】
本発明の製造方法は、
(a)基板１０上に不透明のソース及びドレイン電極パターン１１、１２を形成する工程(図１)と、
(b)ソース及びドレイン電極パターン１１、１２の上に、ＴＦＴのチャネル領域を具えるトランジスタ本体を提供するシリコン膜２０を堆積する工程と、
(c)ＴＦＴの少なくともチャネル領域の上に、アモルファスシリコンからなるゲート電極層２４を含む絶縁ゲート構造２２、２４を形成する工程（図２）と、
(d)絶縁ゲート構造の上にネガ型レジスト層２６を堆積し、このネガ型レジスト層を基板１０の反対側からの照明を用いて露光する工程(図３)と、
(e)露光されてないネガ型レジスト及びその下のアモルファスシリコンゲート電極層を除去する工程(図４)と、
(f)残存するアモルファスシリコンゲート電極パッドを処理してその抵抗値を低減させる工程と、
を具える。この工程(f)はその遮光特性も向上させる。
【００１４】
本発明では、絶縁ゲート構造のトップゲート電極層をアモルファスシリコン層として形成する。この層は選択使用されるレジスト材料の露光に使用される電磁放射に対し十分に透明であるが、製造終了時には低減された抵抗値を有するため、ＴＦＴゲートは正しく機能し得る。アモルファスシリコンゲート電極層に施す抵抗値低減処理はこの層による電磁放射の減衰も増大してＴＦＴを光に応答しないようにするのが好ましい。
【００１５】
一好適例の順次の製造工程を図１-６に示す。既知のフォトリソグラフィ及びエッチング技術を用いて、図１の電極パターン１１、１２を絶縁基板１０の上に堆積された不透明電極材料膜から形成する。以下の記載及び請求項の記載において、透明層とは、本発明の方法で使用する選択されたネガ型レジスト層を露光するのに必要とされる波長の電磁放射(紫外放射)に対し透明であることを意味する。また、不透明層とは、ＴＦＴが最も感応する波長の電磁放射(例えば可視光)をある程度減衰するものを意味する。その理由は以下の記載から明らかになる。
【００１６】
次にアンドープシリコン膜２０を堆積し、続いて少なくとも第１の絶縁膜２２、例えば窒化シリコンの膜、を堆積する。次に、上部ゲート電極を構成するアモルファスシリコンゲート電極層２４をゲート絶縁層２２の上に堆積して図２に示す構造を構成する。
【００１７】
本発明の方法は、アンドープシリコン膜２０をアモルファスシリコンとするアモルファスシリコンＴＦＴに特に適用し得る。ＴＦＴのチャネルを構成するアモルファスシリコン膜２０は代表的には４０ｎｍの厚さにすることができ、この厚さではこの層はレジスト材料の露光に慣用される紫外光に対しほぼ透明である。窒化シリコンゲート絶縁層２２は代表的には２００ｎｍの厚さにし、この厚さのこの層も同様に紫外光に対しほぼ透明である。図２には単一のゲート絶縁層のみを示すが、多層ゲート絶縁構造を設けることもできる。
【００１８】
図には示されていないが、図１に示すソース及びドレイン電極パターン１１及び１２は燐含有プラズマにさらして、トランジスタ本体を構成する半導体層２０の堆積前にソース及びドレインを燐で被覆することができる。これは、フォスフィンフラッシュドーピングにより実行してソース及びドレイン電極１１、１２とトランジスタのシリコン本体との間のオーム接触の品質を向上させることができる。
【００１９】
ネガ型レジスト層２６を図２に示すＴＦＴ構造の上に設ける。ネガ型レジスト膜２６を、ソース及びドレイン１１、１２により形成される不透明部分をフォトマスクとして用いて、紫外電磁放射２８により基板１０を通して照明することにより選択的に露光する。その結果としてレジスト層２６の領域Ｂが露光されるが、領域Ａは露光されないままとなる。領域Ｂの露光ができるのは、フォトレジスト２６の下のトランジスタ装置の層が紫外放射２８に対し十分低い減衰を示し、その結果ととしてこれらの層の減衰の合成も十分に低いためにフォトレジスト層２６の露光を満足に行うことができるからである。
【００２０】
適切なエッチャントの選択により、レジスト膜２６の非露光領域Ａを除去し、このエッチング工程中又は次のエッチング工程中に、レジスト膜２６の非露光領域Ａの真下のゲート電極層２４も除去する。ゲート電極層２４のこれらの領域のエッチング中、レジスト膜２６の露光領域Ｂはマスクとして作用し、図４に示す構造となる。絶縁層２２はＴＦＴの絶縁ゲート構造を構成するゲート絶縁層２２の部分以外の部分から除去してもしなくてもよい。これは図４には示されていない。
【００２１】
図４に示す構造はセルフアライントップゲート構造を有し、ゲート電極はアモルファスシリコンから形成され、背面露光によりセルフアライン製造される既知のトップゲートＴＦＴと比較してその製造が著しく容易であり、製造コストが安価になる。しかし、アモルファスシリコンゲート電極層２４の抵抗値はＴＦＴの性能を低下させ、図４に示す構造を有するＴＦＴを大面積電子デバイス用途に使用する場合に特に問題となる。
【００２２】
これがため、本発明はゲート電極層２４に追加の処理を施してその抵抗値を低減させ、ＴＦＴの機能を向上させ、種々の用途、例えば大面積電子デバイスに使用することができるようにする。
【００２３】
図には示されていないが、アモルファスシリコンゲート電極層２４に施すことができる一つの可能な処理は例えばレーザ結晶化によりアモルファスシリコン層を多結晶シリコン層に変換するものである。レーザ結晶化処理は、アモルファスシリコン層があらかじめ負にドープされている場合に有効である。得られる多結晶シリコン層は大きく減少した抵抗値を有し、ＴＦＴ性能の向上を可能にする。
【００２４】
アモルファスシリコンゲート電極層に対する他の好適処理を図５及び６を参照して説明する。
レジスト層２６の残存露光部分の除去後に、シリサイド生成金属、例えばクロムを図５に示すように構造の上に堆積する。得られるクロム膜３０は少なくとも絶縁ゲート構造２２、２４の全域に亘って延在させる。クロム膜は蒸着又はスパッタリングにより堆積することができ、且つこの場合には薄膜構造を加熱してアモルファスシリコンゲート電極層２４とクロム層３０との間の界面にシリサイド層３２を生成することができる。次に、クロムエッチャントを用いて未反応クロムを除去し、図６に示すようにシリサイド層３２を残存させる。
【００２５】
シリサイド層３２はゲート導体パターンの抵抗値を低減するとともに、ゲート構造の光減衰量を増大するため、得られるＴＦＴは周囲光状態の変化により生ずる性能特性の変化を受け難いものとなる。アモルファスシリコンＴＦＴは可視光にもっとも敏感であり、上記の処理は可視光に対する減衰を増大し好ましい。シリサイド層３２もゲート構造とセルフアライン形成される。
【００２６】
シリサイド生成は、シリサイド化前にシリサイドの金属前駆物質によりイオンを注入することにより向上させることができる。適切なシリサイド生成金属としてクロムを記載したが、本発明方法では他の金属、例えばＭｏ，Ｎｉ，Ｂｄ，Ｐｔ，Ａｕ等のシリサイドを使用することができる。
【００２７】
ゲート電極はアレイデバイスの行導体に結合することができ、これらの行導体は追加の上部層として形成される。しかし、これらの行導体はＴＦＴスタックと精密なアライメントを必要としない。その理由は、光遮蔽が既に達成されているためにこれらの行導体をＴＦＴの上に位置させる必要がないためである。従って、ＴＦＴ構造のセルフアラインの利点を損なうことなくこれらの行導体を高導電性材料(例えばアルミニウム)から形成することができる。
【００２８】
当業者であれば、種々の追加の製造工程、例えばトランジスタ本体のソース及びドレイン領域のドーピング及びＴＦＴに要求される特定の性能特性に依存する種々の追加の層を使用し得ること明らかである。本発明においては明細書中に記載されていないが多くの変更や変形が可能であり、これらも本発明の範囲に含まれる。同様に、本発明の製造方法はアモルファスシリコンゲート電極層の使用により特にアモルファスシリコンＴＦＴに適するが、本発明の方法はポリシリコンＴＦＴ構造に等しく使用することもできるものである。
【図面の簡単な説明】
【図１】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
【図２】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
【図３】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
【図４】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
【図５】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
【図６】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
本発明は薄膜トランジスタ（以後ＴＦＴという）、特にトップゲートセルフアラインＴＦＴに関するものである。このようなトランジスタは、例えばアクティブマトリクス液晶ディスプレイ又は他の大面積電子デバイスに使用することができる。本発明は主としてこのようなトランジスタの製造方法に関するものである。
【０００２】
大面積電子デバイス用の絶縁基板上のＴＦＴ薄膜回路の開発に大きな関心が持たれている。例えば、アモルファス又は多結晶半導体膜の部分で製造されたＴＦＴを液晶表示画素のマトリクス又は大面積イメージセンサアレイ内のスイッチング素子とすることができる。
【０００３】
本発明はトップゲート薄膜トランジスタ構造に関する。ボトムゲートＴＦＴに比較して、トップゲートＴＦＴの重要な利点は、低抵抗ゲートラインをアルミニウムのような高導電性トップゲート金属で容易に形成することができる点にある。ゲートラインの抵抗率は、アモルファスシリコンＴＦＴの性能を大面積の高解像度ディスプレイのアクティブマトリクスアドレッシングに適する特性にするために特に重要である。また、セルフアラインＴＦＴ構造形成能力も重要である。このような構造は寄生ソース-ドレインキャパシタンスを低減し、残留キャパシタンスの大面積均一性を改善する。
【０００４】
セルフアライントップゲートＴＦＴ構造を形成する既知の技術はネガ型レジスト層を基板を通して所謂「背面露光」し、得られたレジストパターンを次のエッチング中マスクとして用いてゲート電極パターンを形成する。特開昭６３−４７９８１号公報はこの方法を用いて製造されるトップゲート薄膜トランジスタを開示している。下側のソース及びドレイン電極パターンは、基板を経るネガ型レジストの露光がソース及びドレイン電極間の間隔と整列するように不透明材料から形成する必要がある。これによりセルフアラインＴＦＴ構造が得られる。しかし、ゲート電極を含むＴＦＴ構造は、これらの層を経てネガ型レジストを露光し得るように透明にする必要がある。これがため、この背面露光技術は不透明であるアルミニウムのような低抵抗金属ゲートラインとともに使用することはできない。特開昭６３-４７９８１号公報は、透明な酸化インジウム錫（ＩＴＯ）ゲート電極パターンを使用し、この透明電極パターンを通してネガ型レジストの露光を行うことを開示している。
【０００５】
透明ＩＴＯゲート技術はＴＦＴスタックに使用される堆積システムと別個の堆積工程を必要とする。例えば、ＴＦＴスタックはＰＥＣＶＤシステムを用いて形成し得るが、ＩＴＯ層はスパッタされる。
【０００６】
本発明による薄膜トランジスタの製造方法は、
基板上にほぼ不透明のソース及びドレイン電極パターンを形成し、
ソース及びドレイン電極パターン上に、トランジスタのチャネル領域を具えるトランジスタ本体を提供するほぼ透明のシリコン膜を堆積し、
チャネル領域の上にほぼ透明のゲート絶縁層及びほぼ透明のアモルファスシリコンゲート電極層を堆積し、
ゲート電極層の上にネガ型レジストの層を堆積し、
ネガ型レジスト層を背面露光を用いて基板を通して露光することにより、ソース及びドレイン電極間の間隔とほぼ整列する領域を露光し、
露光されてないレジスト層及びその下のゲート電極層を除去し、
露光されたレジスト領域を除去し、
残存するアモルファスシリコンゲート電極層にその抵抗値を低下させる処理を施すことを特徴とする。
【０００７】
本発明は、ゲート電極層を形成するのにアモルファスシリコン層を使用することができる。アモルファスシリコンＴＦＴの場合には、この層はＴＦＴの一部分として、ＰＥＣＶＤ堆積システムの一工程において、真空を破ることなく堆積することができる。アモルファスシリコン層の堆積及び処理はＴＦＴの製造において以前から必要とされているため、追加の設備が必要とされず、スループットは殆ど変化しない。アモルファスシリコンゲート電極層の抵抗値を低減させる処理によりゲートを正しく機能させることが可能となる。
【０００８】
トップゲートＴＦＴの透明ゲート電極層の使用に伴なう問題は、その透明性のためにトランジスタが光に対し高い感度を示す点にある。これは、ＴＦＴを液晶表示画素のアレイ内のスイッチング素子として又は大面積イメージセンサデバイス内のスイッチング素子として使用する場合に特に問題となる。しかし、透明ゲート電極層はネガ型レジストの背面露光を可能にするために必要である。これがため、前記処理工程によってゲート電極層による電磁放射の減衰も増大させるのが好ましい。この処理によりアモルファスシリコンゲート電極層をもっと不透明の層に変換し、ＴＦＴのチャネル領域に対する部分的光遮蔽層として作用させることができる。
【０００９】
この目的のために、前記処理工程は、
トランジスタの上にクロム層を堆積し、
クロム層をアモルファスシリコンゲート電極層の隣接部分と反応させてクロムシリサイドを形成し、
未反応クロムを除去するものとすることができる。
【００１０】
クロムシリサイド層はゲート接触抵抗値を低減し、更にアモルファスシリコンゲート電極層を不透明層に変換する。クロムシリサイド層はアモルファスシリコンゲート電極層上にセルフアラインする。追加の導電層を設けて上部行(又は列)電極を形成することができるが、これらの電極はＴＦＴ構造と精密に整列させる必要はない。その理由はこれらの電極はＴＦＴに対する光遮蔽機能を行う必要がないためである。
【００１１】
本発明は薄膜トランジスタも提供するものであり、本発明の薄膜トランジスタは、
基板上のほぼ不透明のソース及びドレイン電極と、
トランジスタのチャネル領域を構成するソース及びドレイン電極間のシリコントランジスタ本体と、
チャネル領域上方のゲート絶縁層及びゲート電極層とを具え、
ゲート電極層がクロムシリサイド層を具えることを特徴とする。
【００１２】
本発明の一実施例を図面を参照して以下に詳細に説明する。
図１-６は本発明の方法による順次の製造段階におけるセルフアライントップゲートＴＦＴの断面図を示す。
これらの図は略図であって、一定の倍率で描かれていない点に注意されたい。これらの図の各部の相対寸法及び比は図を明瞭にするため及び図示の都合上拡大したり縮小してある。
【００１３】
本発明の製造方法は、
(a)基板１０上に不透明のソース及びドレイン電極パターン１１、１２を形成する工程(図１)と、
(b)ソース及びドレイン電極パターン１１、１２の上に、ＴＦＴのチャネル領域を具えるトランジスタ本体を提供するシリコン膜２０を堆積する工程と、
(c)ＴＦＴの少なくともチャネル領域の上に、アモルファスシリコンからなるゲート電極層２４を含む絶縁ゲート構造２２、２４を形成する工程（図２）と、
(d)絶縁ゲート構造の上にネガ型レジスト層２６を堆積し、このネガ型レジスト層を基板１０の反対側からの照明を用いて露光する工程(図３)と、
(e)露光されてないネガ型レジスト及びその下のアモルファスシリコンゲート電極層を除去する工程(図４)と、
(f)残存するアモルファスシリコンゲート電極パッドを処理してその抵抗値を低減させる工程と、
を具える。この工程(f)はその遮光特性も向上させる。
【００１４】
本発明では、絶縁ゲート構造のトップゲート電極層をアモルファスシリコン層として形成する。この層は選択使用されるレジスト材料の露光に使用される電磁放射に対し十分に透明であるが、製造終了時には低減された抵抗値を有するため、ＴＦＴゲートは正しく機能し得る。アモルファスシリコンゲート電極層に施す抵抗値低減処理はこの層による電磁放射の減衰も増大してＴＦＴを光に応答しないようにするのが好ましい。
【００１５】
一好適例の順次の製造工程を図１-６に示す。既知のフォトリソグラフィ及びエッチング技術を用いて、図１の電極パターン１１、１２を絶縁基板１０の上に堆積された不透明電極材料膜から形成する。以下の記載及び請求項の記載において、透明層とは、本発明の方法で使用する選択されたネガ型レジスト層を露光するのに必要とされる波長の電磁放射(紫外放射)に対し透明であることを意味する。また、不透明層とは、ＴＦＴが最も感応する波長の電磁放射(例えば可視光)をある程度減衰するものを意味する。その理由は以下の記載から明らかになる。
【００１６】
次にアンドープシリコン膜２０を堆積し、続いて少なくとも第１の絶縁膜２２、例えば窒化シリコンの膜、を堆積する。次に、上部ゲート電極を構成するアモルファスシリコンゲート電極層２４をゲート絶縁層２２の上に堆積して図２に示す構造を構成する。
【００１７】
本発明の方法は、アンドープシリコン膜２０をアモルファスシリコンとするアモルファスシリコンＴＦＴに特に適用し得る。ＴＦＴのチャネルを構成するアモルファスシリコン膜２０は代表的には４０ｎｍの厚さにすることができ、この厚さではこの層はレジスト材料の露光に慣用される紫外光に対しほぼ透明である。窒化シリコンゲート絶縁層２２は代表的には２００ｎｍの厚さにし、この厚さのこの層も同様に紫外光に対しほぼ透明である。図２には単一のゲート絶縁層のみを示すが、多層ゲート絶縁構造を設けることもできる。
【００１８】
図には示されていないが、図１に示すソース及びドレイン電極パターン１１及び１２は燐含有プラズマにさらして、トランジスタ本体を構成する半導体層２０の堆積前にソース及びドレインを燐で被覆することができる。これは、フォスフィンフラッシュドーピングにより実行してソース及びドレイン電極１１、１２とトランジスタのシリコン本体との間のオーム接触の品質を向上させることができる。
【００１９】
ネガ型レジスト層２６を図２に示すＴＦＴ構造の上に設ける。ネガ型レジスト膜２６を、ソース及びドレイン１１、１２により形成される不透明部分をフォトマスクとして用いて、紫外電磁放射２８により基板１０を通して照明することにより選択的に露光する。その結果としてレジスト層２６の領域Ｂが露光されるが、領域Ａは露光されないままとなる。領域Ｂの露光ができるのは、フォトレジスト２６の下のトランジスタ装置の層が紫外放射２８に対し十分低い減衰を示し、その結果ととしてこれらの層の減衰の合成も十分に低いためにフォトレジスト層２６の露光を満足に行うことができるからである。
【００２０】
適切なエッチャントの選択により、レジスト膜２６の非露光領域Ａを除去し、このエッチング工程中又は次のエッチング工程中に、レジスト膜２６の非露光領域Ａの真下のゲート電極層２４も除去する。ゲート電極層２４のこれらの領域のエッチング中、レジスト膜２６の露光領域Ｂはマスクとして作用し、図４に示す構造となる。絶縁層２２はＴＦＴの絶縁ゲート構造を構成するゲート絶縁層２２の部分以外の部分から除去してもしなくてもよい。これは図４には示されていない。
【００２１】
図４に示す構造はセルフアライントップゲート構造を有し、ゲート電極はアモルファスシリコンから形成され、背面露光によりセルフアライン製造される既知のトップゲートＴＦＴと比較してその製造が著しく容易であり、製造コストが安価になる。しかし、アモルファスシリコンゲート電極層２４の抵抗値はＴＦＴの性能を低下させ、図４に示す構造を有するＴＦＴを大面積電子デバイス用途に使用する場合に特に問題となる。
【００２２】
これがため、本発明はゲート電極層２４に追加の処理を施してその抵抗値を低減させ、ＴＦＴの機能を向上させ、種々の用途、例えば大面積電子デバイスに使用することができるようにする。
【００２３】
図には示されていないが、アモルファスシリコンゲート電極層２４に施すことができる一つの可能な処理は例えばレーザ結晶化によりアモルファスシリコン層を多結晶シリコン層に変換するものである。レーザ結晶化処理は、アモルファスシリコン層があらかじめ負にドープされている場合に有効である。得られる多結晶シリコン層は大きく減少した抵抗値を有し、ＴＦＴ性能の向上を可能にする。
【００２４】
アモルファスシリコンゲート電極層に対する他の好適処理を図５及び６を参照して説明する。
レジスト層２６の残存露光部分の除去後に、シリサイド生成金属、例えばクロムを図５に示すように構造の上に堆積する。得られるクロム膜３０は少なくとも絶縁ゲート構造２２、２４の全域に亘って延在させる。クロム膜は蒸着又はスパッタリングにより堆積することができ、且つこの場合には薄膜構造を加熱してアモルファスシリコンゲート電極層２４とクロム層３０との間の界面にシリサイド層３２を生成することができる。次に、クロムエッチャントを用いて未反応クロムを除去し、図６に示すようにシリサイド層３２を残存させる。
【００２５】
シリサイド層３２はゲート導体パターンの抵抗値を低減するとともに、ゲート構造の光減衰量を増大するため、得られるＴＦＴは周囲光状態の変化により生ずる性能特性の変化を受け難いものとなる。アモルファスシリコンＴＦＴは可視光にもっとも敏感であり、上記の処理は可視光に対する減衰を増大し好ましい。シリサイド層３２もゲート構造とセルフアライン形成される。
【００２６】
シリサイド生成は、シリサイド化前にシリサイドの金属前駆物質によりイオンを注入することにより向上させることができる。適切なシリサイド生成金属としてクロムを記載したが、本発明方法では他の金属、例えばＭｏ，Ｎｉ，Ｂｄ，Ｐｔ，Ａｕ等のシリサイドを使用することができる。
【００２７】
ゲート電極はアレイデバイスの行導体に結合することができ、これらの行導体は追加の上部層として形成される。しかし、これらの行導体はＴＦＴスタックと精密なアライメントを必要としない。その理由は、光遮蔽が既に達成されているためにこれらの行導体をＴＦＴの上に位置させる必要がないためである。従って、ＴＦＴ構造のセルフアラインの利点を損なうことなくこれらの行導体を高導電性材料(例えばアルミニウム)から形成することができる。
【００２８】
当業者であれば、種々の追加の製造工程、例えばトランジスタ本体のソース及びドレイン領域のドーピング及びＴＦＴに要求される特定の性能特性に依存する種々の追加の層を使用し得ること明らかである。本発明においては明細書中に記載されていないが多くの変更や変形が可能であり、これらも本発明の範囲に含まれる。同様に、本発明の製造方法はアモルファスシリコンゲート電極層の使用により特にアモルファスシリコンＴＦＴに適するが、本発明の方法はポリシリコンＴＦＴ構造に等しく使用することもできるものである。
【図面の簡単な説明】
【図１】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
【図２】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
【図３】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
【図４】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
【図５】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
【図６】 本発明の製造方法により製造されるセルフアライントップゲートＴＦＴの順次の製造工程における断面図である。
Claims (5)
- 基板上に不透明のソース及びドレイン電極パターンを形成する工程と、
前記ソース及びドレイン電極パターン上に、薄膜トランジスタのチャネル領域を具える透明のシリコン膜を堆積する工程と、
前記シリコン膜の上に透明のゲート絶縁層及び透明のアモルファスシリコンゲート電極層を堆積する工程と、
前記ゲート電極層の上にネガ型レジスト層を堆積する工程と、
前記ネガ型レジスト層を背面露光を用いて前記基板を通して露光することにより、前記ソース及びドレイン電極間の間隔と整列する領域を露光する工程と、
露光されてない前記ネガ型レジスト層及びその下の前記アモルファスシリコンゲート電極層を除去する工程と、
露光された前記ネガ型レジスト領域を除去する工程と、
残存する前記アモルファスシリコンゲート電極層に、その抵抗値を低減させるとともに該ゲート電極層による電磁放射の減衰を増大させる処理を施す工程と、
を具え、前記処理は、クロム層を前記アモルファスシリコンゲート電極層の上に堆積する工程と、前記クロム層を前記アモルファスシリコンゲート電極層の隣接部分と反応させてクロムシリサイドを形成する工程と、未反応クロムを除去する工程とを含むことを特徴とする薄膜トランジスタの製造方法。 - 前記反応工程はアニーリングであることを特徴とする請求項１記載の方法。
- 複数の前記薄膜トランジスタを前記基板上にデバイスマトリクス内のスイッチング素子として形成することを特徴とする請求項１又は２の何れかに記載の方法。
- 前記ソース及びドレイン電極パターンを前記シリコン膜の堆積前に燐で被覆することを特徴とする請求項１〜３の何れかに記載の方法。
- 基板上の不透明のソース及びドレイン電極と、
トランジスタのチャネル領域を具える前記ソース及びドレイン電極間のシリコン膜と、
前記シリコン膜の上のゲート絶縁層とゲート電極層とを具え、
前記ゲート電極層がアモルファスシリコン層とクロムシリサイド層を具え、
前記クロムシリサイド層は、前記アモルファスシリコン層とクロムを反応させて形成され、前記ゲート電極層の抵抗値を低減するとともに該ゲート電極層による電磁放射の減衰を増大させることを特徴とする薄膜トランジスタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9907019.5 | 1999-03-27 | ||
| GBGB9907019.5A GB9907019D0 (en) | 1999-03-27 | 1999-03-27 | Thin film transistors and their manufacture |
| PCT/EP2000/002099 WO2000059027A1 (en) | 1999-03-27 | 2000-03-09 | Thin film transistors and their manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002540630A JP2002540630A (ja) | 2002-11-26 |
| JP4509392B2 true JP4509392B2 (ja) | 2010-07-21 |
Family
ID=10850436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000608433A Expired - Fee Related JP4509392B2 (ja) | 1999-03-27 | 2000-03-09 | 薄膜トランジスタ及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6380009B1 (ja) |
| EP (1) | EP1086490B1 (ja) |
| JP (1) | JP4509392B2 (ja) |
| KR (1) | KR100844392B1 (ja) |
| DE (1) | DE60037707T2 (ja) |
| GB (1) | GB9907019D0 (ja) |
| WO (1) | WO2000059027A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426245B1 (en) * | 1999-07-09 | 2002-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US7078321B2 (en) | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100779425B1 (ko) * | 2001-12-29 | 2007-11-26 | 엘지.필립스 엘시디 주식회사 | 배면 노광을 이용한 비오에이 구조 액정표시장치 및 그의제조방법 |
| US20040004251A1 (en) * | 2002-07-08 | 2004-01-08 | Madurawe Raminda U. | Insulated-gate field-effect thin film transistors |
| KR20040025949A (ko) * | 2002-09-17 | 2004-03-27 | 아남반도체 주식회사 | 반도체 소자의 게이트 형성 방법 |
| US7332431B2 (en) * | 2002-10-17 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| WO2004040649A1 (ja) | 2002-11-01 | 2004-05-13 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置および半導体装置の作製方法 |
| JP4373115B2 (ja) * | 2003-04-04 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN100347813C (zh) * | 2004-03-08 | 2007-11-07 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及薄膜叠层结构的制造方法 |
| US7303959B2 (en) * | 2005-03-11 | 2007-12-04 | Sandisk 3D Llc | Bottom-gate SONOS-type cell having a silicide gate |
| US7344928B2 (en) * | 2005-07-28 | 2008-03-18 | Palo Alto Research Center Incorporated | Patterned-print thin-film transistors with top gate geometry |
| TWI294689B (en) * | 2005-09-14 | 2008-03-11 | Ind Tech Res Inst | Method of tft manufacturing and a base-board substrate structure |
| TWI633365B (zh) | 2006-05-16 | 2018-08-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| CN101325219B (zh) * | 2007-06-15 | 2010-09-29 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
| US8110450B2 (en) | 2007-12-19 | 2012-02-07 | Palo Alto Research Center Incorporated | Printed TFT and TFT array with self-aligned gate |
| KR20090124527A (ko) | 2008-05-30 | 2009-12-03 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| GB2466495B (en) * | 2008-12-23 | 2013-09-04 | Cambridge Display Tech Ltd | Method of fabricating a self-aligned top-gate organic transistor |
| US7977151B2 (en) * | 2009-04-21 | 2011-07-12 | Cbrite Inc. | Double self-aligned metal oxide TFT |
| JP5500907B2 (ja) * | 2009-08-21 | 2014-05-21 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| EP2513966B1 (en) | 2009-12-18 | 2020-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012191008A (ja) * | 2011-03-10 | 2012-10-04 | Sony Corp | 表示装置および電子機器 |
| GB2492442B (en) | 2011-06-27 | 2015-11-04 | Pragmatic Printing Ltd | Transistor and its method of manufacture |
| GB201202544D0 (en) | 2012-02-14 | 2012-03-28 | Pragmatic Printing Ltd | Electronic devices |
| GB2499606B (en) * | 2012-02-21 | 2016-06-22 | Pragmatic Printing Ltd | Substantially planar electronic devices and circuits |
| JP6706570B2 (ja) * | 2016-12-05 | 2020-06-10 | 株式会社Ｊｏｌｅｄ | 半導体装置、半導体装置の製造方法および表示装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165459A (ja) | 1983-03-09 | 1984-09-18 | Hosiden Electronics Co Ltd | 薄膜トランジスタの製造方法 |
| FR2593631B1 (fr) * | 1986-01-27 | 1989-02-17 | Maurice Francois | Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran |
| JPS6347981A (ja) * | 1986-08-18 | 1988-02-29 | Alps Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPS6370576A (ja) * | 1986-09-12 | 1988-03-30 | Komatsu Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH0760233B2 (ja) | 1987-10-22 | 1995-06-28 | 富士通株式会社 | 薄膜トランジスタマトリクスの製造方法 |
| JPH01225363A (ja) | 1988-03-04 | 1989-09-08 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
| JPH03120872A (ja) * | 1989-10-04 | 1991-05-23 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| GB2235326A (en) * | 1989-08-16 | 1991-02-27 | Philips Electronic Associated | Active matrix liquid crystal colour display devices |
| JPH0413390A (ja) * | 1990-05-02 | 1992-01-17 | Oki Electric Ind Co Ltd | 画像パケット多重化装置 |
| JPH0662706A (ja) * | 1991-12-17 | 1994-03-08 | Shinko Metal Prod Kk | 航空機搭載用の活魚の運搬コンテナー |
| US5191631A (en) * | 1991-12-19 | 1993-03-02 | At&T Bell Laboratories | Hybrid optical fiber and method of increasing the effective area of optical transmission using same |
| JPH0722626A (ja) | 1993-07-07 | 1995-01-24 | Fujitsu Ltd | スタガー型薄膜トランジスタの製造方法 |
| JPH07153964A (ja) * | 1993-11-30 | 1995-06-16 | Sanyo Electric Co Ltd | 多結晶シリコン薄膜トランジスタ及びその製造方法 |
| GB9325984D0 (en) | 1993-12-20 | 1994-02-23 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film transistors |
| JPH08186269A (ja) * | 1994-05-30 | 1996-07-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法，半導体装置，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置 |
| JPH07325323A (ja) * | 1994-06-02 | 1995-12-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US5817548A (en) * | 1995-11-10 | 1998-10-06 | Sony Corporation | Method for fabricating thin film transistor device |
| US5597747A (en) * | 1995-12-15 | 1997-01-28 | Industrial Technology Research Institute | Method of making inverted thin film transistor using backsick exposure and negative photoresist |
| GB9626344D0 (en) * | 1996-12-19 | 1997-02-05 | Philips Electronics Nv | Electronic devices and their manufacture |
| GB9726511D0 (en) * | 1997-12-13 | 1998-02-11 | Philips Electronics Nv | Thin film transistors and electronic devices comprising such |
-
1999
- 1999-03-27 GB GBGB9907019.5A patent/GB9907019D0/en not_active Ceased
-
2000
- 2000-03-09 EP EP00925108A patent/EP1086490B1/en not_active Expired - Lifetime
- 2000-03-09 WO PCT/EP2000/002099 patent/WO2000059027A1/en active IP Right Grant
- 2000-03-09 JP JP2000608433A patent/JP4509392B2/ja not_active Expired - Fee Related
- 2000-03-09 DE DE60037707T patent/DE60037707T2/de not_active Expired - Lifetime
- 2000-03-09 KR KR1020007013210A patent/KR100844392B1/ko not_active IP Right Cessation
- 2000-03-27 US US09/535,593 patent/US6380009B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100844392B1 (ko) | 2008-07-08 |
| EP1086490A1 (en) | 2001-03-28 |
| US6380009B1 (en) | 2002-04-30 |
| EP1086490B1 (en) | 2008-01-09 |
| KR20010025104A (ko) | 2001-03-26 |
| GB9907019D0 (en) | 1999-05-19 |
| DE60037707T2 (de) | 2008-12-24 |
| DE60037707D1 (de) | 2008-02-21 |
| JP2002540630A (ja) | 2002-11-26 |
| WO2000059027A1 (en) | 2000-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4509392B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7635616B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
| US9523895B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US7808108B2 (en) | Thin film conductor and method of fabrication | |
| CN100535744C (zh) | 掩模和半导体装置的制造方法以及薄膜晶体管阵列面板 | |
| US7084430B2 (en) | Pixel structure and fabricating method thereof | |
| JP3510681B2 (ja) | 薄膜トランジスタ・アセンブリを製造する方法 | |
| US20050221546A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7422916B2 (en) | Method of manufacturing thin film transistor panel | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| KR100878236B1 (ko) | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 | |
| JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
| JP2003517203A (ja) | トランジスタの製造方法 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| JPH10290012A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| US6448117B1 (en) | Tri-layer process for forming TFT matrix of LCD with gate metal layer around pixel electrode as black matrix | |
| WO2004081976A2 (en) | Thin film transistor substrate ofa display device and method of manufacturing the same | |
| US20040197964A1 (en) | Method for fabricating thin film transistor for liquid crystal display device | |
| US7238556B2 (en) | Thin film transistor structure and method of manufacturing the same | |
| JPH08298325A (ja) | 薄膜トランジスタの製造方法 | |
| KR100878234B1 (ko) | 반사막 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 | |
| KR20040000803A (ko) | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판과 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070309 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |