JPH01225363A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、薄膜トランジスタ及び絶縁物基板上に低温プ
ロセスで高移動度な薄膜トランジスタを製造する方法に
関するものである。

（従来技術） 近年ガラス基板上に薄膜能動デバイスをつくシこむ技術
は、大面積透過型液晶デイスプレィや密層型イメージセ
ンナ等を初めとする各所に応用がめざされ、研究が活発
化している。そのなかでも大面積に均一に成膜できるａ
−８１：Ｈは既Ｉ／ｃ裏品レベルの応用が進んでいる。

しかしａ−Ｓｉ：Ｈでは移動度が非常に小さいためその
応用分野が制限されている。すなわち光センサやスイッ
チングデバイスとしては応用可能であるが、これらを駆
動する周辺回路を同時につくシこもうとした場合移動度
が単結晶シリコンの約１０００分の１と低いため必要と
する速さの駆動回路を製作することができない。現在こ
の様な駆動回路はシリコンクエバー上で製作されワイヤ
ボ／ディングで薄膜デバイスと接続しているのが現状で
ある。しかし製造コストや配線の歩どｔ、ｂなどの点か
ら、将来的には全薄膜化が必用とされている。このため
にはガラス基板上に高移動度薄膜を製作する手段が必用
となる。最近では、ガラス基板上で単結晶シリコン金得
ることも可能となってきた。しかしこのためにはかなシ
の高温プロセスを必用とし、ガラス基板も含め他の部分
が高温にさらされることになる。

この結果使用するガラス基板などを耐熱性の高い物にし
なければならないこと、他部への損傷の問題等が生じて
くる。そこで低温プロセスで均一に高移動度の薄膜能動
デバイスを作成する研究が各所でおこなわれている。そ
の一つとしてａ−Ｓｉ：Ｈ４−ｇ膜した後、レーザアニ
ールなどにより多結晶化し高移動度にする方法がある。

この方法は。

第５図に示すように、まず、ガラス基板ｌの上にパター
ニングしたソース電極２ａ、ドレイン電極２ｂ、非晶質
シリコン３を形成（第５図（ａ））した後、ａ−Ｓｉ：
Ｈ′＆４を成膜し、レーザ光５を照射してレーザアニー
ルによ１）ａ−ｄｉ：Ｈ換４を多結晶化する（第５図（
ｂ））。この後、ゲート絶縁ａ６、ゲート電Ｍ７を形成
してスタガー構造のトランジスタを作製していた（第５
図（Ｃ））。ゲート電極７のバターニングに際してはゲ
ート電極側から露光を行うため高度の目合せ精度が要求
され、ゲート電極とソース電極、ドレイン電極との１な
シを避は得ない。しかし、　ａ−Ｓム：Ｈのアニールに
際してレーず光５に紫外レーザであるエキシマレーザを
用いた場合、表面のみの局所加熱となル、非常に速い熱
プロセスであるため基板を低温に保ったままで高移動度
な薄膜が得られる。またレーザ装置としても紫外域で比
較的出力の高いものが簡単に得られるなどの利点があっ
た。

（発明が解決しようとする課題） しかし通常のプレーナタイプのトランジスタでは製造工
程が多いため大面積基板上に作製するには生産コストや
歩どまシ等の点からも困難である。

特にこれら駆動回路を構成するには消費電力や高速化の
点でＣＭＯ８化が有利であるが通常のプレーナタイプで
はＣＭ０８作製に製作工程が４加するためよシー層困難
であると言う問題点を持りている。

−万、アモルファスシリコントランジスタの製造に使用
嘔れているスタガー４１１造のトランジスタは製造工程
が簡単であるが、ゲート電極とソース・ドレイ７電極と
の重なシからくる寄生容量が高速化を制限すると言う問
題点を持っている。

（課題を解決するための手段） 本発明は透明基板に設けられたソース電極・ドレイ／電
極と、これらの上に設けられた水素化多結晶Ｓｉ薄膜牛
導体層と、薄膜半導体層上に設けられた絶縁膜層と、絶
縁膜層上に設けられた透明なゲート電極とから構成され
、ゲート電極とソース’ａｍ・ドレイン′１１Ｌ極とは
重なっていない構造となっている。また、この薄膜トラ
ンジスタを製造する方法は、透明基板上にソース電極・
ドレイ／電極を形成する工程と、電極が形成された透明
基板上に水素化非晶質町薄膜半導体層を形成する工程と
、水素化非晶質８　ｉ？ＩＩＩ”ｌ’導体層にレーず光
を照射して多結晶化する工程と、薄膜半導体層上に絶縁
ｍｔ影形成る工程と、絶縁膜上に透明ゲート電極を形成
する工程と、透明基板裏面から露光してゲート電極をソ
ース・ドレイン電像ＫＩＥ合して形成する工程とを有す
る構成となっている。以上の構成によりバターン精度に
優れまた寄生容量の少なく高速動作が可能な、さらに工
程数の大幅な増加を引き起こすことな（ＣＭＵＳ化情可
能となる。

（作　Ｆ＠） ａ−Ｓｉ：ＨＪａに対する紫外光の光侵入長は非常に短
い。たとえばＸｅＣ１エキシマレーザの波長である３Ｑ
８ｔｉｍでは数１０ＯＡと言う短さである。これを利用
してエキシマレーザを用いたパルスレーザアニールによ
り、Ｓｉ膜のごとく表面のみを加熱溶融し多結晶化する
ことができる。この債来ガラス基板は低温に保ちつつ多
結晶化できるため基板損傷が全くなく低温で高移動度が
達成できることになる。さらにこの方法の利点として非
常に早い時間の結晶化であるため膜中に水素を多量に残
した１１多結晶化していることがあげられる。通常の多
結晶膜においては内部に多数の結晶粒界が存在しこの粒
界によるバリアが移動度を低下させている原因となって
いる。このため内部の結晶粒界に存在する多くのダング
リ７ボンドを水素などでターンネートし結晶粒界でのバ
リアをさげて高謬動度化を図ることが考えられている。

しかし通常の成膜方法では、このような水素化した多結
晶Ｓ１膜を成膜することは難しい。これは水素が３５０
度という比較的低い温度で抜けるｄ＝らである。しカシ
エキシマレーザアニールでは、数ＩＱｎｓという短時間
の熱処理プロセスで結晶化するため、水素が完全に抜は
出る暇もなく結晶化し水素化された多結晶Ｓｉ膜ができ
る。これらの薄膜を使用して製作される薄膜トランジス
タの構造としては通常のソース・ドレイン及びゲート電
極が半導体薄膜にたいして同一面にあるプレーナ構造と
ソース・ドレイン電極とゲート電極とで薄膜半導体Ｍを
はさんだスタガー構造と呼ばれる構造がある。スタガー
構造はプロセスが簡単であることなどからアモルファス
シリコン薄膜トランジスタなどへの応用に用いられてい
る。この様な構造では、ゲート電極とソース・ドレイン
１を他との重な〕が寄生抵抗となシ高速動作を妨げる要
因となる。しかし反面簡単なプロセスでデバイス作製が
可能であること、ソース・ドレイン間の耐電圧が大きい
こと。

２層配線が容易であることなどのメリットを持つている
。ζこでゲート電極として光透過性の導電層を使用すれ
ば、ガラス基板裏面よルの露光により、ゲート電極をソ
ース・ドレインに整合してパターニングする事が可能と
なる。この方法によると各電極の重なシが無くなシ寄生
容量が小さくなるために高速動作の可能なデバイスを作
製できる。

またマスクのめあわせ精度などの許容度も高くなるなど
メリットが大きい。

また通常のデバイスでは、　ＣＭＯ８作製にはｎ型。

２厘のトランジスタをそれぞれ作製するためほぼ倍の工
程数を必要とする。少なくともソース・ドレイノ領域作
製のため２＠以上ドービ／グをおこなう必要がある。し
かし本方法によると口型シリコン層、ｐ型シリコン層を
製作した後は同じ工程によりｎ型、ｐｍ）ランジスタの
同時製作が可能となる。つまシ１回のレーザ照射によ）
両タイプのトランジスタを制作できるため容易にＣＮＲ
）Ｓ化が可能となる。す表わち、はとんど製造工程の増
加をひきおこすことな（ＣＭＯ８化が可能となる。

（実施例） 以下添付の図面に示す実施例により発明の詳細な説明す
る。第１１１（ａ）よル（ｄ）は本発明の一実施例を示
す工程図である。ガラス基板ｌ上にソース電極２トドレ
イ／電極２ｂとなるＣｒ、およびｎ型またはｐ型シリコ
ン層３を３００度以下で成膜したのち電極パターンにパ
ーンユングする（第１図ｍ）。この後ａ−Ｓｉ：Ｈ４を
成膜してこの上部よ）紫外光５′ｆ：照射し多結晶化を
行う（第１図（ｂｌ）。

この後シリコン層をアイランドにパターンユングし、ゲ
ート絶縁膜６を成良し、ゲート電極７金成膜し電極形成
を行う。このときゲート１１ｔ極はＩＴＯ等の透明電極
を＃１−る。このゲート電極をパターニングする（第１
図Ｃ）。この後もう一度背面＜ｔｓ板側）ようの露光に
ょシゲート電４１ｉ７をソース・ドレインのパターンＫ
ＩＩ−１てバター／二／グｔおζなう（＠１図ｄ）。こ
うして薄膜トランジスタが製作できる。第１図（ｄ）の
詳細を第２図に示している。ゲート電極７上にレジスト
８を形成し、ガラス基板背面よりレジスト８ｔ−露光す
る（第２図（ａ））。この後、レジスト８のバターニン
グ、ゲート電ｆｆ１７のエツチング、レジスト除去を行
うことＫよシソース・ドレイど電極に整合してゲート電
極をパターンユングする（第２図（ｂ））。この結果寄
生容量の低減化が可能となった。このため第１図（ｃｌ
での目合わせ精度はそれほど必要とせず、全体的に目合
わせ精度は許容度の高いものとなる。

またレーザ照射によるレーザアニール工程は第１図（Ｃ
１，（ｄ）の後でも可能である。

この様な製作法を用いて第３図に示す特性の薄膜トラン
ジスタがえられた。電界効果移動ｌ１１００ｃｍν′Ｖ
、Ｓオンオフ比１０’の特性のトランジスタが得られた
。同図に示すアモルファスシリコンの薄膜トランジスタ
の電界効果移動度が１ｃｍ／’Ｖ・３以下であることか
ら、約２桁以上の改善が得られていることが分かる。

第４因はｎ型、ｐ型のトランジスタを同時に制作した実
施例を示すものである。第４図（ａ）においてガラス基
板１上にｎ型のソース電＊Ｚａ・ドレイ／電１ｊ２ｂ及
びｎ型非晶質７１７７層３を形成後、第４図（ｂ）に示
すようにｐ型のソース電極２Ｃ・ドレイン電極２ｄ及び
ｐ型非晶質シリコン１０を製作する。この後、第１図に
示した実施例と同様に、形成したａ−１：ＨｊＩａ４ｔ
レーザアニール（第４図（Ｃ）　）、ゲート電極７を形
成してｎ型、ｐ型両タイプのトランジスタを製作できた
（第４図（ｄ））。

どのタイプのトランジスタも良好な特性を示し容易ｙｃ
ｃＭＯ８化が可能であることを明らかにした。

（発明の効果） 以上詳述したように、本発明による薄膜トランジスタの
製造方法により低温で高速動作が可能。

かつ工程数が少な（０ＭＯ８化が可能、かつイ、へ？゛
きの少ない再現性の高い製造性を得ることができた。こ
の結果回路構成において高速駆動が可能で、実装密度の
高い回路構成が可能となった。

【図面の簡単な説明】

第１図は本発明の実施例を示す図。第２図は第１図（ｄ
）の詳細を示す図。第３図は第１図による実施例を用い
て製作した素子の特性を示す図。第４図は本発明によ、
９ｎ型、ｐ型両対応トランジスタを製作した実施例を示
す因。第５図は従来の薄膜トランジスタの製作法を示す
図である。 １・・・・・・ガラス基板、２・川・・ソース・ドレイ
ン電極、３・・・・・・ｎ型水素化非晶質シリコン、４
・・・・・・水素化非晶質シリコン、５・・・・・・光
、６・・・・・・ゲート絶縁膜、７・・・・・・ゲート
電Ｉ＠（透明導電膜）、１山・・レジスト、９・・・・
・・露光用紫外光、１０・・・・・・ｐ型水素化非晶質
シリコン。 代理人　弁理士　　内　原　　　貴 ｔｄ＞ 第１図 （み） 第２図 −ＩＱ　　　　　　Ｏｆｏ　　　　　　２０　　　　　
３０ゲート電圧　（Ｖ） 莱３図 （ん） （ｄ） 第４図

Claims (1)

1. 【特許請求の範囲】 １）透明基板上に設けられた金属からなるソース電極・
   ドレイン電極とその上部に設けられた水素化した多結晶
   Ｓｉ薄膜半導体層と、前記薄膜半導体層上に形成した絶
   縁膜と、絶縁膜上に設けられた透明導電材料から成るゲ
   ート電極とより構成され、ゲート電極とソース電極・ド
   レイン電極との重なり部分が存在しないことを特徴とす
   る薄膜トランジスタ。 ２）透明基板上にソース電極・ドレイン電極を形成する
   工程と、電極が形成された透明基板上に少なくともシリ
   コンを含有する水素化非晶質半導体薄膜を形成する工程
   と、前記半導体薄膜に紫外レーザ光を照射し多結晶化す
   る工程と、前記半導体薄膜上に絶縁膜を形成する工程と
   、絶縁膜上に透明ゲート電極を形成する工程と、透明基
   板裏面よりの露光によりゲート電極をソース・ドレイン
   電極に整合して形成する工程とを有することを特徴とす
   る薄膜トランジスタの製造方法。