JP2535610B2 - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法Info
- Publication number
- JP2535610B2 JP2535610B2 JP4491189A JP4491189A JP2535610B2 JP 2535610 B2 JP2535610 B2 JP 2535610B2 JP 4491189 A JP4491189 A JP 4491189A JP 4491189 A JP4491189 A JP 4491189A JP 2535610 B2 JP2535610 B2 JP 2535610B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- substrate
- laser light
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 『産業上の利用分野』 本発明は非単結晶半導体薄膜を用いた薄膜トランジス
タ（以下にTFTともいう）及びその製造方法に関するも
のであり、特に液晶ディスプレー，イメージセンサー等
に適用可能な高速応答性を持つ薄膜トランジスタに関す
る。
タ（以下にTFTともいう）及びその製造方法に関するも
のであり、特に液晶ディスプレー，イメージセンサー等
に適用可能な高速応答性を持つ薄膜トランジスタに関す
る。
『従来の技術』 最近、化学的気相法等によって、作製された非単結晶
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。
この薄膜トランジスタは、絶縁性基板上に前述の如く
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。
この薄膜トランジスタは電界効果型であり、いわゆる
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。
また、この薄膜トランジスタを作製するにはすでに確
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等の同様に集積
化を図ることも可能であった。
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等の同様に集積
化を図ることも可能であった。
この従来より知られた薄膜トランジスタの代表的な構
造を第２図に概略的に示す。
造を第２図に概略的に示す。
（20）はガラスよりなる絶縁性基板であり、（21）は
非単結晶半導体よりなる薄膜半導体、（22）、（23）は
ソースドレイン領域で、（24）、（25）はソースドレイ
ン電極、（26）はゲート絶縁膜で（27）はゲート電極で
あります。
非単結晶半導体よりなる薄膜半導体、（22）、（23）は
ソースドレイン領域で、（24）、（25）はソースドレイ
ン電極、（26）はゲート絶縁膜で（27）はゲート電極で
あります。
このように構成された薄膜トランジスタはゲート電極
（27）に電圧を加えることにより、ソースドレイン（2
2）、（23）間に流れる電流を調整するものでありま
す。
（27）に電圧を加えることにより、ソースドレイン（2
2）、（23）間に流れる電流を調整するものでありま
す。
この時、この薄膜トランジスタの応答速度は次式で与
えられる。
えられる。
Ｓ＝μ・V/L2 ここでＬはチャネル長、μはキャリアの移動度、Ｖは
ゲート電圧。
ゲート電圧。
この薄膜トランジスタに用いられる非単結晶半導体層
は、半導体層中に多量の結晶粒界等を含んでおり、これ
らが原因で単結晶の半導体に比べてキャリアの移動度が
非常に小さく上式より判るようにトランジスタの応答速
度が非常に遅いという問題が発生していた。特にアモル
ファスシリコン半導体を用いた時、その移動度はだいた
い0.1〜１（cm2/V・Sec）程度で、ほとんどTFTとして動
作しない程度のものであった。
は、半導体層中に多量の結晶粒界等を含んでおり、これ
らが原因で単結晶の半導体に比べてキャリアの移動度が
非常に小さく上式より判るようにトランジスタの応答速
度が非常に遅いという問題が発生していた。特にアモル
ファスシリコン半導体を用いた時、その移動度はだいた
い0.1〜１（cm2/V・Sec）程度で、ほとんどTFTとして動
作しない程度のものであった。
このような問題を解決するには上式より明らかなよう
にチャネル長を短くすることと、キャリアの移動度を大
きくすることが知られ、種々の改良が行われている。
にチャネル長を短くすることと、キャリアの移動度を大
きくすることが知られ、種々の改良が行われている。
特に、移動度を向上させることは、従来より種々の方
法によって行われていた。代表的には、非単結晶半導体
をアニールして、単結晶化又は多結晶のグレインサイズ
を大きくすることが行われていた。
法によって行われていた。代表的には、非単結晶半導体
をアニールして、単結晶化又は多結晶のグレインサイズ
を大きくすることが行われていた。
これら従来例では、高温下でアニールするために、高
価な耐熱性基板を使用しなければならなかったり、基板
上全面の半導体層を単結晶化又は多結晶化するため、処
理時間が長くなるという問題が発生していた。
価な耐熱性基板を使用しなければならなかったり、基板
上全面の半導体層を単結晶化又は多結晶化するため、処
理時間が長くなるという問題が発生していた。
『発明の目的』 本発明は、前述の如き問題を解決するものであり、従
来より知られたTFTに比べて、高速で動作するTFTを、よ
り短時間で容易に作製する方法を提供することを、その
目的とするものである。
来より知られたTFTに比べて、高速で動作するTFTを、よ
り短時間で容易に作製する方法を提供することを、その
目的とするものである。
『発明の構成』 上記目的を達成するために、本発明は基板上に薄膜ト
ランジスタ素子を整列して複数個形成する場合におい
て、高抵抗の非単結晶半導体薄膜に、選択的に、集光さ
れたレーザー光を照射して、その照射した部分の高抵抗
の非単結晶半導体層の結晶化を助長せしめることを特徴
とする。
ランジスタ素子を整列して複数個形成する場合におい
て、高抵抗の非単結晶半導体薄膜に、選択的に、集光さ
れたレーザー光を照射して、その照射した部分の高抵抗
の非単結晶半導体層の結晶化を助長せしめることを特徴
とする。
本発明を用い、さらにレーザー光を照射した部分がTF
Tのチャネル部になるように以下の工程を行うことによ
って、TFTのキャリア移動度を増大させ、前に述べた応
答速度を増大せしめ、その結果従来適用できなかった液
晶ディスプレー、イメージセンサー等にTFT素子を適用
可能ならしめるものである。
Tのチャネル部になるように以下の工程を行うことによ
って、TFTのキャリア移動度を増大させ、前に述べた応
答速度を増大せしめ、その結果従来適用できなかった液
晶ディスプレー、イメージセンサー等にTFT素子を適用
可能ならしめるものである。
本発明においては、整列した複数の部分に直線状或は
ドット状にレーザー光を照射するため、従来の方法に比
較して、直線状にレーザー光を照射する場合には、直線
部分の結晶化の促進を同時に行うことができ、非単結晶
半導体薄膜の複数の部分の結晶化を短時間で行うことが
できる。またドット状に照射する場合においても１ヶ所
に照射した後の基板の移動のためのプログラムが、整列
した部分への照射のために簡単であるうえ、工程上も、
非単結晶半導体薄膜の複数の部分の結晶化を短時間で行
うことができる。
ドット状にレーザー光を照射するため、従来の方法に比
較して、直線状にレーザー光を照射する場合には、直線
部分の結晶化の促進を同時に行うことができ、非単結晶
半導体薄膜の複数の部分の結晶化を短時間で行うことが
できる。またドット状に照射する場合においても１ヶ所
に照射した後の基板の移動のためのプログラムが、整列
した部分への照射のために簡単であるうえ、工程上も、
非単結晶半導体薄膜の複数の部分の結晶化を短時間で行
うことができる。
さらに本発明においては、エッチングの際も、レーザ
ー光を照射した部分は照射しない部分に比較してエッチ
ングしにくいため、エッチング時の歩留りが上昇し、コ
ストダウンにもなり得る。
ー光を照射した部分は照射しない部分に比較してエッチ
ングしにくいため、エッチング時の歩留りが上昇し、コ
ストダウンにもなり得る。
以下に実施例により本発明を詳しく説明する。
『実施例１』 本実施例においては、液晶ディスプレイに用いるため
の薄膜トランジスタの作製について示す。
の薄膜トランジスタの作製について示す。
本実施例に対応する薄膜トランジスタの概略的な作製
工程を第１図に示す。
工程を第１図に示す。
まず、基板（11）として、透明導電膜としてパターニ
ングされたITO電極（画素電極）を有する300mm×300mm
のソーダガラスを用い、この基板（11）上にモリブデン
膜を作製する。そして、公知のプラズマCVD法により低
抵抗非単結晶半導体としてＮ型の導電型を有する非単結
晶珪素膜を形成する。この時の作製条件は以下の通りで
あった。
ングされたITO電極（画素電極）を有する300mm×300mm
のソーダガラスを用い、この基板（11）上にモリブデン
膜を作製する。そして、公知のプラズマCVD法により低
抵抗非単結晶半導体としてＮ型の導電型を有する非単結
晶珪素膜を形成する。この時の作製条件は以下の通りで
あった。
基板温度 250℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 150W 使用ガス SiH4＋PH3 膜厚 2000Å この、Ｎ型の非単結晶珪素膜は、その形成時にH2ガス
を多量に導入し、Rfパワーを高くして、微結晶化して電
気抵抗を下げたものを使用しても良い。
を多量に導入し、Rfパワーを高くして、微結晶化して電
気抵抗を下げたものを使用しても良い。
次に公知のフォトリソグラフィー技術を用いて非単結
晶珪素膜をソース、ドレイン領域（22）、（23）及びそ
の取り出し電極の所定の外形パターンにマスキングを行
い、CF4ガスを用いてドライエッチングを行い、第１図
（ａ）の状態を得た。
晶珪素膜をソース、ドレイン領域（22）、（23）及びそ
の取り出し電極の所定の外形パターンにマスキングを行
い、CF4ガスを用いてドライエッチングを行い、第１図
（ａ）の状態を得た。
次に、前述と同様のプラズマCVD法にて高抵抗半導体
層としてＩ型の非単結晶珪素膜（13）を形成する。作製
条件はＮ型の非単結晶珪素膜の時とほぼ同じであるが、
使用ガスがSiH4のみで膜厚は6000Åとした。
層としてＩ型の非単結晶珪素膜（13）を形成する。作製
条件はＮ型の非単結晶珪素膜の時とほぼ同じであるが、
使用ガスがSiH4のみで膜厚は6000Åとした。
次に、この非単結晶珪素膜（13）に対し、長さ300mm
巾10μｍの長方形の照射断面となるように、光学系によ
って集光された、波長248.7nmのエキシマレーザー光（1
5）を第１図（ｂ）に示す様に照射し、光を照射した部
分の結晶度を増大せしめた。普通、レーザー光は中心部
が強く、端のほうは弱くなっていて、強度において、ガ
ウス分布を呈する。従って、この光の状態のまま照射す
ると光の中心部のみ結晶化が進んでしまうので、本実施
例においては、光学系を用いて、光の強度を均一にして
照射を行った。
巾10μｍの長方形の照射断面となるように、光学系によ
って集光された、波長248.7nmのエキシマレーザー光（1
5）を第１図（ｂ）に示す様に照射し、光を照射した部
分の結晶度を増大せしめた。普通、レーザー光は中心部
が強く、端のほうは弱くなっていて、強度において、ガ
ウス分布を呈する。従って、この光の状態のまま照射す
ると光の中心部のみ結晶化が進んでしまうので、本実施
例においては、光学系を用いて、光の強度を均一にして
照射を行った。
そして第１図（ｃ）の状態を得た。ただし、第１図
（ｃ）においては直線状にレーザー光を照射して、結晶
度の増大した部分のみを示す。
（ｃ）においては直線状にレーザー光を照射して、結晶
度の増大した部分のみを示す。
本実施例においてのレーザー光の照射条件はパワー密
度0.5J/cm2、パルス巾15μsecである。このレーザー光
を本実施例の場合、３パルス照射した。この照射回数及
びレーザーの条件は被加工物によって異なり、本実施例
の場合は予備実験を行って前述の条件を出してその条件
を用いた。
度0.5J/cm2、パルス巾15μsecである。このレーザー光
を本実施例の場合、３パルス照射した。この照射回数及
びレーザーの条件は被加工物によって異なり、本実施例
の場合は予備実験を行って前述の条件を出してその条件
を用いた。
次に、このＩ型の珪素膜（13）上にプラズマCVD法で
窒化珪素膜（16）を100Å形成し、ゲイト絶縁膜とし
た。
窒化珪素膜（16）を100Å形成し、ゲイト絶縁膜とし
た。
これらを所定のパターンにパターニング後、公知のス
パッタリング法にて、モリブデン膜を蒸着し、ゲイト電
極（17）を形成し、第１図（ｄ）に示すような、薄膜ト
ランジスタ（10）を整列して配置した基板を完成させ
た。（第１図（ｅ）） そして絶縁膜を形成した後、配向膜塗布工程、スペー
サー散布工程、貼り合わせ工程、液晶注入工程を通過し
て、液晶セルが完成した。
パッタリング法にて、モリブデン膜を蒸着し、ゲイト電
極（17）を形成し、第１図（ｄ）に示すような、薄膜ト
ランジスタ（10）を整列して配置した基板を完成させ
た。（第１図（ｅ）） そして絶縁膜を形成した後、配向膜塗布工程、スペー
サー散布工程、貼り合わせ工程、液晶注入工程を通過し
て、液晶セルが完成した。
以上のようにして、光学系を用いて断面を直線状にし
たレーザー光を用いて、複数の薄膜トランジスタに対応
する非単結晶珪素膜の結晶化の促進を同時に行うことが
でき、液晶ディスプレイに用いるような大型の基板に複
数のTFTを整列して作製する場合に特に短時間で加工が
でき、有効である。
たレーザー光を用いて、複数の薄膜トランジスタに対応
する非単結晶珪素膜の結晶化の促進を同時に行うことが
でき、液晶ディスプレイに用いるような大型の基板に複
数のTFTを整列して作製する場合に特に短時間で加工が
でき、有効である。
『実施例２』 本実施例においては、実施例１と同様に本発明を液晶
ディスプレイの作製時に用いた場合について示す。
ディスプレイの作製時に用いた場合について示す。
まず、実施例１で用いたものと同じ基板上に実施例１
と同様にモリブデンを成膜した後、Ｎ型の導電型を有す
る非単結晶珪素膜を形成する。
と同様にモリブデンを成膜した後、Ｎ型の導電型を有す
る非単結晶珪素膜を形成する。
次に、公知のフォトリソグラフィー技術を用いて、実
施例１と同様に非単結晶珪素膜をソース、ドレイン領域
及びその取り出し電極の所定の外形パターンにマスキン
グを行い、CF4ガスを用いてドライエッチングを行う。
施例１と同様に非単結晶珪素膜をソース、ドレイン領域
及びその取り出し電極の所定の外形パターンにマスキン
グを行い、CF4ガスを用いてドライエッチングを行う。
次に、実施例１と同様に高抵抗半導体層としてＩ型の
非単結晶珪素膜を形成する。
非単結晶珪素膜を形成する。
次に、この非単結晶珪素膜に対し、巾10μｍ長さ５μ
ｍの長方形の照射断面となるように光学系によって集光
された波長1.06μｍのYAGレーザー光を第３図に示す様
に点状に照射し、一箇所の照射ごとに基板をＸ、或いは
Ｙ方向に一定の長さだけ動かして次の箇所の照射を行っ
た。こうして光を照射した部分の結晶度を増大せしめ
た。
ｍの長方形の照射断面となるように光学系によって集光
された波長1.06μｍのYAGレーザー光を第３図に示す様
に点状に照射し、一箇所の照射ごとに基板をＸ、或いは
Ｙ方向に一定の長さだけ動かして次の箇所の照射を行っ
た。こうして光を照射した部分の結晶度を増大せしめ
た。
この時のレーザー光の照射条件はパワー密度0.6J/c
m2、繰り返し周波数10kHzである。このレーザー光を本
実施例の場合、1.5秒間照射した。この照射回数及びレ
ーザーの条件は被加工物によって異なり、本実施例の場
合は予備実験を行って前述の条件を出してその条件を用
いた。
m2、繰り返し周波数10kHzである。このレーザー光を本
実施例の場合、1.5秒間照射した。この照射回数及びレ
ーザーの条件は被加工物によって異なり、本実施例の場
合は予備実験を行って前述の条件を出してその条件を用
いた。
本実施例においても実施例１と同様に、レーザー光を
均一にするために光学系を用いた。
均一にするために光学系を用いた。
次に、このＩ型の珪素膜上にプラズマCVD法で窒素珪
素膜を100Å形成し、ゲイト絶縁膜とした。
素膜を100Å形成し、ゲイト絶縁膜とした。
これらを所定のパターンにパターニング後、公知のス
パッタリング法にて、モリブデン膜を蒸着し、パターニ
ングを行い、ゲイト電極を形成し、薄膜トランジスタを
完成させた。
パッタリング法にて、モリブデン膜を蒸着し、パターニ
ングを行い、ゲイト電極を形成し、薄膜トランジスタを
完成させた。
そして、絶縁膜を成膜した後、液晶配向膜塗布工程、
スペーサー散布工程、貼り合わせ工程、液晶注入工程を
経由して液晶セルが完成した。
スペーサー散布工程、貼り合わせ工程、液晶注入工程を
経由して液晶セルが完成した。
このようにして、整列して形成される複数個の薄膜ト
ランジスタの、非単結晶珪素膜のチャネル部に相当する
部分のみにレーザー光を照射し、結晶化を促進すること
によって、応答速度の大きい薄膜トランジスタを作製す
ることができ、そのうえ、レーザー光を部分的に照射す
るため、従来のように全面に照射する方法に比較して、
短時間での結晶化が可能である。
ランジスタの、非単結晶珪素膜のチャネル部に相当する
部分のみにレーザー光を照射し、結晶化を促進すること
によって、応答速度の大きい薄膜トランジスタを作製す
ることができ、そのうえ、レーザー光を部分的に照射す
るため、従来のように全面に照射する方法に比較して、
短時間での結晶化が可能である。
本発明においては、実施例１以上に必要な部分のみの
照射であるため、非単結晶珪素膜のエッチングの際、か
りに微妙に残渣が残ってしまった場合も不必要な部分は
結晶化が進んでいないので、リーク電流を少なくするこ
とができる。
照射であるため、非単結晶珪素膜のエッチングの際、か
りに微妙に残渣が残ってしまった場合も不必要な部分は
結晶化が進んでいないので、リーク電流を少なくするこ
とができる。
『実施例３』 本実施例においては、本発明をイメージセンサーの作
製時に用いた場合について示す。
製時に用いた場合について示す。
まず、ガラス基板上に、実施例１と同様な方法で、モ
リブデン膜を形成した後、Ｎ型の導電型を有する非単結
晶珪素膜を形成する。
リブデン膜を形成した後、Ｎ型の導電型を有する非単結
晶珪素膜を形成する。
次に、公知のフォトリソグラフィー技術を用いて、実
施例１と同様に非単結晶珪素膜をソース、ドレイン領域
及びその取り出し電極の所定の外形パターンにマスキン
グを行い、CF4ガスを用いてドライエッチングを行う。
施例１と同様に非単結晶珪素膜をソース、ドレイン領域
及びその取り出し電極の所定の外形パターンにマスキン
グを行い、CF4ガスを用いてドライエッチングを行う。
次に、実施例１と同様に高抵抗半導体層としてＩ型の
非単結晶珪素膜を形成する。
非単結晶珪素膜を形成する。
次に、この非単結晶珪素膜に対し、巾10μｍ長さ230m
m（基板の長さに対応する。）のほぼ直線状の照射断面
となるように光学系によって集光された波長248.7nmの
エキシマレーザー光を照射して光を照射した部分の結晶
度を増大せしめた。
m（基板の長さに対応する。）のほぼ直線状の照射断面
となるように光学系によって集光された波長248.7nmの
エキシマレーザー光を照射して光を照射した部分の結晶
度を増大せしめた。
この時のレーザー光の照射条件はパワー密度0.5J/c
m2、パルス巾12μsecである。このレーザー光を本実施
例の場合、３パルス照射した。この照射回数及びレーザ
ーの条件は被加工物によって異なり、本実施例の場合は
予備実験を行って前述の条件を出してその条件を用い
た。
m2、パルス巾12μsecである。このレーザー光を本実施
例の場合、３パルス照射した。この照射回数及びレーザ
ーの条件は被加工物によって異なり、本実施例の場合は
予備実験を行って前述の条件を出してその条件を用い
た。
本実施例においても実施例１と同様に、レーザー光が
均一になるように光学系を用いている。
均一になるように光学系を用いている。
次に、このＩ型の珪素膜上にプラズマCVD法で窒化珪
素膜を100Å形成し、ゲイト絶縁膜とした。
素膜を100Å形成し、ゲイト絶縁膜とした。
これらを所定のパターンにパターニング後、公知のス
パッタリング法にて、モリブデン膜を蒸着し、パターニ
ングを行い、ゲイト電極を形成し、その後絶縁膜を作製
して薄膜トランジスタを完成させた。
パッタリング法にて、モリブデン膜を蒸着し、パターニ
ングを行い、ゲイト電極を形成し、その後絶縁膜を作製
して薄膜トランジスタを完成させた。
このようにして、一直線上に整列して形成される複数
個の薄膜トランジスタの、非単結晶珪素膜のチャネル部
に相当する部分のみにレーザー光を照射し、結晶化を促
進することによって、応答速度の大きい薄膜トランジス
タを作製することができ、そのうえ、レーザー光を部分
的に照射するため、従来のように全面に照射する方法に
比較して短時間での結晶化が可能である。
個の薄膜トランジスタの、非単結晶珪素膜のチャネル部
に相当する部分のみにレーザー光を照射し、結晶化を促
進することによって、応答速度の大きい薄膜トランジス
タを作製することができ、そのうえ、レーザー光を部分
的に照射するため、従来のように全面に照射する方法に
比較して短時間での結晶化が可能である。
『効果』 本発明の構成により、整列して形成される薄膜トラン
ジスタのチャネル部の結晶度を増大させることができ
た。これによって、従来ではキャリアの移動度が小さい
ためにディスプレー装置、イメージセンサー等のスイッ
チング素子として使用できなかった非単結晶半導体を用
いたTFTを使用することが可能になった。
ジスタのチャネル部の結晶度を増大させることができ
た。これによって、従来ではキャリアの移動度が小さい
ためにディスプレー装置、イメージセンサー等のスイッ
チング素子として使用できなかった非単結晶半導体を用
いたTFTを使用することが可能になった。
また、チャネル部の結晶度を増大させるためにレーザ
ー加工技術を用いたので、大面積化されても加工精度上
の問題はなく、良好な特性を有する薄膜トランジスタを
大面積基板上に多数形成することが非常に容易になっ
た。
ー加工技術を用いたので、大面積化されても加工精度上
の問題はなく、良好な特性を有する薄膜トランジスタを
大面積基板上に多数形成することが非常に容易になっ
た。
さらには、レーザー加工を直線状、ドット状などの必
要な部分にのみ行っているので、加工時間の短縮が実現
でき、そのうえエッチング時の歩留りが上昇し、さらに
リーク電流を低減することができた。
要な部分にのみ行っているので、加工時間の短縮が実現
でき、そのうえエッチング時の歩留りが上昇し、さらに
リーク電流を低減することができた。
また本実施例においては、スタガード型の薄膜トラン
ジスタの作製について述べたが、本発明の技術思想か
ら、他の逆スタガード型、コプレナー型、逆コプレナー
型の薄膜トランジスタにも用いることができることは明
らかである。
ジスタの作製について述べたが、本発明の技術思想か
ら、他の逆スタガード型、コプレナー型、逆コプレナー
型の薄膜トランジスタにも用いることができることは明
らかである。
本実施例では、低抵抗の非単結晶半導体としてＮ型の
みについて述べたが、Ｐ型においても本発明を用いるこ
とが可能であることは、本発明の技術思想から明らかで
ある。
みについて述べたが、Ｐ型においても本発明を用いるこ
とが可能であることは、本発明の技術思想から明らかで
ある。
第１図（ａ）〜（ｅ）、第３図は本発明の実施例の薄膜
トランジスタの製造工程を示す概略図である。 第２図は従来のTFTの断面構造を示す。 10……薄膜トランジスタ 11、20……基板 13、21……高抵抗非単結晶半導体層 14……結晶度の増大した部分 15……レーザ光 16、26……ゲイト絶縁膜 17、27……ゲイト電極 18……薄膜トランジスタ 19……画素電極 20……基板 22、23……ソース、ドレイン領域 24、25……ソース、ドレイン電極
トランジスタの製造工程を示す概略図である。 第２図は従来のTFTの断面構造を示す。 10……薄膜トランジスタ 11、20……基板 13、21……高抵抗非単結晶半導体層 14……結晶度の増大した部分 15……レーザ光 16、26……ゲイト絶縁膜 17、27……ゲイト電極 18……薄膜トランジスタ 19……画素電極 20……基板 22、23……ソース、ドレイン領域 24、25……ソース、ドレイン電極
Claims (1)
- 【請求項１】薄膜トランジスタ素子を整列して複数個形
成する際に、絶縁性表面を有する基板上に、ソース、ド
レイン領域となるＮ又はＰ型の導電型を有する低抵抗の
非単結晶半導体を形成する工程と、高抵抗の非単結晶半
導体層を形成する工程と、ゲート絶縁膜を形成する工程
と、ゲート電極を形成する工程とを有し、前記高抵抗の
非単結晶半導体層のチャネル部に相当する部分に選択的
にレーザー光を照射して、レーザー光を照射した部分の
結晶化を助長せしめることを特徴とする薄膜トランジス
タ素子の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4491189A JP2535610B2 (ja) | 1989-02-22 | 1989-02-22 | 薄膜トランジスタの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4491189A JP2535610B2 (ja) | 1989-02-22 | 1989-02-22 | 薄膜トランジスタの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222154A JPH02222154A (ja) | 1990-09-04 |
| JP2535610B2 true JP2535610B2 (ja) | 1996-09-18 |
Family
ID=12704643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4491189A Expired - Fee Related JP2535610B2 (ja) | 1989-02-22 | 1989-02-22 | 薄膜トランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535610B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6149988A (en) * | 1986-09-26 | 2000-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
| US6261856B1 (en) | 1987-09-16 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
| US5424244A (en) | 1992-03-26 | 1995-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
| JPH06124913A (ja) | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
-
1989
- 1989-02-22 JP JP4491189A patent/JP2535610B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02222154A (ja) | 1990-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250740A (ja) | 半導体装置およびその製造方法 | |
| KR100700681B1 (ko) | 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법 | |
| JP2535610B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2979227B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2844342B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2775458B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2775457B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847376B2 (ja) | 薄膜トランジスタ | |
| KR100803867B1 (ko) | 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| JP3478806B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3535459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847374B2 (ja) | 薄膜トランジスタ | |
| JP3479508B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3484411B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2893453B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847375B2 (ja) | 薄膜トランジスタ | |
| JP2775459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2001244471A (ja) | 薄膜トランジスタ | |
| JP3207813B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2001196307A (ja) | 半導体装置の製造方法 | |
| JP2805321B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2841205B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847373B2 (ja) | 薄膜トランジスタ | |
| JPH02224339A (ja) | 薄膜トランジスタの作製方法 | |
| JP2764423B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |