JP2805321B2 - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法Info
- Publication number
- JP2805321B2 JP2805321B2 JP4773789A JP4773789A JP2805321B2 JP 2805321 B2 JP2805321 B2 JP 2805321B2 JP 4773789 A JP4773789 A JP 4773789A JP 4773789 A JP4773789 A JP 4773789A JP 2805321 B2 JP2805321 B2 JP 2805321B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor layer
- crystal semiconductor
- film transistor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 『産業上の利用分野』 本発明は非単結晶半導体薄膜を用いた複数の薄膜トラ
ンジスタ（以下にTFTともいう）の製造方法に関するも
のであり、特に液晶ディスプレー，イメージセンサー等
に適用可能な高速応答性を持つ薄膜トランジスタに関す
る。
ンジスタ（以下にTFTともいう）の製造方法に関するも
のであり、特に液晶ディスプレー，イメージセンサー等
に適用可能な高速応答性を持つ薄膜トランジスタに関す
る。
『従来の技術』 最近、化学的気相法等によって、作製された非単結晶
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。
この薄膜トランジスタは、絶縁性基板上に前述の如く
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。
この薄膜トランジスタは電界効果型であり、いわゆる
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。
また、この薄膜トランジスタを作製するにはすでに確
立された技術であるフォトリングラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。
立された技術であるフォトリングラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。
この従来より知られたTFTの代表的な構造を第２図に
概略的に示す。
概略的に示す。
（21）はガラスよりなる絶縁性基板であり、（22）は
非単結晶半導体よりなる薄膜半導体、（23）、（24）は
ソースドレイン領域で、（25）、（26）はソースドレイ
ン電極、（27）はゲート絶縁膜で（28）はゲート電極で
ある。
非単結晶半導体よりなる薄膜半導体、（23）、（24）は
ソースドレイン領域で、（25）、（26）はソースドレイ
ン電極、（27）はゲート絶縁膜で（28）はゲート電極で
ある。
このように構成された薄膜トランジスタはゲート電極
（28）に電圧を加えることにより、ソースドレイン（2
3）、（24）間に流れる電流を調整するものである。
（28）に電圧を加えることにより、ソースドレイン（2
3）、（24）間に流れる電流を調整するものである。
この時、この薄膜トランジスタの応答速度は次式で与
えられる。
えられる。
Ｓ＝μ・V/L2 ここでＬはチャネル長，μはキャリアの移動度,Vはゲ
ート電圧。
ート電圧。
この薄膜トランジスタに用いられる非単結晶半導体層
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因で単結晶の半導体に比べてキャリアの移動度が非
常に小さく上式より判るようにトランジスタの応答速度
が非常に遅いという問題が発生していた。特にアモルフ
ァスシリコン半導体を用いた時その移動度はだいたい0.
1〜１（cm2/V・Sec）程度で、ほとんどTFTとして動作し
ない程度のものであった。
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因で単結晶の半導体に比べてキャリアの移動度が非
常に小さく上式より判るようにトランジスタの応答速度
が非常に遅いという問題が発生していた。特にアモルフ
ァスシリコン半導体を用いた時その移動度はだいたい0.
1〜１（cm2/V・Sec）程度で、ほとんどTFTとして動作し
ない程度のものであった。
このような問題を解決するには上式より明らかなよう
にチャネル長を短くすることと、キャリアの移動度を大
きくすることが知られ、種々の改良が行われている。
にチャネル長を短くすることと、キャリアの移動度を大
きくすることが知られ、種々の改良が行われている。
特にチャネル長Ｌ短くすると、その２乗で応答速度に
影響するので非常に有効な手段である。
影響するので非常に有効な手段である。
しかしながらTFTの特徴である大面積基板上に素子を
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。
その一つの答えとして、第３図に示すように縦チャネ
ル構造のTFTが提案されている。これは基板上にソース
（30）活性領域（31）ドレイン（32）よりなる非単結晶
半導体層を積層したのち、ゲート絶縁膜（33）を形成し
その上にゲート電極（34）を有するものである。
ル構造のTFTが提案されている。これは基板上にソース
（30）活性領域（31）ドレイン（32）よりなる非単結晶
半導体層を積層したのち、ゲート絶縁膜（33）を形成し
その上にゲート電極（34）を有するものである。
この構造の場合、そのチャネル長はほぼ活性領域（3
1）の厚みに対応し、活性領域の厚みを調節することに
より容易にチャネル長を可変できるものであった。
1）の厚みに対応し、活性領域の厚みを調節することに
より容易にチャネル長を可変できるものであった。
しかしながら、この構造のTFTは非単結晶半導体層を
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なTFT
特性が得られない。また、電流の流れる方向の断面積が
大きいのでオフ電流が増大するという問題が発生し、縦
型TFTは本質的な問題解決とはなっていない。
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なTFT
特性が得られない。また、電流の流れる方向の断面積が
大きいのでオフ電流が増大するという問題が発生し、縦
型TFTは本質的な問題解決とはなっていない。
一方、移動度を向上させることは、従来より種々の方
法によって行われていた。代表的には、非単結晶半導体
をアニールして、単結晶化又は多結晶のグレインサイズ
を大きくすることが行われていた。
法によって行われていた。代表的には、非単結晶半導体
をアニールして、単結晶化又は多結晶のグレインサイズ
を大きくすることが行われていた。
しかしながら、これら従来例では、高温下でアニール
するために、高価な耐熱性基板を使用しなければならな
かったり、基板上全面の半導体層を単結晶化又は多結晶
化するため、処理時間が長くなるという問題が発生して
いた。
するために、高価な耐熱性基板を使用しなければならな
かったり、基板上全面の半導体層を単結晶化又は多結晶
化するため、処理時間が長くなるという問題が発生して
いた。
また、TFTを作成する場合に、ソースドレイン領域に
はＮ型又はＰ型の導電型を示す不純物が高濃度で含まれ
ている。この部分を形成するには、これら不純物が混入
された低抵抗の非単結晶半導体層を、チャネルが形成さ
れる高抵抗の非単結晶半導体層上に形成する方法と、高
抵抗の非単結晶半導体層表面上よりこれら不純物原子を
移動させて、高抵抗の非単結晶半導体層中にソースドレ
イン領域を形成する方法が知られ、広く行われている。
はＮ型又はＰ型の導電型を示す不純物が高濃度で含まれ
ている。この部分を形成するには、これら不純物が混入
された低抵抗の非単結晶半導体層を、チャネルが形成さ
れる高抵抗の非単結晶半導体層上に形成する方法と、高
抵抗の非単結晶半導体層表面上よりこれら不純物原子を
移動させて、高抵抗の非単結晶半導体層中にソースドレ
イン領域を形成する方法が知られ、広く行われている。
しかしながら、前者の方法は不純物が混入された低抵
抗の非単結晶半導体層を、チャネルが形成される高抵抗
の非単結晶半導体層上に、積層して形成するため、両半
導体層の間に界面ができ、この界面が、TFTの特性に悪
影響を与えることが多く、この界面の状態を良くするこ
とは難しかった。
抗の非単結晶半導体層を、チャネルが形成される高抵抗
の非単結晶半導体層上に、積層して形成するため、両半
導体層の間に界面ができ、この界面が、TFTの特性に悪
影響を与えることが多く、この界面の状態を良くするこ
とは難しかった。
一方、後者の方法は、熱を基板に加えることにより、
不純物を非単結晶半導体層の表面からその内部へと拡散
させるもので、その拡散させる速度を速くするには、加
える温度を上げる必要があるが、この場合安価なガラス
基板を使用することができずコスト高になり、加える温
度を低くすると不純物がが拡散される速度が遅く作製工
程に多くの時間を必要としていた。
不純物を非単結晶半導体層の表面からその内部へと拡散
させるもので、その拡散させる速度を速くするには、加
える温度を上げる必要があるが、この場合安価なガラス
基板を使用することができずコスト高になり、加える温
度を低くすると不純物がが拡散される速度が遅く作製工
程に多くの時間を必要としていた。
『発明の目的』 本発明は、前述の如き問題を解決するものであり、従
来より知られたTFTに比べて、高速で動作するTFTを、複
雑な工程がなく、再現性良く、より低温で作製する方法
を提供することをその目的とするものである。
来より知られたTFTに比べて、高速で動作するTFTを、複
雑な工程がなく、再現性良く、より低温で作製する方法
を提供することをその目的とするものである。
『発明の構成』 上記目的を達成するために本発明は、基板上に薄膜ト
ランジスタ素子を整列して複数個形成する場合におい
て、低減状態で少なくともIII族又はＶ族元素を含む気
体に対して、電気エネルギーを供給し、プラズマ化して
これら気体を活性化し、この雰囲気化にて高抵抗の非単
結晶半導体層の複数の箇所にレーザー光を照射し、この
レーザー光が照射された部分にIII族又はＶ族元素をド
ープしてドーピング領域を形成いし、さらにドーピング
領域の一部の半導体層がレーザー光を照射することによ
って分割され、ソース、ドレイン領域を形成する。そし
て、高抵抗の非単結晶半導体層の一部にレーザー光を照
射することにより、その部分の結晶度を増大せしめ、そ
の結果その部分のキャリア移動度が増大し、そしてその
部分を薄膜トランジスタのチャネル部になるように、作
製することを特徴とする。
ランジスタ素子を整列して複数個形成する場合におい
て、低減状態で少なくともIII族又はＶ族元素を含む気
体に対して、電気エネルギーを供給し、プラズマ化して
これら気体を活性化し、この雰囲気化にて高抵抗の非単
結晶半導体層の複数の箇所にレーザー光を照射し、この
レーザー光が照射された部分にIII族又はＶ族元素をド
ープしてドーピング領域を形成いし、さらにドーピング
領域の一部の半導体層がレーザー光を照射することによ
って分割され、ソース、ドレイン領域を形成する。そし
て、高抵抗の非単結晶半導体層の一部にレーザー光を照
射することにより、その部分の結晶度を増大せしめ、そ
の結果その部分のキャリア移動度が増大し、そしてその
部分を薄膜トランジスタのチャネル部になるように、作
製することを特徴とする。
本発明においては、プラズマ雰囲気中でレーザー光を
照射してドーピング領域を作製し、さらにレーザー光を
照射してドーピング領域を分割することによってソー
ス、ドレイン領域を作製するために、界面が存在せず、
従ってTFTの特性に悪影響が生じない。また、基板を高
温にする必要がないので、安価なガラス基板に用いるこ
とができる。
照射してドーピング領域を作製し、さらにレーザー光を
照射してドーピング領域を分割することによってソー
ス、ドレイン領域を作製するために、界面が存在せず、
従ってTFTの特性に悪影響が生じない。また、基板を高
温にする必要がないので、安価なガラス基板に用いるこ
とができる。
また、ドーピング領域の分割の際に同時に分割部分の
下層の高抵抗の非単結晶半導体層にレーザー光を照射
し、その部分の高抵抗の非単結晶半導体のキャリア移動
度を増大せしめることにより、応答速度の大きいTFTを
短時間で作製できるものである。
下層の高抵抗の非単結晶半導体層にレーザー光を照射
し、その部分の高抵抗の非単結晶半導体のキャリア移動
度を増大せしめることにより、応答速度の大きいTFTを
短時間で作製できるものである。
本発明では、レーザー光を用いてドーピング領域の分
割を行うために、レーザー光を絞るための光学系を用い
ることにより、ソース、ドレイン領域の間隔（ほぼチャ
ネル長に相当する。）を数μｍ程度にすることが可能で
あり、従来のフォトリソグラフィー法では困難であった
チャネル長の短縮を可能にすることができる。
割を行うために、レーザー光を絞るための光学系を用い
ることにより、ソース、ドレイン領域の間隔（ほぼチャ
ネル長に相当する。）を数μｍ程度にすることが可能で
あり、従来のフォトリソグラフィー法では困難であった
チャネル長の短縮を可能にすることができる。
また、レーザー光照射により高抵抗の非単結晶半導体
層の結晶化を助長するため、TFTのキャリア移動度を増
大させ、前に述べた応答速度を増大せしめ、その結果従
来適用できなかった液晶ディスプレー，イメージセンサ
ー等に非単結晶半導体を用いた薄膜トランジスタ素子を
適用可能ならしめるものである。
層の結晶化を助長するため、TFTのキャリア移動度を増
大させ、前に述べた応答速度を増大せしめ、その結果従
来適用できなかった液晶ディスプレー，イメージセンサ
ー等に非単結晶半導体を用いた薄膜トランジスタ素子を
適用可能ならしめるものである。
さらに本発明においては、基板上の整列した複数の部
分に直線状或いはドット状にレーザー光を照射するた
め、従来の方法に比較して、直線状に照射する場合には
直線部分のドーピング領域の作製、結晶化の促進或いは
ドーピング領域の分割を同時に行うことができ、非単結
晶半導体薄膜の複数の部分のドーピング領域の作製、結
晶化の促進、ドーピング領域の分割を短時間で行うこと
ができる。また、ドット状に照射する場合においても１
ヶ所に照射した後の基板の移動のためのプログラムが、
整列した部分への照射のために簡単であるうえ、工程上
も、非単結晶半導体薄膜の複数の部分のドーピング領域
の作製、結晶化の促進、ドーピング領域の分割を、短時
間で行うことができる。
分に直線状或いはドット状にレーザー光を照射するた
め、従来の方法に比較して、直線状に照射する場合には
直線部分のドーピング領域の作製、結晶化の促進或いは
ドーピング領域の分割を同時に行うことができ、非単結
晶半導体薄膜の複数の部分のドーピング領域の作製、結
晶化の促進、ドーピング領域の分割を短時間で行うこと
ができる。また、ドット状に照射する場合においても１
ヶ所に照射した後の基板の移動のためのプログラムが、
整列した部分への照射のために簡単であるうえ、工程上
も、非単結晶半導体薄膜の複数の部分のドーピング領域
の作製、結晶化の促進、ドーピング領域の分割を、短時
間で行うことができる。
さらに本発明においては、エッチングの際も、レーザ
ー光を照射した部分は照射しない部分に比較してエッチ
ングしにくいため、エッチング時の歩留りが上昇し、コ
ストダウンにもなり得る。
ー光を照射した部分は照射しない部分に比較してエッチ
ングしにくいため、エッチング時の歩留りが上昇し、コ
ストダウンにもなり得る。
以下に実施例により本発明を詳しく説明する。
『実施例１』 本実施例においては、液晶ディスプレイに用いるため
のコプレナー型の薄膜トランジスタの作製について示
す。
のコプレナー型の薄膜トランジスタの作製について示
す。
本実施例に対する薄膜トランジスタの概略的な作製工
程を第１図に示す。
程を第１図に示す。
まず、基板（１）として、画素電極としてパターニン
グされたITO電極（19）を有する300mm×300mmのソーダ
ガラスを用い、その基板（１）をプラズマ発生が可能な
装置の反応室内に入れ、この基板上に公知のプラズマXV
D法によって、Ｉ型の高抵抗性（Ｉ型）の非単結晶半導
体層（２）を約5000Å形成する（第１図（ａ）） この時の非単結晶半導体層（２）の作製条件を以下に
示す。
グされたITO電極（19）を有する300mm×300mmのソーダ
ガラスを用い、その基板（１）をプラズマ発生が可能な
装置の反応室内に入れ、この基板上に公知のプラズマXV
D法によって、Ｉ型の高抵抗性（Ｉ型）の非単結晶半導
体層（２）を約5000Å形成する（第１図（ａ）） この時の非単結晶半導体層（２）の作製条件を以下に
示す。
基板温度 240℃ 反応圧力 0.05Torr Rfパワー 90W ガス SiH4 次に反応室内のガスを排気した後、水素ガスとホスフ
ィンガス（PH3）の混合ガスを導入し、圧力0.1Torrで高
周波電力を60W印加してプラズマ状態とした。この時の
ホスフィンは約15％となるように混合した。基板上の高
抵抗の非単結晶半導体層（２）はこの混合ガスの雰囲気
下に置かれている。この時基板加熱は行わなかった。
ィンガス（PH3）の混合ガスを導入し、圧力0.1Torrで高
周波電力を60W印加してプラズマ状態とした。この時の
ホスフィンは約15％となるように混合した。基板上の高
抵抗の非単結晶半導体層（２）はこの混合ガスの雰囲気
下に置かれている。この時基板加熱は行わなかった。
そして、高抵抗の非単結晶半導体層（２）のソース、
ドレインを含む領域に対し、エキシマレーザー光（248.
7nm）（10）を照射した（第１図（ｂ））。
ドレインを含む領域に対し、エキシマレーザー光（248.
7nm）（10）を照射した（第１図（ｂ））。
ビームの形状は光学系により集光し、その巾をソー
ス，ドレインを含む領域（ドーピング領域）（５）の巾
に一致するようにし、長さについては基板の長さ（300m
m）とし、第１図（ｃ）に示すように、直線上にある部
分を同時にドーピングせしめた。ただし、第１図（ｃ）
については、ドーピングした領域（５）のみを示す。
ス，ドレインを含む領域（ドーピング領域）（５）の巾
に一致するようにし、長さについては基板の長さ（300m
m）とし、第１図（ｃ）に示すように、直線上にある部
分を同時にドーピングせしめた。ただし、第１図（ｃ）
については、ドーピングした領域（５）のみを示す。
この時のレーザー光の条件は、0.05J/cm2のエネルギ
ー密度で、パルス巾10μsecで1500パルス照射した。
ー密度で、パルス巾10μsecで1500パルス照射した。
これによってリンは、このレーザ光が照射された領域
にのみドーピングされる。
にのみドーピングされる。
ドーピング領域の深さはレーザ光の照射回数及びエネ
ルギーによって調整可能であるが、エネルギー量が多い
と半導体層に損傷を与えてしまうことがあるので、低エ
ネルギーに保ち照射回数によってドーピングされる深さ
を制御する方が工程上のマージンが増す。本実施例にお
いてはそのドーピングされる深さを500Åとした。
ルギーによって調整可能であるが、エネルギー量が多い
と半導体層に損傷を与えてしまうことがあるので、低エ
ネルギーに保ち照射回数によってドーピングされる深さ
を制御する方が工程上のマージンが増す。本実施例にお
いてはそのドーピングされる深さを500Åとした。
次にこのドーピング領域（５）に対し、被照射面上で
巾２μｍ長さ300mmの長方形の照射断面となるようにド
ープの際に用いた光学系とは別の光学系によって集光さ
れた波長248.7nmのエキシマレーザ光（11）を照射し、
ドーピング領域（５）をソース領域（３）とドレイン領
域（４）に分割し、第１図（ｄ）の状態を得た。この時
のレーザ光の照射条件はパワー密度1J/cm2,パルス巾10
μSecである。このレーザ光を本実施例の場合、４パル
ス照射してドーピング領域（５）を分割した。この照射
回数及びレーザの条件は被加工物によって異なり、本実
施例の場合は予備実験を行って前述の条件を出してその
条件を用いた。
巾２μｍ長さ300mmの長方形の照射断面となるようにド
ープの際に用いた光学系とは別の光学系によって集光さ
れた波長248.7nmのエキシマレーザ光（11）を照射し、
ドーピング領域（５）をソース領域（３）とドレイン領
域（４）に分割し、第１図（ｄ）の状態を得た。この時
のレーザ光の照射条件はパワー密度1J/cm2,パルス巾10
μSecである。このレーザ光を本実施例の場合、４パル
ス照射してドーピング領域（５）を分割した。この照射
回数及びレーザの条件は被加工物によって異なり、本実
施例の場合は予備実験を行って前述の条件を出してその
条件を用いた。
次に、この分割の際に用いた光学系をそのまま用いて
この分割部分（12）下の高抵抗の非単結晶半導体層（1
5）に対し、再びレーザ光（14）を照射しこの部分の半
導体層の結晶化を助長し、キャリア移動度を向上させた
（第１図（ｅ））。
この分割部分（12）下の高抵抗の非単結晶半導体層（1
5）に対し、再びレーザ光（14）を照射しこの部分の半
導体層の結晶化を助長し、キャリア移動度を向上させた
（第１図（ｅ））。
この時のレーザ光の条件はパワー密度0.5J/cm2パルス
巾10μSecであり２パルス照射した。この条件で通常の
非晶質珪素半導体に照射する定性実験を行ったところ照
射する前の移動度の約100倍の値が得られている。
巾10μSecであり２パルス照射した。この条件で通常の
非晶質珪素半導体に照射する定性実験を行ったところ照
射する前の移動度の約100倍の値が得られている。
次に、反応室内の気体を排気し、ガスをシランとアン
モニアの混合ガスに変えて反応室内に導入し、この分割
部分（12）を覆うように、ゲート絶縁膜（６）として窒
化珪素膜を200Å形成した。その作製条件を以下に示
す。
モニアの混合ガスに変えて反応室内に導入し、この分割
部分（12）を覆うように、ゲート絶縁膜（６）として窒
化珪素膜を200Å形成した。その作製条件を以下に示
す。
基板温度 200℃ 反応圧力 0.05Torr RfPower 50W ガス NH3/SiH4 この後この基板（１）を反応室から取り出し、所定の
パターンにエッチングして、ゲート絶縁膜（６）とし
た。さらにTFTの外形のパターンに半導体層にエッチン
グを施した後、この上面全面に公知のスパッタリング法
にてアルミニウムを形成した後、所定のパターンにエッ
チングして、ゲート電極（７），ソース電極（８）及び
ドレイン電極（９）を形成し、図のようなTFTを完成さ
せた（第１図（ｆ））。
パターンにエッチングして、ゲート絶縁膜（６）とし
た。さらにTFTの外形のパターンに半導体層にエッチン
グを施した後、この上面全面に公知のスパッタリング法
にてアルミニウムを形成した後、所定のパターンにエッ
チングして、ゲート電極（７），ソース電極（８）及び
ドレイン電極（９）を形成し、図のようなTFTを完成さ
せた（第１図（ｆ））。
そして絶縁膜を形成した後、配向膜塗布工程、スペー
サー散布工程、貼り合わせ工程、液晶注入工程を通過し
て、液晶セルが完成した。
サー散布工程、貼り合わせ工程、液晶注入工程を通過し
て、液晶セルが完成した。
以上のようにして、光学系を用いて断面を直線状にし
たレーザー光を用いて、複数の薄膜トランジスタに対応
する高抵抗の非単結晶珪素膜へのリンのドーピング、分
割、高抵抗の非単結晶珪素膜の結晶化の促進を続けて行
うことができ、よってソース、ドレイン領域間つまりチ
ャネル部のみ結晶化を行うことができるため、リーク電
流を非常に少なく押さえることができ、さらに、液晶デ
ィスプレイに用いるような大型の基板に複数のTFTを整
列して作製する場合に特に短時間で加工ができ、有効で
ある。
たレーザー光を用いて、複数の薄膜トランジスタに対応
する高抵抗の非単結晶珪素膜へのリンのドーピング、分
割、高抵抗の非単結晶珪素膜の結晶化の促進を続けて行
うことができ、よってソース、ドレイン領域間つまりチ
ャネル部のみ結晶化を行うことができるため、リーク電
流を非常に少なく押さえることができ、さらに、液晶デ
ィスプレイに用いるような大型の基板に複数のTFTを整
列して作製する場合に特に短時間で加工ができ、有効で
ある。
本実施例において、不純物をドープする際には、加熱
を行わず、行っても十分にドーピングできるが、少し温
度加熱を行ってドーピングを行うと、速く終了する利点
がある。この時の加熱温度はTFTの作製工程で基板及び
半導体薄膜に加えられた温度以下にする。
を行わず、行っても十分にドーピングできるが、少し温
度加熱を行ってドーピングを行うと、速く終了する利点
がある。この時の加熱温度はTFTの作製工程で基板及び
半導体薄膜に加えられた温度以下にする。
このように、ソースドレイン間を従来の如くエッチン
グして加工しないので10μｍ以下、本実施例の場合、約
2.6μｍのソースドレインの分解部分（12）の間隔を容
易に形成することができ、短いチャネル長のTFTを再現
性よく作製することができた。
グして加工しないので10μｍ以下、本実施例の場合、約
2.6μｍのソースドレインの分解部分（12）の間隔を容
易に形成することができ、短いチャネル長のTFTを再現
性よく作製することができた。
また、本発明は、ソースドレインのドーピングをレー
ザを用いて形成したので、TFTの作製工程で基板及び半
導体薄膜に加えられた温度が最も高い温度とすることが
でき、後工程で高い温度を加える必要がなく、より信頼
性の高いTFTを提供できる。
ザを用いて形成したので、TFTの作製工程で基板及び半
導体薄膜に加えられた温度が最も高い温度とすることが
でき、後工程で高い温度を加える必要がなく、より信頼
性の高いTFTを提供できる。
さらに、本実施例で示したコプレナー型のTFTのみに
限定されることなく、他の型式のTFTにも適用可能であ
る。
限定されることなく、他の型式のTFTにも適用可能であ
る。
本発明のプラズマの効果を利用した不純物ドーピング
技術は上記の不純物のみではなく、その他のIII族又は
Ｖ族の不純物元素にしても適用可能である。
技術は上記の不純物のみではなく、その他のIII族又は
Ｖ族の不純物元素にしても適用可能である。
また、レーザ分割工程で、レーザ光のエネルギー調整
または照射回数等を変更することにより、同時にその分
割部分下の半導体の移動度を向上させることもさらには
不純物元素の存在するプラズマ中にてレーザ光照射を行
うとチャネル部分のドープまで、一度の工程で行うこと
ができるという特徴を持つ。
または照射回数等を変更することにより、同時にその分
割部分下の半導体の移動度を向上させることもさらには
不純物元素の存在するプラズマ中にてレーザ光照射を行
うとチャネル部分のドープまで、一度の工程で行うこと
ができるという特徴を持つ。
そのうえレーザー光照射を真空装置乃で行ったため、
レーザー光照射によりドーピング領域が気化した結果生
ずるガスをすみやかに真空ポンプで引いてしまうため、
一度気化したガスが再び基板表面に吸着されることがな
く、分割面が非常に清浄な状態になる結果、薄膜トラン
ジスタの性能が非常に安定したものとなった。
レーザー光照射によりドーピング領域が気化した結果生
ずるガスをすみやかに真空ポンプで引いてしまうため、
一度気化したガスが再び基板表面に吸着されることがな
く、分割面が非常に清浄な状態になる結果、薄膜トラン
ジスタの性能が非常に安定したものとなった。
『効果』 レーザー光を用いて複数の部分を同時に加工すること
により、整列して形成される薄膜トランジスタのチャネ
ル長の短縮とチャネル部の結晶度の増大を短時間で行う
ことができた。これにより、従来ではキャリアの移動度
が小さいためにディスプレー装置、イメージセンサ等の
スイッチング素子として使用できなかった非単結晶半導
体を用いた薄膜トランジスタを使用することが可能にな
った。
により、整列して形成される薄膜トランジスタのチャネ
ル長の短縮とチャネル部の結晶度の増大を短時間で行う
ことができた。これにより、従来ではキャリアの移動度
が小さいためにディスプレー装置、イメージセンサ等の
スイッチング素子として使用できなかった非単結晶半導
体を用いた薄膜トランジスタを使用することが可能にな
った。
また、チャネル部の結晶度を増大させるためにレーザ
ー加工技術を用いたので、大面積化されても加工精度上
の問題はなく、良好な特性を有する薄膜トランジスタを
大面積基板上に多数形成することが非常に容易になっ
た。
ー加工技術を用いたので、大面積化されても加工精度上
の問題はなく、良好な特性を有する薄膜トランジスタを
大面積基板上に多数形成することが非常に容易になっ
た。
さらには、レーザー加工を直線状、ドット状などの必
要な部分にのみ行うため、エッチング時の歩留りが上昇
し、さらにリーク電流を低減することができた。
要な部分にのみ行うため、エッチング時の歩留りが上昇
し、さらにリーク電流を低減することができた。
第１図（ａ）〜（ｆ）は本発明の実施例について薄膜ト
ランジスタの作製工程を示す。 第２図、第３図は従来の薄膜トランジスタの断面の概略
を示す。 １……基板 ２……高抵抗半導体層 ３……ソース領域 ４……ドレイン領域 ５……ドーピング領域 ６……ゲート絶縁膜 ７……ゲート電極 ８……ソース電極 ９……ドレイン電極 10、11、14……レーザー光 12……分割部分 15……結晶化を助長した部分 19……ITO電極
ランジスタの作製工程を示す。 第２図、第３図は従来の薄膜トランジスタの断面の概略
を示す。 １……基板 ２……高抵抗半導体層 ３……ソース領域 ４……ドレイン領域 ５……ドーピング領域 ６……ゲート絶縁膜 ７……ゲート電極 ８……ソース電極 ９……ドレイン電極 10、11、14……レーザー光 12……分割部分 15……結晶化を助長した部分 19……ITO電極
Claims (2)
- 【請求項１】ソース領域、ドレイン領域を有し、整列し
て複数個形成された薄膜トランジスタを作製する方法に
おいて、 高抵抗の非単結晶半導体層を基板上に形成し、 該高抵抗の非単結晶半導体層をIII族又はＶ族元素を含
む混合ガスプラズマ雰囲気下に配置し、前記高抵抗の非
単結晶半導体層に第１のレーザー光を照射してドーピン
グ領域を形成し、 該ドーピング領域に第２のレーザー光を照射して当該ド
ーピング領域をソース領域とドレイン領域とに分割し、
分割部分に下部の高抵抗の非単結晶半導体層を露呈さ
せ、 該露呈された高抵抗の非単結晶半導体層に第３のレーザ
ー光を照射して照射部の結晶化を助長する ことを有し、 前記第１のレーザー光、第２のレーザー光および第３の
レーザー光は、それらの被照射面がソース領域とドレイ
ン領域とを結ぶ方向と直角方向に長辺を有する長方形で
あって、該長方形の被照射面の長辺方向に整列した薄膜
トランジスタの形成される部分に同時に照射されること
を特徴とする薄膜トランジスタの作製方法。 - 【請求項２】前記第２のレーザー光を照射して当該ドー
ピング領域をソース領域とドレイン領域に分割し、分割
部分に下部の高抵抗の非単結晶半導体層を露呈させると
同時に露呈された高抵抗非単結晶半導体層の結晶化を助
長することを特徴とする特許請求の範囲第１項記載の薄
膜トランジスタの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4773789A JP2805321B2 (ja) | 1989-02-28 | 1989-02-28 | 薄膜トランジスタの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4773789A JP2805321B2 (ja) | 1989-02-28 | 1989-02-28 | 薄膜トランジスタの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02226732A JPH02226732A (ja) | 1990-09-10 |
| JP2805321B2 true JP2805321B2 (ja) | 1998-09-30 |
Family
ID=12783659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4773789A Expired - Fee Related JP2805321B2 (ja) | 1989-02-28 | 1989-02-28 | 薄膜トランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805321B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424244A (en) | 1992-03-26 | 1995-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
| JPH05326429A (ja) * | 1992-03-26 | 1993-12-10 | Semiconductor Energy Lab Co Ltd | レーザー処理方法およびレーザー処理装置 |
-
1989
- 1989-02-28 JP JP4773789A patent/JP2805321B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02226732A (ja) | 1990-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2805321B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3249508B2 (ja) | 半導体装置の作製方法 | |
| JP2979227B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2764425B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2844342B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH02222545A (ja) | 薄膜トランジスタの作製方法 | |
| JP2775458B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2775457B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2535610B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP2847376B2 (ja) | 薄膜トランジスタ | |
| JP2764424B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2764423B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2764426B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3535459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847374B2 (ja) | 薄膜トランジスタ | |
| JP3478806B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2775459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3207813B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2001244471A (ja) | 薄膜トランジスタ | |
| JP2764422B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3479508B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3484411B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847375B2 (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |