JP3249508B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP3249508B2 JP3249508B2 JP25452390A JP25452390A JP3249508B2 JP 3249508 B2 JP3249508 B2 JP 3249508B2 JP 25452390 A JP25452390 A JP 25452390A JP 25452390 A JP25452390 A JP 25452390A JP 3249508 B2 JP3249508 B2 JP 3249508B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- switching element
- liquid crystal
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 『産業上の利用分野』 本発明は薄膜トランジスタを用いて液晶に加える電界
を制御して光シャッターの透過率を変化させる液晶装置
に利用される。特に，価格の低減化，重量の削減に大き
く貢献する物である。
を制御して光シャッターの透過率を変化させる液晶装置
に利用される。特に，価格の低減化，重量の削減に大き
く貢献する物である。
『従来の技術』 最近，化学的気相法等によって，作成された非晶質半
導体薄膜を利用した薄膜トランジスタを液晶装置が注目
されている。
導体薄膜を利用した薄膜トランジスタを液晶装置が注目
されている。
この薄膜トランジスタは，絶縁性基板上に前述の如く
化学的気相法等を用いて形成されるので，その作成雰囲
気温度が最高で450℃程度と低温で形成でき，安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いる事
が出来る。
化学的気相法等を用いて形成されるので，その作成雰囲
気温度が最高で450℃程度と低温で形成でき，安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いる事
が出来る。
この薄膜トランジスタは電界効果型であり，いわゆる
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元の光シャッター等のスイッチン
グ素子として極めて有望である。
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元の光シャッター等のスイッチン
グ素子として極めて有望である。
また、この薄膜トランジスタを作製するにはすでに確
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。
この従来より知られたTFTの代表的な構造を第１図に
概略的に示す。
概略的に示す。
（21）はガラスよりなる絶縁性基板であり、（22）は非
晶質半導体よりなる薄膜半導体層、（23）、（24）はソ
ースドレイン領域で、（25）、（26）はソースドレイン
電極、（27）はゲート絶縁膜で（28）はゲート電極であ
ります。
晶質半導体よりなる薄膜半導体層、（23）、（24）はソ
ースドレイン領域で、（25）、（26）はソースドレイン
電極、（27）はゲート絶縁膜で（28）はゲート電極であ
ります。
このように構成された薄膜トランジスタはゲート電極
（28）に電圧を加えることにより、ソースドレイン（2
3）、（24）間に流れる電流を調整するものでありま
す。
（28）に電圧を加えることにより、ソースドレイン（2
3）、（24）間に流れる電流を調整するものでありま
す。
この時、この薄膜トランジスタの応答速度は次式で与
えられる。
えられる。
Ｓ＝μ・V/L2 ここでＬはチャネル長，μはキャリアの移動度,Vはゲ
ート電圧。
ート電圧。
この薄膜トランジスタに用いられる非晶質半導体層は
半導体層中に多量の結晶粒界等を含んでおり、これらが
原因で単結晶の半導体に比べてキャリアの移動度が非常
に小さく上式より判るようにトランジスタの応答速度が
非常に遅いという問題が発生していた。特に非晶質シリ
コン半導体を用いた時その移動度はおおよそ0.1〜１（c
m2/V・Sec）程度で、ほとんどTFTとして動作しない程度
のものであった。
半導体層中に多量の結晶粒界等を含んでおり、これらが
原因で単結晶の半導体に比べてキャリアの移動度が非常
に小さく上式より判るようにトランジスタの応答速度が
非常に遅いという問題が発生していた。特に非晶質シリ
コン半導体を用いた時その移動度はおおよそ0.1〜１（c
m2/V・Sec）程度で、ほとんどTFTとして動作しない程度
のものであった。
液晶装置の各光シャッターを制御するための薄膜トラ
ンジスタとしてはこれでも充分な特性であるが，液晶装
置駆動用のドライバー動作をする薄膜トランジスタ（周
辺回路用TFT）は，移動度が50cm2/V・sec以上を持つ半
導体層をチャネルとしたトランジスタを使用しなければ
ならなかった。
ンジスタとしてはこれでも充分な特性であるが，液晶装
置駆動用のドライバー動作をする薄膜トランジスタ（周
辺回路用TFT）は，移動度が50cm2/V・sec以上を持つ半
導体層をチャネルとしたトランジスタを使用しなければ
ならなかった。
その為、従来の液晶装置は非晶質半導体層からなるTF
Tのみを基板上に形成し、光シャッターのスイッチング
素子として利用し、液晶駆動用のドライバー動作をする
素子はIC（半導体集積回路）チップを樹脂モールドした
パッケージ半導体を複数個液晶装置の裏面または側面に
設けた構成となっており、容積、重量を削減することが
できず液晶装置の小型、軽量化への大きな障害となって
いた。
Tのみを基板上に形成し、光シャッターのスイッチング
素子として利用し、液晶駆動用のドライバー動作をする
素子はIC（半導体集積回路）チップを樹脂モールドした
パッケージ半導体を複数個液晶装置の裏面または側面に
設けた構成となっており、容積、重量を削減することが
できず液晶装置の小型、軽量化への大きな障害となって
いた。
『発明の目的』 本発明は、前述の如き問題を解決するものであり、ま
た必要な部分のTFTのみ従来より知られたTFTに比べて、
高速で動作するTFTを、複雑な工程がなく、再現性良
く、より低温で提供することをその目的とするものであ
ります。
た必要な部分のTFTのみ従来より知られたTFTに比べて、
高速で動作するTFTを、複雑な工程がなく、再現性良
く、より低温で提供することをその目的とするものであ
ります。
『発明の構成』 上記目的を達成するために本発明は、基板上に薄膜ト
ランジスタ素子を複数個有する液晶装置において、光シ
ャッターのスイッチング素子として非晶質半導体層をチ
ャネル形成領域に使用したTFTを用い、液晶装置駆動用
のドライバー回路に使用されるTFTとして、液晶性を持
つ半導体層をチャネル形成領域に使用したTFTを用い、
これらの複数のTFT素子を同一の基板上に形成して、液
晶装置を構成したことを特徴とするものであります。
ランジスタ素子を複数個有する液晶装置において、光シ
ャッターのスイッチング素子として非晶質半導体層をチ
ャネル形成領域に使用したTFTを用い、液晶装置駆動用
のドライバー回路に使用されるTFTとして、液晶性を持
つ半導体層をチャネル形成領域に使用したTFTを用い、
これらの複数のTFT素子を同一の基板上に形成して、液
晶装置を構成したことを特徴とするものであります。
この結晶性を持つ半導体層とは非晶質半導体層をアニ
ール処理等の結晶化技術を用いて半導体層のグレインサ
イズを増し、半導体層の移動度を液晶装置駆動用のドラ
イバー特性に合うように高めた物であり、より好ましく
は50cm2/V・sec以上にしたものを使用する。
ール処理等の結晶化技術を用いて半導体層のグレインサ
イズを増し、半導体層の移動度を液晶装置駆動用のドラ
イバー特性に合うように高めた物であり、より好ましく
は50cm2/V・sec以上にしたものを使用する。
その為この駆動用のTFTは、光シャッター用のスイッチ
ング素子を構成する半導体層と同時に形成された非晶質
半導体層に結晶化処理を施して、移動度の高い素子を得
ることができる。その際には結晶化処理技術として、レ
ーザ、ランプ等の光を使用したアニール処理により、基
板への熱の影響を少なくすることが可能なので、前述の
ような安価なソーダガラス基板を使用することが可能と
なる。またこの光、特にレーザは不純物のドーピング、
レーザ光による半導体層の切断等のたのプロセスとの組
合せが容易で、より簡単に、安価に処理を行うことが可
能である。
ング素子を構成する半導体層と同時に形成された非晶質
半導体層に結晶化処理を施して、移動度の高い素子を得
ることができる。その際には結晶化処理技術として、レ
ーザ、ランプ等の光を使用したアニール処理により、基
板への熱の影響を少なくすることが可能なので、前述の
ような安価なソーダガラス基板を使用することが可能と
なる。またこの光、特にレーザは不純物のドーピング、
レーザ光による半導体層の切断等のたのプロセスとの組
合せが容易で、より簡単に、安価に処理を行うことが可
能である。
即ち本発明においては、基板上の整列した複数の部分
に直線状或いはドット状にレーザー光を照射することが
できる直線状に照射する場合には直線部分のドーピング
領域の作製、結晶化の促進或いはドーピング領域の切断
を同時に行うことができ、非晶質半導体薄膜の複数の部
分のドーピング領域の作製、結晶化の促進、ドーピング
領域の切断を短時間で行うことができる。また、ドット
状に照射する場合においても１ヶ所に照射した後の基板
の移動のためのプログラムが、整列した部分への照射の
ために簡単であるうえ、工程上も、非晶質半導体薄膜の
複数の部分のドーピング領域の作製、結晶化の促進、ド
ーピング領域の切断を、短時間で行うことができる。
に直線状或いはドット状にレーザー光を照射することが
できる直線状に照射する場合には直線部分のドーピング
領域の作製、結晶化の促進或いはドーピング領域の切断
を同時に行うことができ、非晶質半導体薄膜の複数の部
分のドーピング領域の作製、結晶化の促進、ドーピング
領域の切断を短時間で行うことができる。また、ドット
状に照射する場合においても１ヶ所に照射した後の基板
の移動のためのプログラムが、整列した部分への照射の
ために簡単であるうえ、工程上も、非晶質半導体薄膜の
複数の部分のドーピング領域の作製、結晶化の促進、ド
ーピング領域の切断を、短時間で行うことができる。
また、液晶装置の場合、駆動用の周辺回路部分はブロ
ック状に集まっているので同一基板状に設けるさいには
基板サイズを大きくすることで、特に大きな問題もなく
実現することができる。また集まっているので、結晶化
処理が行い安く、処理時間を短縮することが可能とな
る。
ック状に集まっているので同一基板状に設けるさいには
基板サイズを大きくすることで、特に大きな問題もなく
実現することができる。また集まっているので、結晶化
処理が行い安く、処理時間を短縮することが可能とな
る。
以下に実施例により本発明を詳しく説明する。
『実施例』 本実施例においては、液晶ディスプレイに用いるため
のコプレナー型の薄膜トランジスタの作製について示
す。
のコプレナー型の薄膜トランジスタの作製について示
す。
また、本実施例においては、結晶化処理をレーザ光に
て行い、TFTのパターン形成にはレーザ加工、TFTの不純
物領域形成にはレーザドーピングを利用して、レーザ光
の共通化を図ったプロセスを採用した。
て行い、TFTのパターン形成にはレーザ加工、TFTの不純
物領域形成にはレーザドーピングを利用して、レーザ光
の共通化を図ったプロセスを採用した。
本実施例に対応する薄膜トランジスタの概略的な作製工
程を第１図に示す。
程を第１図に示す。
まず、基板（１）として、画素電極としてパターニン
グされたITO電極（19）を有する300mm×300mmのソーダ
ガラスを用い、この基板（１）をプラズマ発生が可能な
装置の反応室内に入れ、この基板上に公知のプラズマCV
D法によって、Ｉ型の高抵抗性（Ｉ型）の非晶質半導体
層（２）を約5000Å形成する。（第１図（ａ）） この時の非晶質半導体層（２）の作製条件を以下に示
す。
グされたITO電極（19）を有する300mm×300mmのソーダ
ガラスを用い、この基板（１）をプラズマ発生が可能な
装置の反応室内に入れ、この基板上に公知のプラズマCV
D法によって、Ｉ型の高抵抗性（Ｉ型）の非晶質半導体
層（２）を約5000Å形成する。（第１図（ａ）） この時の非晶質半導体層（２）の作製条件を以下に示
す。
基板温度 240℃ 反応圧力 0.05Torr Rfパワー 90W ガス SiH4 次に反応室内のガスを排気した後、水素ガスとホスフ
ィンガス（PH3）の混合ガスを導入し、圧力0.1Torrで高
周波電力を60W印加してプラズマ状態とした。この時の
ホスフィンは約15％となるように混合した。基板上の高
抵抗の非晶質半導体層（２）はこの混合ガスの雰囲気下
に置かれている。この時基板加熱は行わなかった。
ィンガス（PH3）の混合ガスを導入し、圧力0.1Torrで高
周波電力を60W印加してプラズマ状態とした。この時の
ホスフィンは約15％となるように混合した。基板上の高
抵抗の非晶質半導体層（２）はこの混合ガスの雰囲気下
に置かれている。この時基板加熱は行わなかった。
そして、駆動用トランジスタとなる高抵抗の非晶質半
導体層（２）のソース、ドレインを含む領域に対し、エ
キシマレーザー光（248.7nm）（10）を照射した（第１
図（ｂ））。
導体層（２）のソース、ドレインを含む領域に対し、エ
キシマレーザー光（248.7nm）（10）を照射した（第１
図（ｂ））。
ビームの形状は光学系により集光し、その巾をソー
ス，ドレインを含む領域（ドーピング領域）（５）の巾
に一致するようにし、長さについては基板の長さ（300m
m）とし、第１図（ｃ）に示すように、直線上にある部
分を同時にドーピングせしめた。ただし、第１図（ｃ）
については、ドーピングした領域（５）のみを示す。
ス，ドレインを含む領域（ドーピング領域）（５）の巾
に一致するようにし、長さについては基板の長さ（300m
m）とし、第１図（ｃ）に示すように、直線上にある部
分を同時にドーピングせしめた。ただし、第１図（ｃ）
については、ドーピングした領域（５）のみを示す。
この時のレーザー光の条件は、0.05J/cm2のエネルギ
ー密度で、パルス巾10μsecで1500パルス照射した。
ー密度で、パルス巾10μsecで1500パルス照射した。
これによってリンは、このレーザ光が照射された領域
にのみドーピングされる。
にのみドーピングされる。
ドーピング領域の深さはレーザ光の照射回数及びエネ
ルギーによって調整可能であるが、エネルギー量が多い
と半導体層に損傷を与えてしまうことがあるので、低エ
ネルギーに保ち照射回数によってドーピングされる深さ
を制御する方が工程上のマージンが増す。本実施例にお
いてはそのドーピングされる深さを500Åとした。
ルギーによって調整可能であるが、エネルギー量が多い
と半導体層に損傷を与えてしまうことがあるので、低エ
ネルギーに保ち照射回数によってドーピングされる深さ
を制御する方が工程上のマージンが増す。本実施例にお
いてはそのドーピングされる深さを500Åとした。
次にこのドーピング領域（５）に対し、被照射面上で
巾２μｍ長さ300mmの長方形の照射断面となるようにド
ープの際に用いた光学系とは別の光学系によって集光さ
れた波長248.7nmのエキシマレーザ光（11）を照射し、
ドーピング領域（５）をソース領域（３）とドレイン領
域（４）に切断し、第１図（ｄ）の状態を得た。この時
のレーザ光の照射条件はパワー密度1J/cm2,パルス巾10
μSecである。このレーザ光を本実施例の場合、４パル
ス照射してドーピング領域（５）を切断した。
巾２μｍ長さ300mmの長方形の照射断面となるようにド
ープの際に用いた光学系とは別の光学系によって集光さ
れた波長248.7nmのエキシマレーザ光（11）を照射し、
ドーピング領域（５）をソース領域（３）とドレイン領
域（４）に切断し、第１図（ｄ）の状態を得た。この時
のレーザ光の照射条件はパワー密度1J/cm2,パルス巾10
μSecである。このレーザ光を本実施例の場合、４パル
ス照射してドーピング領域（５）を切断した。
この照射回数及びレーザの条件は被加工物によって異
なり、本実施例の場合は予備実験を行って前述の条件を
出してその条件を用いた。
なり、本実施例の場合は予備実験を行って前述の条件を
出してその条件を用いた。
次に、液晶装置駆動用のドライバーTFTとなる部分の
みに対して、この切断の際に用いた光学系をそのまま用
いてこの切断部分（12）下の高抵抗の非晶質半導体層
（15）に対し、再びレーザ光（14）を照射しこの部分の
半導体層の結晶化を助長し、キャリア移動度を向上させ
た。得られたキャリアの移動度は約80cm2/Vsecであり、
この部分は多結晶化していた（第１図（ｅ））。
みに対して、この切断の際に用いた光学系をそのまま用
いてこの切断部分（12）下の高抵抗の非晶質半導体層
（15）に対し、再びレーザ光（14）を照射しこの部分の
半導体層の結晶化を助長し、キャリア移動度を向上させ
た。得られたキャリアの移動度は約80cm2/Vsecであり、
この部分は多結晶化していた（第１図（ｅ））。
この時のレーザ光の条件はパワー密度0.5J/cm2パルス
巾10μSecであり２パルス照射した。この条件で通常の
非晶質珪素半導体に照射する定性実験を行ったところ照
射する前の移動度の約100倍の値が得られている。
巾10μSecであり２パルス照射した。この条件で通常の
非晶質珪素半導体に照射する定性実験を行ったところ照
射する前の移動度の約100倍の値が得られている。
次に、反応室内の気体を排気し、ガスをシランとアン
モニアの混合ガスに変えて反応室内に導入し、この切断
部（12）を覆うように、ゲート絶縁膜（６）として窒化
珪素膜を200Å形成した。その作製条件を以下に示す。
モニアの混合ガスに変えて反応室内に導入し、この切断
部（12）を覆うように、ゲート絶縁膜（６）として窒化
珪素膜を200Å形成した。その作製条件を以下に示す。
基板温度 200℃ 反応圧力 0.05Torr RfPower 50W ガス NH3/SiH4 この後この基板（１）を反応室から取り出し、所定の
パターンにエッチングして、ゲート絶縁膜（６）とし
た。さらにTFTの外形のパターンに半導体層にエッチン
グを施した後、この上面全面に公知のスパッタリング法
にてアルミニウムを形成した後、所定のパターンにエッ
チングして、ゲート電極（７），ソース電極（８）及び
ドレイン電極（９）を形成し、図のようなTFTを完成さ
せた（第１図（ｆ））。
パターンにエッチングして、ゲート絶縁膜（６）とし
た。さらにTFTの外形のパターンに半導体層にエッチン
グを施した後、この上面全面に公知のスパッタリング法
にてアルミニウムを形成した後、所定のパターンにエッ
チングして、ゲート電極（７），ソース電極（８）及び
ドレイン電極（９）を形成し、図のようなTFTを完成さ
せた（第１図（ｆ））。
同様の工程を用いて，不純物層形成時に使用するフォス
フィンガスに変えてジボランガスを用いてｐチャネルの
薄膜トランジスタを同一基板上に作成し,CMOS構造の回
路素子を作成した。
フィンガスに変えてジボランガスを用いてｐチャネルの
薄膜トランジスタを同一基板上に作成し,CMOS構造の回
路素子を作成した。
以上の工程により液晶装置用基板を得た。
第３図に基板周囲の駆動回路用に作成した薄膜トラン
ジスタ全体のブロックダイアグラムを示す。
ジスタ全体のブロックダイアグラムを示す。
第３図に示される基板周囲に配置される駆動回路にお
いて、全てを同一基板上に形成することが最も好ましい
が、少なくとも出力端子に近いブロック、即ち光シャッ
ターに近いブロック回路部分を基板上に形成していて
も、十分な容積の減少と重量の軽減に効果を示してい
た。また、その際には残りの回路部分に相当するICチッ
プの集積度を抑えることができ、ICチップの値段を安く
することができる。
いて、全てを同一基板上に形成することが最も好ましい
が、少なくとも出力端子に近いブロック、即ち光シャッ
ターに近いブロック回路部分を基板上に形成していて
も、十分な容積の減少と重量の軽減に効果を示してい
た。また、その際には残りの回路部分に相当するICチッ
プの集積度を抑えることができ、ICチップの値段を安く
することができる。
以上のようにして、光学系を用いて断面を直線状にし
たレーザー光を用いて、複数の薄膜トランジスタに対応
する高抵抗の非晶質珪素膜へのリンのドーピング、切
断、高抵抗の非晶質珪素膜の結晶化の促進を続けて行う
ことができ、よってソース、ドレイン領域間つまりチャ
ネル部のみ結晶化を行うことができるため、リーク電流
を非常に少なく押さえることがでた。
たレーザー光を用いて、複数の薄膜トランジスタに対応
する高抵抗の非晶質珪素膜へのリンのドーピング、切
断、高抵抗の非晶質珪素膜の結晶化の促進を続けて行う
ことができ、よってソース、ドレイン領域間つまりチャ
ネル部のみ結晶化を行うことができるため、リーク電流
を非常に少なく押さえることがでた。
本実施例において、不純物をドープする際には加熱を
行わずにドープを行っても十分にドーピングできるが、
少し温度加熱を行ってドーピングを行うと、速く終了す
る利点がある。この時の加熱温度はTFTの作製工程で基
板及び半導体薄膜に加えられた温度以下にする。
行わずにドープを行っても十分にドーピングできるが、
少し温度加熱を行ってドーピングを行うと、速く終了す
る利点がある。この時の加熱温度はTFTの作製工程で基
板及び半導体薄膜に加えられた温度以下にする。
また液晶装置駆動用のドライバーTFT部分を結晶化処
理する際に、メタルマスクにより光シャッター部分のス
イッチング素子TFT部分を覆いフラッシュランプアニー
ル等の手法により、大面積を一度に結晶化させ処理時間
の短縮をはかることも有効であった。
理する際に、メタルマスクにより光シャッター部分のス
イッチング素子TFT部分を覆いフラッシュランプアニー
ル等の手法により、大面積を一度に結晶化させ処理時間
の短縮をはかることも有効であった。
また、本発明は、ソースドレインのドーピングをレーザ
を用いて形成したので、TFTの作製工程で基板及び半導
体薄膜に加えられた温度が最も高い温度とすることがで
き、後工程で高い温度を加える必要がなく、より信頼性
の高いTFTを提供できる。
を用いて形成したので、TFTの作製工程で基板及び半導
体薄膜に加えられた温度が最も高い温度とすることがで
き、後工程で高い温度を加える必要がなく、より信頼性
の高いTFTを提供できる。
さらにまた、周辺の駆動回路を構成する際に多層配線
が必要と成る場合がある、この場合液晶装置構成におい
て、液晶層を配向させる配向膜や、光シャッターの電極
部分に設けられるコンデンサーの誘電体膜を利用するこ
ともでき、より工程の簡略化を行うことが可能であっ
た。
が必要と成る場合がある、この場合液晶装置構成におい
て、液晶層を配向させる配向膜や、光シャッターの電極
部分に設けられるコンデンサーの誘電体膜を利用するこ
ともでき、より工程の簡略化を行うことが可能であっ
た。
さらに、本実施例で示したコプレナー型のTFTのみに
限定されることなく、他の形式のTFTにも適用可能であ
る。同様に、本発明は本実施例で採用されたプロセス手
法のみに限定されることなく本発明の思想を損なうこと
なく他のプロセスを採用することも可能である。
限定されることなく、他の形式のTFTにも適用可能であ
る。同様に、本発明は本実施例で採用されたプロセス手
法のみに限定されることなく本発明の思想を損なうこと
なく他のプロセスを採用することも可能である。
また、レーザ切断工程で、レーザ光のエネルギー調整
または照射回数等を変更することにより、同時にその切
断部分下の半導体の移動度を向上させることもさらには
不純物元素の存在するプラズマ中にてレーザ光照射を行
うとチャネル部分のドープまで、一度の工程で行うこと
ができるという特徴を持つ。
または照射回数等を変更することにより、同時にその切
断部分下の半導体の移動度を向上させることもさらには
不純物元素の存在するプラズマ中にてレーザ光照射を行
うとチャネル部分のドープまで、一度の工程で行うこと
ができるという特徴を持つ。
そのうえレーザー光照射を真空装置内で行ったため、
レーザー光照射によりドーピング領域が気化した結果生
ずるガスをすみやかに真空ポンプで引いてしまうため、
一度気化したガスが再び基板表面に吸着されることがな
く、切断面が非常に清浄な状態になる結果、薄膜トラン
ジスタの性能が非常に安定したものとなった。
レーザー光照射によりドーピング領域が気化した結果生
ずるガスをすみやかに真空ポンプで引いてしまうため、
一度気化したガスが再び基板表面に吸着されることがな
く、切断面が非常に清浄な状態になる結果、薄膜トラン
ジスタの性能が非常に安定したものとなった。
『効果』 本発明により、同一基板上に光シャッター用のスイッ
チング素子TFTと液晶装置駆動用のドライバーTFTとが形
成されたのでより、容積の小さい、重量の軽い液晶装置
を安価に容易に実現することができた。
チング素子TFTと液晶装置駆動用のドライバーTFTとが形
成されたのでより、容積の小さい、重量の軽い液晶装置
を安価に容易に実現することができた。
また、レーザー光を用いて，必要な部分のみ，この場
合は周辺の駆動回路のみ，非晶質部分の移動度を向上し
たことで，安価な基板を使用可能になった。また工程に
おいても，必要な部分のみのレーザーアニールで済むた
め，工程時間の短縮が出来，更なるコストダウンができ
た。
合は周辺の駆動回路のみ，非晶質部分の移動度を向上し
たことで，安価な基板を使用可能になった。また工程に
おいても，必要な部分のみのレーザーアニールで済むた
め，工程時間の短縮が出来，更なるコストダウンができ
た。
第１図（ａ）〜（ｆ）は本発明の実施例について薄膜ト
ランジスタの作製工程を示す。 第２図は従来の薄膜トランジスタの断面の概略を示す。 第３図は液晶装置駆動回路の概略図を示す。 １……基板 ２……高抵抗半導体層 ３……ソース領域 ４……ドレイン領域 ５……ドーピング領域 ６……ゲート絶縁膜 ７……ゲート電極 ８……ソース電極 ９……ドレイン電極 10、11、14……レーザー光 12……切断部分 15……結晶化を助長した部分 19……ITO電極
ランジスタの作製工程を示す。 第２図は従来の薄膜トランジスタの断面の概略を示す。 第３図は液晶装置駆動回路の概略図を示す。 １……基板 ２……高抵抗半導体層 ３……ソース領域 ４……ドレイン領域 ５……ドーピング領域 ６……ゲート絶縁膜 ７……ゲート電極 ８……ソース電極 ９……ドレイン電極 10、11、14……レーザー光 12……切断部分 15……結晶化を助長した部分 19……ITO電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/336 G02F 1/1368
Claims (3)
- 【請求項１】複数のブロック回路からなる駆動回路と画
素のスイッチング素子とを有する半導体装置の作製方法
であって、 基板上の半導体膜の一部に照射断面が線状のレーザー光
を照射して前記半導体膜の一部を結晶化し、 前記結晶化された半導体膜をチャネル形成領域として、
前記駆動回路のうち前記スイッチング素子に近いブロッ
ク回路の薄膜トランジスタを形成し、 前記半導体膜のうち結晶化されなかった部分をチャネル
形成領域として、前記画素のスイッチング素子である薄
膜トランジスタを形成し、 前記駆動回路のうち前記スイッチング素子に近いブロッ
ク回路以外のブロック回路をICチップで設けることを特
徴とする半導体装置の作製方法。 - 【請求項２】複数のブロック回路からなる駆動回路と画
素のスイッチング素子とを有する半導体装置の作製方法
であって、 基板上の非晶質半導体膜の一部に照射断面が線状のレー
ザー光を照射して前記非晶質半導体膜の一部を結晶化
し、 前記結晶化された半導体膜をチャネル形成領域として、
前記駆動回路のうち前記スイッチング素子に近いブロッ
ク回路の薄膜トランジスタを形成し、 前記非晶質半導体膜のうち結晶化されなかった部分をチ
ャネル形成領域として、前記画素のスイッチング素子で
ある薄膜トランジスタを形成し、 前記駆動回路のうち前記スイッチング素子に近いブロッ
ク回路以外のブロック回路をICチップで設けることを特
徴とする半導体装置の作製方法。 - 【請求項３】請求項１または請求項２において、前記基
板はガラス基板であることを特徴とする半導体装置の作
製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25452390A JP3249508B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25452390A JP3249508B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078697A Division JP3290973B2 (ja) | 1990-09-25 | 2000-03-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04133029A JPH04133029A (ja) | 1992-05-07 |
| JP3249508B2 true JP3249508B2 (ja) | 2002-01-21 |
Family
ID=17266224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25452390A Expired - Fee Related JP3249508B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249508B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3173750B2 (ja) * | 1993-05-21 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 電気光学装置の作製方法 |
| KR100286364B1 (ko) * | 1993-06-11 | 2001-04-16 | 구본준 | 액정표시장치 제조방법 |
| US6980275B1 (en) | 1993-09-20 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP3180531B2 (ja) * | 1993-09-20 | 2001-06-25 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3195157B2 (ja) * | 1994-03-28 | 2001-08-06 | シャープ株式会社 | 半導体装置の製造方法およびその製造装置 |
| US7075002B1 (en) | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
| JPH10268361A (ja) | 1997-03-27 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその製造方法 |
-
1990
- 1990-09-25 JP JP25452390A patent/JP3249508B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04133029A (ja) | 1992-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020224A (en) | Method for making thin film transistor | |
| EP0681316A2 (en) | Method of processing a thin film on a substrate for display | |
| US7015081B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| JP2003203918A (ja) | 半導体装置の作製方法 | |
| KR100686946B1 (ko) | 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치 | |
| JP3968484B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20030036034A (ko) | 레이저 조사 방법 및 레이저 조사 장치, 및 반도체 장치제조 방법 | |
| JP3249508B2 (ja) | 半導体装置の作製方法 | |
| JP3402030B2 (ja) | 薄膜半導体装置製造方法 | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| JP3967259B2 (ja) | 半導体装置の作製方法 | |
| TW575866B (en) | Display device with active-matrix transistor and method for manufacturing the same | |
| JP3290973B2 (ja) | 半導体装置 | |
| JP2764425B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2979227B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2805321B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2004193201A6 (ja) | レーザー照射方法 | |
| JP3462157B2 (ja) | 半導体装置の作製方法 | |
| JP2004193201A (ja) | レーザー照射方法 | |
| JP2003133328A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2871262B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2764426B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3535459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3478806B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2764422B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |