JPH04133029A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JPH04133029A JPH04133029A JP2254523A JP25452390A JPH04133029A JP H04133029 A JPH04133029 A JP H04133029A JP 2254523 A JP2254523 A JP 2254523A JP 25452390 A JP25452390 A JP 25452390A JP H04133029 A JPH04133029 A JP H04133029A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal device
- semiconductor layer
- thin film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000003287 optical effect Effects 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims description 31
- 238000005224 laser annealing Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 abstract description 5
- 101100296426 Caenorhabditis elegans pat-12 gene Proteins 0.000 abstract 1
- 238000000034 method Methods 0.000 description 18
- 239000007789 gas Substances 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 11
- 230000008025 crystallization Effects 0.000 description 11
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Natural products P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 4
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- SXAAVRUIADQETA-UHFFFAOYSA-N 2-chloro-n-(2-methoxyethyl)-n-(2-methylphenyl)acetamide Chemical compound COCCN(C(=O)CCl)C1=CC=CC=C1C SXAAVRUIADQETA-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は薄膜トランジスタを用いて液晶に加える電界を
制御して光シャッターの透過率を変化させる液晶装置に
利用される。特に2価格の低減化、重量の削減に大きく
貢献する物である。
制御して光シャッターの透過率を変化させる液晶装置に
利用される。特に2価格の低減化、重量の削減に大きく
貢献する物である。
「従来の技術」
最近、化学的気相法等によって2作成された非晶質半導
体薄膜を利用した薄膜トランジスタを液晶装置か注目さ
れている。
体薄膜を利用した薄膜トランジスタを液晶装置か注目さ
れている。
この薄膜トランジスタは、絶縁性基板上に前述の如く化
学的気相法等を用いて形成されるので。
学的気相法等を用いて形成されるので。
その作成雰囲気温度か最高で450°C程度と低温で形
成でき、安価なソーダガラス、ホウケイ酸ガラス等を基
板として用いる事か出来る。
成でき、安価なソーダガラス、ホウケイ酸ガラス等を基
板として用いる事か出来る。
この薄膜トランジスタは電界効果型であり、いわゆるM
OSFETと同様の機能を有しているか、前述の如く安
価な絶縁性基板上に低温で形成でき、さらにその作製す
る最大面積は薄膜半導体を形成する装置の寸法にのみ限
定されるもので、容易に大面積基板上にトランジスタを
作製できるという利点を持っていた。このため多量の画
素を持つマトリクス構造の液晶デイスプレーのスイッチ
ング素子や一次元又は二次元の光シャッター等のスイッ
チング素子として極めて有望である。
OSFETと同様の機能を有しているか、前述の如く安
価な絶縁性基板上に低温で形成でき、さらにその作製す
る最大面積は薄膜半導体を形成する装置の寸法にのみ限
定されるもので、容易に大面積基板上にトランジスタを
作製できるという利点を持っていた。このため多量の画
素を持つマトリクス構造の液晶デイスプレーのスイッチ
ング素子や一次元又は二次元の光シャッター等のスイッ
チング素子として極めて有望である。
また、この薄膜トランジスタを作製するにはすてに確立
された技術であるフォトリソグラフィーか応用可能で、
いわゆる微細加工が可能であり、IC等と同様に集積化
を図ることも可能であった。
された技術であるフォトリソグラフィーか応用可能で、
いわゆる微細加工が可能であり、IC等と同様に集積化
を図ることも可能であった。
この従来より知られたTPTの代表的な構造を第1図に
概略的に示す。
概略的に示す。
(21)はガラスよりなる絶縁性基板であり、(22)
は非晶質半導体よりなる薄膜半導体層、(23)、(2
4)はソースドレイン領域で、(25)、(26)はソ
ースドレイン電極、(27)はゲート絶縁膜で(28)
はゲート電極であります。
は非晶質半導体よりなる薄膜半導体層、(23)、(2
4)はソースドレイン領域で、(25)、(26)はソ
ースドレイン電極、(27)はゲート絶縁膜で(28)
はゲート電極であります。
このように構成された薄膜トランジスタはゲート電極(
28)に電圧を加えることにより、゛ノースドレイン(
23)、(24)間に流れる電流を調整するものてあり
ます。
28)に電圧を加えることにより、゛ノースドレイン(
23)、(24)間に流れる電流を調整するものてあり
ます。
この時、この薄膜トランジスタの応答速度は次式で与え
られる。
られる。
S=μ・V/L2
ここでLはチャネル長、μはキャリアの移動度。
■はゲート電圧。
この薄膜トランジスタに用いられる非晶質半導体層は半
導体層中に多量の結晶粒界等を含んでおり、これらが原
因で単結晶の半導体に比べてキャリアの移動度か非常に
小さく上式より判るようにトランジスタの応答速度が非
常に遅いという問題が発生していた。特に非晶質シリコ
ン半導体を用いた時その移動度はおおよそ0.1〜1(
cm2/V・5ec)程度て、はとんどTPTとして動
作しない程度のものであった。
導体層中に多量の結晶粒界等を含んでおり、これらが原
因で単結晶の半導体に比べてキャリアの移動度か非常に
小さく上式より判るようにトランジスタの応答速度が非
常に遅いという問題が発生していた。特に非晶質シリコ
ン半導体を用いた時その移動度はおおよそ0.1〜1(
cm2/V・5ec)程度て、はとんどTPTとして動
作しない程度のものであった。
液晶装置の各光シャッターを制御するための薄膜トラン
ジスタとしてはこれでも充分な特性であるか、液晶装置
駆動用のドライバー動作をする薄膜トランジスタ(周辺
回路用TPT)は、移動度か50cm2/V−sec以
上を持つ半導体層をチャネルとしたトランジスタを使用
しなければならなかった。
ジスタとしてはこれでも充分な特性であるか、液晶装置
駆動用のドライバー動作をする薄膜トランジスタ(周辺
回路用TPT)は、移動度か50cm2/V−sec以
上を持つ半導体層をチャネルとしたトランジスタを使用
しなければならなかった。
その為、従来の液晶装置は非晶質半導体層からなるTP
Tのみを基板上に形成し、光シャッターのスイッチング
素子として利用し、液晶部、動用のドライバー動作をす
る素子はIC(半導体集積回路)チップを樹脂モールド
したパッケージ半導体を複数個液晶装置の裏面または側
面に設けた構成となっており、容積、重量を削減するこ
とができず液晶装置の小型、軽量化への大きな障害とな
っていた。
Tのみを基板上に形成し、光シャッターのスイッチング
素子として利用し、液晶部、動用のドライバー動作をす
る素子はIC(半導体集積回路)チップを樹脂モールド
したパッケージ半導体を複数個液晶装置の裏面または側
面に設けた構成となっており、容積、重量を削減するこ
とができず液晶装置の小型、軽量化への大きな障害とな
っていた。
「発明の目的」
本発明は、前述の如き問題を解決するものであり、また
必要な部分のTPTのみ従来より知られたTPTに比べ
て、高速で動作するTPTを、複雑な工程かなく、再現
性良く、より低温で提供することをその目的とするもの
であります。
必要な部分のTPTのみ従来より知られたTPTに比べ
て、高速で動作するTPTを、複雑な工程かなく、再現
性良く、より低温で提供することをその目的とするもの
であります。
「発明の構成J
上記目的を達成するために本発明は、基板上に薄膜トラ
ンジスタ素子を複数個有する液晶装置において、光シャ
ッターのスイッチング素子として非晶質半導体層をチャ
ネル形成領域に使用したTPTを用い、液晶装置駆動用
のドライバー回路に使用されるTPTとして、結晶性を
持つ半導体層をチャネル形成領域に使用したTPTを用
い、これらの複数のTPT素子を同一の基板上に形成し
て、液晶装置を構成したことを特徴とするものでありま
す。
ンジスタ素子を複数個有する液晶装置において、光シャ
ッターのスイッチング素子として非晶質半導体層をチャ
ネル形成領域に使用したTPTを用い、液晶装置駆動用
のドライバー回路に使用されるTPTとして、結晶性を
持つ半導体層をチャネル形成領域に使用したTPTを用
い、これらの複数のTPT素子を同一の基板上に形成し
て、液晶装置を構成したことを特徴とするものでありま
す。
この結晶性を持つ半導体層とは非晶質半導体層をアニー
ル処理等の結晶化技術を用いて半導体層のグレインサイ
ズを増し、半導体層の移動度を液晶装置駆動用のドライ
バー特性に合うように高めた物であり、より好ましくは
50 cm2/V −sec以上にしたものを使用する
。
ル処理等の結晶化技術を用いて半導体層のグレインサイ
ズを増し、半導体層の移動度を液晶装置駆動用のドライ
バー特性に合うように高めた物であり、より好ましくは
50 cm2/V −sec以上にしたものを使用する
。
その為二の駆動用のTPTは、光シャッター用のスイッ
チング素子を構成する半導体層と同時に形成された非晶
質半導体層に結晶化処理を施して、移動度の高い素子を
得ることができる。その際には結晶化処理技術として、
レーザ、ランプ等の光を使用したアニール処理により、
基板への熱の影響を少なくすることか可能なので、前述
のような安価なソーダガラス基板を使用することか可能
となる。またこの光、特にレーザは不純物のドーピング
、レーザ光による半導体層の切断等のだのプロセスとの
組合せか容易で、より簡単に、安価に処理を行うことが
可能である。
チング素子を構成する半導体層と同時に形成された非晶
質半導体層に結晶化処理を施して、移動度の高い素子を
得ることができる。その際には結晶化処理技術として、
レーザ、ランプ等の光を使用したアニール処理により、
基板への熱の影響を少なくすることか可能なので、前述
のような安価なソーダガラス基板を使用することか可能
となる。またこの光、特にレーザは不純物のドーピング
、レーザ光による半導体層の切断等のだのプロセスとの
組合せか容易で、より簡単に、安価に処理を行うことが
可能である。
即ち本発明においては、基板上の整列した複数の部分に
直線状或いはドツト状にレーザー光を照射することかで
きる直線状に照射する場合には直線部分のドーピング領
域の作製、結晶化の促進或いはドーピング領域の切断を
同時に行うことかでき、非晶質半導体薄膜の複数の部分
のドーピング領域の作製、結晶化の促進、ドーピング領
域の切断を短時間で行うことかできる。また、ドツト状
に照射する場合においても1ケ所に照射した後の基板の
移動のためのプログラムか、整列した部分への照射のた
めに簡単であるうえ、工程上も、非晶質半導体薄膜の複
数の部分の1・−ピング領域の作製、結晶化の促進、ド
ーピング領域の切断を、短時間て行うことかてきる。
直線状或いはドツト状にレーザー光を照射することかで
きる直線状に照射する場合には直線部分のドーピング領
域の作製、結晶化の促進或いはドーピング領域の切断を
同時に行うことかでき、非晶質半導体薄膜の複数の部分
のドーピング領域の作製、結晶化の促進、ドーピング領
域の切断を短時間で行うことかできる。また、ドツト状
に照射する場合においても1ケ所に照射した後の基板の
移動のためのプログラムか、整列した部分への照射のた
めに簡単であるうえ、工程上も、非晶質半導体薄膜の複
数の部分の1・−ピング領域の作製、結晶化の促進、ド
ーピング領域の切断を、短時間て行うことかてきる。
また、液晶装置の場合、駆動用の周辺回路部分はブロッ
ク状に集まっているのて同一基板状に設けるさいには基
板サイズを大きくすることて、特に大きな問題もなく実
現することかできる。また集まっているので、結晶化処
理か行い安く、処理時間を短縮することが可能となる。
ク状に集まっているのて同一基板状に設けるさいには基
板サイズを大きくすることて、特に大きな問題もなく実
現することかできる。また集まっているので、結晶化処
理か行い安く、処理時間を短縮することが可能となる。
以下に実施例により本発明の詳細な説明する。
「実施例」
本実施例においては、液晶デイスプレィに用いるための
コプレナー型の薄膜トランジスタの作製について示す。
コプレナー型の薄膜トランジスタの作製について示す。
また、本実施例においては、結晶化処理をレーザ光にて
行い、TPTのパターン形成にはレーザ加工、TPTの
不純物領域形成にはレーザドーピングを利用して、レー
ザ光の共通化を図ったプロセスを採用した。
行い、TPTのパターン形成にはレーザ加工、TPTの
不純物領域形成にはレーザドーピングを利用して、レー
ザ光の共通化を図ったプロセスを採用した。
本実施例に対応する薄膜トランジスタの概略的な作製工
程を第1図に示す。
程を第1図に示す。
まず、基板(1)として、画素電極としてパタニングさ
れたITO電極(19)を有する300mmX 300
mmのソーダガラスを用い、この基板(1)をプラズマ
発生か可能な装置の反応室内に入れ、この基板上に公知
のプラズマCVD法によって、■型の高抵抗性(■型)
の非晶質半導体層(2)を約5000人形成する。(第
1図(a))この時の非晶質半導体層(2)の作製条件
を以下に示す。
れたITO電極(19)を有する300mmX 300
mmのソーダガラスを用い、この基板(1)をプラズマ
発生か可能な装置の反応室内に入れ、この基板上に公知
のプラズマCVD法によって、■型の高抵抗性(■型)
の非晶質半導体層(2)を約5000人形成する。(第
1図(a))この時の非晶質半導体層(2)の作製条件
を以下に示す。
基板温度 240°C
反応圧力 0.05TorrRfパワー
90W ガス S iH4 次に反応室内のガスを排気した後、水素ガスとホスフィ
ンガス(PH3)の混合ガスを導入し、圧力0. IT
orrて高周波電力を60W印加してプラズマ状態とし
た。この時のホスフィンは約1596となるように混合
した。基板上の高抵抗の非晶質半導体層(2)はこの混
合ガスの雰囲気下に置かれている。この時基板加熱は行
わなかった。
90W ガス S iH4 次に反応室内のガスを排気した後、水素ガスとホスフィ
ンガス(PH3)の混合ガスを導入し、圧力0. IT
orrて高周波電力を60W印加してプラズマ状態とし
た。この時のホスフィンは約1596となるように混合
した。基板上の高抵抗の非晶質半導体層(2)はこの混
合ガスの雰囲気下に置かれている。この時基板加熱は行
わなかった。
そして、駆動用トランジスタとなる高抵抗の非晶質半導
体層(2)のソース、トルインを含む領域に対し、エキ
シマレーサー光(248,7nm) (10)を照射
した(第1図(b))。
体層(2)のソース、トルインを含む領域に対し、エキ
シマレーサー光(248,7nm) (10)を照射
した(第1図(b))。
ビームの形状は光学系により集光し、その巾をソース、
トレインを含む領域(ドーピング領域)(5)の巾に一
致するようにし、長さについては基板の長さ(300m
m)とし、第1図(c)に示すように、直線上にある部
分を同時にドーピングせしめた。ただし、第1図(C)
については、ドーピングした領域(5)のみを示す。
トレインを含む領域(ドーピング領域)(5)の巾に一
致するようにし、長さについては基板の長さ(300m
m)とし、第1図(c)に示すように、直線上にある部
分を同時にドーピングせしめた。ただし、第1図(C)
については、ドーピングした領域(5)のみを示す。
この時のレーサー光の条件は、0.05J/cmのエネ
ルギー密度で、パルス巾10μSeCで1500パルス
照射した。
ルギー密度で、パルス巾10μSeCで1500パルス
照射した。
これによってリンは、このレーザ光か照射された領域に
のみドーピングされる。
のみドーピングされる。
ドーピング領域の深さはレーザ光の照射回数及びエネル
ギーによって調整可能であるか、エネルギー量か多いと
半導体層に損傷を与えてしまうことがあるので、低エネ
ルギーに保ち照射回数によってドーピングされる深さを
制御する方か工程上のマージンか増す。本実施例におい
てはそのドーピングされる深さを500人とした。
ギーによって調整可能であるか、エネルギー量か多いと
半導体層に損傷を与えてしまうことがあるので、低エネ
ルギーに保ち照射回数によってドーピングされる深さを
制御する方か工程上のマージンか増す。本実施例におい
てはそのドーピングされる深さを500人とした。
次にこのドーピング領域(5)に対し、被照射面上で巾
2μm長さ300mmの長方形の照射断面となるように
ドープの際に用いた光学系とは別の光学系によって集光
された波長248.7nmのエキシマレーザ光(11)
を照射し、ドーピング領域(5)をソース領域(3)と
ドレイン領域(4)に切断し、第1図(cl)の状態を
得た。この時のレーザ光の照射条件はパワー密度IJ/
cm2.パルス巾10μSecである。このレーザ光を
本実施例の場合、4パルス照射してドーピング領域(5
)を切断した。
2μm長さ300mmの長方形の照射断面となるように
ドープの際に用いた光学系とは別の光学系によって集光
された波長248.7nmのエキシマレーザ光(11)
を照射し、ドーピング領域(5)をソース領域(3)と
ドレイン領域(4)に切断し、第1図(cl)の状態を
得た。この時のレーザ光の照射条件はパワー密度IJ/
cm2.パルス巾10μSecである。このレーザ光を
本実施例の場合、4パルス照射してドーピング領域(5
)を切断した。
この照射回数及びレーザの条件は被加工物によって異な
り、本実施例の場合は予備実験を行って前述の条件を出
してその条件を用いた。
り、本実施例の場合は予備実験を行って前述の条件を出
してその条件を用いた。
次に、液晶装置駆動用のドライバーTPTとなる部分の
みに対して、この切断の際に用いた光学系をそのまま用
いてこの切断部分(12)下の高抵抗の非晶質半導体層
(15)に対し、再びレーザ光(14)を照射しQの部
分の半導体層の結晶化を助長し、キャリア移動度を向上
させた。得られたキャリアの移動度は約80 cm2/
Vsecてあり、この部分は多結晶化していた(第1図
(e))。
みに対して、この切断の際に用いた光学系をそのまま用
いてこの切断部分(12)下の高抵抗の非晶質半導体層
(15)に対し、再びレーザ光(14)を照射しQの部
分の半導体層の結晶化を助長し、キャリア移動度を向上
させた。得られたキャリアの移動度は約80 cm2/
Vsecてあり、この部分は多結晶化していた(第1図
(e))。
この時のレーザ光の条件はパワー密度0.5J/cm2
パルス巾10μSeeてあり2パルス照射した。この条
件で通常の非晶質珪素半導体に照射する定性実験を行っ
たところ照射する前の移動度の約100倍の値が得られ
ている。
パルス巾10μSeeてあり2パルス照射した。この条
件で通常の非晶質珪素半導体に照射する定性実験を行っ
たところ照射する前の移動度の約100倍の値が得られ
ている。
次に、反応室内の気体を排気し、ガスをシランとアンモ
ニアの混合ガスに変えて反応室内に導入し、この切断部
(12)を覆うように、ゲート絶縁膜(6)として窒化
珪素膜を200人形成した。その作製条件を以下に示す
。
ニアの混合ガスに変えて反応室内に導入し、この切断部
(12)を覆うように、ゲート絶縁膜(6)として窒化
珪素膜を200人形成した。その作製条件を以下に示す
。
基板温度 200°C
反応圧力 0. 05 TorrRfPower
50 W ガス N Hs/ S i )(4この後こ
の基板(1)を反応室から取り出し、所定のパターンに
エツチングして、ゲート絶縁膜(6)とした。さらにT
PTの外形のパターンに半導体層にエツチングを施した
後、この上面全面に公知のスパッタリング法にてアルミ
ニウムを形成した後、所定のパターンにエツチングして
、ゲート電極(7)、ソース電極(8)及びドレイン電
極(9)を形成し、図のようなTPTを完成させた(第
1図(f))。
50 W ガス N Hs/ S i )(4この後こ
の基板(1)を反応室から取り出し、所定のパターンに
エツチングして、ゲート絶縁膜(6)とした。さらにT
PTの外形のパターンに半導体層にエツチングを施した
後、この上面全面に公知のスパッタリング法にてアルミ
ニウムを形成した後、所定のパターンにエツチングして
、ゲート電極(7)、ソース電極(8)及びドレイン電
極(9)を形成し、図のようなTPTを完成させた(第
1図(f))。
同様の工程を用いて、不純物層形成時に使用するフォス
フインガスに変えてジボランガスを用いてpチャネルの
薄膜トランジスタを同一基板上に作成し、CMO3構造
の回路素子を作成した。
フインガスに変えてジボランガスを用いてpチャネルの
薄膜トランジスタを同一基板上に作成し、CMO3構造
の回路素子を作成した。
以上の工程により液晶装置用基板を得た。
第3図に基板周囲の駆動回路用に作成した薄膜トランジ
スタ全体のブロックダイアグラムを示す。
スタ全体のブロックダイアグラムを示す。
第3図に示される基板周囲に配置される駆動回路におい
て、全てを同一基板上に形成することか最も好ましいが
、少なくとも出力端子に近いブロック、即ち光シャッタ
ーに近いブロック回路部分を基板上に形成していても、
十分な容積の減少と重量の軽減に効果を示していた。ま
た、その際には残りの回路部分に相当するICチップの
集積度を抑えることかでき、ICチップの値段を安くす
ることかできる。
て、全てを同一基板上に形成することか最も好ましいが
、少なくとも出力端子に近いブロック、即ち光シャッタ
ーに近いブロック回路部分を基板上に形成していても、
十分な容積の減少と重量の軽減に効果を示していた。ま
た、その際には残りの回路部分に相当するICチップの
集積度を抑えることかでき、ICチップの値段を安くす
ることかできる。
以上のようにして、光学系を用いて断面を直線状にした
レーザー光を用いて、複数の薄膜トランジスタに対応す
る高抵抗の非晶質珪素膜へのリンのドーピング、切断、
高抵抗の非晶質珪素膜の結晶化の促進を続けて行うこと
ができ、よってソース、ドレイン領域間つまりチャネル
部のみ結晶化を行うことができるため、リーク電流を非
常に少なく押さえることがでた。
レーザー光を用いて、複数の薄膜トランジスタに対応す
る高抵抗の非晶質珪素膜へのリンのドーピング、切断、
高抵抗の非晶質珪素膜の結晶化の促進を続けて行うこと
ができ、よってソース、ドレイン領域間つまりチャネル
部のみ結晶化を行うことができるため、リーク電流を非
常に少なく押さえることがでた。
本実施例において、不純物をドープする際には加熱を行
わずにドープを行っても十分にドーピングできるか、少
し温度加熱を行ってドーピングを行うと、速く終了する
利点かある。この時の加熱温度はTPTの作製工程で基
板及び半導体薄膜に加えられた温度以下にする。
わずにドープを行っても十分にドーピングできるか、少
し温度加熱を行ってドーピングを行うと、速く終了する
利点かある。この時の加熱温度はTPTの作製工程で基
板及び半導体薄膜に加えられた温度以下にする。
また液晶装置駆動用のドライバーTPT部分を結晶化処
理する際に、メタルマスクにより光シヤツタ一部分のス
イッチング素子TPT部分を覆いフラッシュランプアニ
ール等の手法により、大面積を一度に結晶化させ処理時
間の短縮をはかることも有効であった。
理する際に、メタルマスクにより光シヤツタ一部分のス
イッチング素子TPT部分を覆いフラッシュランプアニ
ール等の手法により、大面積を一度に結晶化させ処理時
間の短縮をはかることも有効であった。
また、本発明は、ソースドレインのドーピングをレーザ
を用いて形成したので、TPTの作製工程で基板及び半
導体薄膜に加えられた温度か最も高い温度とすることか
でき、後工程で高い温度を加える必要がな(、より信頼
性の高いTPTを提供できる。
を用いて形成したので、TPTの作製工程で基板及び半
導体薄膜に加えられた温度か最も高い温度とすることか
でき、後工程で高い温度を加える必要がな(、より信頼
性の高いTPTを提供できる。
さらにまた、周辺の駆動回路を構成する際に多層配線か
必要と成る場合かある、この場合液晶装置構成において
、液晶層を配向させる配向膜や、光シャッターの電極部
分に設けられるコンデンサーの誘電体膜を利用すること
もてき、より工程の簡略化を行うことか可能であった。
必要と成る場合かある、この場合液晶装置構成において
、液晶層を配向させる配向膜や、光シャッターの電極部
分に設けられるコンデンサーの誘電体膜を利用すること
もてき、より工程の簡略化を行うことか可能であった。
さらに、本実施例で示したコプレナー型のTPTのみに
限定されることなく、他の形式のTPTにも適用可能で
ある。同様に、本発明は本実施例で採用されたプロセス
手法のみに限定されることなく本発明の思想を損なうこ
となく他のプロセスを採用することも可能である。
限定されることなく、他の形式のTPTにも適用可能で
ある。同様に、本発明は本実施例で採用されたプロセス
手法のみに限定されることなく本発明の思想を損なうこ
となく他のプロセスを採用することも可能である。
また、レーザ切断工程て、レーザ光のエネルギー調整ま
たは照射回数等を変更することにより、同時にその切断
部分下の半導体の移動度を向上させることもさらには不
純物元素の存在するプラズマ中にてレーザ光照射を行う
とチャネル部分のドープまて、−度の工程で行うことが
できるという特徴を持つ。
たは照射回数等を変更することにより、同時にその切断
部分下の半導体の移動度を向上させることもさらには不
純物元素の存在するプラズマ中にてレーザ光照射を行う
とチャネル部分のドープまて、−度の工程で行うことが
できるという特徴を持つ。
そのうえレーザー光照射を真空装置内で行ったため、レ
ーサー光照射によりドーピング領域が気化した結果生ず
るガスをすみやかに真空ポンプで引いてしまうため、−
産気化したガスか再び基板表面に吸着されることかなく
、切断面が非常に清浄な状態になる結果、薄膜トランジ
スタの性能か非常に安定したものとなった。
ーサー光照射によりドーピング領域が気化した結果生ず
るガスをすみやかに真空ポンプで引いてしまうため、−
産気化したガスか再び基板表面に吸着されることかなく
、切断面が非常に清浄な状態になる結果、薄膜トランジ
スタの性能か非常に安定したものとなった。
「効果」
本発明により、同一基板上に光シャッター用のスイッチ
ング素子TPTと液晶装置駆動用のドライバーTPTと
が形成されたのでより、容積の小さい、重量の軽い液晶
装置を安価に容易に実現することかできた。
ング素子TPTと液晶装置駆動用のドライバーTPTと
が形成されたのでより、容積の小さい、重量の軽い液晶
装置を安価に容易に実現することかできた。
また、レーサー光を用いて、必要な部分のみ。
この場合は周辺の駆動回路のみ、非晶質部分の移動度を
向上したことて、安価な基板を使用可能になった。また
工程においても、必要な部分のみのレーザーアニールで
済むため、工程時間の短縮が出来、更なるコストダウン
かできた。
向上したことて、安価な基板を使用可能になった。また
工程においても、必要な部分のみのレーザーアニールで
済むため、工程時間の短縮が出来、更なるコストダウン
かできた。
第1図(a)〜(f)は本発明の実施例について薄膜ト
ランジスタの作製工程を示す。 第2図は従来の薄膜トランジスタの断面の概略を示す。 第3図は液晶装置駆動回路の概略図を示す。 ■ ・ ・ ・ ・ ・ 2 ・ ・ ・ ・ ・ 3 ・ ・ ・ ・ ・ 4 ・ ・ ・ ・ ・ 5 ・ ・ ・ ・ ・ 6 ・ ・ ・ ・ ・ 7 ・ ・ ・ ・ ・ 8 ・ ・ ・ ・ ・ 9 ・ ・ ・ ・ ・ 10.11.14・ 12・ ・ ・ ・ ・ 15・ ・ ・ ・ ・ 19・ ・ ・ ・ ・ 基板 高抵抗半導体層 ソース領域 ドレイン領域 ドーピング領域 ゲート絶縁膜 ゲート電極 ソース電極 ドレイン電極 レーサー光 切断部分 結晶化を助長した部分 ITO電極 (d) (+) 第 図 第 図
ランジスタの作製工程を示す。 第2図は従来の薄膜トランジスタの断面の概略を示す。 第3図は液晶装置駆動回路の概略図を示す。 ■ ・ ・ ・ ・ ・ 2 ・ ・ ・ ・ ・ 3 ・ ・ ・ ・ ・ 4 ・ ・ ・ ・ ・ 5 ・ ・ ・ ・ ・ 6 ・ ・ ・ ・ ・ 7 ・ ・ ・ ・ ・ 8 ・ ・ ・ ・ ・ 9 ・ ・ ・ ・ ・ 10.11.14・ 12・ ・ ・ ・ ・ 15・ ・ ・ ・ ・ 19・ ・ ・ ・ ・ 基板 高抵抗半導体層 ソース領域 ドレイン領域 ドーピング領域 ゲート絶縁膜 ゲート電極 ソース電極 ドレイン電極 レーサー光 切断部分 結晶化を助長した部分 ITO電極 (d) (+) 第 図 第 図
Claims (1)
- 【特許請求の範囲】 1、絶縁基板上にスイッチング素子として機能する複数
の薄膜トランジスタと液晶装置駆動ようのドライバーと
して機能する薄膜トランジスターを同一基板上に持つ液
晶装置であって、前記薄膜トランジスタはチャネル形成
領域部が非晶質半導体層で構成されているものと、チャ
ネル形成領域が結晶性を有する半導体層で構成されてい
るものとを有することを特徴とする液晶装置 2、特許請求の範囲第1項において、前記チャネル形成
領域が非晶質半導体層で構成されている薄膜トランジス
タは光シャッター用のスイッチング素子として用いられ
ることを特徴とする液晶装置。 3、特許請求の範囲第1項において、前記チャネル形成
領域が結晶性を持つ半導体層で構成されている薄膜トラ
ンジスタは駆動用のドライバー動作をする素子として用
いられることを特徴とする液晶装置。 4、特許請求の範囲第3項に於いて、駆動用のドライバ
ー動作をする薄膜トランジスタは、非晶質半導体をレー
ザーアニールにより結晶性を高めて、移動度が50cm
^2/Vsec以上にした半導体層をチャネルとする事
を特徴とする液晶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25452390A JP3249508B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25452390A JP3249508B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000078697A Division JP3290973B2 (ja) | 1990-09-25 | 2000-03-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04133029A true JPH04133029A (ja) | 1992-05-07 |
JP3249508B2 JP3249508B2 (ja) | 2002-01-21 |
Family
ID=17266224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25452390A Expired - Fee Related JP3249508B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3249508B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
US5555240A (en) * | 1993-05-21 | 1996-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating a liquid crystal display with switching elements formed in a substrate |
KR100286364B1 (ko) * | 1993-06-11 | 2001-04-16 | 구본준 | 액정표시장치 제조방법 |
US6236444B1 (en) | 1993-09-20 | 2001-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device with drive circuits on both substrates |
KR100297869B1 (ko) * | 1993-09-20 | 2001-10-24 | 야마자끼 순페이 | 액정장치제조방법 |
US6567147B1 (en) | 1997-03-27 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of fabricating the same |
US7075002B1 (en) | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
-
1990
- 1990-09-25 JP JP25452390A patent/JP3249508B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5555240A (en) * | 1993-05-21 | 1996-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating a liquid crystal display with switching elements formed in a substrate |
KR100286364B1 (ko) * | 1993-06-11 | 2001-04-16 | 구본준 | 액정표시장치 제조방법 |
US6236444B1 (en) | 1993-09-20 | 2001-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device with drive circuits on both substrates |
KR100297869B1 (ko) * | 1993-09-20 | 2001-10-24 | 야마자끼 순페이 | 액정장치제조방법 |
KR100297865B1 (ko) * | 1993-09-20 | 2001-10-24 | 야마자끼 순페이 | 전기광학장치 |
KR100303900B1 (ko) * | 1993-09-20 | 2001-11-22 | 야마자끼 순페이 | 액티브매트릭스형액정장치 |
US6980275B1 (en) | 1993-09-20 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US7525629B2 (en) | 1993-09-20 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device comprising drive circuits that include thin film transistors formed on both substrates |
JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
US7075002B1 (en) | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
US6567147B1 (en) | 1997-03-27 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP3249508B2 (ja) | 2002-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100561991B1 (ko) | 박막트랜지스터를형성하기위한방법 | |
US5624851A (en) | Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized | |
US5783468A (en) | Semiconductor circuit and method of fabricating the same | |
EP0459836B1 (en) | Method for fabricating thin-film transistors | |
JP2005108930A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
JPH04133029A (ja) | 半導体装置の作製方法 | |
JPH02222545A (ja) | 薄膜トランジスタの作製方法 | |
JPH06104432A (ja) | 薄膜状半導体装置およびその作製方法 | |
JP2844342B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2979227B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2764425B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
JP3290973B2 (ja) | 半導体装置 | |
JP2805321B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2535610B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2775457B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2764426B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2764422B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2764424B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2764423B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2841205B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2775459B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2893453B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2001244471A (ja) | 薄膜トランジスタ | |
JP3207813B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |