JP2844342B2 - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法Info
- Publication number
- JP2844342B2 JP2844342B2 JP1047734A JP4773489A JP2844342B2 JP 2844342 B2 JP2844342 B2 JP 2844342B2 JP 1047734 A JP1047734 A JP 1047734A JP 4773489 A JP4773489 A JP 4773489A JP 2844342 B2 JP2844342 B2 JP 2844342B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- crystal semiconductor
- source
- thin film
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000013078 crystal Substances 0.000 claims description 36
- 239000010408 film Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 13
- 239000007789 gas Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 『産業上の利用分野』 本発明は非単結晶半導体薄膜を用いた薄膜トランジス
タ（以下にTFTともいう）及びその製造方法に関するも
のであり、特に液晶ディスプレー，イメージセンサー等
に適用可能な高速応答性を持つ薄膜トランジスタに関す
る。
タ（以下にTFTともいう）及びその製造方法に関するも
のであり、特に液晶ディスプレー，イメージセンサー等
に適用可能な高速応答性を持つ薄膜トランジスタに関す
る。
『従来の技術』 最近、化学的気相法等によって、作製された非単結晶
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。
半導体薄膜を利用した薄膜トランジスタが注目されてい
る。
この薄膜トランジスタは、絶縁性基板上に前述の如く
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。
化学的気相法等を用いて形成されるので、その作製雰囲
気温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス，ホウケイ酸ガラス等を基板として用いるこ
とができる。
この薄膜トランジスタは電界効果型であり、いわゆる
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。
MOSFETと同様の機能を有しているが、前述の如く安価な
絶縁性基板上に低温で形成でき、さらにその作製する最
大面積は薄膜半導体を形成する装置の寸法にのみ限定さ
れるもので、容易に大面積基板上にトランジスタを作製
できるという利点を持っていた。このため多量の画素を
持つマトリクス構造の液晶ディスプレーのスイッチング
素子や一次元又は二次元のイメージセンサ等のスイッチ
ング素子として極めて有望である。
また、この薄膜トランジスタを作製するにはすでに確
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。
立された技術であるフォトリソグラフィーが応用可能
で、いわゆる微細加工が可能であり、IC等と同様に集積
化を図ることも可能であった。
この従来より知られたTFTの代表的な構造を第２図に
概略的に示す。
概略的に示す。
（20）はガラスよりなる絶縁性基板であり、（21）は
非単結晶半導体よりなる薄膜半導体、（22），（23）は
ソースドレイン領域で、（24），（25）はソースドレイ
ン電極、（26）はゲート絶縁膜で（27）はゲート電極で
あります。
非単結晶半導体よりなる薄膜半導体、（22），（23）は
ソースドレイン領域で、（24），（25）はソースドレイ
ン電極、（26）はゲート絶縁膜で（27）はゲート電極で
あります。
このように構成された薄膜トランジスタはゲート電極
（27）に電圧を加えることにより、ソースドレイン（2
2），（23）間に流れる電流を調整するものでありま
す。
（27）に電圧を加えることにより、ソースドレイン（2
2），（23）間に流れる電流を調整するものでありま
す。
この時、この薄膜トランジスタの応答速度は次式で与
えられる。
えられる。
Ｓ＝μ・V/L2 ここでＬはチャネル長，μはキャリアの移動度,Vはゲ
ート電圧。
ート電圧。
この薄膜トランジスタを用いられる非単結晶半導体層
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因で単結晶の半導体に比べてキャリアの移動度が非
常に小さく、上式より判るようにトランジスタの応答速
度が非常に遅いという問題が発生していた。特にアモル
ファスシリコン半導体を用いた時その移動度はだいたい
0.1〜１（cm2/V・Sec）程度で、ほとんどTFTとして動作
しない程度のものであった。
は半導体層中に多量の結晶粒界等を含んでおり、これら
が原因で単結晶の半導体に比べてキャリアの移動度が非
常に小さく、上式より判るようにトランジスタの応答速
度が非常に遅いという問題が発生していた。特にアモル
ファスシリコン半導体を用いた時その移動度はだいたい
0.1〜１（cm2/V・Sec）程度で、ほとんどTFTとして動作
しない程度のものであった。
このような問題を解決するには上式より明らかなよう
にチャネル長を短くすることと、キャリア移動度を大き
くすることが知られ、種々の改良が行われている。
にチャネル長を短くすることと、キャリア移動度を大き
くすることが知られ、種々の改良が行われている。
特にチャネル長Ｌを短くすると、その２乗で応答速度
に影響するので非常に有効な手段である。
に影響するので非常に有効な手段である。
しかしながらTFTの特徴である大面積基板上に素子を
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を10μｍ以下にすることは、その加工精度，歩留ま
り，生産コスト等の面から明らかに困難であり、TFTの
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。
その一つの答えとして、第３図に示すように縦チャネ
ル構造のTFTが提案されている。これは基板上にソース
（30）活性領域（31）ドレイン（32）よりなる非単結晶
半導体層を積層したのち、ゲート絶縁膜（32）を形成し
その上にゲート電極（34）を有するものである。
ル構造のTFTが提案されている。これは基板上にソース
（30）活性領域（31）ドレイン（32）よりなる非単結晶
半導体層を積層したのち、ゲート絶縁膜（32）を形成し
その上にゲート電極（34）を有するものである。
この構造の場合、そのチャネル長はほぼ活性領域（3
1）の厚みに対応し、活性領域の厚みを調節することに
より容易にチャネル長を可変できるものであった。
1）の厚みに対応し、活性領域の厚みを調節することに
より容易にチャネル長を可変できるものであった。
しかしながら、この構造のTFTは非単結晶半導体層を
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なTFT
特性が得られない。また、電流の流れる方向の断面積が
大きいのでオフ電流が増大するという問題発生し、縦型
TFTは本質的な問題解決とはなっていない。
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なTFT
特性が得られない。また、電流の流れる方向の断面積が
大きいのでオフ電流が増大するという問題発生し、縦型
TFTは本質的な問題解決とはなっていない。
『発明の目的』 本発明は前述の如き問題解決するものであり、従来よ
り知られたTFTに比べて、高速で動作するTFTを複雑な工
程がなく、再現性よく作製する方法を提供することをそ
の目的とするものであります。
り知られたTFTに比べて、高速で動作するTFTを複雑な工
程がなく、再現性よく作製する方法を提供することをそ
の目的とするものであります。
『発明の構成』 本発明は逆コプレナー型の薄膜トランジスタを作製す
るに際し、絶縁性表面を有する基板上にゲート電極及び
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に
ソース又はドレイン領域を構成する低抵抗の非単結晶半
導体層を形成する工程と、前記ゲート電極及びゲート絶
縁膜に対応する位置の前記低抵抗非単結晶半導体層に対
し、レーザ光を照射し、前記低抵抗非単結晶半導体層を
切断して、ソース領域とドレイン領域とに分割する工程
と前記切断部及びソースドレイン領域上に高抵抗の非単
結晶半導体層を形成する工程と前記高抵抗の非単結晶半
導体層上より前記高抵抗の非単結晶半導体層を結晶化さ
せるために必要なエネルギー密度を有したレーザ光を前
記高抵抗の非単結晶半導体層中のチャネル形成領域に照
射し、該領域を結晶化させる工程とすることにより、低
抵抗の非単結晶半導体層又は低抵抗の非単結晶半導体と
金属よりなるソースドレイン領域を構成する部分に対
し、集光されたレーザ光を照射して、前記非単結晶半導
体層又は前記非単結晶半導体層と金属とを切断し、その
後に高抵抗の非単結晶半導体層のチャネル領域を結晶化
させることを特徴とするものであります。
るに際し、絶縁性表面を有する基板上にゲート電極及び
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に
ソース又はドレイン領域を構成する低抵抗の非単結晶半
導体層を形成する工程と、前記ゲート電極及びゲート絶
縁膜に対応する位置の前記低抵抗非単結晶半導体層に対
し、レーザ光を照射し、前記低抵抗非単結晶半導体層を
切断して、ソース領域とドレイン領域とに分割する工程
と前記切断部及びソースドレイン領域上に高抵抗の非単
結晶半導体層を形成する工程と前記高抵抗の非単結晶半
導体層上より前記高抵抗の非単結晶半導体層を結晶化さ
せるために必要なエネルギー密度を有したレーザ光を前
記高抵抗の非単結晶半導体層中のチャネル形成領域に照
射し、該領域を結晶化させる工程とすることにより、低
抵抗の非単結晶半導体層又は低抵抗の非単結晶半導体と
金属よりなるソースドレイン領域を構成する部分に対
し、集光されたレーザ光を照射して、前記非単結晶半導
体層又は前記非単結晶半導体層と金属とを切断し、その
後に高抵抗の非単結晶半導体層のチャネル領域を結晶化
させることを特徴とするものであります。
すなわち、この切断された部分に対応する巾がほぼこ
の薄膜トランジスタのチャネル長に対応し、レーザ光の
加工巾とほぼ同じ短チャネルの薄膜トランジスタを再現
性よく複雑な工程を経ることなく、作製できるものであ
ります。
の薄膜トランジスタのチャネル長に対応し、レーザ光の
加工巾とほぼ同じ短チャネルの薄膜トランジスタを再現
性よく複雑な工程を経ることなく、作製できるものであ
ります。
また、チャネルを形成するための前記切断を行った
後、高抵抗半導体層のチャネル領域をレーザ光照射で結
晶化させる場合には、前記チャネルを形成するための切
断の時と同じ位置にレーザ光を照射すれば、チャネル領
域にレーザ光が照射されることになり、チャネル領域を
結晶化することができる。つまりレーザ光の照射位置を
前記チャネル形成のための切断のときの状態のままで結
晶化の工程を実施できる。このレーザ光の照射に際して
は、チャネルを形成する領域の半導体、つまり高抵抗の
非単結晶半導体を結晶化させる程度のエネルギー密度の
レーザ光を予め設定しておくことが必要である。また、
高抵抗の非単結晶半導体層の下部のゲート絶縁膜にレー
ザ光が照射され、ゲート絶縁膜をも結晶化させてしまわ
ない程度のエネルギー密度を設定する。
後、高抵抗半導体層のチャネル領域をレーザ光照射で結
晶化させる場合には、前記チャネルを形成するための切
断の時と同じ位置にレーザ光を照射すれば、チャネル領
域にレーザ光が照射されることになり、チャネル領域を
結晶化することができる。つまりレーザ光の照射位置を
前記チャネル形成のための切断のときの状態のままで結
晶化の工程を実施できる。このレーザ光の照射に際して
は、チャネルを形成する領域の半導体、つまり高抵抗の
非単結晶半導体を結晶化させる程度のエネルギー密度の
レーザ光を予め設定しておくことが必要である。また、
高抵抗の非単結晶半導体層の下部のゲート絶縁膜にレー
ザ光が照射され、ゲート絶縁膜をも結晶化させてしまわ
ない程度のエネルギー密度を設定する。
以下に実施例により本発明を詳しく説明する。
『実施例１』 この実施例１に対応する薄膜トランジスタの概略的な
作製工程を第１図に示す。
作製工程を第１図に示す。
まず、ガラス基板（１）としてソーダガラスを用い、
このソーダガラス（１）上に公知のスパッタリング法に
より全面にモリブデン膜を約3000Å形成した後、所定の
パターンにエッチング加工し、ゲート電極（２）を形成
した。
このソーダガラス（１）上に公知のスパッタリング法に
より全面にモリブデン膜を約3000Å形成した後、所定の
パターンにエッチング加工し、ゲート電極（２）を形成
した。
この後このゲート電極（２）上にゲート絶縁膜（３）
として、窒化珪素膜をCVD法にて、300Åの厚さに形成し
同様に所定のパターンにエッチング加工した。
として、窒化珪素膜をCVD法にて、300Åの厚さに形成し
同様に所定のパターンにエッチング加工した。
この上に低抵抗非単結晶半導体層としてＮ型の導電型
を有する非単結晶珪素膜（４）を形成する。この時の作
製条件は以下のとおりであった。
を有する非単結晶珪素膜（４）を形成する。この時の作
製条件は以下のとおりであった。
基板温度 220℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 120W 使用ガス SiH4＋PH3 膜厚 1500Å このＮ型の非単結晶珪素膜（４）は、その形成時にH2
ガスを多量に導入しRfパワーを高くして、微結晶化させ
て電気抵抗を下げたものを使用してもよい。
ガスを多量に導入しRfパワーを高くして、微結晶化させ
て電気抵抗を下げたものを使用してもよい。
次に公知のフォトリソグラフィー技術を用いて、この
非単結晶珪素膜（４）をソースドレイン領域及びその取
り出し電極の所定の外形パターンにマスキングを行いCF
4ガスを用いてドライエッチングを行い、第１図（ａ）
の状態を得た。
非単結晶珪素膜（４）をソースドレイン領域及びその取
り出し電極の所定の外形パターンにマスキングを行いCF
4ガスを用いてドライエッチングを行い、第１図（ａ）
の状態を得た。
次にこの非単結晶珪素膜（４）のチャネル形成領域と
なる部分に対し、被照射面上で巾２μｍ長さ10mmの長方
形の照射断面となるように光学系によって集光された波
長248.7nmのエキシマレーザ光（11）をゲート電極及び
ゲート絶縁膜に対する位置、即ちソース・ドレイン間切
断部（12）（チャネル形成領域）に照射し、非単結晶珪
素膜（４）をソース領域（５）とドレイン領域（６）に
切断し、第１図（ｂ）の状態を得た。
なる部分に対し、被照射面上で巾２μｍ長さ10mmの長方
形の照射断面となるように光学系によって集光された波
長248.7nmのエキシマレーザ光（11）をゲート電極及び
ゲート絶縁膜に対する位置、即ちソース・ドレイン間切
断部（12）（チャネル形成領域）に照射し、非単結晶珪
素膜（４）をソース領域（５）とドレイン領域（６）に
切断し、第１図（ｂ）の状態を得た。
この時のレーザ光の照射条件はパワー密度1J/cm2,パ
ルス巾20μSecである。このレーザ光を本実施例の場
合、２パルス照射して非単結晶珪素膜（４）を切断し
た。この照射回数及びレーザの条件は被加工物によって
異なり、本実施例の場合は予備実験を行って前述の条件
を出してその条件を用いた。
ルス巾20μSecである。このレーザ光を本実施例の場
合、２パルス照射して非単結晶珪素膜（４）を切断し
た。この照射回数及びレーザの条件は被加工物によって
異なり、本実施例の場合は予備実験を行って前述の条件
を出してその条件を用いた。
また本発明は逆コプレナー型の薄膜トランジスタの作
製方法で非単結晶珪素膜（４）の下はゲート絶縁膜
（３）及びゲート電極（２）であるので、下地のゲート
絶縁膜までレーザ加工がなされないように選択的なレー
ザ加工を行なう必要がある。
製方法で非単結晶珪素膜（４）の下はゲート絶縁膜
（３）及びゲート電極（２）であるので、下地のゲート
絶縁膜までレーザ加工がなされないように選択的なレー
ザ加工を行なう必要がある。
この選択加工の方法としては、使用するレーザ光の波
長を変えレーザ光の吸収係数の違いを利用することにて
選択加工をおこなった。特に本実施例の場合非単結晶半
導体（４）の下が窒化珪素であるので、レーザ加工のさ
れやすさに大きな違いがあり、容易に選択加工を施すこ
とが出来た。
長を変えレーザ光の吸収係数の違いを利用することにて
選択加工をおこなった。特に本実施例の場合非単結晶半
導体（４）の下が窒化珪素であるので、レーザ加工のさ
れやすさに大きな違いがあり、容易に選択加工を施すこ
とが出来た。
すなわち、１回のレーザ光照射で加工される深さが同
一材料ではほぼ一定しているので、加工する低抵抗非単
結晶半導体層の厚さに合わせて、その照射回数を設定し
た。
一材料ではほぼ一定しているので、加工する低抵抗非単
結晶半導体層の厚さに合わせて、その照射回数を設定し
た。
次にこれらの上にＩ型の非単結晶珪素半導体膜（７）
を公知のプラズマCVD法で約5000Åの厚さに形成した。
その作成したその作製条件を以下に示す。
を公知のプラズマCVD法で約5000Åの厚さに形成した。
その作成したその作製条件を以下に示す。
基板温度 220℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 80W 使用ガス SiH4 次にレーザ光の位置をそのままにしてＩ型の非単結晶
珪素半導体膜の前記切断部（12）に該当する部分にレー
ザ光（15）を照射し、チャネル形成領域を結晶化（16）
して、低抵抗化した。この結晶化に用いたレーザ光の照
射条件は、エネルギー密度1.2〜1.4丁/cm2、パルス巾20
μSecで２パルス照射した。
珪素半導体膜の前記切断部（12）に該当する部分にレー
ザ光（15）を照射し、チャネル形成領域を結晶化（16）
して、低抵抗化した。この結晶化に用いたレーザ光の照
射条件は、エネルギー密度1.2〜1.4丁/cm2、パルス巾20
μSecで２パルス照射した。
このようにして第１図（ｄ）に示す薄膜トランジスタ
を完成させた。
を完成させた。
このように、ソースドレイン間を従来の如くエッチン
グして加工しないので10μｍ以下、本実施例の場合、約
2.6μｍのソースドレインの切断部（12）の間隔を容易
に形成することができ、短いチャネル長のTFTの再現性
よく作製することができると共にチャネル形成領域を結
晶化させ、その部分を低抵抗化させることができ、しか
もその結晶化に用いたレーザ光は前記切断部を形成する
ときに用いたものをそのまま、つまり位置合わせの必要
なく用いることが可能であるため容易に高速で動作する
TFTを作製することができる。
グして加工しないので10μｍ以下、本実施例の場合、約
2.6μｍのソースドレインの切断部（12）の間隔を容易
に形成することができ、短いチャネル長のTFTの再現性
よく作製することができると共にチャネル形成領域を結
晶化させ、その部分を低抵抗化させることができ、しか
もその結晶化に用いたレーザ光は前記切断部を形成する
ときに用いたものをそのまま、つまり位置合わせの必要
なく用いることが可能であるため容易に高速で動作する
TFTを作製することができる。
またソースドレイン間のレーザ切断工程はソースドレ
インの外形のエッチング工程のまえに行っても、本発明
の効果をさまたげるものではない。
インの外形のエッチング工程のまえに行っても、本発明
の効果をさまたげるものではない。
『実施例２』 第４図に本実施例の作製方法の概略図を示す。
まず、ソーダガラス基板（１）上に公知のスパッタリ
ング法により全面にモリブデン膜を約3000Å形成した
後、所定のパターンにエッチング加工し、ゲート電極
（２）を形成した。
ング法により全面にモリブデン膜を約3000Å形成した
後、所定のパターンにエッチング加工し、ゲート電極
（２）を形成した。
次にこのゲート電極（２）上にゲート絶縁膜（３）と
して、窒化珪素膜をCVD法にて、150Åの厚さに形成し同
様に所定のパターンにエッチング加工した。
して、窒化珪素膜をCVD法にて、150Åの厚さに形成し同
様に所定のパターンにエッチング加工した。
この上にモリブデン金属（10）を2000Åの厚さに形成
した後にこの上に低抵抗非単結晶半導体層としてＰ型の
導電型を有する非単結晶珪素膜（４）を形成する。この
時の作製条件は以下のとおりであった。
した後にこの上に低抵抗非単結晶半導体層としてＰ型の
導電型を有する非単結晶珪素膜（４）を形成する。この
時の作製条件は以下のとおりであった。
基板温度 230℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 150W 使用ガス SiH4＋B2H6 膜厚 200Å この場合実施例１とは異なり膜厚は200Åとし後工程
で作製するＩ型半導体層とのオーミックコンタクトをと
る目的だけとした。
で作製するＩ型半導体層とのオーミックコンタクトをと
る目的だけとした。
次にこれらを所定のパターンにエッチングして第４図
（ａ）の状態を得た。
（ａ）の状態を得た。
次にこのモリブデン膜（10）と低抵抗の非単結晶珪素
膜（４）に対し、被照射面上で直径３μｍの円の照射断
面となるように光学系によって集光された波長1.06nmの
YAGレーザ光（13）を照射し、これら被膜をソース領域
（５）（８）とドレイン領域（６）（９）に切断し、第
４図（ｂ）の状態を得た。
膜（４）に対し、被照射面上で直径３μｍの円の照射断
面となるように光学系によって集光された波長1.06nmの
YAGレーザ光（13）を照射し、これら被膜をソース領域
（５）（８）とドレイン領域（６）（９）に切断し、第
４図（ｂ）の状態を得た。
この時本実施例においてYAGレーザ光は、ソースドレ
インの巾の分だけレーザ光を走査して、ソースドレイン
間を切断した。
インの巾の分だけレーザ光を走査して、ソースドレイン
間を切断した。
レーザ光の条件は50mW/mm2でＱスイッチによる繰返し
周波数5KHz、走査スピードは50mm/Secで１度走査するこ
とでソースドレイン間の切断を行うことができた。この
ソースドレイン間の切断部（12）の巾は約4.2μｍであ
った。
周波数5KHz、走査スピードは50mm/Secで１度走査するこ
とでソースドレイン間の切断を行うことができた。この
ソースドレイン間の切断部（12）の巾は約4.2μｍであ
った。
これらを所定のパターンにパターニング後、次にこれ
らの上にＩ型の非単結晶珪素半導体膜（７）を公知のプ
ラズマCVD法で約5000Åの厚さに形成した。その作成し
たその作製条件を以下に示す。
らの上にＩ型の非単結晶珪素半導体膜（７）を公知のプ
ラズマCVD法で約5000Åの厚さに形成した。その作成し
たその作製条件を以下に示す。
基板温度 220℃ 反応圧力 0.05Torr Rfパワー（13.56MHz） 80W 使用ガス SiH4 次に前記したレーザ光の照射位置と同じ位置、即ち前
記Ｉ型の非単結晶珪素半導体膜（７）のソースドレイン
間切断部（12）（チャネル形成領域）に対応する部分に
実施例１と同様のYAGレーザ光で、60〜100mW/mm2、Ｑス
イッチによる繰り返し周波数5KHz、走査スピード50mm/S
ecの条件でソースドレイン間の切断部（12）を走査して
チャネル形成領域を結晶化（16）した。
記Ｉ型の非単結晶珪素半導体膜（７）のソースドレイン
間切断部（12）（チャネル形成領域）に対応する部分に
実施例１と同様のYAGレーザ光で、60〜100mW/mm2、Ｑス
イッチによる繰り返し周波数5KHz、走査スピード50mm/S
ecの条件でソースドレイン間の切断部（12）を走査して
チャネル形成領域を結晶化（16）した。
このようにして第４図（ｄ）に示す薄膜トランジスタ
を完成させた。
を完成させた。
このようにして、ソースドレイン間を従来の如くエッ
チングして加工しないので10μｍ以下、本実施例の場
合、約4.0μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のTFTを再現性よく作製す
ることができると共にチャネル形成領域を結晶化させ、
その部分を低抵抗化させることができ、しかもその結晶
化に用いたレーザ光は前記切断部を形成するときに用い
たものをそのまま、つまり位置合わせの必要なく用いる
ことが可能であるため容易に高速で動作するTFTを作製
することができる。
チングして加工しないので10μｍ以下、本実施例の場
合、約4.0μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のTFTを再現性よく作製す
ることができると共にチャネル形成領域を結晶化させ、
その部分を低抵抗化させることができ、しかもその結晶
化に用いたレーザ光は前記切断部を形成するときに用い
たものをそのまま、つまり位置合わせの必要なく用いる
ことが可能であるため容易に高速で動作するTFTを作製
することができる。
本実施例の場合、低抵抗半導体層下に金属電極を有し
ているので、その配線抵抗が非常に小さい特徴を有す
る。特に大面積の液晶装置のスイッチング素子としてTF
Tを用いる際、この配線抵抗が小さい為に、駆動信号波
形がなまることがなく、多量のTFTを高速で応答させる
ことができ、本発明の提供する高速応答性を有する短チ
ャネルTFTの特徴をさらに有効に利用できるものであ
る。
ているので、その配線抵抗が非常に小さい特徴を有す
る。特に大面積の液晶装置のスイッチング素子としてTF
Tを用いる際、この配線抵抗が小さい為に、駆動信号波
形がなまることがなく、多量のTFTを高速で応答させる
ことができ、本発明の提供する高速応答性を有する短チ
ャネルTFTの特徴をさらに有効に利用できるものであ
る。
上記の実施例においてレーザ光としてはエキシマレー
ザとYAGレーザを示したが特にこれらレーザに限定され
ることはない。然し集光したレーザ光が半導体層又は金
属層を切断し得る程度にエネルギーを有することが重要
である。
ザとYAGレーザを示したが特にこれらレーザに限定され
ることはない。然し集光したレーザ光が半導体層又は金
属層を切断し得る程度にエネルギーを有することが重要
である。
また、エキシマレーザ光は単位面積当たりのエネルギ
ー量が高いので巾がせまく、かつ長さの長い長方形照射
断面に光学系を用いて、集光することができる。この場
合、液晶ディスプレー，イメージセンサー等、大面積の
基板上に規則正しくTFTが配列された装置の作製に応用
する場合、単時間でこの大面積の基板上に形成される多
数のTFTを加工できるという特徴を有し、これら装置の
低コスト化に果たす役割は大きい。
ー量が高いので巾がせまく、かつ長さの長い長方形照射
断面に光学系を用いて、集光することができる。この場
合、液晶ディスプレー，イメージセンサー等、大面積の
基板上に規則正しくTFTが配列された装置の作製に応用
する場合、単時間でこの大面積の基板上に形成される多
数のTFTを加工できるという特徴を有し、これら装置の
低コスト化に果たす役割は大きい。
前述の実施例においてはいずれも珪素半導体を用い
た。しかしながら本発明のTFT作製方法において、使用
可能な半導体は、珪素のみに限定されることはなく、チ
ャネル長の短いTFTが必要なもので、レーザによって加
工可能なものであれば他の材料でも適用可能である。
た。しかしながら本発明のTFT作製方法において、使用
可能な半導体は、珪素のみに限定されることはなく、チ
ャネル長の短いTFTが必要なもので、レーザによって加
工可能なものであれば他の材料でも適用可能である。
『効果』 本発明の構成により、ソースドレイン間隔を従来技術
に比較して容易に、短くすることができ、よって容易に
チャネル長の短いTFTを作製することが可能となった。
これによって従来ではキャリアの移動度が小さいために
実現されてもディスプレー装置，イメージセンサー等の
スイッチング素子として使用できなかった非単結晶半導
体を用いたTFTを使用することが可能となった。
に比較して容易に、短くすることができ、よって容易に
チャネル長の短いTFTを作製することが可能となった。
これによって従来ではキャリアの移動度が小さいために
実現されてもディスプレー装置，イメージセンサー等の
スイッチング素子として使用できなかった非単結晶半導
体を用いたTFTを使用することが可能となった。
そして、チャネル形成領域を結晶化させ、その部分を
低抵抗させることができ、しかもその結晶化に用いたレ
ーザ光はその前記工程で用いたものをそのまま位置合わ
せの必要なく、用いることができるため、容易に高速で
動作するTFTを作製することが可能である。
低抵抗させることができ、しかもその結晶化に用いたレ
ーザ光はその前記工程で用いたものをそのまま位置合わ
せの必要なく、用いることができるため、容易に高速で
動作するTFTを作製することが可能である。
また、チャネル長を短くするためにレーザ加工技術を
用いたので、大面積化されても加工精度上の問題はな
く、良好な特性を有するTFTを大面積基板上に多数形成
することが非常に容易になった。
用いたので、大面積化されても加工精度上の問題はな
く、良好な特性を有するTFTを大面積基板上に多数形成
することが非常に容易になった。
また、フォトリソグラフィ技術を適用する部分におい
てはマスク合わせの厳密な加工精度が不要であり、TFT
回路の微細化，高集積化を容易に図ることができた。
てはマスク合わせの厳密な加工精度が不要であり、TFT
回路の微細化，高集積化を容易に図ることができた。
また、逆コプレナー型であるので、レーザ加工の際に
下地のゲート絶縁膜と非単結晶半導体との選択加工が容
易にでき、工程上の自由度が増し、工業的な応用が広く
行なえる特徴がある。
下地のゲート絶縁膜と非単結晶半導体との選択加工が容
易にでき、工程上の自由度が増し、工業的な応用が広く
行なえる特徴がある。
第１図（ａ）〜（ｄ）及び第４図（ａ）〜（ｄ）は本発
明の一実施例のTFTの製造工程を示す概略図である。 第２図及び第３図は従来のTFTの断面構造を示す。 １……基板 ２……ゲート電極 ３……ゲート絶縁膜 ４……低抵抗非単結晶半導体層 ５……ソース領域 ６……ドレイン領域 ７……高抵抗非単結晶半導体層 ８……ソース電極 ９……ドレイン電極 12……ソース・ドレイン間切断部 11,13,15,17……レーザ光 16……結晶化された領域
明の一実施例のTFTの製造工程を示す概略図である。 第２図及び第３図は従来のTFTの断面構造を示す。 １……基板 ２……ゲート電極 ３……ゲート絶縁膜 ４……低抵抗非単結晶半導体層 ５……ソース領域 ６……ドレイン領域 ７……高抵抗非単結晶半導体層 ８……ソース電極 ９……ドレイン電極 12……ソース・ドレイン間切断部 11,13,15,17……レーザ光 16……結晶化された領域
Claims (2)
- 【請求項１】逆コプレナー型の薄膜トランジスタを作製
する際に絶縁性表面を有する基板上にゲート電極及びゲ
ート絶縁膜を形成する工程と、前記ゲート絶縁膜上にソ
ース又はドレイン領域を構成する低抵抗の非単結晶半導
体層を形成する工程と、前記ゲート電極及びゲート絶縁
膜に対応する位置の前記低抵抗非単結晶半導体層に対
し、レーザ光を照射し、前記低抵抗非単結晶半導体層を
切断して、ソース領域とドレイン領域とに分割する工程
と前記切断部及びソースドレイン領域上に高抵抗の非単
結晶半導体層を形成する工程と前記高抵抗の非単結晶半
導体層上より前記高抵抗の非単結晶半導体層を結晶化さ
せるために必要なエネルギー密度を有したレーザ光を前
記高抵抗の非単結晶半導体層中のチャネル形成領域に照
射し、該領域を結晶化させる工程とを含むことを特徴と
した薄膜トランジスタの作製方法。 - 【請求項２】特許請求の範囲第１項に記載の薄膜トラン
ジスタを作製する方法において、前記ソース又はドレイ
ン領域を構成する低抵抗の非単結晶半導体層下には、金
属電極が形成されており、ソース又はドレイン領域を形
成するために照射されるレーザ光は前記非単結晶半導体
層下の金属電極も同時に切断していることを特徴とする
薄膜トランジスタの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047734A JP2844342B2 (ja) | 1989-02-28 | 1989-02-28 | 薄膜トランジスタの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047734A JP2844342B2 (ja) | 1989-02-28 | 1989-02-28 | 薄膜トランジスタの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02226729A JPH02226729A (ja) | 1990-09-10 |
| JP2844342B2 true JP2844342B2 (ja) | 1999-01-06 |
Family
ID=12783570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1047734A Expired - Fee Related JP2844342B2 (ja) | 1989-02-28 | 1989-02-28 | 薄膜トランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844342B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0024294D0 (en) * | 2000-10-04 | 2000-11-15 | Univ Cambridge Tech | Solid state embossing of polymer devices |
| EP1995787A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method therof |
| KR101050767B1 (ko) * | 2005-11-15 | 2011-07-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
| JP2010156960A (ja) | 2008-12-03 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| KR102342672B1 (ko) | 2009-03-12 | 2021-12-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI556323B (zh) | 2009-03-13 | 2016-11-01 | 半導體能源研究所股份有限公司 | 半導體裝置及該半導體裝置的製造方法 |
-
1989
- 1989-02-28 JP JP1047734A patent/JP2844342B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02226729A (ja) | 1990-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261856B1 (en) | Method and system of laser processing | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2844342B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2775458B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2979227B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2775457B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847376B2 (ja) | 薄膜トランジスタ | |
| JP2535610B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2775459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2893453B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2841205B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2847374B2 (ja) | 薄膜トランジスタ | |
| JP2847375B2 (ja) | 薄膜トランジスタ | |
| JP2847373B2 (ja) | 薄膜トランジスタ | |
| JP2001244471A (ja) | 薄膜トランジスタ | |
| JP3207813B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2805321B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2764423B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3478806B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3535459B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3386713B2 (ja) | アクテイブマトリクス型表示装置の作製方法 | |
| JPH02224339A (ja) | 薄膜トランジスタの作製方法 | |
| JP3479508B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3484411B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2001237431A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |