TWI556323B - 半導體裝置及該半導體裝置的製造方法 - Google Patents

半導體裝置及該半導體裝置的製造方法 Download PDF

Info

Publication number
TWI556323B
TWI556323B TW104106810A TW104106810A TWI556323B TW I556323 B TWI556323 B TW I556323B TW 104106810 A TW104106810 A TW 104106810A TW 104106810 A TW104106810 A TW 104106810A TW I556323 B TWI556323 B TW I556323B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
oxide semiconductor
semiconductor layer
layer
Prior art date
Application number
TW104106810A
Other languages
English (en)
Other versions
TW201523742A (zh
Inventor
大原宏樹
佐佐木俊成
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201523742A publication Critical patent/TW201523742A/zh
Application granted granted Critical
Publication of TWI556323B publication Critical patent/TWI556323B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

半導體裝置及該半導體裝置的製造方法
本發明關於使用氧化物半導體的半導體裝置及該半導體裝置的製造方法。
金屬氧化物的種類繁多且其用途廣泛。氧化銦為較普遍的材料而被用作液晶顯示器等中所需要的透明電極材料。
一些金屬氧化物呈現半導體特性。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等，已知將這些呈現半導體特性的金屬氧化物用作通道形成區的薄膜電晶體(專利文獻1至4、非專利文獻1)。
另外，已知金屬氧化物不僅有一元氧化物還有多元氧化物。例如，作為具有In、Ga及Zn的多元氧化物半導體已知具有同源相(homologous phase)的InGaO3(ZnO)m(m：自然數)(非專利文獻2至4)。
並且，已經確認可以將使用上述那樣的In-Ga-Zn類氧化物形成的氧化物半導體應用於薄膜電晶體的通道層(專利文獻5、非專利文獻5及6)。
此外，使用氧化物半導體製造薄膜電晶體，並且將該薄膜電晶體應用於電子裝置和光裝置的技術受到關注。例如，專利文獻6及專利文獻7公開作為氧化物半導體膜使用氧化鋅、In-Ga-Zn-O類氧化物半導體來製造薄膜電晶體，並將該薄膜電晶體用於影像顯示裝置的切換元件等的技術。
〔專利文獻1〕日本專利申請公開S60-198861號公報
〔專利文獻2〕日本專利申請公開H8-264794號公報
〔專利文獻3〕日本PCT國際申請翻譯H11-505377號公報
〔專利文獻4〕日本專利申請公開2000-150900號公報
〔專利文獻5〕日本專利申請公開2004-103957號公報
〔專利文獻6〕日本專利申請公開2007-123861號公報
〔專利文獻7〕日本專利申請公開2007-096055號公報
〔非專利文獻1〕M.W.Prins,K.O.Grosse-Holz,G.Muller,J.F.M.Cillessen,J.B.Giesbers,R.P.Weening,and R.M.Wolf,"A ferroelectric transparent thin-film transistor"(透明鐵電薄膜電晶體),Appl.Phys.Lett.,17 June 1996,Vol.68 pp.3650-3652
〔非專利文獻2〕M.Nakamura,N.Kimizuka,and T.Mohri,"The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃"(In2O3-Ga2ZnO4-ZnO類在1350℃時的相位關係),J.Solid State Chem.,1991,Vol.93,pp.298-315
〔非專利文獻3〕N.Kimizuka,M.Isobe,and M.Nakamura,"Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO) m (m=3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO) m (m=7,8,9,and 16)in the In2O3-ZnGa2O4-ZnO System"(同系物的合成和單晶資料，In2O3-ZnGa2O4-ZnO類的In2O3(ZnO) m (m=3,4，及5),InGaO3(ZnO)3，及Ga2O3(ZnO) m (m=7,8,9，及16)),J.Solid State Chem.,1995,Vol.116,pp.170-178
〔非專利文獻4〕M.Nakamura,N.Kimizuka,T.Mohri,and M.Isobe,“Syntheses and crystal structure of new homologous compound,indium iron zinc oxides(InFeO3(ZnO)m(m：nature number)and related compounds”(新同系物、銦鐵鋅氧化物(InFeO3(ZnO) m )(m為自然數)及其同晶型化合物的合成以及晶體結構),KOTAI BUTSURI固體物理(SOLID STATE PHYSICS),1993,Vol.28,No.5,pp.317-327
〔非專利文獻5〕K.Nomura,H.Ohta,K.Ueda,T. Kamiya,M.Hirano,and H.Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"(由單晶透明氧化物半導體製造的薄膜電晶體),SCIENCE,2003,Vol.300,pp.1269-1272
〔非專利文獻6〕K.Nomura,H.Ohta,A.Takagi,T.Kamiya,M.Hirano,and H.Hosono,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"(室溫下的使用非晶氧化物半導體的透明撓性薄膜電晶體的製造)，NATURE,2004,Vol.432 pp.488-492
在氧化物半導體中設置通道形成區的薄膜電晶體的場效應遷移率高於使用非晶矽的薄膜電晶體的場效應遷移率。
使用這種氧化物半導體在玻璃基板、塑膠基板等上形成薄膜電晶體，該薄膜電晶體被期待應用於液晶顯示器、電致發光顯示器或電子紙等的顯示裝置。
本發明提供使用氧化物半導體且可靠性高的半導體裝置。
在具有絕緣表面的基板上形成成為薄膜電晶體的通道區的氧化物半導體層，由包含氧化矽的絕緣膜覆蓋該氧化物半導體層之後，對該氧化物半導體層進行熱處理。此外，進行熱處理之前的氧化物半導體層具有非晶結構，進 行熱處理之後的氧化物半導體層也具有非晶結構。
藉由在由包含氧化矽的無機絕緣膜覆蓋氧化物半導體層之後進行300℃或以上的熱處理，可以抑制氧化物半導體層的晶化。熱處理的溫度範圍為300℃或以上且具有絕緣表面的基板的應變點或以下，最好為高於形成包含氧化矽的無機絕緣膜時的基板溫度的溫度且低於熱處理後的氧化物半導體層具有非晶結構的溫度。
若不由無機絕緣膜覆蓋氧化物半導體層的情況下進行熱處理而使氧化物半導體層晶化，則因晶化而形成表面凹凸等，會產生電特性的不均勻。
此外，使氧化物半導體層包含氧化矽，也能抑制氧化物半導體的晶化。
此外，藉由不僅對氧化物半導體層進行熱處理而且對包含氧化矽的無機絕緣膜進行熱處理，可以減少包含氧化矽的無機絕緣膜中的缺陷等，並實現具有良好的電特性的薄膜電晶體。
在覆蓋氧化物半導體層的包含氧化矽的無機絕緣膜中，在膜中含有的氫密度為5×1020/cm3或以上，該密度基於使用SIMS(次級離子質譜儀)的分析。此外，在覆蓋氧化物半導體層的包含氧化矽的無機絕緣膜中，在膜中含有的氮密度為1×1019/cm3或以上，該密度同樣基於使用SIMS的分析。覆蓋氧化物半導體層的包含氧化矽的無機絕緣膜若滿足上述氫密度或上述氮密度，則不侷限於其成膜方法，例如利用電漿CVD法或濺射法形成。
此外，本說明書中的密度是指根據使用SIMS的分析的密度的平均值。SIMS是指從密度低一側朝著密度高一側在深度方向上進行分析的值。
在氧化物半導體層上形成與包含氧化矽的無機絕緣膜時，若將基板溫度設定為比300℃還要高，則在減壓下露出的氧化物半導體層表面上的氧密度降低，從而氧化物半導體層表面的導電率升高，而得到截止時的TFT特性變得困難。
在此，以下示出在氧化物半導體層上形成包含氧化矽的無機絕緣膜時，在基板溫度不同的條件下製造TFT，對其電特性進行比較的實驗結果。此外，在以下所示的任何條件下，所製造的薄膜電晶體的通道長度為100μm，其通道寬度為100μm，並對Vd電壓為1V時的特性以及Vd電壓為10V時的特性進行測定。
圖6A示出作為在氧化物半導體層上形成的包含氧化矽的無機絕緣膜的成膜時的條件，使用在如下條件下形成的膜而製造的TFT的測定結果：基板溫度為200℃，矽烷氣體的流量為25sccm，一氧化二氮(N2O)的流量為1000sccm，壓力為133.3Pa，電功率為35W，電源頻率為13.56MHz。
此外，圖6B示出作為在氧化物半導體層上形成的包含氧化矽的無機絕緣膜的成膜時的條件，使用在如下條件下形成的膜而製造的TFT的測定結果：基板溫度為300℃，矽烷氣體的流量為30sccm，一氧化二氮(N2O)的流 量為700sccm，壓力為133.32Pa，電功率為80W，電源頻率為60MHz。在對圖6A和6B進行比較時，與在基板溫度為300℃下形成的TFT的S值相比，在基板溫度為200℃下形成的TFT的S值良好。
此外，圖7示出作為比較條件，使用在如下條件下形成的膜而製造的TFT的測定結果：基板溫度為325℃，矽烷氣體的流量為27sccm，一氧化二氮(N2O)的流量為1000sccm，壓力為133.3Pa，電功率為35W，電源頻率為13.56MHz。如圖7所示，在與300℃相比高的基板溫度的325℃時，氧化物半導體層變為呈現高導電率的層，不能得到TFT特性，具體地不能得到導通/截止特性。
此外，雖然在此未圖示，但在基板溫度為100℃下進行實驗的結果也可以得到與基板溫度為200℃時同樣地結果。
從而，根據這些實驗結果，在氧化物半導體層上形成的包含氧化矽的無機絕緣膜的成膜時的基板溫度為300℃或以下，最好為100℃或以上且150℃或以下。
此外，在氧化物半導體層的下方也設置有包含氧化矽的無機絕緣膜，在用包含氧化矽的無機絕緣膜上下夾住氧化物半導體層的狀態下，對氧化物半導體層進行熱處理，該熱處理的溫度為高於接觸於氧化物半導體層上地形成的無機絕緣膜的成膜時的基板溫度的溫度，最好為300℃或以上。另外，設置在氧化物半導體層的上方的包含氧化矽的無機絕緣膜的成膜時的基板溫度低於設置在氧化物半導 體層的下方的包含氧化矽的無機絕緣膜的成膜時的基板溫度。此外，設置在氧化物半導體層的上方和下方的包含氧化矽的無機絕緣膜都能夠採用使用至少N2O氣體進行成膜的電漿CVD法。
在對由上述包含滿足氫密度或氮密度的氧化矽的絕緣膜覆蓋氧化物半導體層進行300℃或以上的熱處理時，藉由進行一次該熱處理，可以提高TFT的電特性並減少TFT的電特性的基板面內的不均勻。在一次也不進行300℃或以上的熱處理時，難以得到均勻的TFT的電特性。此外，在覆蓋氧化物半導體層的絕緣膜的成膜之前，即在氧化物半導體層的至少一部分露出的狀態下進行第一次熱處理，在絕緣膜的成膜之後進行第二次熱處理時，TFT的電特性的基板面內的不均勻增大。換言之，在氧化物半導體層上形成上述包含滿足氫密度或氮密度的氧化矽的絕緣膜時，在從剛形成氧化物半導體層之後直到在氧化物半導體層上形成包含氧化矽的絕緣膜前的期間，至少一次進行300℃或以上的熱處理，會增大TFT特性的不均勻。
上述的這些方法不僅是設計的問題，而且是本發明人的發明，本發明人對進行熱處理的時序及次數進行一些實驗，而對那些實驗結果進行了充分的研究。
此外，電晶體的結構沒有特別的限制，例如，在將氧化物半導體層用作薄膜電晶體的通道區時，若將閘極電極形成在氧化物半導體層的下方，則電晶體成為底閘型電晶體，而若將閘極電極形成在氧化物半導體層的上方，則電 晶體成為頂閘型電晶體。另外，若在將閘極電極形成在氧化物半導體層的下方並形成源極電極之後形成氧化物半導體層，則電晶體成為底接觸型(也稱為反共面型(inverted coplanar))電晶體。
此外，藉由採用在從剛形成氧化物半導體層之後直到在氧化物半導體層上形成包含氧化矽的絕緣膜之前的期間一次也不進行熱處理，在基板上的氧化物半導體層上形成包含氧化矽的絕緣膜之後進行熱處理的步驟順序，可以進行即將晶化之前的溫度(小於700℃)的熱處理。此外，該熱處理不超過所使用的基板的耐熱溫度。
此外，藉由採用在從剛形成氧化物半導體層之後直到在氧化物半導體層上形成包含氧化矽的絕緣膜之前的期間一次也不進行熱處理，在基板上的氧化物半導體層上形成包含氧化矽的絕緣膜之後進行熱處理的步驟順序，即使在形成包含氧化矽的絕緣膜之後多次進行300℃或以上的熱處理，也可以得到穩定的TFT特性。
作為本說明書中所使用的氧化物半導體，形成由InMO3(ZnO)m(m>O)表示的薄膜，來製造將該薄膜作為半導體層的薄膜電晶體。此外，M表示選自Ga、Fe、Ni、Mn和Co中的一種金屬元素或多種金屬元素。例如，作為M，除了包含Ga之外，還有Ga和Ni或Ga和Fe等包含Ga以外的上述金屬元素的情況。另外，在上述氧化物半導體中，除了包含作為M的金屬元素之外，作為雜質元素有時包含Fe、Ni以及其他過渡金屬或該過渡 金屬的氧化物。在本說明書中將該薄膜也稱為In-Ga-Zn-O類非單晶膜。
In-Ga-Zn-O類非單晶膜的結構即使藉由濺射法形成然後例如在200℃至500℃下，典型地在300℃至400℃下進行10分鐘到100分鐘的熱處理，也在XRD分析中觀察到非晶結構。此外，若不由絕緣膜覆蓋In-Ga-Zn-O類非單晶膜進行700℃或以上的熱處理，則在膜中形成單晶。從而，在In-Ga-Zn-O類非單晶膜中，即將晶化之前的溫度的熱處理是指藉由進行該熱處理不在膜中形成單晶的範圍的熱處理。
熱處理利用在爐中的熱處理(小於700℃，最好為300℃至550℃、0.1小時至5小時的熱處理)或快速熱退火法(RTA法)。RTA法有如下方法：使用燈光源的方法；將基板移動到加熱的氣體中在短時間內進行熱處理的方法。藉由使用RTA法，可以使熱處理所需要的時間為短於0.1小時的時間。此外，在使用玻璃基板作為基板時，進行300℃或以上且玻璃基板的應變點或以下溫度的熱處理。
此外，作為包含氧化矽的絕緣膜使用上述滿足膜中的氫密度及氮密度的無機材料，根據該無機材料可以利用電漿CVD法等。
根據本說明書所公開的半導體裝置的製造方法的發明之一包括如下步驟：在具有絕緣表面的基板上形成閘極電極，覆蓋閘極電極地形成第一絕緣膜，隔著第一絕緣膜與 閘極電極重疊地形成氧化物半導體層，覆蓋氧化物半導體層地形成第二絕緣膜，然後進行300℃或以上的熱處理。
在上述製造方法中，第二絕緣膜至少包含氧化矽，在膜中含有的氫密度為5×1020/cm3或以上。此外，在第二絕緣膜中含有的氫密度與在氧化物半導體層中含有的氫密度大致相同。
此外，在上述製造方法中，第二絕緣膜至少包含氧化矽，在膜中含有的氮密度為1×1019/cm3或以上。
此外，在上述製造方法中，使用至少N2O氣體形成第二絕緣膜。
此外，在形成與第二絕緣膜上接觸的絕緣膜之前或在形成與第二絕緣膜上接觸的導電膜之前進行熱處理。此外，在進行一次300℃或以上的熱處理之後，即使在後面的步驟進行300℃或以上的熱處理也TFT特性幾乎沒有變化。換言之，藉由採用在從剛形成氧化物半導體層之後直到在氧化物半導體層上形成第二絕緣膜之前的期間一次也不進行熱處理，在基板上的氧化物半導體層上形成第二絕緣膜之後進行熱處理的步驟順序，在形成第二絕緣膜之後的步驟中，可以多次進行300℃或以上的熱處理。
此外，為方便起見附加了第一、第二等序數詞，但其並不表示步驟順序或層疊順序。另外，在本說明書中序數詞不表示用來特定發明的事項的固有名詞。
藉由在形成在氧化物半導體層上的無機絕緣膜的成膜之後進行一次熱處理的步驟，可以得到良好的TFT特 性，與在無機絕緣膜的成膜之前及之後進行兩次熱處理的情況相比可以抑制TFT特性的不均勻。
100‧‧‧基板
101‧‧‧閘極電極
102‧‧‧閘極絕緣層
103‧‧‧半導體層
104a‧‧‧源極區
104b‧‧‧汲極區
105a‧‧‧源極電極層
105b‧‧‧汲極電極層
107‧‧‧保護絕緣膜
108‧‧‧電容器佈線
109‧‧‧接觸孔
110‧‧‧像素電極
111a‧‧‧第一In-Ga-Zn-O類非單晶膜
111b‧‧‧第一In-Ga-Zn-O類非單晶膜
111c‧‧‧第一In-Ga-Zn-O類非單晶膜
121‧‧‧第一端子
122‧‧‧第二端子
123‧‧‧第一In-Ga-Zn-O類非單晶膜
124‧‧‧電容器電極層
125‧‧‧接觸孔
126‧‧‧接觸孔
127‧‧‧接觸孔
128‧‧‧透明導電膜
129‧‧‧透明導電膜
150‧‧‧第二端子
151‧‧‧第一端子
152‧‧‧閘極絕緣層
153‧‧‧連接電極
154‧‧‧保護絕緣膜
155‧‧‧透明導電膜
156‧‧‧電極
170‧‧‧薄膜電晶體
400‧‧‧基板
401‧‧‧閘極電極層
403‧‧‧閘極絕緣層
405‧‧‧氧化物半導體層
409‧‧‧源極電極層
410‧‧‧汲極電極層
450‧‧‧氧化物半導體層
452‧‧‧絕緣膜
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧絕緣層
584‧‧‧絕緣層
585‧‧‧絕緣層
587‧‧‧第一電極層
588‧‧‧第二電極層
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧空腔
595‧‧‧填充材料
596‧‧‧基板
1000‧‧‧行動電話機
1001‧‧‧框體
1002‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧麥克風
2700‧‧‧電子書籍
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
6400‧‧‧像素
6401‧‧‧開關電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7017‧‧‧導電膜
7021‧‧‧TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
9400‧‧‧通信裝置
9401‧‧‧框體
9402‧‧‧操作鈕
9403‧‧‧外部輸入端子
9404‧‧‧麥克風
9405‧‧‧揚聲器
9406‧‧‧發光部
9410‧‧‧顯示裝置
9411‧‧‧框體
9412‧‧‧顯示部
9413‧‧‧操作鈕
9600‧‧‧牆
9601‧‧‧電視裝置
9603‧‧‧顯示部
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧框體
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
在附圖中：圖1A至圖1D是示出本發明的一個實施例的截面程序圖；圖2是示出本發明的一個實施例的薄膜電晶體的電特性的圖；圖3是示出第一比較例的薄膜電晶體的電特性的圖；圖4是示出第二比較例的薄膜電晶體的電特性的圖；圖5是示出絕緣層中的氫密度、氮密度的SIMS分析結果的圖；圖6A和圖6B是示出本發明的一個實施例的薄膜電晶體的電特性的圖；圖7是示出比較例的薄膜電晶體的電特性的圖；圖8A和圖8B是說明示出本發明的一個實施例的半導體裝置的製造方法的截面圖；圖9A至圖9C是說明示出本發明的一個實施例的半導體裝置的製造方法的截面圖；圖10是說明示出本發明的一個實施例的半導體裝置的製造方法的俯視圖；圖11是說明示出本發明的一個實施例的半導體裝置的製造方法的俯視圖； 圖12是說明示出本發明的一個實施例的半導體裝置的製造方法的俯視圖；圖13是說明示出本發明的一個實施例的半導體裝置的製造方法的俯視圖；圖14A1、圖14A2、圖14B1及圖14B2是說明示出本發明的一個實施例的半導體裝置的截面圖及俯視圖；圖15是說明示出本發明的一個實施例的半導體裝置的俯視圖；圖16是示出本發明的一個實施例的像素電路的俯視圖；圖17A至圖17C是示出本發明的一個實施例的截面圖；圖18A和圖18B分別是示出本發明的一個實施例的截面圖及外觀圖；圖19A和圖19B是示出本發明的一個實施例的外觀圖；圖20A和圖20B是示出本發明的一個實施例的外觀圖。
以下參照附圖詳細說明本發明的實施例。此外，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限 定在以下所示的實施例所記載的內容中。
實施例1
首先，在具有絕緣表面的基板400上形成閘極電極層401，並形成覆蓋閘極電極層401的閘極絕緣層403。
閘極電極層401可以藉由使用鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、鈧等金屬材料；或以這些材料為主要成分的合金材料；或以這些金屬材料為成分的氮化物的單層或疊層形成。
例如，作為閘極電極層401的疊層結構，最好採用在鋁層上層疊有鉬層的雙層結構、在銅層上層疊鉬層的雙層的疊層結構、或在銅層上層疊氮化鈦層或氮化鉭層的雙層結構、層疊氮化鈦層和鉬層的雙層結構。作為三層的疊層結構，最好採用層疊鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、及氮化鈦層或鈦層的結構。
在本實施例中藉由使用鎢靶材的濺射法形成150nm的導電膜。
閘極絕緣層403藉由電漿CVD法或濺鍍法而形成。閘極絕緣層403可以藉由CVD法或濺射法等使用氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層的單層或疊層形成。在採用疊層時，最好至少包含氧化矽的膜成為與後面形成的氧化物半導體層接觸的閘極絕緣層403。另外，作為閘極絕緣層403，還可以藉由使用有機矽烷氣體的CVD法而形成氧化矽層。
在本實施例中，藉由電漿CVD法形成200nm的絕緣膜。成膜條件為如下條件：矽烷流量為4sccm；一氧化二氮(N2O)的流量為800sccm；基板溫度為400℃。
接著，如圖1A所示那樣，隔著閘極絕緣膜在氧化物半導體層405與閘極電極重疊的位置上形成氧化物半導體層405。在利用濺射法形成之後，藉由使用選擇性地進行曝光來形成的抗蝕劑掩模選擇性地進行蝕刻而得到氧化物半導體層405。作為氧化物半導體層405，可以應用In-Ga-Zn-O類、In-Sn-Zn-O類、Sn-Ga-Zn-O類、In-Zn-O類、Sn-Zn-O類、In-O類、Sn-O類、Zn-O類氧化物半導體。此外，為了使氧化物半導體層405阻擋晶化，使用包含SiOx的氧化物半導體靶材形成包含氧化矽的氧化物半導體層。
在本實施例中，作為氧化物半導體層405，使用藉由使用包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材(摩爾比為In2O3：Ga2O3：ZnO=1：1：1)的濺射法來得到的50nm厚的In-Ga-Zn-O類非單晶膜。在本實施例中，利用DC濺射法，氬的流量為30sccm，氧的流量為15sccm，基板溫度為室溫。
接著，在閘極絕緣層403及氧化物半導體層405上形成導電膜。作為導電膜的材料，可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素；或者以上述元素為成分的合金；或者組合上述元素的合金膜等。此外，在導電膜中包含Nd(釹)或Sc(鈧)或Si(矽)。另外，導電膜使用 以上述元素為成分的氮化物形成。
在本實施例中，作為導電膜採用鈦膜和鋁膜的疊層結構。此外，導電膜也可以採用單層結構，還可以採用在鋁膜上層疊的三層或以上的疊層。在本實施例中，採用50nm厚的鈦膜、200nm厚的純鋁膜、50nm厚的鋁合金膜的三層。此外，形成導電膜時的基板溫度為室溫。
在形成導電膜之後進行光刻步驟形成抗蝕劑掩模，藉由蝕刻去除不需要的部分來形成源極電極層409及汲極電極層410。
此外，在形成源極電極層409及汲極電極層410時對氧化物半導體層405進行蝕刻或以源極電極層409及汲極電極層410為掩模對氧化物半導體層405進行蝕刻。藉由對氧化物半導體層405的露出區的一部分進行蝕刻，能夠得到圖1B的狀態。
接著，如圖1C所示，在源極電極層409及汲極電極層410上形成包含氧化矽的絕緣膜452。包含氧化矽的絕緣膜452與氧化物半導體層405的一部分(露出區)接觸。在包含氧化矽的絕緣膜452中含有的氫密度為5×1020/cm3或以上，該密度是基於SIMS分析得到的。此外，在覆蓋氧化物半導體層的包含氧化矽的絕緣膜452中含有的氮密度為1×1019/cm3或以上。覆蓋氫密度為5×1020/cm3或以上或氮密度為1×1019/cm3或以上的氧化物半導體層的包含氧化矽的絕緣膜452藉由CVD法或濺射法等形成。此外，包含氧化矽的絕緣膜452也可以採用疊 層膜。
在本實施例中，作為包含氧化矽的絕緣膜452，藉由電漿CVD法形成300nm的包含氧化矽的絕緣膜。包含氧化矽的絕緣膜452的形成條件為如下條件：矽烷流量為25sccm；一氧化二氮(N2O)的流量為1000sccm；壓力為133Pa；基板溫度為200℃。
在形成包含氧化矽的絕緣膜452之後，如圖1D所示，進行300℃至600℃的熱處理(包括光退火)。在此放置在爐中，在大氣氣圍下以350℃進行1個小時的熱處理。此外，藉由該熱處理，進行In-Ga-Zn-O類非單晶膜的原子級的重新排列，而成為氧化物半導體層450。另外，藉由該熱處理減少在包含氧化矽的絕緣膜452中的缺陷。
圖2示出經過上述步驟得到的薄膜電晶體的電特性。
此外，表1示出包含氧化矽的絕緣膜452的SIMS分析所得到的氫密度和氮密度。
如表1所示，包含氧化矽的絕緣膜452的SIMS分析所得到的氫密度的平均值為2×1021/cm3，其氮密度為 1.5×1021/cm3。如表1所示，在形成包含氧化矽的絕緣膜452之後不管進行350℃的1個小時的熱處理還是不進行該熱處理，包含氧化矽的絕緣膜452中的氫密度都沒有大的變化。此外，在形成包含氧化矽的絕緣膜452之後以350℃進行1個小時的熱處理的包含氧化矽的絕緣膜452中的氮密度為6×1020/cm3。另外，在形成包含氧化矽的絕緣膜452之後進行350℃的1個小時的熱處理的氧化物半導體層450的SIMS分析所得到的氫密度的平均值為1×1021/cm3，其氮密度為1.5×1019/cm3。如表1所示隨著進行熱處理還是不進行熱處理，氧化物半導體層中的氫密度及氮密度沒有大的變化。
此外，圖5示出利用次級離子質譜法測定的絕緣層(樣品1)中的氫密度及氮密度的分佈。在圖5中，橫軸表示深度(nm)，而縱軸表示密度(atoms/cm3)。另外，在圖5中，實線表示氫密度的分佈，而虛線表示氮密度的分佈。
此外，圖3示出作為第一比較例，在形成包含氧化矽的絕緣膜452之後不進行熱處理時的薄膜電晶體的電特性。另外，其他製造步驟與具有圖2所示的特性的薄膜電晶體的製造方法相同。如圖3所示，即使在不進行熱處理時使閘極電壓變化也難以使薄膜電晶體截止，將上述那樣的電特性的薄膜電晶體難以用作切換元件。
此外，圖4示出作為第二比較例在形成包含氧化矽的絕緣膜452之前在350℃進行1個小時的熱處理，在形成 包含氧化矽的絕緣膜452之後還以350℃進行1個小時的熱處理，一共進行兩次熱處理的情況的電特性。另外，其他製造步驟與具有圖2所示的特性的薄膜電晶體的製造方法相同。如圖4所示，在進行了兩次熱處理時，TFT特性的不均勻增大，此外，在一共進行兩次熱處理時，截止電流也增大。另外，在一共進行兩次熱處理時，總步驟數增加，總步驟所需的時間也增長。
從而，在形成覆蓋氧化物半導體層的包含氧化矽的絕緣膜452之後，進行一次熱處理來實現提高氧化物半導體層405及包含氧化矽的絕緣膜452的質量是很有用的。
此外，第二比較例中的包含氧化矽的絕緣膜的SIMS分析所得到的氫密度的平均值為2×1021/cm3，其氮密度為1.5×1021/cm3。
實施例2
在本實施例中示出使用燈光源進行熱處理的例子。
由於在熱處理的步驟中使用燈光源以外的步驟與實施例1相同，所以省略詳細說明。
在形成覆蓋氧化物半導體層的包含氧化矽的絕緣膜452之後，使用燈光源進行熱處理。此外，在覆蓋氧化物半導體層的包含氧化矽的絕緣膜452中含有的氫密度為5×1020/cm3或以上，其氮密度為1×1019/cm3或以上。該熱處理在大氣氣圍下或在氮氣下進行。此外，在反復進行多次燈光源的點亮和熄滅時也進行一次熱處理。
作為燈光源使用鹵素燈、鹵化金屬燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈。以上述燈光源為光源的強光的熱處理法被稱為快速熱退火(Rapid Thermal Anneal：以下稱為RTA)，是在幾十秒至幾微秒之間瞬間進行加熱的熱處理技術。
藉由使用燈光源，與使用爐或熱板相比能夠在更短時間內進行熱處理。在使用燈光源時，氧化物半導體層的溫度和包含氧化矽的絕緣膜452的溫度都設定為在300℃至600℃這樣的溫度範圍內。
此外，由於是短時間的加熱，所以難以產生氧化物半導體層的晶化，可以保持氧化物半導體層的非晶結構。另外，由於在由包含氧化矽的絕緣膜452覆蓋氧化物半導體層的狀態下進行加熱，所以難以產生氧化物半導體層的晶化。
此外，氧化物半導體層上形成上述滿足氫密度或氮密度的包含氧化矽的絕緣膜452，在從剛形成氧化物半導體層之後直到在氧化物半導體層上形成包含氧化矽的絕緣膜452之前的期間一次也不進行300℃或以上的熱處理，因此在形成包含氧化矽的絕緣膜452之後進行300℃至600℃的熱處理也可以抑制TFT特性的不均勻。
本實施例可以與實施例1自由地組合。
實施例3
在本實施例中，參照圖8A及8B、圖9A至9B、圖 10、圖11、圖12、圖13及圖14A1及14A2與圖14B1及14B2說明薄膜電晶體及其製造步驟。
在圖8A中，作為具有透光性的基板100，可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等的玻璃基板。
接著，在基板100的整個表面上形成導電層，然後進行第一光刻步驟，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分來形成佈線及電極(包括閘極電極101的閘極佈線、電容器佈線108及第一端子121)。此時，進行蝕刻以至少在閘極電極101的端部形成錐形形狀。圖8A示出這個步驟的截面圖。另外，這個步驟的俯視圖相當於圖10。
包括閘極電極101的閘極佈線、電容器佈線108和端子部的第一端子121藉由使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鋁(Al)、銅(Cu)中的元素；或以上述元素為成分的合金；或組合上述元素的合金膜；或者以上述元素為成分的氮化物膜而形成。
接著，在閘極電極101的整個表面上形成閘極絕緣層102。藉由濺射法等，形成50nm至250nm厚的閘極絕緣層102。
例如，藉由PCVD法或濺射法並使用氧化矽膜來形成100nm厚的閘極絕緣層102。當然，閘極絕緣層102不侷限於這種氧化矽膜，也可以使用氧氮化矽膜、氮化矽膜、氧化鋁膜、氧化鉭膜等的其他絕緣膜來形成由這些材料構 成的單層或疊層結構作為閘極絕緣層102。但是，在閘極絕緣層102為單層時，最好使用氧化矽膜或氧氮化矽膜，以便與後面形成的氧化物半導體層接觸。此外，在閘極絕緣層102為疊層時，與後面形成的氧化物半導體層接觸的層最好使用氧化矽膜或氧氮化矽膜。
接著，藉由濺射法或真空蒸鍍法在閘極絕緣層102上形成由金屬材料構成的導電膜。作為導電膜的材料，可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素；或以上述元素為成分的合金；或組合上述元素的合金膜等。在此，作為導電膜，層疊鋁(Al)膜和在該鋁膜上重疊的鈦(Ti)膜。此外，導電膜也可以採用雙層結構，也可以在鎢膜上層疊鈦膜。另外，導電膜也可以採用包含矽的鋁膜的單層結構、或鎢膜的單層結構。
接著，藉由濺射法在導電膜上形成第一氧化物半導體膜(在本實施例中為第一In-Ga-Zn-O類非單晶膜)。在此，使用摩爾比為In2O3：Ga2O3：ZnO=1：1：1的靶材並在如下成膜條件下進行濺射成膜：壓力為0.4Pa；電力為500W；成膜溫度為室溫；所引入的氬氣體流量為40sccm。儘管有意使用摩爾比為In2O3：Ga2O3：ZnO=1：1：1的靶材，但有時在剛成膜後形成有包含尺寸為1nm至10nm的晶粒的In-Ga-Zn-O類非單晶膜。此外，可以認為藉由適當地調節靶材的成分比、成膜壓力(0.1Pa至2.0Pa)、電力(250W至3000W：8英寸)、溫度(室溫至100℃)、反應性濺射的成膜條件等，可以調節是否有 晶粒、或晶粒的密度、或直徑尺寸為1nm至10nm的範圍內。第一In-Ga-Zn-O類非單晶膜的厚度為5nm至20nm。 當然，當在膜中包含晶粒時，所包含的晶粒的尺寸不超過膜厚度。在本實施例中，第一In-Ga-Zn-O類非單晶膜的厚度為5nm。
接著，進行第二光刻步驟形成抗蝕劑掩模，而對第一In-Ga-Zn-O類非單晶膜進行蝕刻。在此，藉由使用ITO-07N(日本關東化學株式會社製造)的濕蝕刻，去除不需要的部分形成第一In-Ga-Zn-O類非單晶膜111a、111b。另外，在此的蝕刻不侷限於濕蝕刻，也可以利用乾蝕刻。
接著，使用與用於第一In-Ga-Zn-O類非單晶膜的蝕刻相同的抗蝕劑掩模，藉由蝕刻去除不需要的部分來形成源極電極層105a及汲極電極層105b。作為此時的蝕刻方法，利用濕蝕刻或乾蝕刻。在此，藉由利用將SiCl4、Cl2、BCl3的混合氣體用作反應氣體的乾蝕刻，對層疊Al膜、Ti膜的導電膜進行蝕刻而形成源極電極層105a及汲極電極層105b。圖8B示出這個步驟的截面圖。另外，這個步驟的俯視圖相當於圖11。
此外，在該第二光刻步驟中，將與源極電極層105a及汲極電極層105b相同的材料的第二端子122殘留在端子部。另外，第二端子122與源極電極佈線(包括源極電極層105a的源極電極佈線)電連接。另外，在端子部存在於第二端子122的上方且與第二端子122重疊的第一In-Ga-Zn-O類非單晶膜123殘留。
此外，將與源極電極層105a及汲極電極層105b相同的材料的電容器電極層124殘留在電容器部。另外，在電容器部存在於電容器電極層124的上方且與電容器電極層124重疊的第一In-Ga-Zn-O類非單晶膜111c殘留。
接著，在去除抗蝕劑掩模之後，不暴露於大氣地形成第二氧化物半導體膜(在本實施例中為第二In-Ga-Zn-O類非單晶膜)。在進行電漿處理之後，以不暴露於大氣的方式形成第二In-Ga-Zn-O類非單晶膜來防止塵屑等附著在閘極絕緣層和半導體膜的介面，因此是有用的。在此，使用直徑為8英寸的包含In、Ga及Zn的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1)，基板和靶材之間的距離為170mm，壓力為0.4Pa，直流(DC)電源為0.5kW，在氬或氧氣圍下形成第二In-Ga-Zn-O類非單晶膜。此外，藉由使用脈衝直流(DC)電源，可以減少塵屑(在成膜時形成的粉狀或片狀的物質)，膜厚度分佈也成為均勻，因此是最好的。第二In-Ga-Zn-O類非單晶膜的厚度為5nm至200nm。在本實施例中，第二In-Ga-Zn-O類非單晶膜的厚度為100nm。
藉由使第二In-Ga-Zn-O類非單晶膜的成膜條件與第一In-Ga-Zn-O類非單晶膜的成膜條件不同，第二In-Ga-Zn-O類非單晶膜的電阻高於第一In-Ga-Zn-O類非單晶膜的電阻。例如，採用如下條件：第一In-Ga-Zn-O類非單晶膜的成膜條件中的對於氬氣體流量的氧氣體流量的比率高於第二In-Ga-Zn-O類非單晶膜的成膜條件中的對於氬 氣體流量的氧氣體流量的比率。明確而言，第一In-Ga-Zn-O類非單晶膜的成膜條件是在稀有氣體(氬或氦等)氣圍下(或將氧氣體設定為10%或以下，將氬氣體設定為90%或以上)，第二In-Ga-Zn-O類非單晶膜的成膜條件是在氧混合氣圍下(氧氣體流量多於稀有氣體流量)。
接著，進行第三光刻步驟形成抗蝕劑掩模，並且藉由蝕刻去除不需要的部分來形成半導體層103。在此藉由使用ITO-07N(日本關東化學株式會社製造)的濕蝕刻去除第二In-Ga-Zn-O類非單晶膜來形成半半導體層103。另外，由於對第一In-Ga-Zn-O類非單晶膜和第二In-Ga-Zn-O類非單晶膜使用相同的蝕刻劑進行蝕刻，因此藉由在此的蝕刻去除第一In-Ga-Zn-O類非單晶膜。由此，雖然覆蓋有第二In-Ga-Zn-O類非單晶膜的第一In-Ga-Zn-O類非單晶膜的一部分受到保護，但是如圖9A所示，露出的第一In-Ga-Zn-O類非單晶膜111a、111b受到蝕刻而形成源極區104a、汲極區104b。另外，半導體層103的蝕刻不侷限於濕蝕刻，也可以利用乾蝕刻。藉由上述步驟可以製造將半導體層103用作通道形成區的薄膜電晶體170。圖9A示出這個步驟的截面圖。另外，這個步驟的俯視圖相當於圖12。
接著，去除抗蝕劑掩模，形成覆蓋半導體層的保護絕緣膜107。此外，與半導體層接觸的保護絕緣膜107中含有的氫密度為5×1020/cm3或以上。或者，與半導體層接觸的保護絕緣膜107中含有的氮密度為1×1019/cm3或以上。 保護絕緣膜107若滿足上述氫密度或上述氮密度，則不特別侷限形成保護絕緣膜107之方法，例如利用電漿CVD法或濺射法形成。保護絕緣膜107使用氧化矽膜、氧氮化矽膜。此外，形成保護絕緣膜107時的基板溫度為300℃或以下。
接著，在形成保護絕緣膜107之後最好進行300℃至600℃的，典型為300℃至500℃的熱處理。在此放置在爐中，在氮氣圍下或大氣氣圍下以350℃進行1個小時的熱處理。藉由該熱處理，進行In-Ga-Zn-O類非單晶膜的原子級的重新排列。由於藉由該熱處理釋放阻擋載子的遷移的應變，因此在此進行的熱處理(包括光退火)很重要。
接著，進行第四光刻步驟形成抗蝕劑掩模，並且藉由保護絕緣膜107的蝕刻形成到達汲極電極層105b的接觸孔125。此外，藉由在此的蝕刻還形成到達第二端子122的接觸孔127。此外，藉由在此的蝕刻，還形成到達電容器電極層124的接觸孔109。另外，為了減少掩模數，最好使用同一抗蝕劑掩模對閘極絕緣層進行蝕刻並且使用同一抗蝕劑掩模形成到達閘極電極的接觸孔126。圖9B示出這個步驟的截面圖。
接著，在去除抗蝕劑掩模之後，形成透明導電膜。作為透明導電膜的材料，利用濺射法或真空蒸鍍法等由氧化銦(In2O3)、或氧化銦氧化錫合金(In2O3-SnO2、縮寫為ITO)等形成透明導電膜。使用鹽酸類的溶液進行對這些材料的蝕刻處理。然而，由於對ITO的蝕刻特別容易產生 殘渣，因此也可以使用氧化銦氧化鋅合金(In2O3-ZnO)，以便改善蝕刻加工性。
接著，進行第五光刻步驟形成抗蝕劑掩模，並且藉由蝕刻去除不需要的部分來形成像素電極110。
此外，在該第五光刻步驟中，以在電容器部中的閘極絕緣層102為電介質，並由電容器電極層124和電容器佈線108形成儲存電容器。像素電極110藉由接觸孔109與電容器電極層124電連接。
此外，在該第五光刻步驟中，使用抗蝕劑掩模覆蓋第一端子及第二端子並使形成在端子部的透明導電膜128、129殘留。透明導電膜128、129成為用來與FPC連接的電極或佈線。形成在第二端子122上的透明導電膜129是用作源極電極佈線的輸入端子的連接用端子電極。
接著，去除抗蝕劑掩模。圖9C示出這個步驟的截面圖。另外，這個步驟的俯視圖相當於圖13。
此外，圖14A1和圖14A2分別示出這個步驟的閘極佈線端子部的截面圖及俯視圖。圖14A1相當於沿著圖14A2中的C1-C2線的截面圖。在圖14A1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的連接用端子電極。另外，在圖14A1中，在端子部使用與閘極佈線相同的材料形成的第一端子151和使用與源極電極佈線相同的材料形成的連接電極153隔著閘極絕緣層152重疊，利用透明導電膜155導通。此外，圖9C所示的透明導電膜128和第一端子121接觸的部分對應於圖14A1的 透明導電膜155和第一端子151接觸的部分。
另外，圖14B1及圖14B2分別示出與圖9C所示的源極電極佈線端子部不同的源極電極佈線端子部的截面圖及俯視圖。此外，圖14B1相當於沿著圖14B2中的D1-D2線的截面圖。在圖14B1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的連接用端子電極。另外，在圖14B1中，在端子部使用與閘極佈線相同的材料形成的電極156隔著閘極絕緣層152重疊在與源極電極佈線電連接的第二端子150的下方。電極156不與第二端子150電連接，藉由將電極156設定為與第二端子150不同的電位，例如浮動狀態、GND、0V等，可以形成作為對雜訊的措施的電容器或作為對靜電的措施的電容器。此外，第二端子150隔著保護絕緣膜154與透明導電膜155電連接。
根據像素密度設置多個閘極佈線、源極電極佈線及電容器佈線。此外，在端子部排列地配置多個具有與閘極佈線相同的電位的第一端子、多個具有與源極電極佈線相同的電位的第二端子、多個具有與電容器佈線相同的電位的第三端子等。各端子的數量可以是任意的，而實施者適當地決定各端子的數量，即可。
像這樣，藉由五次的光刻步驟，使用五個光掩模來可以完成包括底閘型的n通道型薄膜電晶體的薄膜電晶體170的像素部、儲存電容器。再者，藉由對應於每一個像素將該像素部、儲存電容器配置為矩陣狀來構成像素部， 可以形成用來製造主動矩陣型顯示裝置的一個基板。在本說明書中，為方便起見將這種基板稱為主動矩陣基板。
當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設有對置電極的對置基板之間設置液晶層，固定主動矩陣基板和對置基板。另外，在主動矩陣基板上設置與設置在對置基板上的對置電極電連接的共同電極，在端子部設置與共同電極電連接的第四端子。該第四端子是用來將共同電極設定為固定電位例如GND、0V等的端子。
此外，本發明不侷限於圖13的像素結構。圖15示出與圖13不同的俯視圖的例子。圖15示出例子，其中不設置電容器佈線，而是將閘極絕緣層用作電介質，由第一像素的閘極佈線和隔著閘極絕緣層重疊的第一像素相鄰的第二像素的電容器電極層，來形成儲存電容器。此時，可以省略電容器佈線及與電容器佈線連接的第三端子。另外，第二像素的電容器電極層與第二像素的像素電極電連接。此外，在圖15中，使用相同的附圖標記說明與圖13相同的部分。
在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在螢幕上形成顯示圖案。詳細地說，藉由在所選擇的像素電極和對應於該像素電極的對置電極之間施加電壓，進行配置在像素電極和對置電極之間的液晶層的光學調變，該光學調變以顯示圖案的方式由觀察者確認。
當液晶顯示裝置顯示動態圖像時，由於液晶分子本身 的響應慢，所以有產生餘像或動態圖像模糊的問題。有一種被稱作黑插入的驅動技術，其中為了改善液晶顯示裝置的動態圖像特性，在每隔一框進行整個面的黑顯示。
此外，還有一種被稱為倍速驅動的驅動技術，該倍速驅動是指藉由將垂直同步頻率設定為通常的1.5倍或以上，最好設定為通常的2倍或以上來改善動態圖像特性。
另外，還有如下驅動技術：為了改善液晶顯示裝置的動態圖像特性，作為背光燈使用多個LED(發光二極體)光源或多個EL光源等構成面光源，並使構成面光源的各光源獨立地在一個框期間內進行間歇點亮驅動。作為面光源，可以使用三種或以上的LED，也可以使用白色發光的LED。由於可以獨立地控制多個LED，因此也可以按照液晶層的光學調變的切換時序使LED的發光時序同步。因為在這種驅動技術中可以局部地熄滅LED，所以特別在進行一個螢幕中的黑色顯示區所占的比率高的圖像顯示的情況下，可以得到耗電量的減少效果。
藉由組合這些驅動技術，可以與現有的液晶顯示裝置相比進一步改善液晶顯示裝置的動態圖像特性等的顯示特性。
由於本實施例所得到的n通道型電晶體將In-Ga-Zn-O類非單晶膜的半導體層用於通道形成區並具有良好的動態特性，所以可以組合這些驅動技術。
此外，在製造發光顯示裝置的情況下，因為將有機發光元件的一個電極(也稱為陰極)設定為低電源電位，例 如GND、0V等，所以在端子部設置用來將陰極設定為低電源電位，例如GND、0V等的第四端子。此外，在製造發光顯示裝置的情況下，除了源極電極佈線及閘極佈線之外還設置電源供給線。由此，在端子部設置與電源供給線電連接的第五端子。
在本實施例中採用有閘極電極層、閘極絕緣層、源極電極層及汲極電極層、源極區或汲極區(包含In、Ga及Zn的氧化物半導體層)、半導體層(包含In、Ga及Zn的氧化物半導體層)的疊層結構的薄膜電晶體，在形成保護絕緣膜之後進行熱處理來可以減少電特性的不均勻。
根據本實施例可以得到導通截止比高的薄膜電晶體，而可以製造具有良好的動態特性的薄膜電晶體。因此，可以提供具有電特性高且可靠性高的薄膜電晶體的半導體裝置。
實施例4
在本實施例中，示出發光顯示裝置的一例作為半導體裝置。在此，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別植入到包含發光有機化合物的層，以產生電流。然後，由於這些載子(電子和電洞)重新結 合，發光有機化合物處於激發態，並且當該激發態恢復到基態時，得到發光。根據這種機理，這種發光元件被稱為電流激發型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，並且其發光機理是利用施體能級和受體能級的施體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住該夾住發光層的電介質層的結構，並且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此使用有機EL元件作為發光元件而進行說明。
圖16示出可以使用數位時間灰度驅動的像素結構的一例作為半導體裝置的例子。
對可以應用數位時間灰度驅動的像素的結構以及像素的工作進行說明。在此示出在一個像素中使用兩個n通道型電晶體的例子，該n通道型電晶體中將氧化物半導體層(典型為In-Ga-Zn-O類非單晶膜)用於通道形成區。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404以及電容器6403。開關電晶體6401的閘極與掃描線6406連接，開關電晶體6401的第一電極(源極電極及汲極電極中的一者)與信號線6405連接，開關電晶體6401的第二電極(源極電極及汲極電極中的另一者)與驅動電晶體6402的閘極連接。驅動電晶體6402的 閘極藉由電容器6403與電源線6407連接，驅動電晶體6402的第一電極與電源線6407連接，驅動電晶體6402的第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接，將該連接部分用作公共連接部。
另外，將發光元件6404的第二電極(共同電極6408)設定為低電源電位。另外，低電源電位是指以設定於電源線6407的高電源電位為基準並低電源電位低於高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使發光元件6404產生電流以使發光元件6404發光，以高電源電位與低電源電位的電位差為發光元件6404的正向臨界值電壓或以上的方式分別設定其電位。
此外，還可以使用驅動電晶體6402的閘極電容代替電容器6403而省略電容器6403。至於驅動電晶體6402的閘極電容，可以在通道區與閘極電極之間形成電容。
在此，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體6402的閘極輸入能夠使驅動電晶體6402成為充分地導通或截止的兩個狀態的視頻信號。即，驅動電晶體6402在線形區域進行工作。由於驅動電晶體6402在線形區域進行工作，將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極上。另外，對信號線6405施加 (電源線電壓+驅動電晶體6402的Vth)或以上的電壓。
另外，當進行模擬灰度驅動而代替數位時間灰度驅動時，藉由使信號的輸入不同，可以使用與圖16相同的像素結構。
當進行模擬灰度驅動時，對驅動電晶體6402的閘極施加(發光元件6404的正向電壓+驅動電晶體6402的Vth)或以上的電壓。發光元件6404的正向電壓是指設定為所希望的亮度時的電壓，至少包含正向臨界值電壓。另外，藉由輸入使驅動電晶體6402在飽和區域工作的視頻信號，可以在發光元件6404中產生電流。為了使驅動電晶體6402在飽和區域進行工作，使電源線6407的電位比驅動電晶體6402的閘極電位還要高。藉由將視頻信號設定為模擬方式，可以在發光元件6404中產生回應視頻信號的電流，而進行模擬灰度驅動。
另外，圖16所示的像素結構不侷限於此。例如，還可以對圖16所示的像素新添加開關、電阻器、電容器、電晶體或邏輯電路等。
下面，參照圖17A至圖17C說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與實施例3所示的薄膜電晶體170同樣地製造用於圖17A、圖17B和圖17C的半導體裝置的驅動TFT的TFT7001、7011、7021，這些TFT是作為半導體層包含氧化物的薄膜電晶體。
為了取出發光，發光元件的陽極或陰極的至少一者是 透明的即可。又，在基板上形成薄膜電晶體及發光元件，並且有如下結構的發光元件，即從與基板相反的面取出發光的頂部發射、或從基板一側的面取出發光的底部發射、或從基板一側及與基板相反的面取出發光的雙面發射。像素結構可以應用於任何發射結構的發光元件。
參照圖17A說明頂部發射結構的發光元件。
在圖17A中示出當驅動TFT的TFT7001為n型且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在TFT7001中，作為半導體層使用包含氧化矽的In-Ga-Zn-O類非單晶膜。藉由包含氧化矽等的雜質，即使進行300℃至600℃的熱處理，也可以防止該氧化物半導體的晶化或微晶粒的產生。在圖17A中，發光元件7002的陰極7003和驅動TFT的TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003，只要是功函數小且反射光的導電膜，就可以使用各種材料。例如，最好採用Ca、Al、MgAg、AlLi等。再者，發光層7004可以由單層或多層的疊層構成。在由多層構成發光層7004時，在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。 另外，不需要設置所有這些層。使用具有透光性的導電材料形成陽極7005，也可以使用具有透光性的導電膜例如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦氧化錫合金、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖17A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖17B說明底部發射結構的發光元件。圖17B示出在驅動TFT7011是n型，並且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在TFT7011中，作為半導體層使用包含氧化矽的Zn-O類氧化物半導體。藉由包含氧化矽等的雜質，即使進行300℃至600℃的熱處理，也可以防止該氧化物半導體的晶化或微晶粒的產生。在圖17B中，在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。另外，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用來反射光或遮光的遮罩膜7016。與圖17A的情況同樣地，至於陰極7013，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度(最好為5nm至30nm程度)。例如，可以將膜厚度為20nm的鋁膜用作陰極7013。又，與圖17A同樣地，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光，但是可以與圖17A同樣地使用具有透光性的導電材料形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不侷限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖17B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖17C說明雙面發射結構的發光元件。在圖17C中，在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，在陰極7023上按順序層疊有發光層7024、陽極7025。在TFT7021中，作為半導體層使用In-Ga-Zn-O類非單晶膜。與圖17A的情況同樣地，至於陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將陰極7023的厚度設定為透過光的程度。例如，可以將膜厚度為20nm的Al膜用作陰極7023。再者，與圖17A同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖17A同樣地使用透過光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的區域相當於發光元件7022。在圖17C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側的兩者。
另外，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
另外，在本實施例中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT 的結構。
此外，在本實施例中，藉由在形成保護絕緣膜之後進行熱處理(300℃至600℃)，在設置隔壁以防止相鄰的發光元件的陽極的短路時，即使將使用聚醯亞胺等的隔壁的焙燒溫度設定為300℃並進行熱處理，也可以抑制對薄膜電晶體的電特性的影響，並降低電特性的不均勻。
藉由上述步驟，可以製造減少電特性的不均勻的發光顯示裝置(顯示面板)作為半導體裝置。
實施例5
在本實施例中，作為半導體裝置示出一例電子紙。
圖18A示出主動矩陣型電子紙的截面圖。可以與實施例3所示的薄膜電晶體170同樣地製造配置在用於半導體裝置的顯示部的薄膜電晶體581，該薄膜電晶體581是包括將氧化物半導體膜用作半導體層的電特性高的薄膜電晶體。在本實施例中，使用包括將Sn-Zn-O類氧化物半導體用作半導體層的電特性高的薄膜電晶體。
圖18A的電子紙是採用扭轉球(twisting ball)顯示方式的顯示裝置的例子。扭轉球顯示方式是指一種方法，其中將分開塗敷有白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
薄膜電晶體581是底閘結構的薄膜電晶體，薄膜電晶 體581並藉由源極電極層或汲極電極層與第一電極層587在形成在絕緣層583、584、585的開口互相接觸而電連接第一電極層587。在第一電極層587和第二電極層588之間存在有空腔594。在空腔594內充滿著具有黑色區590a及白色區590b的球形粒子和液體。此外，空腔594的周圍被樹脂等的填充材料595填充(參照圖18A)。
在本實施例中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。第二電極層588與設置在與薄膜電晶體581同一基板上的共同電位線電連接。在共同連接部可以藉由配置在一對基板580、596之間的導電粒子，使第二電極層588與共同電位線電連接。
此外，還可以使用電泳元件來代替扭轉球。使用直徑為10μm至200μm程度的微囊，該微囊中封入有透明液體、帶有正電的白色微粒以及帶有負電的黑色微粒。當對於設置在第一電極層和第二電極層之間的微囊由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，其耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不給顯示部供應電源，也能夠保持顯示過一次的圖像，因此，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離電波發射源，也能夠保存顯示過的圖像。
藉由使用由實施例3所示的步驟來得到的電特性良好的薄膜電晶體170，可以製造電子紙。電子紙可以用於用來顯示資訊的各種領域的電子設備。例如，可以將電子紙應用於電子書籍(電子書)、招貼、電車等的交通工具的車內廣告、信用卡等的各種卡片中的顯示等。圖18B示出電子設備的一例。
圖18B示出電子書籍2700的一例。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，使電子書籍2700可以以該軸部2711為軸進行開閉動作。藉由採用這種結構，電子書籍2700可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖18B中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖18B中的顯示部2707)中可以顯示圖像。
此外，在圖18B中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與框體的顯示部同一面上具備鍵盤或指示裝置等的結構。另外，也可以採用在框體的背面或側面 具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書籍2700也可以具有電子詞典的功能。
此外，電子書籍2700也可以採用以無線的方式收發資料的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例6
包括使用氧化物半導體層的薄膜電晶體的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖19A示出電視裝置9601的一例。在電視裝置9601中，框體組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，圖19A示出固定在牆9600上支撐框體的背面的結構。
可以藉由利用框體所具備的操作開關、或另外提供的遙控器9610進行電視裝置9601的操作。藉由利用遙控器 9610所具備的操作鍵9609，可以進行頻道或音量的操作，並可以對在顯示部9603上顯示的映射進行操作。此外，也可以採用在遙控器9610中設置顯示從該遙控器9610輸出的資料的顯示部9607的結構。
另外，電視裝置9601採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送機到接收機)或雙向(在發送機和接收機之間或在接收機之間等)的資料通信。
圖19B示出一種可攜式遊戲機，其由框體9881和框體9891這兩個框體構成，並且藉由連接部9893連接框體9881與框體9891，使該可攜式遊戲機可以打開或折疊。 框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖19B所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要採用至少具備半導體裝置的結構即可，並且可以採用適當地設置有其他附屬設備的結構。圖19B所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的 程式或資料並將其顯示在顯示部上；或藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖19B所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖20A示出行動電話機1000的一例。行動電話機1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖20A所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資料。此外，可以用手指等觸摸顯示部1002來打電話或進行電子郵件的輸入等的操作。
顯示部1002的畫面主要有三個模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是顯示模式和輸入模式這兩個模式混合的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作，即可。在此情況下，最好的是，在顯示部1002的畫面的大部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，來判斷行動電話機1000的方向(行動電話機1000是以縱向還是橫向置放)，從而可以對顯示部1002的畫面顯示進 行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換畫面模式。還可以根據顯示在顯示部1002上的圖像種類切換畫面模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將畫面模式切換成輸入模式。
另外，當在輸入模式中藉由探測出顯示部1002的光感測器所檢測的信號並在一定期間中沒有顯示部1002的觸摸操作輸入時，也可以以將畫面模式從輸入模式切換成顯示模式的方式來進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，而可以進行身份識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源，也可以拍攝手指靜脈、手掌靜脈等。
圖20B也是行動電話機的一例。圖20B的行動電話機，在框體9411中具有包括顯示部9412以及操作鈕9413的顯示裝置9410，在框體9401中具有包括操作鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及來電話時發光的發光部9406的通信裝置9400，具有顯示功能的顯示裝置9410與具有電話功能的通信裝置9400可以沿著箭頭所指的兩個方向拆裝。所以可以將顯示裝置9410和通信裝置9400的短軸互相連接，或將顯示裝置 9410和通信裝置9400的長軸互相連接。另外，當僅需要顯示功能時，可以將顯示裝置9410從通信裝置9400分開而單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以藉由無線通信或有線通信來進行圖像或輸入資料的接收，並分別具有可進行充電的電池。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
本說明書根據2009年3月13日在日本專利局申請的日本專利申請編號2009-061607而製作，所述申請內容包括在本說明書中。
400‧‧‧基板
401‧‧‧閘極電極層
403‧‧‧閘極絕緣層
409‧‧‧源極電極層
410‧‧‧汲極電極層
450‧‧‧氧化物半導體層
452‧‧‧絕緣膜

Claims (14)

  1. 一種半導體裝置的製造方法，包括步驟：在基板上形成第一無機絕緣膜，同時在第一溫度加熱該基板；在該第一無機絕緣膜上形成氧化物半導體層；在該氧化物半導體層上形成第二無機絕緣膜，同時在第二溫度加熱該基板；以及在形成該第二無機絕緣膜後在300℃或更高進行熱處理，其中，該第二溫度低於或等於300℃，並且其中，在形成該氧化物半導體層後且在形成該第二無機絕緣膜前的期間中，不在300℃或更高加熱該氧化物半導體層。
  2. 如申請專利範圍第1項的半導體裝置的製造方法，其中在該第二無機絕緣膜中的氫密度為5×1020/cm3或更多。
  3. 如申請專利範圍第1項的半導體裝置的製造方法，其中在該第二無機絕緣膜中的氮密度為1×1019/cm3或更多。
  4. 如申請專利範圍第1項的半導體裝置的製造方法，其中該第二無機絕緣膜使用至少N2O氣體形成。
  5. 如申請專利範圍第1項的半導體裝置的製造方法，進一步包含在該熱處理後在該第二無機絕緣膜上形成佈線的步驟。
  6. 一種半導體裝置的製造方法，包括步驟：在具有絕緣表面的基板上形成閘極電極；在該閘極電極上形成閘極絕緣層，同時在第一溫度加熱該基板；在該閘極絕緣層上形成氧化物半導體層；在該氧化物半導體層上形成源極電極及汲極電極；在該氧化物半導體層上形成包含氧化矽的無機絕緣膜，同時在第二溫度加熱該基板；以及在形成該無機絕緣膜後在300℃或更高且在低於或等於該基板的應變點進行熱處理，其中，該第二溫度低於或等於300℃，並且其中，在形成該氧化物半導體層後且在形成該無機絕緣膜前的期間中，不在300℃或更高加熱該氧化物半導體層。
  7. 如申請專利範圍第6項的半導體裝置的製造方法，其中在該無機絕緣膜中的氫密度為5×1020/cm3或更多。
  8. 如申請專利範圍第6項的半導體裝置的製造方法，其中在該無機絕緣膜中的氮密度為1×1019/cm3或更多。
  9. 如申請專利範圍第6項的半導體裝置的製造方法，其中該無機絕緣膜使用至少N2O氣體形成。
  10. 如申請專利範圍第6項的半導體裝置的製造方法，進一步包含在該熱處理後在該無機絕緣膜上形成佈線 的步驟。
  11. 如申請專利範圍第1或6項的半導體裝置的製造方法，其中該第二溫度低於該第一溫度。
  12. 如申請專利範圍第1或6項的半導體裝置的製造方法，其中在大氣氣圍下或在氮氣圍下進行該熱處理。
  13. 如申請專利範圍第1或6項的半導體裝置的製造方法，其中該氧化物半導體層是由InMO3(ZnO)m(m>0)表示的薄膜，並且其中M表示選自Ga、Fe、Ni、Mn或Co中的一或更多的金屬元素。
  14. 如申請專利範圍第1或6項的半導體裝置的製造方法，其中該氧化物半導體層包含銦、鎵及鋅。
TW104106810A 2009-03-13 2010-03-03 半導體裝置及該半導體裝置的製造方法 TWI556323B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009061607 2009-03-13

Publications (2)

Publication Number Publication Date
TW201523742A TW201523742A (zh) 2015-06-16
TWI556323B true TWI556323B (zh) 2016-11-01

Family

ID=42731066

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104106810A TWI556323B (zh) 2009-03-13 2010-03-03 半導體裝置及該半導體裝置的製造方法
TW099106156A TWI485781B (zh) 2009-03-13 2010-03-03 半導體裝置及該半導體裝置的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099106156A TWI485781B (zh) 2009-03-13 2010-03-03 半導體裝置及該半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US8936963B2 (zh)
JP (1) JP5707046B2 (zh)
KR (2) KR101718753B1 (zh)
CN (2) CN101894759B (zh)
TW (2) TWI556323B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391280B1 (ko) 2009-03-12 2022-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101944656B1 (ko) * 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR20170119742A (ko) * 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN104465408B (zh) * 2010-04-23 2017-09-15 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102143469B1 (ko) * 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
WO2012043338A1 (ja) * 2010-09-28 2012-04-05 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8823092B2 (en) * 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5640704B2 (ja) * 2010-12-06 2014-12-17 大日本印刷株式会社 バイオセンサ
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8709920B2 (en) * 2011-02-24 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8785933B2 (en) * 2011-03-04 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6076617B2 (ja) * 2011-05-13 2017-02-08 株式会社半導体エネルギー研究所 表示装置
JP6178050B2 (ja) * 2011-07-15 2017-08-09 株式会社半導体エネルギー研究所 表示装置
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102358093B1 (ko) * 2012-06-29 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10134852B2 (en) 2012-06-29 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104795404B (zh) * 2015-04-16 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
WO2018146569A1 (ja) * 2017-02-07 2018-08-16 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN113517173B (zh) * 2021-06-07 2024-03-19 西安电子科技大学 一种同质外延β-Ga2O3薄膜及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60170972U (ja) 1984-04-20 1985-11-13 住友電装株式会社 クランプ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2844342B2 (ja) 1989-02-28 1999-01-06 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
FR2647785B1 (fr) 1989-05-31 1991-09-06 Adir Nouveaux derives de la pyrrolidone, leur procede de preparation et les compositions pharmaceutiques les renfermant
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04302435A (ja) 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
GB9206086D0 (en) * 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JP3359794B2 (ja) 1994-08-31 2002-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5840600A (en) 1994-08-31 1998-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and apparatus for treating semiconductor device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4149013B2 (ja) 1996-12-26 2008-09-10 株式会社ルネサステクノロジ 半導体装置
TW367612B (en) 1996-12-26 1999-08-21 Hitachi Ltd Semiconductor device having nonvolatile memory and method of manufacture thereof
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100654927B1 (ko) 1999-03-04 2006-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작방법
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100661825B1 (ko) * 1999-12-28 2006-12-27 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치의 어레이 기판 및 그의 제조방법
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3719939B2 (ja) * 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
JP4777500B2 (ja) 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6757031B2 (en) * 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002373867A (ja) 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP4785300B2 (ja) * 2001-09-07 2011-10-05 株式会社半導体エネルギー研究所 電気泳動型表示装置、表示装置、及び電子機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2003248240A (ja) 2002-12-16 2003-09-05 Sharp Corp アクティブマトリクス基板
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN100474084C (zh) 2003-07-14 2009-04-01 株式会社半导体能源研究所 液晶显示器件
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI230462B (en) * 2003-09-15 2005-04-01 Toppoly Optoelectronics Corp Thin film transistor structure with self-aligned intra-gate
KR100623251B1 (ko) * 2004-02-19 2006-09-18 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여제조되는 다결정 실리콘을 사용하는 박막 트랜지스터
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
KR100603835B1 (ko) 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2455975B1 (en) * 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR101229280B1 (ko) * 2005-12-28 2013-02-04 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007221039A (ja) 2006-02-20 2007-08-30 National Institute For Materials Science 絶縁膜および絶縁膜材料
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007287890A (ja) 2006-04-14 2007-11-01 Kochi Univ Of Technology 絶縁膜の成膜方法、半導体装置の製法、プラズマｃｖｄ装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5365007B2 (ja) 2007-01-25 2013-12-11 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7777224B2 (en) * 2007-01-30 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP2008258569A (ja) 2007-03-14 2008-10-23 Sony Corp 絶縁膜の改質方法および半導体装置の製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI570937B (zh) * 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102391280B1 (ko) 2009-03-12 2022-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR

Also Published As

Publication number Publication date
TW201523742A (zh) 2015-06-16
CN101894759A (zh) 2010-11-24
TWI485781B (zh) 2015-05-21
JP2010239131A (ja) 2010-10-21
CN104124280A (zh) 2014-10-29
CN104124280B (zh) 2017-10-27
US20100233848A1 (en) 2010-09-16
US8936963B2 (en) 2015-01-20
CN101894759B (zh) 2014-08-20
TW201104758A (en) 2011-02-01
KR20100103414A (ko) 2010-09-27
KR101718753B1 (ko) 2017-03-22
JP5707046B2 (ja) 2015-04-22
KR20170032254A (ko) 2017-03-22

Similar Documents

Publication Publication Date Title
TWI556323B (zh) 半導體裝置及該半導體裝置的製造方法
JP6836644B2 (ja) 半導体装置の作製方法
JP6552474B2 (ja) 半導体装置の作製方法
TWI556315B (zh) 半導體裝置之製造方法
TWI553882B (zh) 半導體裝置及其製造方法
TWI476915B (zh) 半導體裝置及其製造方法
TWI609495B (zh) 半導體裝置和其製造方法
TWI490948B (zh) 電晶體的製造方法及半導體裝置
TWI502647B (zh) 半導體裝置和其製造方法