JP5707046B2 - 半導体装置の作製方法 - Google Patents

Description

酸化物半導体を用いる半導体装置及びその製造方法に関する。

金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。

金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１乃至４、非特許文献１）。

ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎを有する多元系酸化物半導体として知られている（非特許文献２乃至４）。

そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体を薄膜トランジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許文献５及び６）。

また、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献６及び特許文献７で開示されている。

特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報 特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報

Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２

酸化物半導体にチャネル形成領域を設ける薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジスタよりも高い電界効果移動度が得られている。

このような酸化物半導体を用いてガラス基板、プラスチック基板等に薄膜トランジスタを形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパ等の表示装置への応用が期待されている。

酸化物半導体を用い、信頼性の高い半導体装置を提供することを課題の一とする。

絶縁表面を有する基板上に薄膜トランジスタのチャネル領域となる酸化物半導体層を酸化シリコンを含む絶縁膜で覆った後に加熱処理を行う。なお、加熱処理を行う前の酸化物半導体層は非晶質であり、加熱処理を行った後の酸化物半導体層も、非晶質である。

酸化物半導体層を酸化シリコンを含む無機絶縁膜で覆った後に３００℃以上の加熱処理を行うことによって、酸化物半導体層の結晶化を抑制することができる。加熱処理は、３００℃以上、且つ、絶縁表面を有する基板の歪み点以下、好ましくは、酸化シリコンを含む無機絶縁膜の成膜時における基板温度よりも高く、且つ、加熱処理後の酸化物半導体層は、非晶質構造を有する温度範囲とする。

酸化物半導体層を無機絶縁膜で覆うことなく加熱処理を行って酸化物半導体層が結晶化されると、結晶化による表面凹凸などが形成され、電気特性のバラツキが発生する恐れがある。

また、酸化物半導体層に酸化シリコンを含ませ、酸化物半導体の結晶化を抑制することもできる。

また、酸化物半導体層だけでなく酸化シリコンを含む無機絶縁膜に対する加熱処理を行うことで、酸化シリコンを含む無機絶縁膜中の欠陥などを低減し、良好な電気特性を有する薄膜トランジスタを実現することができる。

酸化物半導体層を覆う酸化シリコンを含む無機絶縁膜において、膜中に含まれる水素密度は、５×１０^２０／ｃｍ^３以上であり、この密度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析に基づくものとする。また、酸化物半導体層を覆う酸化シリコンを含む無機絶縁膜において、膜中に含まれる窒素密度は、１×１０^１９／ｃｍ^３以上であり、同様にＳＩＭＳを用いた分析に基づくものとする。酸化物半導体層を覆う酸化シリコンを含む無機絶縁膜は上記水素密度または上記窒素密度を満たすのであれば、特に成膜方法は限定されず、例えばプラズマＣＶＤ法やスパッタ法で形成する。

また、本明細書における密度は、ＳＩＭＳを用いた分析による密度の平均値を指している。ＳＩＭＳは密度の低い側から高い側に向かって深さ方向に分析された値である。

酸化物半導体層上に接して設けられる酸化シリコンを含む無機絶縁膜の成膜時に基板温度を３００℃よりも高くすると、減圧下で露出している酸化半導体層表面における酸素密度が低減されることにより酸化物半導体層表面の導電率が高くなり、オフ時におけるＴＦＴ特性を得ることが困難となる。

ここで、酸化物半導体層上に接して設けられる酸化シリコンを含む無機絶縁膜の成膜時の基板温度の異なる条件でＴＦＴを作製し、その電気特性を比較した実験結果を以下に示す。なお、以下に示すいずれの条件においても、作製した薄膜トランジスタのチャネル長は１００μｍ、チャネル幅１００μｍとし、Ｖｄ電圧が１Ｖである時の特性と、Ｖｄ電圧が１０Ｖである時の特性を測定した。

酸化物半導体層上に接して設けられる酸化シリコンを含む無機絶縁膜の成膜時の条件として、基板温度２００℃、シランガスの流量２５ｓｃｃｍとし、一酸化二窒素（Ｎ_２Ｏ）の流量１０００ｓｃｃｍとし、圧力１３３．３Ｐａとし、電力パワー３５Ｗとし、電源周波数を１３．５６ＭＨｚとして成膜した膜を用いて作成したＴＦＴの測定を行った結果を図６（Ａ）に示す。

また、酸化物半導体層上に接して設けられる酸化シリコンを含む無機絶縁膜の成膜時の条件として、基板温度３００℃、シランガスの流量３０ｓｃｃｍとし、一酸化二窒素（Ｎ_２Ｏ）の流量７００ｓｃｃｍとし、圧力１３３．３２Ｐａとし、電力パワー８０Ｗとし、電源周波数を６０ＭＨｚとして成膜した膜を用いて作成したＴＦＴの測定を行った結果を図６（Ｂ）に示す。図６（Ａ）と図６（Ｂ）を比較した場合、ＴＦＴのＳ値に関しては、基板温度３００℃よりも基板温度２００℃の方が良好な値を示している。

また、比較条件として、基板温度３２５℃、シランガスの流量２７ｓｃｃｍとし、一酸化二窒素（Ｎ_２Ｏ）の流量１０００ｓｃｃｍとし、圧力１３３．３Ｐａとし、電力パワー３５Ｗとし、電源周波数を１３．５６ＭＨｚとして成膜した膜を用いて作成したＴＦＴの測定を行った結果を図７に示す。図７に示すように３００℃よりも高い基板温度３２５℃の場合、酸化物半導体層が高い導電率を示す層に変わり、ＴＦＴ特性、具体的にはオンオフ特性を得ることができなかった。

また、ここでは図示しないが、基板温度１００℃での実験を行った結果でも基板温度２００℃と同様の結果が得られた。

従って、これらの実験結果から、酸化物半導体層上に接して設けられる酸化シリコンを含む無機絶縁膜の成膜時の基板温度は３００℃以下、好ましくは１００℃以上、１５０℃以下とする。

また、酸化物半導体層の下方にも酸化シリコンを含む無機絶縁膜が設けられており、酸化物半導体層は、酸化シリコンを含む無機絶縁膜で上下を挟まれた状態で酸化物半導体層の上に接して形成した無機絶縁膜の成膜時における基板温度よりも高い温度、好ましくは３００℃以上の熱処理が行われる。なお、酸化物半導体層上方に設けられる酸化シリコンを含む無機絶縁膜の成膜時における基板温度は、下方に設けられる酸化シリコンを含む無機絶縁膜の成膜時における基板温度よりも低くする。また、酸化物半導体層の上下に設ける酸化シリコンを含む無機絶縁膜は、どちらも少なくともＮ_２Ｏガスを用いて成膜するプラズマＣＶＤ法を用いることができる。

上述した水素密度または窒素密度を満たす酸化シリコンを含む絶縁膜で覆って酸化物半導体層を３００℃以上の熱処理を行う場合、その熱処理を１回とすることでＴＦＴの電気特性の向上と、基板面内バラツキの低減を図ることができる。３００℃以上の熱処理を１回も行わない場合には均一性のあるＴＦＴの電気特性を得ることは困難である。また、酸化物半導体層を覆う絶縁膜の成膜前、即ち酸化物半導体層の少なくとも一部が露出した状態で１回目の熱処理を行い、絶縁膜の成膜後に２回目の熱処理を行った場合、基板面内バラツキが増大する。即ち、上述した水素密度または窒素密度を満たす酸化シリコンを含む絶縁膜を酸化物半導体層上に接して設ける場合、酸化物半導体層成膜直後から酸化物半導体層上に接して酸化シリコンを含む絶縁膜を形成する直前までの間に３００℃以上の加熱処理を１回でも行うと、ＴＦＴ特性のバラツキが増大してしまう。

上述したこれらの手段は単なる設計事項ではなく、本発明者らは、熱処理を行うタイミング及び回数について、いくつかの実験を行い、それらの実験結果をもとに本発明者らの深い検討の後、発明された事項である。

また、トランジスタの構造は特に限定されず、例えば、酸化物半導体層を薄膜トランジスタのチャネル領域とする場合、ゲート電極を酸化物半導体層下方に形成すれば、ボトムゲート型トランジスタとなり、ゲート電極を酸化物半導体層上方に形成すればトップゲート型トランジスタとなる。また、ゲート電極を酸化物半導体層下方に形成し、ソース電極を形成した後に酸化物半導体層を形成すればボトムコンタクト型（逆コプラナ型とも呼ぶ）トランジスタとなる。

また、酸化物半導体層成膜直後から酸化物半導体層上に接して酸化シリコンを含む絶縁膜を形成する直前までの間に１回も加熱処理を行わず、基板上の酸化物半導体層上に接して酸化シリコンを含む絶縁膜を形成した後に加熱処理を行うプロセス順序とすることで、結晶化直前の温度（７００℃未満）の加熱処理を行うことができる。なお、この加熱処理は、用いる基板の耐熱温度を超えないものとする。

また、酸化物半導体層成膜直後から酸化物半導体層上に接して酸化シリコンを含む絶縁膜を形成する直前までの間に１回も加熱処理を行わず、基板上の酸化物半導体層上に接して酸化シリコンを含む絶縁膜を形成した後に加熱処理を行うプロセス順序とすることで酸化シリコンを含む絶縁膜を形成した後に３００℃以上の加熱処理を複数回行ったとしても安定なＴＦＴ特性を得ることができる。

本明細書中で用いる酸化物半導体は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においては、この薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の構造は、スパッタ法で成膜した後、例えば、２００℃〜５００℃、代表的には３００〜４００℃で１０分〜１００分の加熱処理を行っても、アモルファス構造がＸＲＤの分析では観察される。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜に対して絶縁膜で覆うことなく、７００℃以上の加熱処理を行うと、膜中に単結晶が形成される。従って、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜においては、結晶化直前の温度の加熱処理とは、その加熱処理によって膜中に単結晶が形成されない範囲の加熱処理である。

加熱処理は、炉での熱処理（７００℃未満、好ましくは３００〜５５０℃で０．１時間〜５時間の熱処理）、またはラピッドサーマルアニール法（ＲＴＡ法）を用いる。ＲＴＡ法は、ランプ光源を用いる方法と、加熱されたガス中に基板を移動させて短時間の熱処理を行う方法がある。ＲＴＡ法を用いると熱処理に要する時間を０．１時間よりも短時間とすることもできる。ただし、基板としてガラス基板を用いる場合は、３００℃以上、且つ、ガラス基板の歪み点以下の温度の加熱処理とする。

また、酸化シリコンを含む絶縁膜は、上述した膜中の水素密度及び窒素密度を満たす無機材料であり、その無機材料に応じて、プラズマＣＶＤ法等を用いることができる。

本明細書で開示する半導体装置の作製方法に関する発明の一つは、絶縁表面を有する基板上にゲート電極を形成し、ゲート電極を覆う第１の絶縁膜を形成し、第１の絶縁膜を介してゲート電極と重なる酸化物半導体層を形成し、酸化物半導体層を覆う第２の絶縁膜を形成した後、３００℃以上の熱処理を行うことである。

上記作製方法において、第２の絶縁膜は、少なくとも酸化シリコンを含み、膜中に含まれる水素密度が、５×１０^２０／ｃｍ^３以上である。また、第２の絶縁膜中に含まれる水素密度は、酸化物半導体層に含まれる水素密度と同程度である。

また、上記作製方法において、第２の絶縁膜は、少なくとも酸化シリコンを含み、膜中に含まれる窒素密度は、１×１０^１９／ｃｍ^３以上である。

また、上記作製方法において、第２の絶縁膜は、少なくともＮ_２Ｏガスを用いて成膜を行う。

また、熱処理は、第２の絶縁膜上に接する絶縁膜を形成する前、或いは第２の絶縁膜上に接する導電膜を形成する前に行う。そして、３００℃以上の熱処理を１回行った後、その後の工程で３００℃以上の熱処理を行なったとしてもＴＦＴ特性はほとんど変動しない。即ち、酸化物半導体層成膜直後から酸化物半導体層上に接して第２の絶縁膜を形成する直前までの間に１回も加熱処理を行わず、基板上の酸化物半導体層上に接して第２の絶縁膜を形成した後に加熱処理を行うプロセス順序とすることで第２の絶縁膜成膜後のプロセスにおいて、複数回の３００℃以上の熱処理を行うことが可能となる。

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。

加熱処理を行う工程を酸化物半導体層上に形成する無機絶縁膜の成膜後に１回行うことで良好なＴＦＴ特性を得ることができ、無機絶縁膜の成膜前後に２回の加熱処理を行う場合と比べてバラツキを抑えることができる。

本発明の一態様を示す断面工程図である。 本発明の一態様を示す薄膜トランジスタの電気特性を示す図である。 第１の比較例である薄膜トランジスタの電気特性を示す図である。 第２の比較例である薄膜トランジスタの電気特性を示す図である。 絶縁層中における水素密度、窒素密度のＳＩＭＳ分析結果について示す図である。 本発明の一態様を示す薄膜トランジスタの電気特性を示す図である。 比較例である薄膜トランジスタの電気特性を示す図である。 本発明の一態様を示す半導体装置の作製方法を説明する図。 本発明の一態様を示す半導体装置の作製方法を説明する図。 本発明の一態様を示す半導体装置の作製方法を説明する図。 本発明の一態様を示す半導体装置の作製方法を説明する図。 本発明の一態様を示す半導体装置の作製方法を説明する図。 本発明の一態様を示す半導体装置を説明する図。 本発明の一態様を示す半導体装置を説明する図。 本発明の一態様を示す半導体装置を説明する図。 本発明の一態様を示す画素回路を示す図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図及び外観図である。 本発明の一態様を示す外観図である。 本発明の一態様を示す外観図である。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
まず、絶縁表面を有する基板４００上にゲート電極層４０１を形成し、ゲート電極層を覆うゲート絶縁層４０３を形成する。

ゲート電極層４０１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。

例えば、ゲート電極層４０１の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した構造とすることが好ましい。

本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍの導電膜を形成する。

ゲート絶縁層４０３は、プラズマＣＶＤ法またはスパッタ法を用いて形成する。ゲート絶縁層４０３は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。積層とする場合には、少なくとも酸化シリコンを含む膜が、後に形成する酸化物半導体層と接するゲート絶縁層４０３となることが好ましい。また、ゲート絶縁層４０３として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。

本実施の形態では、プラズマＣＶＤ法により２００ｎｍの絶縁膜を形成する。成膜条件は、シランガスの流量４ｓｃｃｍとし、一酸化二窒素（Ｎ_２Ｏ）の流量８００ｓｃｃｍとし、基板温度４００℃とする。

次いで、図１（Ａ）に示すように、ゲート絶縁膜を介してゲート電極と重なる位置に酸化物半導体層４０５を形成する。酸化物半導体層４０５はスパッタ法により成膜した後、選択的に露光を行って形成したレジストマスクを用いて選択的にエッチングすることにより得られる。酸化物半導体層４０５は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。また、酸化物半導体層４０５は、結晶化を阻害するため、ＳｉＯｘを含む酸化物半導体ターゲットを用いて、酸化シリコンを含む酸化物半導体層としてもよい。

本実施の形態では、酸化物半導体層４０５としてＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲット（モル数比でＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いたスパッタ法により得られる膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。本実施の形態では、ＤＣスパッタ法を用い、アルゴンの流量３０ｓｃｃｍとし、酸素の流量１５ｓｃｃｍとし、基板温度は室温とする。

次いで、ゲート絶縁層４０３及び酸化物半導体層４０５上に導電膜を形成する。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、導電膜にＮｄ（ネオジム）やＳｃ（スカンジウム）やＳｉ（シリコン）を含ませてもよい。また、導電膜は、上述した元素を成分とする窒化物で形成する。

本実施の形態では、導電膜としてチタン膜とアルミニウム膜の積層構造とする。また、導電膜は、単層構造としてもよく、さらにアルミニウム膜上に積層して３層以上の積層としてもよい。本実施の形態では、膜厚５０ｎｍのチタン膜と、膜厚２００ｎｍの純アルミニウム膜と、膜厚５０ｎｍのアルミニウム合金膜の３層とする。なお、導電膜の成膜における基板温度は室温である。

導電膜を形成した後、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してソース電極層４０９及びドレイン電極層４１０を形成する。

また、ソース電極層４０９及びドレイン電極層４１０の形成時におけるエッチング、またはソース電極層４０９及びドレイン電極層４１０をマスクとする酸化物半導体層４０５のエッチングを行う。酸化物半導体層４０５の露出領域を一部エッチングして図１（Ｂ）の状態を得ることができる。

次いで、図１（Ｃ）に示すように、ソース電極層４０９及びドレイン電極層４１０上に、酸化シリコンを含む絶縁膜４５２を形成する。酸化シリコンを含む絶縁膜４５２は、酸化物半導体層４０５の一部（露出領域）に接する。酸化シリコンを含む絶縁膜４５２は、膜中に含まれる水素密度は、５×１０^２０／ｃｍ^３以上であり、ＳＩＭＳ分析に基づくものとする。また、酸化物半導体層を覆う酸化シリコンを含む絶縁膜４５２において、膜中に含まれる窒素密度は、１×１０^１９／ｃｍ^３以上とする。水素密度が５×１０^２０／ｃｍ^３以上、または窒素密度が１×１０^１９／ｃｍ^３以上である酸化物半導体層を覆う酸化シリコンを含む絶縁膜４５２は、ＣＶＤ法又はスパッタリング法等を用いて形成する。また、酸化シリコンを含む絶縁膜４５２は、積層膜であってもよい。

本実施の形態では、プラズマＣＶＤ法により３００ｎｍの酸化シリコンを含む絶縁膜を形成する。成膜条件は、シランガスの流量２５ｓｃｃｍとし、一酸化二窒素（Ｎ_２Ｏ）の流量１０００ｓｃｃｍとし、圧力１３３Ｐａとし、基板温度２００℃とする。

酸化シリコンを含む絶縁膜４５２の成膜後、図１（Ｄ）に示すように、３００℃〜６００℃の熱処理（光アニールも含む）を行う。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。また、この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われ、酸化物半導体層４５０となる。また、この熱処理により酸化シリコンを含む絶縁膜４５２の膜中に含まれる欠陥を低減する。

上記工程を経て得られる薄膜トランジスタの電気特性を図２に示す。

また、酸化シリコンを含む絶縁膜４５２のＳＩＭＳ分析で得られた水素密度と窒素密度を表１に示す。

表１に示すように、酸化シリコンを含む絶縁膜４５２のＳＩＭＳ分析で得られた水素密度の平均値は、２×１０^２１／ｃｍ^３であり、窒素密度は、１．５×１０^２１／ｃｍ^３であった。表１に示すように酸化シリコンを含む絶縁膜４５２成膜後に３５０℃１時間の熱処理有無で、酸化シリコンを含む絶縁膜４５２中の水素密度に大きな変化はなかった。また、酸化シリコンを含む絶縁膜４５２成膜後に３５０℃１時間の熱処理を行った酸化シリコンを含む絶縁膜４５２中の窒素密度は、６×１０^２０／ｃｍ^３であった。また、酸化シリコンを含む絶縁膜４５２成膜後に３５０℃１時間の熱処理を行った酸化物半導体層４５０のＳＩＭＳ分析で得られた水素密度の平均値は、１×１０^２１／ｃｍ^３であり、窒素密度は、１．５×１０^１９／ｃｍ^３であった。表１に示すように熱処理有無で、酸化物半導体層中の水素密度及び窒素密度に大きな変化はなかった。

また、二次イオン質量分析法によって測定した絶縁層（試料１）中の水素密度および窒素密度のプロファイルを図５に示す。図５において、横軸は深さ（ｎｍ）を表しており、縦軸は密度（ａｔｏｍｓ／ｃｍ^３）を表している。また、図５において、実線は水素密度のプロファイルを、破線は窒素密度のプロファイルを表している。

また、第１の比較例として、酸化シリコンを含む絶縁膜４５２の成膜後、熱処理を行わなかった場合の薄膜トランジスタの電気特性を図３に示す。なお、その他の作製工程は、図２に示す特性を有する薄膜トランジスタの作製方法と同一である。図３に示すように熱処理を行わない場合、ゲート電圧を変化させても薄膜トランジスタをオフにすることが困難となっており、このような電気特性では、スイッチング素子として機能させることが困難である。

また、第２の比較例として、酸化シリコンを含む絶縁膜４５２の成膜前に３５０℃、１時間の加熱処理を行い、酸化シリコンを含む絶縁膜４５２の成膜後、さらに３５０℃、１時間の加熱処理を行い、合計２回の加熱処理を行った場合の電気特性を図４に示す。なお、その他の作製工程は、図２に示す特性を有する薄膜トランジスタの作製方法と同一である。図４に示すように２回の加熱処理を行わった場合、ＴＦＴ特性のバラツキが増大し、また、合計２回の加熱処理を行った場合、オフ電流も増大する結果となった。また、合計２回の加熱処理を行った場合、トータルの工程数が増え、トータルの工程にかかる時間も増大する。

従って、酸化物半導体層を覆う酸化シリコンを含む絶縁膜４５２の成膜後に、１回の加熱処理によって酸化物半導体層４０５及び酸化シリコンを含む絶縁膜４５２の膜質向上を図ることは有用である。

また、第２の比較例での酸化シリコンを含む絶縁膜のＳＩＭＳ分析で得られた水素密度の平均値は、２×１０^２１／ｃｍ^３であった。また、窒素密度は、１．５×１０^２１／ｃｍ^３であった。

（実施の形態２）
本実施の形態では、加熱処理をランプ光源を用いて行う例を示す。

実施の形態１とは熱処理の工程でランプ光源を用いる以外は同一であるため、詳細は省略することとする。

酸化物半導体層を覆う酸化シリコンを含む絶縁膜４５２の成膜後にランプ光源を用いて加熱処理を行う。なお、酸化物半導体層を覆う酸化シリコンを含む絶縁膜４５２に含まれる水素密度は、５×１０^２０／ｃｍ^３以上であり、窒素密度は、１×１０^１９／ｃｍ^３以上とする。この加熱処理は、大気雰囲気下、或いは窒素雰囲気下で行う。なお、ランプ光源の点灯と消灯とを複数回繰り返す場合においても、加熱処理は１回とする。

ランプ光源としては、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプを用いる。これらを光源とする強光による加熱処理法は、瞬間熱アニール（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ：以下、ＲＴＡと記す）とよばれ数十秒から数マイクロ秒の間で瞬間的に熱を加えて行う熱処理技術である。

ランプ光源を用いることで、炉やホットプレートを用いる場合よりも短時間での加熱処理ができる。ランプ光源を用いる場合においても、酸化物半導体層の温度と、酸化シリコンを含む絶縁膜４５２の温度の両方が、３００℃〜６００℃となるように温度範囲を設定する。

また、短時間での加熱であるため、酸化物半導体層の結晶化が生じにくく、酸化物半導体層の非晶質構造を保持することができる。また、酸化シリコンを含む絶縁膜４５２で酸化物半導体層を覆った状態で加熱を行うため、酸化物半導体層の結晶化が生じにくい。

また、上述した水素密度または窒素密度を満たす酸化シリコンを含む絶縁膜４５２を酸化物半導体層上に接して設け、酸化物半導体層成膜直後から酸化物半導体層上に接して酸化シリコンを含む絶縁膜４５２を形成する直前までの間に３００℃以上の加熱処理を１回も行っていないため、酸化シリコンを含む絶縁膜４５２の成膜後に３００℃〜６００℃の加熱処理を行ってもＴＦＴ特性のバラツキを抑えることができる。

本実施の形態は実施の形態１と自由に組み合わせることができる。

（実施の形態３）
本実施の形態では、薄膜トランジスタ及びその作製工程について、図８乃至図１４を用いて説明する。

図８（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき少なくともゲート電極１０１の端部にテーパー形状が形成されるようにエッチングする。この段階での断面図を図８（Ａ）に示した。なお、この段階での上面図が図１０に相当する。

ゲート電極１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、アルミニウム（Ａｌ）、銅（Ｃｕ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物膜で形成する。

次いで、ゲート電極１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。

例えば、ゲート絶縁層１０２としてＰＣＶＤ法またはスパッタ法により酸化シリコン膜を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。ただし、ゲート絶縁層１０２を単層とする場合、後に形成する酸化物半導体層と接するため、酸化シリコン膜または酸化窒化シリコン膜とすることが好ましい。また、ゲート絶縁層１０２を積層とする場合、後に形成する酸化物半導体層と接する層は、酸化シリコン膜または酸化窒化シリコン膜とすることが好ましい。

次に、ゲート絶縁層１０２上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。ここでは、導電膜としてアルミニウム（Ａｌ）膜と、そのアルミニウム（Ａｌ）膜上に重ねてチタン（Ｔｉ）膜を積層する。また、導電膜は、２層構造としてもよく、タングステン膜上にチタン膜を積層してもよい。また、導電膜は、シリコンを含むアルミニウム膜の単層構造や、タングステン膜の単層構造としてもよい。

次に、導電膜上に第１の酸化物半導体膜（本実施の形態では第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をスパッタ法で成膜する。ここでは、モル数比でＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。モル数比でＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチ）、温度（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。

次に、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングする。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去して第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜１１１ａ、１１１ｂを形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。

次に、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のエッチングと同じレジストマスクを用いて、エッチングにより不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。ここでは、ＳｉＣｌ_４とＣｌ_２とＢＣｌ_３の混合ガスを反応ガスとしたドライエッチングにより、Ａｌ膜とＴｉ膜を積層した導電膜をエッチングしてソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する。この段階での断面図を図８（Ｂ）に示した。なお、この段階での上面図が図１１に相当する。

また、この第２のフォトリソグラフィー工程において、ソース電極層１０５ａ及びドレイン電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（ソース電極層１０５ａを含むソース配線）と電気的に接続されている。また、端子部において、第２の端子１２２の上方に存在し、且つ、第２の端子と重なる第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜１２３は残存する。

また、容量部においては、ソース電極層１０５ａ及びドレイン電極層１０５ｂと同じ材料である容量電極層１２４を残す。また、容量部において、容量電極層１２４の上方に存在し、且つ、容量電極層１２４と重なる第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜１１１ｃは残存する。

次に、レジストマスクを除去した後、大気に曝すことなく第２の酸化物半導体膜（本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を成膜する。プラズマ処理後、大気に曝すことなく第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面にゴミなどを付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみ（成膜時に形成される粉状もしくはフレーク状の物質）が軽減でき、膜厚分布も均一となるために好ましい。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、１００ｎｍとする。

第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件と異ならせることで、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜よりも電気抵抗の高い膜とする。例えば、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量とアルゴンガス流量の比よりも第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、酸素混合雰囲気下（酸素ガス流量は希ガス流量より多い）とする。

次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して半導体層１０３を形成する。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を除去して半導体層１０３を形成する。なお、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は同じエッチャントでエッチングされるため、ここでのエッチングにより第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が除去される。従って、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で覆われた第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の一部は保護されるが、図９（Ａ）に示すように、露呈している第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜１１１ａ、１１１ｂはエッチングされ、ソース領域１０４ａ、ドレイン領域１０４ｂが形成される。なお、半導体層１０３のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。以上の工程で半導体層１０３をチャネル形成領域とする薄膜トランジスタ１７０が作製できる。この段階での断面図を図９（Ａ）に示した。なお、この段階での上面図が図１２に相当する。

次いで、レジストマスクを除去し、半導体層を覆う保護絶縁膜１０７を形成する。なお、半導体層と接する保護絶縁膜１０７は、膜中に含まれる水素密度は、５×１０^２０／ｃｍ^３以上であるものを用いる。または、半導体層と接する保護絶縁膜１０７は、膜中に含まれる窒素密度は、１×１０^１９／ｃｍ^３以上のものを用いる。保護絶縁膜１０７は上記水素密度または上記窒素密度を満たすのであれば、特に成膜方法は限定されず、例えばプラズマＣＶＤ法やスパッタ法で形成する。酸化シリコン膜、酸化窒化シリコン膜を用いる。ただし、保護絶縁膜１０７の成膜時の基板温度は３００℃以下とする。

次いで、保護絶縁膜１０７形成後に３００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、窒素雰囲気または大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。

次に、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁膜１０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７も形成する。また、ここでのエッチングにより容量電極層１２４に達するコンタクトホール１０９も形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲート絶縁層をエッチングしてゲート電極に達するコンタクトホール１２６も同じレジストマスクで形成することが好ましい。この段階での断面図を図９（Ｂ）に示す。

次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ_２Ｏ_３）や酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）を用いても良い。

次に、第５のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極１１０を形成する。

また、この第５のフォトリソグラフィー工程において、容量部におけるゲート絶縁層１０２を誘電体として、容量電極層１２４と容量配線１０８とで保持容量が形成される。画素電極１１０はコンタクトホール１０９を介して容量電極層１２４と電気的に接続する。

また、この第５のフォトリソグラフィー工程において、第１の端子及び第２の端子をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。

次いで、レジストマスクを除去し、この段階での断面図を図９（Ｃ）に示す。なお、この段階での上面図が図１３に相当する。

また、図１４（Ａ１）、図１４（Ａ２）は、この段階でのゲート配線端子部の上面図及び断面図をそれぞれ図示している。図１４（Ａ１）は図１４（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図１４（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１４（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり、透明導電膜１５５で導通させている。なお、図９（Ｃ）に図示した透明導電膜１２８と第１の端子１２１とが接触している部分が、図１４（Ａ１）の透明導電膜１５５と第１の端子１５１が接触している部分に対応している。

また、図１４（Ｂ１）、及び図１４（Ｂ２）は、図９（Ｃ）に示すソース配線端子部とは異なるソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図１４（Ｂ１）は図１４（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図１４（Ｂ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１４（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５５と電気的に接続している。

ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。

こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、ボトムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素部、及び保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。

また、本発明は、図１３の画素構成に限定されず、図１３とは異なる上面図の例を図１５に示す。図１５では容量配線を設けず、ゲート絶縁層を誘電体として第１の画素のゲート配線と、ゲート絶縁層を介して重なる第１の画素と隣り合う第２の画素の容量電極層と、で保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。また、第２の画素の容量電極層は第２の画素の画素電極と電気的に接続されている。なお、図１５において、図１３と同じ部分には同じ符号を用いて説明する。

アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。

また、垂直同期周波数を通常の１．５倍好ましくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術を用いてもよい。

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。

本実施の形態で得られるｎチャネル型のトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の半導体層をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。

また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。

本実施の形態では、ゲート電極層、ゲート絶縁層、ソース電極層及びドレイン電極層、ソース領域又はドレイン領域（Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層）、半導体層（Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層）という積層構造を有する薄膜トランジスタとし、保護絶縁膜形成後に熱処理を行うことで電気特性のバラツキを低減できる。

本実施の形態によって、オンオフ比の高い薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。

（実施の形態４）
本実施の形態では、半導体装置として発光表示装置の一例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

図１６は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層（代表的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。

画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部とすればよい。

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位が高電源電位よりも小さい電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１６と同じ画素構成を用いることができる。

アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに（発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、図１６に示す画素構成は、これに限定されない。例えば、図１６に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

次に、発光素子の構成について、図１７を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１７（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態３で示す薄膜トランジスタ１７０と同様に作製でき、酸化物半導体膜を半導体層として含む薄膜トランジスタである。

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。

上面射出構造の発光素子について図１７（Ａ）を用いて説明する。

図１７（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。ＴＦＴ７００１は、半導体層として、酸化シリコンを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。酸化シリコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図１７（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化スズ合金、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。

陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。

次に、下面射出構造の発光素子について図１７（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。ＴＦＴ７０１１は、半導体層として、酸化シリコンを含むＺｎ−Ｏ系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行っても、酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図１７（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただし、その膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。

陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。

次に、両面射出構造の発光素子について、図１７（Ｃ）を用いて説明する。図１７（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。ＴＦＴ７０２１は、半導体層として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。陰極７０２３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌ膜を、陰極７０２３として用いることができる。そして発光層７０２４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１７（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。

陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている領域が発光素子７０２２に相当する。図１７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。

なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。

また、本実施の形態では保護絶縁膜形成後に熱処理（３００℃〜６００℃）を行うことで、隣り合う発光素子の陽極の短絡を防ぐために隔壁を設ける際、ポリイミドなどを用いる隔壁の焼成温度を３００℃として加熱処理を行っても、薄膜トランジスタの電気特性への影響を抑え、バラツキを低減できる。

以上の工程により、半導体装置としてバラツキの低減された発光表示装置（表示パネル）を作製することができる。

（実施の形態５）
本実施の形態では、半導体装置として電子ペーパーの一例を示す。

図１８（Ａ）は、アクティブマトリクス型の電子ペーパーを示す断面図である。半導体装置に用いられる表示部に配置される薄膜トランジスタ５８１としては、実施の形態３で示す薄膜トランジスタ１７０と同様に作製でき、酸化物半導体膜を半導体層として含む電気特性の高い薄膜トランジスタである。本実施の形態では、Ｓｎ−Ｚｎ−Ｏ系の酸化物半導体を半導体層として含む電気特性の高い薄膜トランジスタを用いる。

図１８（Ａ）の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。

薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、キャビティ５９４が存在する。キャビティ５９４内は、黒色領域５９０ａ及び白色領域５９０ｂを有する球形粒子と、液体とで満たされている。また、キャビティ５９４の周囲は樹脂等の充填材５９５で充填されている（図１８（Ａ）参照。）。

本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部において、一対の基板５８０、５９６間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。

実施の形態３に示す工程により得られる優れた電気特性を有する薄膜トランジスタ１７０を用いて、電子ペーパーを作製することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１８（Ｂ）に示す。

図１８（Ｂ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１８（Ｂ）では表示部２７０５）に文章を表示し、左側の表示部（図１８（Ｂ）では表示部２７０７）に画像を表示することができる。

また、図１８（Ｂ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態６）
酸化物半導体層を用いた薄膜トランジスタを含む半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

図１９（Ａ）は、テレビジョン装置９６０１の一例を示している。テレビジョン装置９６０１は、筐体に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、壁９６００に固定して筐体の裏側を支持した構成を示している。

テレビジョン装置９６０１の操作は、筐体が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６０１は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図１９（Ｂ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図１９（Ｂ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図１９（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１９（Ｂ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。

図２０（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。

図２０（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。

表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。

また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。

表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

図２０（Ｂ）も携帯電話機の一例である。図２０（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

１００ 基板
１０１ ゲート電極
１０２ ゲート絶縁層
１０３ 半導体層
１０４ａ ソース領域
１０４ｂ ドレイン領域
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１０７ 保護絶縁膜
１０８ 容量配線
１０９ コンタクトホール
１１０ 画素電極
１１１ａ、１１１ｂ、１１１ｃ Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
１２１ 端子
１２２ 端子
１２３ Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
１２４ 容量電極層
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 透明導電膜
１２９ 透明導電膜
１５０ 端子
１５１ 端子
１５２ ゲート絶縁層
１５３ 接続電極
１５４ 保護絶縁膜
１５５ 透明導電膜
１５６ 電極
１７０ 薄膜トランジスタ

Claims (4)

1. 基板上方に、酸化シリコンを含む第１の無機絶縁膜を形成し、
   前記第１の無機絶縁膜上方に、酸化物半導体層を形成し、
   前記酸化物半導体層上方に、基板温度を、前記第１の無機絶縁膜を形成する時よりも低く、且つ、１００℃以上３００℃以下として、酸化シリコンを含む第２の無機絶縁膜を形成し、
   前記酸化物半導体層の上下を前記第１の無機絶縁膜及び前記第２の無機絶縁膜で挟んだ状態で、前記第２の無機絶縁膜を形成する時の前記基板温度よりも高く、且つ、３００℃以上で加熱処理を行うことを特徴とする半導体装置の作製方法。
2. 絶縁表面を有する基板上にゲート電極を形成し、
   前記ゲート電極上に、酸化シリコンを含むゲート絶縁層を形成し、
   前記ゲート絶縁層上に酸化物半導体層を形成し、
   前記酸化物半導体層上に接し、基板温度を、前記ゲート絶縁層を形成する時よりも低く、且つ、１００℃以上３００℃以下として、酸化シリコンを含む無機絶縁膜を形成し、
   前記無機絶縁膜を形成した後に、前記無機絶縁膜を形成する時の前記基板温度よりも高く、且つ、３００℃以上で加熱処理を行うことを特徴とする半導体装置の作製方法。
3. 請求項２において、
   前記無機絶縁膜に含まれる水素濃度は、５×１０^２０／ｃｍ^３以上であり、
   前記無機絶縁膜に含まれる窒素濃度は、１×１０^１９／ｃｍ^３以上であることを特徴とする半導体装置の作製方法。
4. 請求項２又は請求項３において、
   前記無機絶縁膜は、少なくともＮ_２Ｏガスを用いて形成し、
   前記ゲート絶縁層は、少なくともＮ_２Ｏガスを用いて形成することを特徴とする半導体装置の作製方法。