以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第1、第2、第3などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー(電気的な位置エネルギー)のことをいう。ただし、一般的に、ある一点における電位と基準となる電位(例えば接地電位)との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、フォトリソグラフィ工程で形成したマスクは除去するものとする。
(実施の形態1)
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。
酸化物半導体膜を用いたトランジスタにおいて、トランジスタの電気特性の不良に繋がる欠陥の一例として酸素欠損がある。例えば、膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
酸素欠損の発生原因の一つとして、トランジスタの作製工程に生じるダメージがある。例えば、酸化物半導体膜上にプラズマCVD法またはスパッタリング法により絶縁膜、導電膜などを形成する際、その形成条件によっては、当該酸化物半導体膜にダメージが入ることがある。
また、酸素欠損に限らず、絶縁膜の構成元素であるシリコン及び炭素、並びに水等の不純物も、トランジスタの電気特性の不良の原因となる。このため、該不純物が、酸化物半導体膜に混入することにより、当該酸化物半導体膜が低抵抗化してしまい、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
そこで、本実施の形態では、酸化物半導体膜を有するトランジスタを備える半導体装置において、チャネル領域を有する酸化物半導体膜への酸素欠損、及び酸化物半導体膜の不純物濃度を低減することを課題の一とする。
一方で、市場で販売されている表示装置は、画面サイズが対角60インチ以上と大型化する傾向にあり、さらには、対角120インチ以上の画面サイズも視野に入れた開発が行われている。このため、表示装置に用いられるガラス基板においては、第8世代以上の大面積化が進んでいる。しかしながら、大面積基板を用いる場合、高温処理、例えば450℃以上の加熱処理をするため加熱装置が大型で高価となってしまい、生産コストが増大してしまう。また、高温処理を行うと、基板の反りやシュリンクが生じてしまい、歩留まりが低減してしまう。
そこで、本実施の形態では、少ない加熱処理工程数、及び大面積基板を用いても可能な温度の加熱処理を用いて、半導体装置を作製することを課題の一とする。
図1(A)乃至図1(C)に、半導体装置が有するトランジスタ50の上面図及び断面図を示す。図1に示すトランジスタ50は、チャネルエッチ型のトランジスタである。図1(A)はトランジスタ50の上面図であり、図1(B)は、図1(A)の一点鎖線A−B間の断面図であり、図1(C)は、図1(A)の一点鎖線C−D間の断面図である。なお、図1(A)では、明瞭化のため、基板11、トランジスタ50の構成要素の一部(例えば、ゲート絶縁膜17)、酸化物絶縁膜23、酸化物絶縁膜24、窒化物絶縁膜25などを省略している。
図1(B)及び図1(C)に示すトランジスタ50は、基板11上に設けられるゲート電極15を有する。また、基板11及びゲート電極15上に形成されるゲート絶縁膜17と、ゲート絶縁膜17を介して、ゲート電極15と重なる多層膜20と、多層膜20に接する一対の電極21、22とを有する。また、ゲート絶縁膜17、多層膜20、及び一対の電極21、22上には、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25で構成される保護膜26が形成される。
本実施の形態に示すトランジスタ50において、多層膜20は、酸化物半導体膜18及び酸化物膜19を有する。また、酸化物半導体膜18の一部がチャネル領域として機能する。また、多層膜20に接するように、酸化物絶縁膜23が形成されており、酸化物絶縁膜23に接するように酸化物絶縁膜24が形成されている。即ち、酸化物半導体膜18と酸化物絶縁膜23との間に、酸化物膜19が設けられている。
酸化物半導体膜18は、代表的には、In−Ga酸化物膜、In−Zn酸化物膜、In−M−Zn酸化物膜(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、またはHf)がある。
なお、酸化物半導体膜18がIn−M−Zn酸化物膜であるとき、InおよびMの和を100atomic%としたとき、InとMの原子数比率は、好ましくはInが25atomic%以上、Mが75atomic%未満、さらに好ましくはInが34atomic%以上、Mが66atomic%未満とする。
酸化物半導体膜18は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ50のオフ電流を低減することができる。
酸化物半導体膜18の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
酸化物膜19は、代表的には、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)であり、且つ酸化物半導体膜18よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物膜19の伝導帯の下端のエネルギーと、酸化物半導体膜18の伝導帯の下端のエネルギーとの差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。即ち、酸化物膜19の電子親和力と、酸化物半導体膜18の電子親和力との差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。
酸化物膜19として、Al、Ti、Ga、Y、Zr、La、Ce、NdまたはHfをInより高い原子数比で有することで、以下の効果を有する場合がある。(1)酸化物膜19のエネルギーギャップを大きくする。(2)酸化物膜19の電子親和力を小さくする。(3)外部からの不純物を遮蔽する。(4)酸化物半導体膜18と比較して、絶縁性が高くなる。(5)Al、Ti、Ga、Y、Zr、La、Ce、NdまたはHfは酸素との結合力が強い金属元素であるため、Al、Ti、Ga、Y、Zr、La、Ce、NdまたはHfをInより高い原子数比で有することで、酸素欠損が生じにくくなる。
酸化物膜19がIn−M−Zn酸化物膜であるとき、InおよびMの和を100atomic%としたとき、InとMの原子数比率は、好ましくは、Inが50atomic%未満、Mが50atomic%以上、さらに好ましくは、Inが25atomic%未満、Mが75atomic%以上とする。
また、酸化物半導体膜18、及び酸化物膜19がIn−M−Zn酸化物膜(MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)の場合、酸化物半導体膜18と比較して、酸化物膜19に含まれるM(Al、Ti、Ga、Y、Zr、La、Ce、Nd、またはHf)の原子数比が大きく、代表的には、酸化物半導体膜18に含まれる上記原子と比較して、1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比である。
また、酸化物半導体膜18、及び酸化物膜19がIn−M−Zn酸化物膜(MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)の場合、酸化物膜19をIn:M:Zn=x1:y1:z1[原子数比]、酸化物半導体膜18をIn:M:Zn=x2:y2:z2[原子数比]とすると、y1/x1がy2/x2よりも大きく、好ましくは、y1/x1がy2/x2よりも1.5倍以上である。さらに好ましくは、y1/x1がy2/x2よりも2倍以上大きく、より好ましくは、y1/x1がy2/x2よりも3倍以上大きい。このとき、酸化物半導体膜において、y2がx2以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、y2がx2の3倍以上になると、当該酸化物半導体膜を用いたトランジスタの電界効果移動度が低下してしまうため、y2はx2の3倍未満であると好ましい。
例えば、酸化物半導体膜18としてIn:Ga:Zn=1:1:1または3:1:2の原子数比のIn−Ga−Zn酸化物を用いることができる。また、酸化物膜19としてIn:Ga:Zn=Zn=1:3:2、1:3:4、1:6:2、1:6:4、1:6:10、または1:9:6の原子数比のIn−Ga−Zn酸化物を用いることができる。なお、酸化物半導体膜18、及び酸化物膜19の原子数比はそれぞれ、誤差として上記スパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス20%の変動を含む。
酸化物半導体膜18、及び酸化物膜19としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜18、及び酸化物膜19は、キャリア密度が1×1017個/cm3以下、好ましくは1×1015個/cm3以下、さらに好ましくは1×1013個/cm3以下、より好ましくは1×1011個/cm3以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜18のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物膜19は、後に形成する酸化物絶縁膜24を形成する際の、酸化物半導体膜18へのダメージ緩和膜としても機能する。
酸化物膜19の厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。
なお、酸化物半導体膜18として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損量の少ない)ことを高純度真性または実質的に高純度真性とよぶ。
高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない場合がある。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が1×106μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。
従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損が形成される。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体膜18は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜18において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度を、5×1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、5×1018atoms/cm3以下、好ましくは1×1018atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016atoms/cm3以下とする。
酸化物半導体膜18において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜18において酸素欠損量が増加し、n型化してしまう。このため、酸化物半導体膜18におけるシリコンや炭素の濃度、または酸化物膜19と、酸化物半導体膜18との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
また、酸化物半導体膜18において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜18のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜18に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。
また、酸化物半導体膜18及び酸化物膜19は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
酸化物半導体膜18及び酸化物膜19は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜18及び酸化物膜19が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
ここでは、酸化物半導体膜18及び酸化物絶縁膜23の間に、酸化物膜19が設けられている。このため、酸化物膜19と酸化物絶縁膜23の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜18との間には隔たりがある。この結果、酸化物半導体膜18を流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜18とトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物膜19は、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜18へ移動する不純物量を低減することが可能である。また、酸化物膜19は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜18における不純物濃度及び酸素欠損量を低減することが可能である。
また、本実施の形態に示すトランジスタ50において、多層膜20に接するように、酸化物絶縁膜23が形成されており、酸化物絶縁膜23に接する酸化物絶縁膜24が形成されている。
酸化物絶縁膜23は、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁膜23は、後に形成する酸化物絶縁膜24を形成する際の、多層膜20へのダメージ緩和膜としても機能する。
酸化物絶縁膜23としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、酸化物絶縁膜23は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が3×1017spins/cm3以下であることが好ましい。これは、酸化物絶縁膜23に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜23における酸素の透過量が減少してしまうためである。
また、酸化物絶縁膜23と多層膜20との界面における欠陥量が少ないことが好ましく、代表的には、ESR測定により、多層膜20の欠陥に由来するg=1.93に現れる信号のスピン密度が1×1017spins/cm3以下、さらには検出下限以下であることが好ましい。
なお、酸化物絶縁膜23においては、外部から酸化物絶縁膜23に入った酸素が全て酸化物絶縁膜23の外部に移動せず、酸化物絶縁膜23にとどまる酸素もある。また、酸化物絶縁膜23に酸素が入ると共に、酸化物絶縁膜23に含まれる酸素が酸化物絶縁膜23の外部へ移動することで、酸化物絶縁膜23において酸素の移動が生じる場合もある。
酸化物絶縁膜23として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜23上に設けられる、酸化物絶縁膜24から脱離する酸素を、酸化物絶縁膜23を介して酸化物半導体膜18に移動させることができる。
酸化物絶縁膜23に接するように酸化物絶縁膜24が形成されている。酸化物絶縁膜24は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上である酸化物絶縁膜である。
酸化物絶縁膜24としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、酸化物絶縁膜24は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm3未満、更には1×1018spins/cm3以下であることが好ましい。なお、酸化物絶縁膜24は、酸化物絶縁膜23と比較して多層膜20から離れているため、酸化物絶縁膜23より、欠陥密度が多くともよい。
以下に、トランジスタ50の他の構成の詳細について説明する。
基板11の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板11として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板11として用いてもよい。なお、基板11として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板11として、可撓性基板を用い、可撓性基板上に直接、トランジスタ50を形成してもよい。または、基板11とトランジスタ50の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板11より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ50は耐熱性の劣る基板や可撓性の基板にも転載できる。
ゲート電極15は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極15は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極15は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極15とゲート絶縁膜17との間に、In−Ga−Zn系酸化窒化物膜、In−Sn系酸化窒化物膜、In−Ga系酸化窒化物膜、In−Zn系酸化窒化物膜、Sn系酸化窒化物膜、In系酸化窒化物膜、金属窒化膜(InN、ZnN等)等を設けてもよい。これらの膜は5eV以上、好ましくは5.5eV以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、In−Ga−Zn系酸化窒化物膜を用いる場合、少なくとも酸化物半導体膜18より高い窒素濃度、具体的には7原子%以上のIn−Ga−Zn系酸化窒化物膜を用いる。
ゲート絶縁膜17は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa−Zn系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、ゲート絶縁膜17として、ハフニウムシリケート(HfSiOx)、窒素が添加されたハフニウムシリケート(HfSixOyNz)、窒素が添加されたハフニウムアルミネート(HfAlxOyNz)、酸化ハフニウム、酸化イットリウムなどのhigh−k材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜17の厚さは、5nm以上400nm以下、より好ましくは10nm以上300nm以下、より好ましくは50nm以上250nm以下とするとよい。
一対の電極21、22は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
さらに、酸化物絶縁膜24上に、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜25を設けることで、多層膜20からの酸素の外部への拡散と、外部から多層膜20への水素、水等の侵入を防ぐことができる。窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
次に、図1に示すトランジスタ50の作製方法について、図2を用いて説明する。
図2(A)に示すように、基板11上にゲート電極15を形成し、ゲート電極15上にゲート絶縁膜17を形成する。
ここでは、基板11としてガラス基板を用いる。
ゲート電極15の形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極15を形成する。この後、マスクを除去する。
なお、ゲート電極15は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
ここでは、厚さ100nmのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極15を形成する。
ゲート絶縁膜17は、スパッタリング法、CVD法、蒸着法等で形成する。
ゲート絶縁膜17として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、ゲート絶縁膜17として酸化ガリウム膜を形成する場合、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて形成することができる。
次に、図2(B)に示すように、ゲート絶縁膜17上に酸化物半導体膜18及び酸化物膜19を形成する。
酸化物半導体膜18、及び酸化物膜19の形成方法について、以下に説明する。ゲート絶縁膜17上に、酸化物半導体膜18となる酸化物半導体膜、及び酸化物膜19となる酸化物膜を連続的に形成する。次に、酸化物膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜、及び酸化物膜のそれぞれ一部をエッチングすることで、図2(B)に示すように、ゲート絶縁膜17上であって、ゲート電極15の一部と重なるように素子分離された酸化物半導体膜18、及び酸化物膜19を有する多層膜20を形成する。この後、マスクを除去する。
酸化物半導体膜18となる酸化物半導体膜、及び酸化物膜19となる酸化物膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
スパッタリング法で該酸化物半導体膜及び酸化物膜を形成する場合、プラズマを発生させるための電源装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス(代表的にはアルゴン)、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜及び酸化物膜の組成にあわせて、適宜選択すればよい。
酸化物半導体膜18及び酸化物膜19は、各膜を単に積層するのではなく連続接合(ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造)が形成されるように作製する。すなわち、各膜の界面において、酸化物半導体膜18にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害するバリアを形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜18及び酸化物膜19の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気(1×10−7Pa乃至5×10−4Pa程度まで)することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
ここでは、スパッタリング法により、酸化物半導体膜として厚さ35nmのIn−Ga−Zn酸化物膜(In:Ga:Zn=1:1:1)を形成した後、スパッタリング法により、酸化物膜として厚さ20nmのIn−Ga−Zn酸化物膜(In:Ga:Zn=1:3:2)を形成する。次に、酸化物膜上にマスクを形成し、酸化物半導体膜及び酸化物膜のそれぞれ一部を選択的にエッチングすることで、酸化物半導体膜18及び酸化物膜19を有する多層膜20を形成する。
こののち、第1の加熱処理を行う。第1の加熱処理によって、酸化物半導体膜18に含まれる水素、水等を脱離させ、酸化物半導体膜に含まれる水素濃度及び水濃度を低減することができる。該加熱処理の温度は、代表的には、300℃以上400℃以下、好ましくは320℃以上370℃以下とする。
第1の加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
第1の加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
次に、図2(C)に示すように、一対の電極21、22を形成する。
一対の電極21、22の形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸着法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極21、22を形成する。この後、マスクを除去する。
ここでは、厚さ50nmのタングステン膜、厚さ400nmのアルミニウム膜、及び厚さ100nmのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アルミニウム膜、及びチタン膜をドライエッチングして、一対の電極21、22を形成する。
次に、図2(D)に示すように、多層膜20及び一対の電極21、22上に、酸化物絶縁膜23を形成する。次に、酸化物絶縁膜23上に酸化物絶縁膜24を形成する。
なお、酸化物絶縁膜23を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜24を形成することが好ましい。酸化物絶縁膜23を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜24を連続的に形成することで、酸化物絶縁膜23及び酸化物絶縁膜24における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜24に含まれる酸素を酸化物半導体膜18に移動させることが可能であり、酸化物半導体膜18の酸素欠損量を低減することができる。
酸化物絶縁膜23としては、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上400℃以下、さらに好ましくは200℃以上370℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜23として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜23の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜23として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物膜19及び酸化物絶縁膜23を設けることで、後に形成する酸化物絶縁膜24の形成工程において、酸化物半導体膜18へのダメージ低減が可能である。
なお、酸化物絶縁膜23は、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上400℃以下、好ましくは300℃以上400℃以下、さらに好ましくは320℃以上370℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜23として、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜23として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、25℃において0.5重量%のフッ酸に対するエッチング速度が10nm/分以下、好ましくは8nm/分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
さらには、処理室の圧力を100Pa以上250Pa以下とすることで、酸化物絶縁膜23に含まれる水の含有量が少なくなるため、トランジスタ50の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。また、処理室の圧力を100Pa以上250Pa以下とすることで、酸化物絶縁膜23を成膜する際に、酸化物半導体膜18を含む多層膜20へのダメージを低減することが可能であり、酸化物半導体膜18に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜23または後に形成される酸化物絶縁膜24の成膜温度を高くする、代表的には220℃より高い温度とすることで、酸化物半導体膜18に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜24の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜18の酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を100Pa以上250Pa以下とし、酸化物絶縁膜23の成膜時における酸化物半導体膜18へのダメージを低減することで、酸化物絶縁膜24からの少ない酸素脱離量でも酸化物半導体膜18中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を100倍以上とすることで、酸化物絶縁膜23に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜18に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。
ここでは、酸化物絶縁膜23として、流量30sccmのシラン及び流量4000sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を220℃とし、27.12MHzの高周波電源を用いて150Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ50nmの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜24としては、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上280℃以下、さらに好ましくは200℃以上240℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm2以上0.5W/cm2以下、さらに好ましくは0.25W/cm2以上0.35W/cm2以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
酸化物絶縁膜24の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜24の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜24中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、多層膜20上に酸化物絶縁膜23が設けられている。このため、酸化物絶縁膜24の形成工程において、酸化物絶縁膜23が多層膜20の保護膜となる。また、酸化物膜19が酸化物半導体膜18の保護膜となる。これらの結果、酸化物半導体膜18へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜24を形成することができる。
なお、酸化物絶縁膜24の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、酸化物絶縁膜24の欠陥量を低減することが可能である。代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が6×1017spins/cm3未満、好ましくは3×1017spins/cm3以下、好ましくは1.5×1017spins/cm3以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。
ここでは、酸化物絶縁膜24として、流量200sccmのシラン及び流量4000sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を220℃とし、27.12MHzの高周波電源を用いて1500Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ400nmの酸化窒化シリコン膜を形成する。なお、プラズマCVD装置は電極面積が6000cm2である平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると0.25W/cm2である。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、300℃以上400℃以下、好ましくは320℃以上370℃以下とする。
該加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜24に含まれる酸素の一部を酸化物半導体膜18に移動させ、酸化物半導体膜18に含まれる酸素欠損量を低減することができる。
また、酸化物絶縁膜23及び酸化物絶縁膜24に水、水素等が含まる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜25を後に形成し、加熱処理を行うと、酸化物絶縁膜23及び酸化物絶縁膜24に含まれる水、水素等が、酸化物半導体膜18に移動し、酸化物半導体膜18に欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜23及び酸化物絶縁膜24に含まれる水、水素等を脱離させることが可能であり、トランジスタ50の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら酸化物絶縁膜24を、酸化物絶縁膜23上に形成することで、酸化物半導体膜18に酸素を移動させ、酸化物半導体膜18に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。
ここでは、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行う。
また、一対の電極21、22を形成する際、導電膜のエッチングによって、多層膜20はダメージを受け、多層膜20のバックチャネル(多層膜20において、ゲート電極15と対向する面と反対側の面)側側に酸素欠損が生じる。しかし、酸化物絶縁膜24に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、多層膜20に含まれる欠陥を低減することができるため、トランジスタ50の信頼性を向上させることができる。
次に、スパッタリング法、CVD法等により、窒化物絶縁膜25を形成する。
なお、窒化物絶縁膜25をプラズマCVD法で形成する場合、プラズマCVD装置の真空排気された処理室内に載置された基板を300℃以上400℃以下、さらに好ましくは320℃以上370℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
窒化物絶縁膜25としてプラズマCVD法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いことが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を5以上50以下、好ましくは10以上50以下とすることが好ましい。
ここでは、プラズマCVD装置の処理室に、流量50sccmのシラン、流量5000sccmの窒素、及び流量100sccmのアンモニアを原料ガスとし、処理室の圧力を100Pa、基板温度を350℃とし、27.12MHzの高周波電源を用いて1000Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ50nmの窒化シリコン膜を形成する。なお、プラズマCVD装置は電極面積が6000cm2である平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると1.7×10−1W/cm2である。
以上の工程により、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25で構成される保護膜26を形成することができる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、300℃以上400℃以下、好ましくは320℃以上370℃以下とする。
以上の工程により、トランジスタ50を作製することができる。
本実施の形態では、トランジスタの作製工程において、第1の加熱処理及び第2の加熱処理を行っているが、酸化物半導体膜を有する多層膜を形成することで、酸化物半導体膜に含まれる不純物濃度を低減することが可能であり、且つ欠陥準位におけるキャリアのトラップを妨げることが可能である。この結果、それぞれの加熱処理の温度を400℃以下としても、高温で加熱処理したトランジスタと、しきい値電圧の変動量が同等であるトランジスタを作製することができる。この結果、半導体装置のコスト削減が可能である。
また、チャネル領域として機能する酸化物半導体膜に重畳して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素を酸化物半導体膜に移動させることができる。この結果、酸化物半導体膜に含まれる酸素欠損の含有量を低減することができる。
特に、チャネル形成として機能する酸化物半導体膜と、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜との間に酸素を透過する酸化物絶縁膜を形成することで、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する際に、当該酸化物半導体膜にダメージが入ることを抑制できる。この結果、酸化物半導体膜に含まれる酸素欠損量を低減することができる。
そして、酸化物半導体膜上に酸化物膜を形成することで、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する際に、当該酸化物半導体膜にダメージが入ることをさらに抑制できる。加えて、酸化物膜を形成することで、当該酸化物半導体膜上に形成させる絶縁膜、例えば酸化物絶縁膜の構成元素が、当該酸化物半導体膜に混入することを抑制できる。
上記より、酸化物半導体膜を用いた半導体装置において、欠陥量が低減された半導体装置を得ることができる。また、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置を得ることができる。
<トランジスタのバンド構造>
次に、多層膜20のバンド構造について、図3を用いて説明する。
ここでは、例として、酸化物半導体膜18としてエネルギーギャップが3.15eVであるIn−Ga−Zn酸化物を用い、酸化物膜19としてエネルギーギャップが3.5eVであるIn−Ga−Zn酸化物を用いる。エネルギーギャップは、分光エリプソメータ(HORIBA JOBIN YVON社 UT−300)を用いて測定することができる。
酸化物半導体膜18及び酸化物膜19の真空準位と価電子帯上端のエネルギー差(イオン化ポテンシャルともいう。)は、それぞれ8eV及び8.2eVである。なお、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置(PHI社 VersaProbe)を用いて測定できる。
したがって、酸化物半導体膜18及び酸化物膜19の真空準位と伝導帯下端のエネルギー差(電子親和力ともいう。)は、それぞれ4.85eV及び4.7eVである。
図3(A)は、多層膜20のバンド構造の一部を模式的に示している。ここでは、多層膜20に酸化シリコン膜を接して設けた場合について説明する。なお、図3(A)に表すEcI1は酸化シリコン膜の伝導帯下端のエネルギーを示し、EcS1は酸化物半導体膜18の伝導帯下端のエネルギーを示し、EcS2は酸化物膜19の伝導帯下端のエネルギーを示し、EcI2は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、EcI1は、図1(B)において、ゲート絶縁膜17に相当し、EcI2は、図1(B)において、酸化物絶縁膜23に相当する。
図3(A)に示すように、酸化物半導体膜18及び酸化物膜19において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜20は、酸化物半導体膜18と共通の元素を含み、酸化物半導体膜18及び酸化物膜19の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図3(A)より、多層膜20の酸化物半導体膜18がウェル(井戸)となり、多層膜20を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜18に形成されることがわかる。なお、多層膜20は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜18と酸化物膜19とが連続接合している、ともいえる。
なお、図3(A)に示すように、酸化物膜19と、酸化物絶縁膜23との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物膜19が設けられることにより、酸化物半導体膜18と該トラップ準位とを遠ざけることができる。ただし、EcS1とEcS2とのエネルギー差が小さい場合、酸化物半導体膜18の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの電荷が生じマイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、EcS1とEcS2とのエネルギー差を、0.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
また、図3(B)は、多層膜20のバンド構造の一部を模式的に示し、図3(A)に示すバンド構造の変形例である。ここでは、多層膜20に酸化シリコン膜を接して設けた場合について説明する。なお、図3(B)に表すEcI1は酸化シリコン膜の伝導帯下端のエネルギーを示し、EcS1は酸化物半導体膜18の伝導帯下端のエネルギーを示し、EcI2は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、EcI1は、図1(B)において、ゲート絶縁膜17に相当し、EcI2は、図1(B)において、酸化物絶縁膜23に相当する。
図1(B)に示すトランジスタにおいて、一対の電極21、22の形成時に多層膜20の上方、すなわち酸化物膜19がエッチングされる場合がある。一方、酸化物半導体膜18の上面は、酸化物膜19の成膜時に酸化物半導体膜18と酸化物膜19の混合層が形成される場合がある。
例えば、酸化物半導体膜18が、In:Ga:Zn=1:1:1[原子数比]のIn−Ga−Zn酸化物、またはIn:Ga:Zn=3:1:2[原子数比]のIn−Ga−Zn酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜であり、酸化物膜19が、In:Ga:Zn=1:3:2[原子数比]のIn−Ga−Zn酸化物、またはIn:Ga:Zn=1:6:4[原子数比]のIn−Ga−Zn酸化物をスパッタリングターゲットに用いて成膜された酸化物膜である場合、酸化物半導体膜18よりも酸化物膜19のGaの含有量が多いため、酸化物半導体膜18の上面には、GaOx層または酸化物半導体膜18よりもGaを多く含む混合層が形成されうる。
したがって、酸化物膜19がエッチングされた場合においても、EcS1のEcI2側の伝導帯下端のエネルギーが高くなり、図3(B)に示すバンド構造のようになる場合がある。
図3(B)に示すバンド構造のようになる場合、チャネル領域の断面観察時において、多層膜20は、酸化物半導体膜18のみと見かけ上観察される場合がある。しかしながら、実質的には、酸化物半導体膜18上には、酸化物半導体膜18よりもGaを多く含む混合層が形成されているため、該混合層を1.5層として、捉えることができる。なお、該混合層は、例えば、EDX分析等によって、多層膜20に含有する元素を測定した場合、酸化物半導体膜18の上方の組成を分析することで確認することができる。例えば、酸化物半導体膜18の上方の組成が、酸化物半導体膜18中の組成よりもGaの含有量が多い構成となることで確認することができる。
<変形例1、下地絶縁膜について>
本実施の形態に示すトランジスタ50において、必要に応じて、基板11及びゲート電極15の間に下地絶縁膜を設けることができる。下地絶縁膜の材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板11から不純物、代表的にはアルカリ金属、水、水素等の多層膜20への拡散を抑制することができる。
下地絶縁膜は、スパッタリング法、CVD法等により形成することができる。
<変形例2、ゲート絶縁膜について>
本実施の形態に示すトランジスタ50において、必要に応じて、ゲート絶縁膜17を積層構造とすることができる。ここでは、ゲート絶縁膜17の構成について、図5を用いて説明する。
図5(A)に示すように、ゲート絶縁膜17は、窒化物絶縁膜17a及び酸化物絶縁膜17bが、ゲート電極15側から順に積層される積層構造とすることができる。ゲート電極15側に窒化物絶縁膜17aを設けることで、ゲート電極15からの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が多層膜20に移動することを防ぐことができる。
また、多層膜20側に酸化物絶縁膜17bを設けることで、ゲート絶縁膜17及び多層膜20界面における欠陥準位密度を低減することが可能である。この結果、電気特性の劣化の少ないトランジスタを得ることができる。なお、酸化物絶縁膜17bとして、酸化物絶縁膜24と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成すると、ゲート絶縁膜17及び多層膜20界面における欠陥準位密度をさらに低減することが可能であるため、さらに好ましい。
図5(B)に示すように、ゲート絶縁膜17は、欠陥の少ない窒化物絶縁膜17cと、水素ブロッキング性の高い窒化物絶縁膜17dと、酸化物絶縁膜17bとが、ゲート電極15側から順に積層される積層構造とすることができる。ゲート絶縁膜17として、欠陥の少ない窒化物絶縁膜17cを設けることで、ゲート絶縁膜17の絶縁耐圧を向上させることができる。また、水素ブロッキング性の高い窒化物絶縁膜17dを設けることで、ゲート電極15及び窒化物絶縁膜17cからの水素が多層膜20に移動することを防ぐことができる。
図5(B)に示す窒化物絶縁膜17c、17dの作製方法の一例を以下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマCVD法により、欠陥の少ない窒化シリコン膜を窒化物絶縁膜17cとして形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第2の窒化シリコン膜を窒化物絶縁膜17dとして成膜する。このような形成方法により、欠陥が少なく、且つ水素のブロッキング性を有する窒化物絶縁膜が積層されたゲート絶縁膜17を形成することができる。
図5(C)に示すように、ゲート絶縁膜17は、不純物のブロッキング性が高い窒化物絶縁膜17eと、欠陥の少ない窒化物絶縁膜17cと、水素ブロッキング性の高い窒化物絶縁膜17dと、酸化物絶縁膜17bとが、ゲート電極15側から順に積層される積層構造とすることができる。ゲート絶縁膜17として、不純物のブロッキング性が高い窒化物絶縁膜17eを設けることで、ゲート電極15からの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が多層膜20に移動することを防ぐことができる。
図5(C)に示す窒化物絶縁膜17e、17c、17dの作製方法の一例を以下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマCVD法により、不純物のブロッキング性が高い窒化シリコン膜を窒化物絶縁膜17eとして形成する。次に、アンモニアの流量を増加させることで、欠陥の少ない窒化シリコン膜を窒化物絶縁膜17cとして形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第2の窒化シリコン膜を窒化物絶縁膜17dとして成膜する。このような形成方法により、欠陥が少なく、且つ不純物のブロッキング性を有する窒化物絶縁膜が積層されたゲート絶縁膜17を形成することができる。
<変形例3、一対の電極について>
本実施の形態に示すトランジスタ50に設けられる一対の電極21、22として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いることが好ましい。この結果、多層膜20に含まれる酸素と一対の電極21、22に含まれる導電材料とが結合し、多層膜20において、酸素欠損領域が形成される。また、多層膜20に一対の電極21、22を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、図6に示すように、多層膜20において、一対の電極21,22と接する領域近傍に、低抵抗領域20a、20bが形成される。低抵抗領域20a、20bは、一対の電極21、22に接し、且つゲート絶縁膜17と、一対の電極21、22の間に形成される。低抵抗領域20a、20bは、導電性が高いため、多層膜20と一対の電極21、22との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
また、一対の電極21、22を、上記酸素と結合しやすい導電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。このような積層構造とすることで、一対の電極21、22と酸化物絶縁膜23との界面において、一対の電極21、22の酸化を防ぐことが可能であり、一対の電極21、22の高抵抗化を抑制することが可能である。
<変形例4、多層膜について>
本実施の形態に示すトランジスタ50の作製方法において、多層膜の側面に、酸化物半導体膜18の反応により生じる化合物、または/及び酸化物膜19の反応により生じる化合物を設けることができる。ここでは、図1(B)のトランジスタ50の多層膜20近傍の拡大図である図7を用いて説明する。
例えば、図7(A)に示すように、多層膜20のバックチャネル側に、酸化物膜19の反応により生じる化合物19cを設けることができる。化合物19cは、一対の電極21、22を形成した後、TMAH(Tetramethylammonium Hydroxide)溶液などのアルカリ性の溶液、リン酸、硝酸、フッ化水素酸、塩酸、硫酸、酢酸、シュウ酸などの酸性の溶液に酸化物膜19を曝すことで、形成することができる。
なお、当該工程において、酸化物膜19の一部は、エッチングされると共に、上記アルカリ性の溶液、酸性の溶液と反応し、反応物が残存する。酸化物膜19は、In−Ga酸化物、In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)で形成されている場合、当該工程においては、酸化物膜19に含まれるIn(酸化インジウム)が優先的に除去されるため、酸化物膜19と比較して、Inと比較してGaまたはMの割合が多い化合物19cが形成される。
Inと比較してGaまたはMの割合が多い化合物19cは、MであるAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHfをInより高い原子数比で有する。このため、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜18へ移動する不純物量を低減することが可能である。この結果、しきい値電圧の変動の少ないトランジスタを作製することができる。
また、当該処理によって、一対の電極21、22の間のエッチング残渣を除去することが可能である。この結果、一対の電極21、22の間に流れるリーク電流の発生を抑制することができる。
また、図7(B)に示すように、多層膜20の側面に化合物19dを設けることができる。化合物19dは、多層膜20を形成する際に、TMAH(Tetramethylammonium Hydroxide)溶液などのアルカリ性の溶液、リン酸、硝酸、フッ化水素酸、塩酸、硫酸、酢酸、シュウ酸などの酸性の溶液を用いたウエットエッチング処理をすることで形成することができる。または、エッチングガスとして三塩化ホウ素ガス及び塩素ガスを用いたドライエッチング処理をすることで、化合物19dを形成することができる。または、多層膜20を形成した後、上記溶液に酸化物膜19を曝すことで、化合物19dを形成することができる。
化合物19dは、化合物19cと同様に、Inと比較してGaまたはMの割合が多い。このため、化合物19dは、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜18へ移動する不純物量を低減することが可能である。この結果、しきい値電圧の変動の少ないトランジスタを作製することができる。
<変形例5、多層膜について>
本実施の形態に示すトランジスタ50の作製方法において、一対の電極21、22を形成した後、多層膜20を酸素雰囲気で発生させたプラズマに曝し、酸化物半導体膜18及び酸化物膜19に酸素を供給することができる。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板11側にバイアスを印加しない状態で発生したプラズマに多層膜20を曝すことが好ましい。この結果、多層膜20にダメージを与えず、且つ酸素を供給することが可能であり、多層膜20に含まれる酸素欠損量を低減することができる。また、エッチング処理により多層膜20の表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。
<変形例6、保護膜について>
本実施の形態に示すトランジスタ50において、図8に示すように、トランジスタ50上に、酸化物絶縁膜24及び窒化物絶縁膜25が積層される保護膜26aを設けることができる。図8に示すトランジスタは、酸化物半導体膜18上に酸化物膜19を有するため、当該酸化物膜19が、酸化物絶縁膜24を形成する際の保護膜として機能する。この結果、酸化物絶縁膜24を形成する際、酸化物半導体膜18がプラズマに曝されず、比較的高い電力を用いるプラズマCVD法で酸化物絶縁膜24を形成する際に生じるプラズマダメージを低減できる。
また、酸化物絶縁膜24に含まれる酸素を、多層膜20に直接移動させることが可能であるため、酸化物半導体膜18への酸素供給量を増加させることが可能である。この結果、酸化物半導体膜18の酸素欠損量をさらに低減することが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態1と比較して、ゲート絶縁膜及び酸化物半導体膜の間に、酸化物膜を有する点が異なる。
図9に、半導体装置が有するトランジスタ60の上面図及び断面図を示す。図9(A)はトランジスタ60の上面図であり、図9(B)は、図9(A)の一点鎖線A−B間の断面図であり、図9(C)は、図9(A)の一点鎖線C−D間の断面図である。なお、図9(A)では、明瞭化のため、基板11、トランジスタ60の構成要素の一部(例えば、ゲート絶縁膜17)、酸化物絶縁膜23、酸化物絶縁膜24、窒化物絶縁膜25などを省略している。
図9に示すトランジスタ60は、基板11上に設けられるゲート電極15を有する。また、基板11及びゲート電極15上に形成されるゲート絶縁膜17と、ゲート絶縁膜17を介して、ゲート電極15と重なる多層膜34と、多層膜34に接する一対の電極21、22とを有する。また、ゲート絶縁膜17、多層膜34、及び一対の電極21、22上には、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25で構成される保護膜26が形成される。
本実施の形態に示すトランジスタ60において、多層膜34は、酸化物膜31、酸化物半導体膜32、及び酸化物膜33を有する。また、酸化物半導体膜32がチャネル領域として機能する。
また、ゲート絶縁膜17及び酸化物膜31が接する。即ち、ゲート絶縁膜17と酸化物半導体膜18との間に、酸化物膜31が設けられている。
また、多層膜34及び酸化物絶縁膜23が接する。また、酸化物絶縁膜23及び酸化物絶縁膜24が接する。即ち、酸化物半導体膜18と酸化物絶縁膜23との間に、酸化物膜33が設けられている。
酸化物膜31及び酸化物膜33は、実施の形態1に示す酸化物膜19と同様の材料及び形成方法を適宜用いることができる。
酸化物膜31は、酸化物半導体膜32より膜厚が小さいと好ましい。酸化物膜31の厚さを1nm以上5nm以下、好ましくは1nm以上3nm以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
また、酸化物膜31、33がIn−M−Zn酸化物であるとき、InおよびMの和を100atomic%としたとき、InとMの原子数比率は、好ましくは、Inが50atomic%未満、Mが50atomic%以上、さらに好ましくは、Inが25atomic%未満、Mが75atomic%以上とする。
酸化物半導体膜32は、実施の形態1に示す酸化物半導体膜18と同様の材料及び形成方法を適宜用いることができる。
ここでは、酸化物膜31として、スパッタリング法により、厚さ30nmのIn−Ga−Zn酸化物膜(In:Ga:Zn=1:6:4)を形成する。また、酸化物半導体膜32として厚さ10nmのIn−Ga−Zn酸化物膜(In:Ga:Zn=1:1:1)を形成する。また、酸化物膜33として厚さ10nmのIn−Ga−Zn酸化物膜(In:Ga:Zn=1:3:2)を形成する。
本実施の形態に示すトランジスタは、多層膜34のバックチャネル(多層膜34において、ゲート電極15と対向する面と反対側の面)側に、酸素を透過する酸化物絶縁膜23を介して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜24が設けられている。このため、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜24に含まれる酸素を、多層膜34に含まれる酸化物半導体膜32に移動させ、酸化物半導体膜32に含まれる酸素欠損量を低減することができる。
また、一対の電極21、22を形成するエッチングによって、多層膜34はダメージを受け、多層膜34のバックチャネル側に酸素欠損が生じるが、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜24に含まれる酸素によって、当該酸素欠損を修復することができる。これにより、トランジスタ60の信頼性を向上させることができる。
以上のことから、酸化物膜31、酸化物半導体膜32、及び酸化物膜33を有する多層膜34と、多層膜34上に設けられる酸素を透過する酸化物絶縁膜23を介して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜24とを有することで、多層膜34における酸素欠損を低減することが可能である。また、ゲート絶縁膜17と酸化物半導体膜32との間に、酸化物膜31が設けられており、酸化物半導体膜32と酸化物絶縁膜23との間に、酸化物膜33が設けられているため、酸化物膜31と酸化物半導体膜32との界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜32におけるシリコンや炭素の濃度、または酸化物膜33と酸化物半導体膜32との界面近傍におけるシリコンや炭素の濃度を低減することができる。これらの結果、多層膜34において、一定光電流測定法で導出される吸収係数は、1×10−3/cm未満、好ましくは1×10−4/cm未満となり、局在準位が極めて少ない。
このような構造を有するトランジスタ60は、酸化物半導体膜32において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例であるBTストレス試験及び光BTストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。
(実施の形態3)
本実施の形態では、実施の形態1及び実施の形態2と比較して、酸化物半導体膜の欠陥量をさらに低減しつつ、トランジスタのオン電流を高めることが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態1と比較して、一対の電極21、22と、酸化物絶縁膜23の間に、酸化物膜を有する点が異なる。なお、本実施の形態では実施の形態1を用いて説明するが、適宜実施の形態2に適用可能である。
図10に、半導体装置が有するトランジスタ70の上面図及び断面図を示す。トランジスタ70の上面図を図10(A)に示す。図10(A)において、一点鎖線A−B間の断面図を図10(B)に示し、一点鎖線C−D間の断面図を図10(C)に示す。なお、図10(A)では、明瞭化のため、基板11、トランジスタ70の構成要素の一部(例えば、ゲート絶縁膜17)、酸化物絶縁膜23、酸化物絶縁膜24、窒化物絶縁膜25などを省略している。
トランジスタ70は、トランジスタ50と比較して、一対の電極21、22が酸化物半導体膜18a及び酸化物膜19aで囲われている点で異なる。具体的には、トランジスタ70は、ゲート絶縁膜17上に設けられた酸化物半導体膜18aと、酸化物半導体膜18a上に設けられた一対の電極21、22と、酸化物半導体膜18a及び一対の電極21、22上に設けられた酸化物膜19aとを有する。
トランジスタ70は、一対の電極21、22が酸化物半導体膜18aと接していることから、トランジスタ60と比較して、酸化物半導体膜18aと一対の電極21、22との接触抵抗が低く、トランジスタ60よりもオン電流が向上したトランジスタである。
また、トランジスタ70は、一対の電極21、22が酸化物半導体膜18aと接していることから、酸化物半導体膜18aと一対の電極21、22との接触抵抗を増大させずに、酸化物膜19aを厚くすることができる。このようにすることで、保護膜26を形成する際のプラズマダメージまたは保護膜26の構成元素の混入などで生じるトラップ準位が、酸化物半導体膜18aと酸化物膜19aとの界面近傍に形成されることを抑制できる。つまり、トランジスタ65はオン電流の向上、及びしきい値電圧の変動量の低減を両立することができる。
トランジスタ70の作製方法を図11を用いて説明する。まず、図2(A)と同様にして、基板11上にゲート電極15及びゲート絶縁膜17を形成する(図11(A)を参照。)。
次に、後に酸化物半導体膜18aとなる酸化物半導体膜28を形成し、その後、一対の電極21、22を形成する。次に、後に酸化物膜19aとなる酸化物膜29を形成する(図11(B)を参照。)。
酸化物半導体膜28は、実施の形態1に示す酸化物半導体膜18と同様の材料及び形成方法を適宜用いることができる。また、一対の電極21、22は、図2(C)と同様に形成することができる。なお、一対の電極21、22は、酸化物半導体膜28上に形成される。また、酸化物膜29は実施の形態1に示す酸化物膜19と同様の材料及び形成方法を適宜用いることができる。
次に、酸化物半導体膜28、及び酸化物膜29のそれぞれ一部を同時にエッチングして、酸化物半導体膜18a及び酸化物膜19aを有する多層膜20を形成する(図11(C)を参照。)。なお、当該エッチングは、酸化物膜29となる酸化物膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いることで実施できる。また、酸化物半導体膜28、及び酸化物膜29を同時にエッチングするため、酸化物半導体膜18a及び酸化物膜19aの端部が略一致している。
次に、ゲート絶縁膜17、多層膜20及び一対の電極21、22を覆うようにして、保護膜26を形成する。保護膜26は、実施の形態1と同様にして形成することができる。また、トランジスタ70の作製方法において、実施の形態1を適宜参照して加熱処理を行うことができる。
また、一対の電極21、22を形成するエッチングによって、酸化物半導体膜18aに酸素欠損などの欠陥が生じ、キャリア密度が増大する場合があるため、酸化物膜29を形成する前に、当該酸化物半導体膜18aを酸素雰囲気で発生させたプラズマに曝し、当該酸化物半導体膜18aに酸素を供給することが好ましい。このようにすることで、トランジスタ70において、酸化物半導体膜18aと酸化物膜19aとの界面近傍にトラップ準位が形成されることを抑制でき、しきい値電圧の変動量を低減することができる。または、トランジスタ70において、多層膜20のうち、酸化物半導体膜18aの側面近傍を流れるリーク電流を低減することができ、オフ電流の増大を抑制することができる。
また、一対の電極21、22を形成するエッチングによって、多層膜20はダメージを受け、多層膜20のバックチャネル側に酸素欠損が生じるが、酸化物絶縁膜24に含まれる酸素の一部を酸化物半導体膜18aに移動させ、酸化物半導体膜18aに含まれる酸素欠損量を低減することが可能である。これにより、トランジスタ70の信頼性を向上させることができる。
<変形例1>
本実施の形態に示すトランジスタ70において、多層膜20及び一対の電極21、22の積層構造は適宜変更することができる。例えば、変形例として図12に示すようなトランジスタとすることができる。
図12に示すトランジスタは、トランジスタ60と比較して、酸化物半導体膜18b及び酸化物膜19bを異なる工程で形成する点が異なる。即ち、酸化物半導体膜18bの端部は、一対の電極21、22に覆われており、酸化物膜19bと接しない点が異なる。
図12に示すトランジスタは、トランジスタ50と比較して、一対の電極21、22及び酸化物半導体膜18bが直接接しているため、多層膜20と一対の電極21、22との接触抵抗が低く、トランジスタ50よりもオン電流が向上したトランジスタである。
また、図12に示すトランジスタは、一対の電極21、22が酸化物半導体膜18bと直接接していることから、多層膜20と一対の電極21、22との接触抵抗を増大させずに、酸化物膜19bを厚くすることができる。このようにすることで、保護膜26を形成する際のプラズマダメージまたは保護膜26の構成元素が混入するなどで生じるトラップ準位が、酸化物半導体膜18bと酸化物膜19bとの界面近傍の形成されることを抑制できる。つまり、オン電流の向上としきい値電圧の変動の低減を両立することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、実施の形態1乃至実施の形態3と異なる構造のトランジスタについて、図13を用いて説明する。本実施の形態に示すトランジスタ80は、酸化物半導体膜を介して対向する複数のゲート電極を有することを特徴とする。
図13に示すトランジスタ80は、基板11上に設けられるゲート電極15を有する。また、基板11及びゲート電極15上に形成されるゲート絶縁膜17と、ゲート絶縁膜17を介して、ゲート電極15と重なる多層膜20と、多層膜20に接する一対の電極21、22と、を有する。なお、多層膜20は、酸化物半導体膜18及び酸化物膜19を有する。また、ゲート絶縁膜17、多層膜20、及び一対の電極21、22上には、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25で構成される保護膜26が形成される。また、保護膜26を介して多層膜20と重畳するゲート電極61を有する。
ゲート電極61は、実施の形態1に示すゲート電極15と同様に形成することができる。
本実施の形態に示すトランジスタ70は、多層膜20を介して対向するゲート電極15及びゲート電極61を有する。ゲート電極15とゲート電極61に異なる電位を印加することで、トランジスタ70のしきい値電圧を制御することができる。
また、酸素欠損量が低減された酸化物半導体膜18を有する多層膜20を有することで、トランジスタの電気特性を向上させることが可能である。また、しきい値電圧の変動量が少なく、信頼性の高いトランジスタとなる。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、実施の形態1乃至実施の形態4と異なる構造のトランジスタについて、図14を用いて説明する。
本実施の形態では、実施の形態1乃至実施の形態4と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態1乃至実施の形態4と比較して、多層膜20のバックチャネル側が保護膜で覆われており、一対の電極を形成するためのエッチング処理で生じるプラズマに曝されていない点が異なる。
図14に、半導体装置が有するトランジスタ90の上面図及び断面図を示す。図14(A)はトランジスタ90の上面図であり、図14(B)は、図14(A)の一点鎖線A−B間の断面図であり、図14(C)は、図14(A)の一点鎖線C−D間の断面図である。なお、図14(A)では、明瞭化のため、基板11、トランジスタ90の構成要素の一部(例えば、ゲート絶縁膜17)、酸化物絶縁膜23、酸化物絶縁膜24、窒化物絶縁膜25などを省略している。
図14に示すトランジスタ90は、基板11上に設けられるゲート電極15を有する。また、基板11及びゲート電極15上に形成されるゲート絶縁膜17と、ゲート絶縁膜17を介して、ゲート電極15と重なる多層膜20を有する。また、ゲート絶縁膜17及び多層膜20上に、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25で構成される保護膜26と、保護膜26上に形成され、保護膜26の開口において多層膜20に接続する一対の電極21b、22bとを有する。
次に、トランジスタ90の作製方法を説明する。
実施の形態1と同様に、基板11上にゲート電極15を形成し、基板11及びゲート電極15上にゲート絶縁膜17を形成する。次に、ゲート絶縁膜17上に多層膜20を形成する。この後、第1の加熱処理を行い、酸化物半導体膜に含まれる不純物を脱離させる。
次に、実施の形態1と同様に、ゲート絶縁膜17及び多層膜20上に酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25を形成する。なお、酸化物絶縁膜24を形成した後、第2の加熱処理を行い、酸化物絶縁膜24に含まれる酸素の一部を酸化物半導体膜18に供給する。
次に、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25のそれぞれ一部をエッチングして、多層膜20の一部を露出する開口部を形成する。この後、多層膜20に接する一対の電極21b、22bを、実施の形態1と同様に形成する。
本実施の形態においては、一対の電極21b、22bをエッチングする際、多層膜20が保護膜26に覆われているため、一対の電極21b、22bを形成するエッチングによって、多層膜20、特に多層膜20のバックチャネル領域はダメージを受けない。さらに、酸化物絶縁膜24は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。このため、酸化物絶縁膜24に含まれる酸素の一部を酸化物半導体膜18に移動させ、酸化物半導体膜18に含まれる酸素欠損量を低減することができる。
以上の工程により、多層膜20に含まれる欠陥を低減することが可能であり、トランジスタ90の信頼性を向上させることができる。
(実施の形態6)
本実施の形態では、実施の形態1乃至実施の形態5と異なる構造のトランジスタについて、図15を用いて説明する。
本実施の形態では、実施の形態1乃至実施の形態4と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態5と同様に、多層膜20のバックチャネル側が保護膜で覆われており、一対の電極を形成するためのエッチング処理で生じるプラズマに曝されていない点が、実施の形態1乃至実施の形態4と異なる。
図15に、半導体装置が有するトランジスタ100の上面図及び断面図を示す。図15に示すトランジスタ100は、チャネル保護型のトランジスタである。図15(A)はトランジスタ100の上面図であり、図15(B)は、図15(A)の一点鎖線A−B間の断面図であり、図15(C)は、図15(A)の一点鎖線C−D間の断面図である。なお、図15(A)では、明瞭化のため、基板11、トランジスタ100の構成要素の一部(例えば、ゲート絶縁膜17など)を省略している。
図15に示すトランジスタ100は、基板11上に設けられるゲート電極15を有する。また、基板11及びゲート電極15上に形成されるゲート絶縁膜17と、ゲート絶縁膜17を介して、ゲート電極15と重なる多層膜20とを有する。また、ゲート絶縁膜17及び多層膜20上に、酸化物絶縁膜23a、酸化物絶縁膜24a、及び窒化物絶縁膜25aで構成される保護膜26aと、ゲート絶縁膜17、多層膜20、及び保護膜26a上に形成される一対の電極21c、22bcとを有する。
次に、トランジスタ100の作製方法を説明する。
実施の形態1と同様に、基板11上にゲート電極15を形成し、基板11及びゲート電極15上にゲート絶縁膜17を形成する。次に、ゲート絶縁膜17上に多層膜20を形成する。この後、第1の加熱処理を行い、酸化物半導体膜に含まれる不純物を脱離させる。
次に、実施の形態1と同様に、ゲート絶縁膜17及び多層膜20上に、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25を形成する。なお、酸化物絶縁膜24を形成した後、第2の加熱処理を行い、酸化物絶縁膜24に含まれる酸素の一部を酸化物半導体膜18に供給する。
次に、酸化物絶縁膜23、酸化物絶縁膜24、及び窒化物絶縁膜25のそれぞれ一部をエッチングして、酸化物絶縁膜23a、酸化物絶縁膜24a、及び窒化物絶縁膜25aで形成される保護膜26aを形成する。
次に、多層膜20に接する一対の電極21c、22cを、実施の形態1と同様に形成する。
本実施の形態においては、一対の電極21c、22cをエッチングする際、多層膜20が保護膜26aに覆われているため、一対の電極21c、22cを形成するエッチングによって、多層膜20はダメージを受けない。さらに、酸化物絶縁膜24aは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。このため、酸化物絶縁膜24aに含まれる酸素の一部を酸化物半導体膜18に移動させ、酸化物半導体膜18に含まれる酸素欠損量を低減することができる。
なお、図15においては、保護膜26cとして、窒化物絶縁膜25aが形成されるが、酸化物絶縁膜23a及び酸化物絶縁膜24aの積層構造であってもよい。この場合、一対の電極21c、22cを形成した後、窒化物絶縁膜25aを形成することが好ましい。この結果、外部から多層膜20への水素、水等の侵入を防ぐことができる。
以上の工程により、多層膜20に含まれる欠陥を低減することが可能であり、トランジスタ100の信頼性を向上させることができる。
(実施の形態7)
上記実施の形態で開示された金属膜、酸化物半導体膜、無機絶縁膜など様々な膜はスパッタ法やプラズマCVD(Chemical Vapor Deposition)法により形成することができるが、他の方法、例えば、熱CVD法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を使っても良い。
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なFETを作製する場合に適している。
MOCVD法やALD法などの熱CVD法は、これまでに記載した実施形態に開示された金属膜、酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、InGaZnO膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、In(CH3)3である。また、トリメチルガリウムの化学式は、Ga(CH3)3である。また、ジメチル亜鉛の化学式は、Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム(化学式Ga(C2H5)3)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。
例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム(TDMAH))を気化させた原料ガスと、酸化剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はHf[N(CH3)2]4である。また、他の材料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。
例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。なお、トリメチルアルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。
例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被形成面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O2、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WF6ガスとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6ガスとH2ガスを同時に導入してタングステン膜を形成する。なお、B2H6ガスに代えてSiH4ガスを用いてもよい。
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−Zn−O膜を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入してIn−O層を形成し、その後、Ga(CH3)3ガスとO3ガスを同時に導入してGaO層を形成し、更にその後Zn(CH3)2とO3ガスを同時に導入してZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてIn−Ga−O層やIn−Zn−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、O3ガスに変えてAr等の不活性ガスでバブリングして得られたH2Oガスを用いても良いが、Hを含まないO3ガスを用いる方が好ましい。また、In(CH3)3ガスにかえて、In(C2H5)3ガスを用いても良い。また、Ga(CH3)3ガスにかえて、Ga(C2H5)3ガスを用いても良い。また、In(CH3)3ガスにかえて、In(C2H5)3ガスを用いても良い。また、Zn(CH3)2ガスを用いても良い。
(実施の形態8)
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。
図16(A)に、半導体装置の一例を示す。図16(A)に示す半導体装置は、画素部101と、走査線駆動回路104と、信号線駆動回路106と、各々が平行または略平行に配設され、且つ走査線駆動回路104によって電位が制御されるm本の走査線107と、各々が平行または略平行に配設され、且つ信号線駆動回路106によって電位が制御されるn本の信号線109と、を有する。さらに、画素部101はマトリクス状に配設された複数の画素301を有する。また、走査線107に沿って、各々が平行または略平行に配設された容量線115を有する。なお、容量線115は、信号線109に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路104及び信号線駆動回路106をまとめて駆動回路部という場合がある。
各走査線107は、画素部101においてm行n列に配設された画素301のうち、いずれかの行に配設されたn個の画素301と電気的に接続される。また、各信号線109は、m行n列に配設された画素301のうち、いずれかの列に配設されたm個の画素301に電気的と接続される。m、nは、ともに1以上の整数である。また、各容量線115は、m行n列に配設された画素301のうち、いずれかの行に配設されたn個の画素301と電気的に接続される。なお、容量線115が、信号線109に沿って、各々が平行または略平行に配設されている場合は、m行n列に配設された画素301のうち、いずれかの列に配設されたm個の画素301に電気的と接続される。
図16(B)及び図16(C)は、図16(A)に示す表示装置の画素301に用いることができる回路構成を示している。
図16(B)に示す画素301は、液晶素子132と、トランジスタ131_1と、容量素子133_1と、を有する。
液晶素子132の一対の電極の一方の電位は、画素301の仕様に応じて適宜設定される。液晶素子132は、書き込まれるデータにより配向状態が設定される。なお、複数の画素301のそれぞれが有する液晶素子132の一対の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素301毎の液晶素子132の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子132を備える表示装置の駆動方法としては、TNモード、STNモード、VAモード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVAモード、PVA(Patterned Vertical Alignment)モード、IPSモード、FFSモード、またはTBA(Transverse Bend Alignment)モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相(Blue Phase)を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が1msec以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
m行n列目の画素301において、トランジスタ131_1のソース電極及びドレイン電極の一方は、信号線DL_nに電気的に接続され、他方は液晶素子132の一対の電極の他方に電気的に接続される。また、トランジスタ131_1のゲート電極は、走査線GL_mに電気的に接続される。トランジスタ131_1は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子133_1の一対の電極の一方は、電位が供給される配線(以下、容量線CL)に電気的に接続され、他方は、液晶素子132の一対の電極の他方に電気的に接続される。なお、容量線CLの電位の値は、画素301の仕様に応じて適宜設定される。容量素子133_1は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図16(B)の画素301を有する表示装置では、走査線駆動回路104により各行の画素301を順次選択し、トランジスタ131_1をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素301は、トランジスタ131_1がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図16(C)に示す画素301は、トランジスタ131_2と、容量素子133_2と、トランジスタ134と、発光素子135と、を有する。
トランジスタ131_2のソース電極及びドレイン電極の一方は、データ信号が与えられる配線(以下、信号線DL_nという)に電気的に接続される。さらに、トランジスタ131_2のゲート電極は、ゲート信号が与えられる配線(以下、走査線GL_mという)に電気的に接続される。
トランジスタ131_2は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子133_2の一対の電極の一方は、電位が与えられる配線(以下、電位供給線VL_aという)に電気的に接続され、他方は、トランジスタ131_2のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子133_2は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ134のソース電極及びドレイン電極の一方は、電位供給線VL_aに電気的に接続される。さらに、トランジスタ134のゲート電極は、トランジスタ131_2のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子135のアノード及びカソードの一方は、電位供給線VL_bに電気的に接続され、他方は、トランジスタ134のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子135としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。ただし、発光素子135としては、これに限定されず、無機材料からなる無機EL素子を用いても良い。
なお、電位供給線VL_a及び電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。
図16(C)の画素301を有する表示装置では、走査線駆動回路104により各行の画素301を順次選択し、トランジスタ131_2をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素301は、トランジスタ131_2がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ134のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子135は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
なお、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置の一例としては、EL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、MIRASOL(商標登録)、IMOD(インターフェアレンス・モジュレーション)素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)またはSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
EL素子の一例としては、陽極と、陰極と、陽極と陰極との間に挟まれたEL層と、を有する素子などがある。EL層の一例としては、1重項励起子からの発光(蛍光)を利用するもの、3重項励起子からの発光(燐光)を利用するもの、1重項励起子からの発光(蛍光)を利用するものと3重項励起子からの発光(燐光)を利用するものとを含むもの、有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無機物によって形成されたものとを含むもの、高分子の材料の材料を含むもの、低分子の材料の材料を含むもの、または高分子の材料と低分子の材料とを含むもの、などがある。ただし、これに限定されず、EL素子として様々なものを用いることができる。
液晶素子の一例としては、液晶の光学的変調作用によって光の透過または非透過を制御する素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界または斜め方向の電界を含む)によって制御される。なお、具体的には、液晶素子の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。
次いで、画素301に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図16(B)に示す画素301の上面図を図17に示す。なお、図17においては、対向電極及び液晶素子を省略する。
図17において、走査線として機能する導電膜304cは、信号線に略直交する方向(図中左右方向)に延伸して設けられている。信号線として機能する導電膜310dは、走査線に略直交する方向(図中上下方向)に延伸して設けられている。容量線として機能する導電膜310fは、信号線と平行方向に延伸して設けられている。なお、走査線として機能する導電膜304cは、走査線駆動回路104(図16(A)を参照。)と電気的に接続されており、信号線として機能する導電膜310d及び容量線として機能する導電膜310fは、信号線駆動回路106(図16(A)を参照。)に電気的に接続されている。
トランジスタ103は、走査線及び信号線が交差する領域に設けられている。トランジスタ103は、ゲート電極として機能する導電膜304c、ゲート絶縁膜(図17に図示せず。)、ゲート絶縁膜上に形成されたチャネル領域が形成される多層膜308b、ソース電極及びドレイン電極として機能する導電膜310d、310eにより構成される。なお、導電膜304cは、走査線としても機能し、多層膜308bと重畳する領域がトランジスタ103のゲート電極として機能する。また、導電膜310dは、信号線としても機能し、多層膜308bと重畳する領域がトランジスタ103のソース電極またはドレイン電極として機能する。また、図17において、走査線は、上面形状において端部が多層膜308bの端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる多層膜308bに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜310eは、開口部362cにおいて、画素電極として機能する透光性を有する導電膜316bと電気的に接続されている。
容量素子105は、開口部362において容量線として機能する導電膜310fと接続されている。また、容量素子105は、ゲート絶縁膜上に形成される透光性を有する導電膜308cと、トランジスタ103上に設けられる窒化物絶縁膜で形成される誘電体膜と、画素電極として機能する透光性を有する導電膜316cとで構成されている。即ち、容量素子105は透光性を有する。
このように容量素子105は透光性を有するため、画素301内に容量素子105を大きく(大面積に)形成することができる。従って、開口率を高めつつ、50%以上、好ましくは55%以上、好ましくは60%以上とすることが可能であると共に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子105は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が200ppi以上、さらには300ppi以上である高解像度の半導体装置に好適に用いることができる。
また、図17に示す画素301は、信号線として機能する導電膜310dと平行な辺と比較して走査線として機能する導電膜304cと平行な辺の方が長い形状であり、且つ容量線として機能する導電膜310fが、信号線として機能する導電膜310dと平行な方向に延伸して設けられている。この結果、画素301に占める導電膜310fの面積を低減することが可能であるため、開口率を高めることができる。また、容量線として機能する導電膜310fが接続電極を用いず、直接透光性を有する導電膜308cと接するため、さらに開口率を高めることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図18の一点鎖線C−D間における断面図を図18に示す。なお、図18において、走査線駆動回路104及び信号線駆動回路106を含む駆動回路部(上面図を省略する。)の断面図をA−Bに示す。本実施の形態においては、縦電界方式の液晶表示装置について説明する。
本実施の形態に示す液晶表示装置は、一対の基板(基板302と基板342)間に液晶素子322が挟持されている。
液晶素子322は、基板302の上方の透光性を有する導電膜316bと、配向性を制御する膜(以下、配向膜318、352という)と、液晶層320と、導電膜350と、を有する。なお、透光性を有する導電膜316bは、液晶素子322の一方の電極として機能し、導電膜350は、液晶素子322の他方の電極として機能する。
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよぶこともある。
駆動回路部において、ゲート電極として機能する導電膜304a、ゲート絶縁膜として機能する絶縁膜305及び絶縁膜306、チャネル領域が形成される多層膜308a、ソース電極及びドレイン電極として機能する導電膜310a、310bによりトランジスタ102を構成する。多層膜308aは、ゲート絶縁膜上に設けられる。
画素部において、ゲート電極として機能する導電膜304c、ゲート絶縁膜として機能する絶縁膜305及び絶縁膜306、ゲート絶縁膜上に形成されたチャネル領域が形成される多層膜308b、ソース電極及びドレイン電極として機能する導電膜310d、310eによりトランジスタ103を構成する。多層膜308bは、ゲート絶縁膜上に設けられる。また、導電膜310d、310e上には、絶縁膜312、絶縁膜314が保護膜として設けられている。
また、画素電極として機能する透光性を有する導電膜316bが、絶縁膜312及び絶縁膜314に設けられた開口部において、導電膜310eと接続する。
また、一方の電極として機能する透光性を有する導電膜308c、誘電体膜として機能する絶縁膜314、他方の電極として機能する透光性を有する導電膜316bにより容量素子105を構成する。透光性を有する導電膜308cは、ゲート絶縁膜上に設けられる。
また、駆動回路部において、導電膜304a、304cと同時に形成された導電膜304bと、導電膜310a、310b、310d、310eと同時に形成された導電膜310cとは、透光性を有する導電膜316bと同時に形成された透光性を有する導電膜316aで接続される。
導電膜304b及び透光性を有する導電膜316aは、絶縁膜306及び絶縁膜312に設けられた開口部において接続する。また、導電膜310cと透光性を有する導電膜316aは、絶縁膜312及び絶縁膜314に設けられた開口部において接続する。
ここで、図18に示す表示装置の構成要素について、以下に説明する。
基板302上には、導電膜304a、304b、304cが形成されている。導電膜304aは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜304cは、画素部101に形成され、画素部のトランジスタのゲート電極として機能する。また、導電膜304bは、走査線駆動回路104に形成され、導電膜310cと接続する。
基板302は、実施の形態1に示す基板11の材料を適宜用いることができる。
導電膜304a、304b、304cとしては、実施の形態1に示すゲート電極15の材料及び作製方法を適宜用いることができる。
基板302、及び導電膜304a、304c、304b上には、絶縁膜305、絶縁膜306が形成されている。絶縁膜305、絶縁膜306は、駆動回路部のトランジスタのゲート絶縁膜、及び画素部101のトランジスタのゲート絶縁膜としての機能を有する。
絶縁膜305としては、実施の形態1に示すゲート絶縁膜17で説明した窒化物絶縁膜を用いて形成することが好ましい。絶縁膜306としては、実施の形態1に示すゲート絶縁膜17で説明した酸化物絶縁膜を用いて形成することが好ましい。
絶縁膜306上には、多層膜308a、308b、透光性を有する導電膜308cが形成されている。多層膜308aは、導電膜304aと重畳する位置に形成され、駆動回路部のトランジスタのチャネル領域として機能する。また、多層膜308bは、導電膜304cと重畳する位置に形成され、画素部のトランジスタのチャネル領域として機能する。透光性を有する導電膜308cは、容量素子105の一方の電極として機能する。
多層膜308a、308b、及び透光性を有する導電膜308cは、実施の形態1に示す多層膜20、及び実施の形態3に示す多層膜34の材料及び作製方法を適宜用いることができる。
透光性を有する導電膜308cは、多層膜308a、308bと同様の多層膜であり、且つ不純物が含まれていることを特徴とする。不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。
多層膜308a、308b、及び透光性を有する導電膜308cは共に、ゲート絶縁膜上に形成されるが、不純物濃度が異なる。具体的には、多層膜308a、308bと比較して、透光性を有する導電膜308cの不純物濃度が高い。例えば、多層膜308a、308bに含まれる水素濃度は、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3未満、好ましくは1×1018atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016atoms/cm3以下であり、透光性を有する導電膜308cに含まれる水素濃度は、8×1019atoms/cm3以上、好ましくは1×1020atoms/cm3以上、より好ましくは5×1020atoms/cm3以上である。また、多層膜308a、308bと比較して、透光性を有する導電膜308cに含まれる水素濃度は2倍、好ましくは10倍以上である。
また、透光性を有する導電膜308cは、多層膜308a、308bより抵抗率が低い。透光性を有する導電膜308cの抵抗率が、多層膜308a、308bの抵抗率の1×10−8倍以上1×10−1倍以下であることが好ましく、代表的には1×10−3Ωcm以上1×104Ωcm未満、さらに好ましくは、抵抗率が1×10−3Ωcm以上1×10−1Ωcm未満であるとよい。
多層膜308a、308bは、絶縁膜306及び絶縁膜312等の、多層膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、多層膜308a、308bは、半導体として機能し、多層膜308a、308bを有するトランジスタは、優れた電気特性を有する。
一方、透光性を有する導電膜308cは、開口部362(図21(A)参照。)において絶縁膜314と接する。絶縁膜314は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜314の水素が多層膜308a、308bと同時に形成された多層膜に拡散すると、該多層膜に含まれる酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。この結果、多層膜に含まれる酸化物半導体膜は、導電性が高くなり導体として機能する。即ち、導電性の高い酸化物半導体膜ともいえる。ここでは、多層膜308a、308bと同様の材料を主成分とし、且つ水素濃度が多層膜308a、308bより高いことにより、導電性が高められた金属酸化物を、透光性を有する導電膜308cとよぶ。
ただし、本発明の実施形態の一態様は、これに限定されず、透光性を有する導電膜308cは、場合によっては、絶縁膜314と接していないことも可能である。
また、本発明の実施形態の一態様は、これに限定されず、透光性を有する導電膜308cは、場合によっては、多層膜308a、または、308bと別々の工程で形成されてもよい。その場合には、透光性を有する導電膜308cは、多層膜308a、308bと、異なる材質を有していても良い。例えば、透光性を有する導電膜308cは、インジウム錫酸化物(以下、ITOと示す。)、またはインジウム亜鉛酸化物等を用いて形成有してもよい。
本実施の形態に示す半導体装置は、トランジスタの多層膜と同時に、容量素子の一方となる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、半導体装置の作製工程を削減できる。また、容量素子は、一対の電極が透光性を有する導電膜で形成されているため、透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
導電膜310a、310b、310c、310d、310eは、実施の形態1に示す一対の電極21、22の材料及び作製方法を適宜用いることができる。
絶縁膜306、多層膜308a、308b、透光性を有する導電膜308c、及び導電膜310a、310b、310c、310d、310e上には、絶縁膜312、絶縁膜314が形成されている。絶縁膜312は、絶縁膜306と同様に、多層膜との界面特性を向上させることが可能な材料を用いることが好ましく、少なくとも実施の形態1に示す酸化物絶縁膜24と同様の材料及び作製方法を適宜用いることができる。また、実施の形態1に示すように、酸化物絶縁膜23及び酸化物絶縁膜を積層して形成してもよい。
絶縁膜314は、絶縁膜305と同様に、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料を用いることが好ましく、実施の形態1に示す窒化物絶縁膜25の材料及び作製方法を適宜用いることができる。
また、絶縁膜314上には透光性を有する導電膜316a、316bが形成されている。透光性を有する導電膜316aは、開口部364a(図21(C)参照。)において導電膜304bと電気的に接続され、開口部364b(図21(C)参照。)において導電膜310cと電気的に接続される。即ち、導電膜304b及び導電膜310cを接続する接続電極として機能する。透光性を有する導電膜316bは、開口部364c(図21(C)参照。)において導電膜310eと電気的に接続され、画素の画素電極としての機能を有する。また、透光性を有する導電膜316bは、容量素子の一対の電極の一方として機能することができる。
導電膜304b及び導電膜310cが直接接するような接続構造とするには、導電膜310cを形成する前に、絶縁膜305、絶縁膜306に開口部を形成するためにパターニングを行い、マスクを形成する必要があるが、図18の接続構造には、当該フォトマスクが不要である。しかしながら、図18のように、透光性を有する導電膜316aにより、導電膜304b及び導電膜310cを接続することで、導電膜304b及び導電膜310cが直接接する接続部を作製する必要が無くなり、フォトマスクを1枚少なくすることができる。即ち、半導体装置の作製工程を削減することが可能である。
透光性を有する導電膜316a、316bとしては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ITO、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、基板342上には、有色性を有する膜(以下、有色膜346という。)が形成されている。有色膜346は、カラーフィルタとしての機能を有する。また、有色膜346に隣接する遮光膜344が基板342上に形成される。遮光膜344は、ブラックマトリクスとして機能する。また、有色膜346は、必ずしも設ける必要はなく、例えば、表示装置が白黒の場合等によって、有色膜346を設けない構成としてもよい。
有色膜346としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色(R)のカラーフィルタ、緑色の波長帯域の光を透過する緑色(G)のカラーフィルタ、青色の波長帯域の光を透過する青色(B)のカラーフィルタなどを用いることができる。
遮光膜344としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色膜346上には、絶縁膜348が形成されている。絶縁膜348は、平坦化層としての機能、または有色膜346が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。
また、絶縁膜348上には、導電膜350が形成されている。導電膜350は、画素部の液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電膜316a、316b、及び導電膜350上には、配向膜としての機能を有する絶縁膜を別途形成してもよい。
また、透光性を有する導電膜316a、316bと導電膜350との間には、液晶層320が形成されている。また液晶層320は、シール材(図示しない)を用いて、基板302と基板342の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。
また、透光性を有する導電膜316a、316bと導電膜350との間に液晶層320の厚さ(セルギャップともいう)を維持するスペーサを設けてもよい。
図18に示す半導体装置に示す基板302上に設けられた素子部の作製方法について、図19乃至図22を用いて説明する。
まず、基板302を準備する。ここでは、基板302としてガラス基板を用いる。
次に、基板302上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電膜304a、304b、304cを形成する。なお、導電膜304a、304b、304cの形成は、所望の領域に第1のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。(図19(A)参照)。
また、導電膜304a、304b、304cとしては、代表的には、蒸着法、CVD法、スパッタリング法、スピンコート法等を用いて形成することができる。
次に、基板302、及び導電膜304a、304b、304c上に、絶縁膜305を形成し、絶縁膜305上に絶縁膜306を形成する(図19(A)参照)。
絶縁膜305及び絶縁膜306は、スパッタリング法、CVD法等により形成することができる。なお、絶縁膜305及び絶縁膜306は、真空中で連続して形成すると不純物の混入が抑制され好ましい。
次に、絶縁膜306上に多層膜307を形成する(図19(B)参照)。
多層膜307は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。
次に、多層膜307を所望の領域に加工することで、島状の多層膜308a、308b、308dを形成する。なお、多層膜308a、308b、308dの形成は、所望の領域に第2のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。エッチングとしては、ドライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを用いることができる(図19(C)参照)。
次に、第1の加熱処理を行う。第1の加熱処理は、実施の形態1に示す第1の加熱処理と同様の条件を用いる。第1の加熱処理によって、多層膜308a、308b、308dに用いる酸化物半導体の結晶性を高め、さらに絶縁膜306、及び多層膜308a、308b、308dから水素や水などの不純物を除去することができる。なお、酸化物半導体をエッチングする前に第1の加熱工程を行ってもよい。
次に、絶縁膜306、及び多層膜308a、308b、308d上に導電膜309を形成する(図20(A)参照)。
導電膜309としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜309を所望の領域に加工することで、導電膜310a、310b、310c、310d、310eを形成する。なお、導電膜310a、310b、310c、310d、310eの形成は、所望の領域に第3のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる(図20(B)参照)。
次に、絶縁膜306、多層膜308a、308b、308d、及び導電膜310a、310b、310c、310d、310e上を覆うように、絶縁膜311を形成する(図20(C)参照)。
絶縁膜311としては、実施の形態1に示す酸化物絶縁膜23及び酸化物絶縁膜24と同様の条件を用いて積層して形成することができる。
次に、絶縁膜311を所望の領域に加工することで、絶縁膜312、及び開口部362を形成する。なお、絶縁膜311、及び開口部362の形成は、所望の領域に第4のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。(図21(A)参照)。
なお、開口部362は、多層膜308dの表面が露出するように形成する。開口部362の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部362の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
こののち、第2の加熱処理を行って、絶縁膜311に含まれる酸素の一部を多層膜308a、308bに含まれる酸化物半導体膜に酸素を移動させ、多層膜308a、308bに含まれる酸化物半導体膜中の酸素欠損量を低減することができる。
次に、絶縁膜312及び多層膜308d上に絶縁膜313を形成する(図21(B)参照)。
絶縁膜313としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料を用いることが好ましく、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を用いることができる。絶縁膜313としては、例えば、CVD法を用いて形成することができる。
絶縁膜314は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜314の水素が多層膜308dに拡散すると、該多層膜308dに含まれる酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。この結果、多層膜308dに含まれる酸化物半導体膜は、導電性が高くなり、透光性を有する導電膜308cとなる。
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度100℃以上基板の歪み点以下、より好ましくは300℃以上400℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、多層膜308a、308bとして用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。
次に、絶縁膜313を所望の領域に加工することで、絶縁膜314、及び開口部364a、364b、364cを形成する。なお、絶縁膜314、及び開口部364a、364b、364cは、所望の領域に第5のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる(図21(C)参照)。
また、開口部364aは、導電膜304bの表面が露出するように形成する。また、開口部364bは、導電膜310cが露出するように形成する。また、開口部364cは、導電膜310eが露出するように形成する。
なお、開口部364a、364b、364cの形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部364a、364b、364cの形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
次に、開口部364a、364b、364cを覆うように絶縁膜314上に導電膜315を形成する(図22(A)参照)。
導電膜315としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜315を所望の領域に加工することで、透光性を有する導電膜316a、316bを形成する。なお、透光性を有する導電膜316a、316bの形成は、所望の領域に第6のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる(図22(B)参照)。
以上の工程で基板302上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第1乃至第6のパターニング、すなわち6枚のマスクでトランジスタ、及び容量素子を同時に形成することができる。
なお、本実施の形態では、絶縁膜314に含まれる水素を多層膜308dに拡散させて、多層膜308dに含まれる酸化物半導体膜の導電性を高めたが、多層膜308a、308bをマスクで覆い、多層膜308dに不純物、代表的には、水素、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、多層膜308dに含まれる酸化物半導体膜の導電性を高めてもよい。多層膜308dに水素、ホウ素、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法、イオン注入法等がある。一方、多層膜308dにアルカリ金属、アルカリ土類金属等を添加する方法としては、該不純物を含む溶液を多層膜308dに曝す方法がある。
次に、基板302に対向して設けられる基板342上に形成される構造について、以下説明を行う。
まず、基板342を準備する。基板342としては、基板302に示す材料を援用することができる。次に、基板342上に遮光膜344、有色膜346を形成する(図23(A)参照)。
遮光膜344及び有色膜346は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、遮光膜344、及び有色膜346上に絶縁膜348を形成する(図23(B)参照)。
絶縁膜348としては、例えばアクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を用いることができる。絶縁膜348を形成することによって、例えば、有色膜346中に含まれる不純物等を液晶層320側に拡散することを抑制することができる。ただし、絶縁膜348は、必ずしも設ける必要はなく、絶縁膜348を形成しない構造としてもよい。
次に、絶縁膜348上に導電膜350を形成する(図23(C)参照)。導電膜350としては、導電膜315に示す材料を援用することができる。
以上の工程で基板342上に形成される構造を形成することができる。
次に、基板302と基板342上、より詳しくは基板302上に形成された絶縁膜314、透光性を有する導電膜316a、316bと、基板342上に形成された導電膜350上に、それぞれ配向膜318と配向膜352を形成する。配向膜318、配向膜352は、ラビング法、光配向法等を用いて形成することができる。その後、基板302と、基板342との間に液晶層320を形成する。液晶層320の形成方法としては、ディスペンサ法(滴下法)や、基板302と基板342とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。
以上の工程で、図18に示す表示装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
<変形例1>
画素301に液晶素子を用いた液晶表示装置の変形例について説明する。ここでは、図16(B)に示す画素301の上面図を図24に示す。なお、図24においては、対向電極及び液晶素子を省略する。なお、実施の形態7と同様の構成については、説明を省略する。
<半導体装置の構成>
図24において、開口部372cの内側に開口部374cが設けられる点が図17に示す画素301と異なる。また、開口部364の代わりに開口部372が設けられる点が図17に示す画素と異なる。導電膜310eは、開口部372c及び開口部374cにおいて、画素電極として機能する透光性を有する導電膜316bと電気的に接続されている。
次に、図25の一点鎖線C−D間における断面図を図25に示す。なお、図25において、駆動回路部(上面図を省略する。)の断面図をA−Bに示す。
図25に示すように、導電膜304a上には、絶縁膜306及び絶縁膜312に設けられた開口部372a(図26(A)参照。)と、絶縁膜314に設けられた開口部374a(図26(C)参照。)とを有する。開口部374a(図26(C)参照。)は、開口部372a(図26(A)参照。)の内側に位置する。開口部374a(図26(C)参照。)において、導電膜304aと透光性を有する導電膜316aが接続される。
また、導電膜310c上には、絶縁膜312に設けられた開口部372b(図26(A)参照。)と、絶縁膜314に設けられた開口部374b(図26(C)参照。)とを有する。開口部374b(図26(C)参照。)は、開口部372b(図26(A)参照。)の内側に位置する。開口部374b(図26(C)参照。)において、導電膜310cと透光性を有する導電膜316aが接続される。
また、導電膜310e上には、絶縁膜312に設けられた開口部372c(図26(A)参照。)と、絶縁膜314に設けられた開口部374c(図26(C)参照。)とを有する。開口部374c(図26(C)参照。)は、開口部372c(図26(A)参照。)の内側に位置する。開口部374c(図26(C)参照。)において、導電膜310eと透光性を有する導電膜316bが接続される。
また、透光性を有する導電膜308c上には、絶縁膜312に設けられた開口部372(図26(A)参照。)を有する。開口部372において、透光性を有する導電膜308cは絶縁膜314と接する。
導電膜304b及び透光性を有する導電膜316aの接続部、導電膜310c及び透光性を有する導電膜316aの接続部、導電膜310e及び透光性を有する導電膜316bの接続部はそれぞれ、絶縁膜305または/及び絶縁膜314で覆われている。絶縁膜305及び絶縁膜314は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料で形成される絶縁膜で形成される。また、開口部372a、372b、372c、372(図26(A)参照。)の側面が絶縁膜305または/及び絶縁膜314で覆われている。絶縁膜305及び絶縁膜314の内側には多層膜が設けられているため、外部からの不純物、例えば水、アルカリ金属、アルカリ土類金属等が、導電膜304b、導電膜310c、310e、及び透光性を有する導電膜308c、316a、316bの接続部から、トランジスタに含まれる多層膜へ拡散することを防ぐことができる。このため、トランジスタの電気特性の変動を防ぐことが可能であり、半導体装置の信頼性を高めることができる。
<半導体装置の作製方法>
図25に示す半導体装置に示す基板302上に設けられた素子部の作製方法について、図19、図20、図26、及び図27を用いて説明する。
実施の形態7と同様に、図19及び図20の工程を経て、基板302上に、ゲート電極として機能する導電膜304a、304b、304c、ゲート絶縁膜として機能する絶縁膜305及び絶縁膜306、多層膜308a、308b、308d、導電膜310a、310b、310c、310d、310e、絶縁膜311を形成する。なお、当該工程において、第1のパターニング乃至第3のパターニングを行い、それぞれ導電膜304a、304b、304c、多層膜308a、308b、308d、導電膜310a、310b、310c、310d、310eを形成している。
次に、図26(A)に示すように、絶縁膜311を所望の領域に加工することで、絶縁膜312、及び開口部372、372b、372cを形成する。さらに、ゲート絶縁膜の一部である絶縁膜306を所望の領域に加工することで、開口部372aを形成する。なお、絶縁膜305、絶縁膜312、及び開口部372、372a、372b、372cの形成は、所望の領域に第4のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。開口部372、372a、372b、372cの形成方法としては、適宜実施の形態7に示す開口部362の形成方法を用いることができる。
当該エッチング工程において、少なくとも開口部372aを形成することで、後に行われる第5のパターニングで形成されたマスクを用いたエッチング工程の際に、エッチング量を削減することが可能である。
この後、実施の形態7と同様に、第2の加熱処理を行う。
次に、絶縁膜305、導電膜310c、310e、絶縁膜312、及び多層膜308d上に絶縁膜313を形成する(図26(B)参照)。
次に、実施の形態7と同様に、絶縁膜313を所望の領域に加工することで、絶縁膜314、及び開口部374a、374b、374cを形成する。なお、絶縁膜314、及び開口部374a、374b、374cは、所望の領域に第5のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる(図26(C)参照)。
次に、実施の形態7と同様に、開口部374a、374b、374cを覆うように絶縁膜314上に導電膜315を形成する(図27(A)参照)。
次に、導電膜315を所望の領域に加工することで、透光性を有する導電膜316a、316bを形成する。なお、透光性を有する導電膜316a、316bの形成は、所望の領域に第6のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる(図27(B)参照)。
以上の工程で基板302上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第1乃至第6のパターニング、すなわち6枚のマスクでトランジスタ、及び容量素子を同時に形成することができる。
図26(A)において、開口部372aを形成しない工程の場合、図26(C)に示すエッチング工程において、絶縁膜305、絶縁膜306、絶縁膜312、及び絶縁膜314をエッチングしなければならず、他の開口部と比べてエッチング量が増えてしまう。このため、当該エッチング工程においてばらつきが生じてしまい、一部の領域においては、開口部374aが形成されず、後に形成される透光性を有する導電膜316aと導電膜304bのコンタクト不良が生じてしまう。しかしながら、本実施の形態においては、2回のエッチング工程により開口部372a及び開口部374aを形成するため、当該開口部の形成工程においてエッチング不良が生じにくい。この結果、半導体装置の歩留まりを向上させることが可能である。なお、ここでは、開口部372aを用いて説明したが、開口部374b及び開口部374cにおいても同様の効果を有する。
<変形例2>
画素301に液晶素子を用いた液晶表示装置の変形例について説明する。図18及び図25に示す液晶表示装置において、透光性を有する導電膜308は、絶縁膜314と接しているが、絶縁膜305と接する構造とすることができる。この場合、図21に示すような開口部362を設ける必要が無いため、透光性を有する導電膜316a、316b表面の段差を低減することが可能である。このため、液晶層320に含まれる液晶材料の配向乱れを低減することが可能である。また、コントラストの高い半導体装置を作製することができる。
このような構造は、図19(B)において、多層膜307を形成する前に、絶縁膜306を選択的にエッチングして、絶縁膜305の一部を露出させればよい。
<変形例3>
ここでは、実施の形態1に示す半導体装置の変形例について、図28乃至図30を用いて説明する。図28において、A−Bに駆動回路部の断面図を示し、C−Dに画素部の断面図を示す。
図28に示す半導体装置は、実施の形態1に示す半導体装置と比較して、チャネル保護型のトランジスタを用いている点が異なる。
駆動回路部において、ゲート電極として機能する導電膜304a、ゲート絶縁膜として機能する絶縁膜305及び絶縁膜306、チャネル領域が形成される多層膜308a、ソース電極及びドレイン電極として機能する導電膜310a、310bによりトランジスタ102を構成する。多層膜308aと導電膜310a、310bの間に、チャネル保護膜として機能する絶縁膜312が設けられる。また、導電膜310a、310b、310c上には、絶縁膜314が保護膜として設けられている。
画素部において、ゲート電極として機能する導電膜304c、ゲート絶縁膜として機能する絶縁膜305及び絶縁膜306、ゲート絶縁膜上に形成されたチャネル領域が形成される多層膜308b、ソース電極及びドレイン電極として機能する導電膜310d、310eによりトランジスタ103を構成する。多層膜308bと導電膜310d、310eの間に、チャネル保護膜として機能する絶縁膜312が設けられる。また、導電膜310d、310e、透光性を有する導電膜308c上には、絶縁膜314が保護膜として設けられている。
また、画素電極として機能する透光性を有する導電膜316bが、絶縁膜314に設けられた開口部において、導電膜310eと接続する。
また、一方の電極として機能する透光性を有する導電膜308c、誘電体膜として機能する絶縁膜314、他方の電極として機能する透光性を有する導電膜316bにより容量素子105を構成する。
また、駆動回路部において、導電膜304a、304cと同時に形成された導電膜304bと、導電膜310a、310b、310d、310eと同時に形成された導電膜310cとは、透光性を有する導電膜316bと同時に形成された透光性を有する導電膜316aで接続される。
本変形例においては、導電膜310a、310b、310d、310eをエッチングする際、多層膜308a、308bが絶縁膜312に覆われているため、導電膜310a、310b、310d、310eを形成するエッチングによって、多層膜308a、308bはダメージを受けない。さらに、絶縁膜312は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。このため、絶縁膜312に含まれる酸素の一部を多層膜308a、308bに移動させ、多層膜308a、308bに含まれる酸素欠損量を低減することができる。
図28に示す半導体装置に示す基板302上に設けられた素子部の作製方法について、図19、図29、及び図30を用いて説明する。
実施の形態7と同様に、図19の工程を経て、基板302上に、ゲート電極として機能する導電膜304a、304b、304c、ゲート絶縁膜として機能する絶縁膜305及び絶縁膜306、多層膜308a、308b、308dを形成する。なお、当該工程において、第1のパターニング及び第2のパターニングを行い、それぞれ導電膜304a、304b、304c、多層膜308a、308b、308dを形成している。
次に、図29(A)に示すように、実施の形態7と同様に絶縁膜311を形成する。
この後、実施の形態7と同様に、第2の加熱処理を行う。
次に、図29(B)に示すように、絶縁膜311を所望の領域に加工することで、多層膜308a、308b上に絶縁膜312を形成する。当該工程において、絶縁膜312と同様の材料で絶縁膜306が形成される場合、絶縁膜306の一部がエッチングされ、多層膜308a、308bに覆われている領域のみ残存する。なお、絶縁膜306及び絶縁膜312の形成は、所望の領域に第3のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。
次に、絶縁膜305、絶縁膜306、多層膜308a、308b上に導電膜を形成した後、実施の形態7と同様の工程を経て導電膜310a、310b、310c、310d、310eを形成する(図29(C)参照。)。なお、導電膜310a、310b、310c、310d、310eの形成は、所望の領域に第4のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。
次に、絶縁膜305、絶縁膜312、多層膜308d、導電膜310a、310b、310c、310d、310e上に絶縁膜313を形成する(図30(A)参照)。
次に、実施の形態7と同様に、絶縁膜313を所望の領域に加工することで、絶縁膜314、及び開口部384a、384b、384cを形成する。なお、絶縁膜314、及び開口部384a、384b、384cは、所望の領域に第5のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる(図30(B)参照)。
次に、実施の形態7と同様に、開口部384a、384b、384cを覆うように絶縁膜314上に導電膜を形成した後、導電膜を所望の領域に加工することで、透光性を有する導電膜316a、316bを形成する(図30(C)参照)。なお、透光性を有する導電膜316a、316bの形成は、所望の領域に第6のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。
以上の工程で基板302上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第1乃至第6のパターニング、すなわち6枚のマスクでトランジスタ、及び容量素子を同時に形成することができる。
<変形例4>
本実施の形態及び変形例では、容量素子105を構成する一対の電極として、透光性を有する導電膜308c及び透光性を有する導電膜316bを用いているが、この代わりに、図4に示すように、絶縁膜312及び絶縁膜314の間に、透光性を有する導電膜317を形成し、絶縁膜314上に透光性を有する導電膜316cを形成し、透光性を有する導電膜317及び透光性を有する導電膜316cを、容量素子105を形成する一対の電極として用いることができる。
さらには、絶縁膜312上に、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を設けてもよい。アクリル系樹脂等の有機絶縁膜は平坦性が高いため、透光性を有する導電膜316a表面の段差を低減することが可能である。このため、液晶層320に含まれる液晶材料の配向乱れを低減することが可能である。また、コントラストの高い半導体装置を作製することができる。
<変形例5>
本実施の形態及び変形例では、容量素子を構成する一対の電極として、透光性を有する導電膜308c及び透光性を有する導電膜316bを用いているが、導電膜304a、304b、304cと同時に形成される導電膜、導電膜310a、310b、310c、310d、310eと同時に形成される導電膜、透光性を有する導電膜308c及び透光性を有する導電膜316bの2以上を適宜選択することが可能である。
(実施の形態9)
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、多層膜20及び多層膜34に適用可能な一態様について説明する。なお、ここでは、多層膜に含まれる酸化物半導体膜を一例に用いて説明するが、酸化物膜も同様の構造とすることができる。
酸化物半導体膜は、単結晶構造の酸化物半導体(以下、単結晶酸化物半導体という。)、多結晶構造の酸化物半導体(以下、多結晶酸化物半導体という。)、微結晶構造の酸化物半導体(以下、微結晶酸化物半導体という。)、及び非晶質構造の酸化物半導体(以下、非晶質酸化物半導体という。)の一以上で構成されてもよい。また、酸化物半導体膜は、CAAC−OSで構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体について説明する。
<単結晶酸化物半導体>
単結晶酸化物半導体は、例えば、不純物濃度が低く、欠陥準位密度が低い(酸素欠損量が少ない)ため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体をチャネル領域に用いたトランジスタは、ノーマリーオンの電気特性になることが少ない場合がある。また、単結晶酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。従って、単結晶酸化物半導体をチャネル領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
<CAAC−OS>
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満又は3nm未満の立方体内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行う。
CAAC−OSは、例えば、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像で、結晶部を確認することができる場合がある。CAAC−OSに含まれる結晶部は、例えば、TEMによる観察像で、一辺100nmの立方体内に収まる大きさであることが多い。また、CAAC−OSは、TEMによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、CAAC−OSは、TEMによる観察像で、粒界(グレインバウンダリーともいう。)を明確に確認できない場合がある。CAAC−OSは、例えば、明確な粒界を有さないため、不純物が偏析することが少ない。また、CAAC−OSは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、CAAC−OSは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。
CAAC−OSは、例えば、複数の結晶部を有し、当該複数の結晶部においてc軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合がある。そのため、CAAC−OSは、例えば、X線回折(XRD:X−Ray Diffraction)装置を用い、out−of−plane法による分析を行うと、配向を示す2θが31°近傍のピークが現れる場合がある。また、CAAC−OSは、例えば、電子線回折パターンで、スポット(輝点)が観測される場合がある。なお、特に、ビーム径が10nmφ以下、または5nmφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回折パターンと呼ぶ。また、CAAC−OSは、例えば、異なる結晶部間で、それぞれa軸及びb軸の向きが揃っていない場合がある。CAAC−OSは、例えば、c軸配向し、a軸または/及びb軸はマクロに揃っていない場合がある。
図31は、CAAC−OSを有する試料の極微電子線回折パターンの一例である。ここでは、試料を、CAAC−OSの被形成面に垂直な方向に切断し、厚さが40nm程度となるように薄片化する。また、ここでは、ビーム径が1nmφの電子線を、試料の切断面に垂直な方向から入射させる。図31より、CAAC−OSの極微電子線回折パターンは、スポットが観測されることがわかる。
CAAC−OSに含まれる結晶部は、例えば、c軸がCAAC−OSの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつab面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸及びb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、80°以上100°以下、好ましくは85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−10°以上10°以下、好ましくは−5°以上5°以下の範囲も含まれることとする。
CAAC−OSに含まれる結晶部のc軸は、CAAC−OSの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、CAAC−OSの形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のc軸は、CAAC−OSが形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
CAAC−OSは、例えば、不純物濃度を低減することで形成することができる場合がある。ここで、不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなどの元素は、酸化物半導体を構成する金属元素よりも酸素との結合力が強い。従って、当該元素が酸化物半導体から酸素を奪う場合、酸化物半導体の原子配列を乱し、結晶性を低下させることがある。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、酸化物半導体の結晶性を低下させることがある。従って、CAAC−OSは、不純物濃度の低い酸化物半導体である。また、酸化物半導体に含まれる不純物は、キャリア発生源となる場合がある。
なお、CAAC−OSにおいて、結晶部の分布が一様でなくてもよい。例えば、CAAC−OSの形成過程において、酸化物半導体の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OSに不純物が混入することにより、当該不純物混入領域において結晶部の結晶性が低下することがある。
また、CAAC−OSは、例えば、欠陥準位密度を低減することで形成することができる。酸化物半導体において、例えば、酸素欠損があると欠陥準位密度が増加する。酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。CAAC−OSを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重要となる。従って、CAAC−OSは、欠陥準位密度の低い酸化物半導体である。または、CAAC−OSは、酸素欠損量の少ない酸化物半導体である。
CAAC−OSにおいて、一定光電流測定法(CPM:Constant Photocurrent Method)で導出される吸収係数は、1×10−3/cm未満、好ましくは1×10−4/cm未満、さらに好ましくは5×10−5/cm未満となる。吸収係数は、酸素欠損及び不純物の混入に由来する局在準位に応じたエネルギー(波長により換算)と正の相関があるため、CAAC−OSにおける欠陥準位が極めて少ない。
なお、CPM測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバックテールと呼ばれる吸収係数分を除くことにより、欠陥準位よる吸収係数を以下の式から算出することができる。なお、アーバックテールとは、CPM測定によって得られた吸収係数のカーブにおいて一定の傾きを有する領域をいい、当該傾きをアーバックエネルギーという。
ここで、α(E)は、各エネルギーにおける吸収係数を表し、αuは、アーバックテールによる吸収係数を表す。
また、高純度真性または実質的に高純度真性であるCAAC−OSを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
<CAAC−OSの作製方法>
CAAC−OSに含まれる結晶部のc軸は、CAAC−OSの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OSの形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC−OSが形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
CAAC−OSの形成方法としては、三つ挙げられる。
第1の方法は、成膜温度を100℃以上450℃以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。なお、本明細書においては、成膜温度を100℃以上400℃以下とすることが好ましい。
第2の方法は、酸化物半導体膜を薄い厚さで成膜した後、200℃以上700℃以下の加熱処理を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。なお、本明細書においては、加熱温度を200℃以上400℃以下とすることが好ましい。
第3の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、200℃以上700℃以下の加熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。なお、本明細書においては、加熱温度を200℃以上400℃以下とすることが好ましい。
ここで、第1の方法を用いて、CAAC−OSを形成する方法について説明する。
<ターゲット、及びターゲットの作製方法>
また、CAAC−OSは、例えば多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被形成面に到達することで、CAAC−OSを成膜することができる。
また、CAAC−OSを成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素及び窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下、さらに好ましくは−100℃以下である成膜ガスを用いる。
また、成膜時の被形成面の加熱温度(例えば基板加熱温度)を高めることで、被形成面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被形成面の温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として成膜する。成膜時の被形成面の温度を高めることで、平板状のスパッタリング粒子が被形成面に到達した場合、当該被形成面上でマイグレーションが起こり、スパッタリング粒子の平らな面が被形成面に付着する。なお、酸化物の種類によっても異なるが、スパッタリング粒子は、a−b面と平行な面の直径(円相当径)が1nm以上30nm以下、または1nm以上10nm以下程度となる。なお、平板状のスパッタリング粒子は、六角形の面がa−b面と平行な面である六角柱状であってもよい。その場合、六角形の面と垂直な方向がc軸方向である。
なお、スパッタリング用ターゲットを酸素の陽イオンを用いてスパッタリングすることで、成膜時のプラズマダメージを軽減することができる。したがって、イオンがスパッタリング用ターゲットの表面に衝突した際に、スパッタリング用ターゲットの結晶性が低下すること、または非晶質化することを抑制できる。
また、スパッタリング用ターゲットを酸素またはアルゴンの陽イオンを用いてスパッタリングすることで、平板状のスパッタリング粒子が六角柱状の場合、六角形状の面における角部に正の電荷を帯電させることができる。六角形状の面の角部に正の電荷を有することで、一つのスパッタリング粒子において正の電荷同士が反発し合い、平板状の形状を維持することができる。
平板状のスパッタリング粒子の面における角部が、正の電荷を有するためには、直流(DC)電源を用いることが好ましい。なお、高周波(RF)電源、交流(AC)電源を用いることもできる。ただし、RF電源は、大面積の基板へ成膜可能なスパッタリング装置への適用が困難である。また、以下に示す観点からAC電源よりもDC電源が好ましいと考えられる。
AC電源を用いた場合、隣接するターゲットが互いにカソード電位とアノード電位を繰り返す。平板状のスパッタリング粒子が、正に帯電している場合、互いに反発し合うことにより、平板状の形状を維持することができる。ただし、AC電源を用いた場合、瞬間的に電界がかからない時間が生じるため、平板状のスパッタリング粒子に帯電していた電荷が消失して、スパッタリング粒子の構造が崩れてしまうことがある。したがって、AC電源を用いるよりも、DC電源を用いる方が好ましいことがわかる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。
スパッタリング用ターゲットの一例として、In−Ga−Zn−O化合物ターゲットについて以下に示す。
InOX粉末、GaOY粉末、及びZnOZ粉末を所定のmol数で混合し、加圧処理後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga−Zn−O化合物ターゲットとする。なお、当該加圧処理は、冷却(または放冷)しながら行ってもよいし、加熱しながら行ってもよい。なお、X、Y及びZは任意の正数である。ここで、所定のmol数比は、例えば、InOX粉末、GaOY粉末及びZnOZ粉末が、2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、3:1:2、1:3:2、1:6:4、または1:9:6である。なお、粉末の種類、及びその混合するmol数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
以上のような方法でスパッタリング用ターゲットを使用することで、厚さが均一であり、結晶の配向の揃った酸化物半導体膜を成膜することができる。
<多結晶酸化物半導体>
多結晶を有する酸化物半導体を、多結晶酸化物半導体とよぶ。多結晶酸化物半導体は複数の結晶粒を含む。
多結晶酸化物半導体は、例えば、TEMによる観察像で、結晶粒を確認することができる場合がある。多結晶酸化物半導体に含まれる結晶粒は、例えば、TEMによる観察像で、2nm以上300nm以下、3nm以上100nm以下または5nm以上50nm以下の粒径であることが多い。また、多結晶酸化物半導体は、例えば、TEMによる観察像で、結晶粒と結晶粒との境界を確認できる場合がある。また、多結晶酸化物半導体は、例えば、TEMによる観察像で、粒界を確認できる場合がある。
多結晶酸化物半導体は、例えば、複数の結晶粒を有し、当該複数の結晶粒において方位が異なっている場合がある。また、多結晶酸化物半導体は、例えば、XRD装置を用い、out−of−plane法による分析を行うと、配向を示す2θが31°近傍のピーク、または複数種の配向を示すピークが現れる場合がある。また、多結晶酸化物半導体は、例えば、電子線回折パターンで、スポットが観測される場合がある。
多結晶酸化物半導体は、例えば、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体をチャネル領域に用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体は、粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体の粒界は欠陥準位となる。多結晶酸化物半導体は、粒界がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体をチャネル領域に用いたトランジスタは、CAAC−OSをチャネル領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
多結晶酸化物半導体は、高温での加熱処理、またはレーザ光処理によって形成することができる。
<微結晶酸化物半導体>
微結晶酸化物半導体膜は、例えば、TEMによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc−OS(nanocrystalline Oxide Semiconductor)膜と呼ぶ。また、nc−OS膜は、例えば、TEMによる観察像では、結晶粒界を明確に確認できない場合がある。
nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、そのため、膜全体で配向性が見られない。従って、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ径(例えば、50nm以上)の電子線を用いる電子線回折(制限視野電子線回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径(例えば1nm以上30nm以下)の電子線を用いる電子線回折(ナノビーム電子線回折ともいう。)を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子線回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc−OS膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
図32は、nc−OS膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折を行った例である。ここでは、試料を、nc−OS膜の被形成面に垂直な方向に切断し、厚さが10nm以下となるように薄片化する。また、ここでは、プローブ径が1nmφの電子線を、試料の切断面に垂直な方向から入射させる。図32より、nc−OS膜を有する試料に対しナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特定方向の結晶面への配向性は見られないことがわかった。
nc−OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−OS膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
従って、nc−OS膜は、CAAC−OS膜と比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って、nc−OS膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また、nc−OS膜は、CAAC−OS膜と比べて、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。従って、nc−OS膜を用いたトランジスタは、CAAC−OS膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。ただし、nc−OS膜は、比較的不純物が多く含まれていても形成することができるため、CAAC−OS膜よりも形成が容易となり、用途によっては好適に用いることができる場合がある。そのため、nc−OS膜を用いたトランジスタを有する半導体装置は生産性高く作製することができる場合がある。
<非晶質酸化物半導体>
非晶質酸化物半導体は、例えば、原子配列が無秩序であり、結晶部を有さない。または、非晶質酸化物半導体は、例えば、石英のような無定形状態を有し、原子配列に規則性が見られない。
非晶質酸化物半導体は、例えば、TEMによる観察像で、結晶部を確認することができない場合がある。
非晶質酸化物半導体は、XRD装置を用い、out−of−plane法による分析を行うと、配向を示すピークが検出されない場合がある。また、非晶質酸化物半導体膜は、例えば、電子線回折パターンでハローパターンが観測される場合がある。また、非晶質酸化物半導体膜は、例えば、極微電子線回折パターンでスポットを観測することができず、ハローパターンが観測される場合がある。
非晶質酸化物半導体は、例えば、水素などの不純物を高い濃度で含ませることにより形成することができる場合がある。従って、非晶質酸化物半導体は、例えば、不純物を高い濃度で含む酸化物半導体である。
酸化物半導体に不純物が高い濃度で含まれると、酸化物半導体に酸素欠損などの欠陥準位を形成する場合がある。従って、不純物濃度の高い非晶質酸化物半導体は、欠陥準位密度が高い。また、非晶質酸化物半導体は、結晶性が低いためCAAC−OSやnc−OSと比べて欠陥準位密度が高い。
従って、非晶質酸化物半導体は、nc−OSと比べて、さらにキャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体をチャネル領域に用いたトランジスタは、ノーマリーオンの電気特性になる場合がある。従って、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体は、欠陥準位密度が高いため、トラップ準位密度も高くなる場合がある。従って、非晶質酸化物半導体をチャネル領域に用いたトランジスタは、CAAC−OSやnc−OSをチャネル領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。ただし、非晶質酸化物半導体は、比較的不純物が多く含まれてしまう成膜方法によっても形成することができるため、形成が容易となり、用途によっては好適に用いることができる場合がある。例えば、スピンコート法、ゾル−ゲル法、浸漬法、スプレー法、スクリーン印刷法、コンタクトプリント法、インクジェット印刷法、ロールコート法、ミストCVD法などの成膜方法によって非晶質酸化物半導体を形成してもよい。従って、非晶質酸化物半導体をチャネル領域に用いたトランジスタを有する半導体装置は生産性高く作製することができる。
なお、酸化物半導体は、例えば、欠陥が少ないと密度が高くなる。また、酸化物半導体は、例えば、水素などの結晶性が高いと密度が高くなる。また、酸化物半導体は、例えば、水素などの不純物濃度が低いと密度が高くなる。例えば、単結晶酸化物半導体は、CAAC−OSよりも密度が高い場合がある。また、例えば、CAAC−OSは、微結晶酸化物半導体よりも密度が高い場合がある。また、例えば、多結晶酸化物半導体は、微結晶酸化物半導体よりも密度が高い場合がある。また、例えば、微結晶酸化物半導体は、非晶質酸化物半導体よりも密度が高い場合がある。
(実施の形態10)
本実施の形態では、本発明の一態様の半導体装置を適用することのできる、ヒューマンインターフェースについて説明する。特に、被検知体の近接または接触を検知可能なセンサ(以降、タッチセンサと呼ぶ)の構成例について説明する。
タッチセンサとしては、静電容量方式、抵抗膜方式、表面弾性方式、赤外線方式、光学方式など、様々な方式を用いることができる。
静電容量方式のタッチセンサとしては、代表的には表面型静電容量方式、投影型静電容量方式などがある。また、投影型静電容量方式としては、主に駆動方法の違いから、自己容量方式、相互容量方式などがある。ここで、相互容量方式を用いると、同時に多点を検出すること(多点検出(マルチタッチ)ともいう)が可能となるため好ましい。
ここではタッチセンサについて詳細に説明するが、このほかに、カメラ(赤外線カメラを含む)等により、被検知体(例えば指や手など)の動作(ジェスチャ)や、使用者の視点動作などを検知することのできるセンサを、ヒューマンインターフェースとして用いることもできる。
<センサの検知方法の例>
図33(A)、(B)は、相互容量方式のタッチセンサの構成を示す模式図と、入出力波形の模式図である。タッチセンサは一対の電極を備え、これらの間に容量が形成されている。一対の電極のうち一方の電極に入力電圧が入力される。また、他方の電極に流れる電流(または、他方の電極の電位)を検出する検出回路を備える。
例えば図33(A)に示すように、入力電圧の波形として矩形波を用いた場合、出力電流波形として鋭いピークを有する波形が検出される。
また図33(B)に示すように、伝導性を有する被検知体が容量に近接または接触した場合、電極間の容量値が減少するため、これに応じて出力の電流値が減少する。
このように、入力電圧に対する出力電流(または電位)の変化を用いて、容量の変化を検出することにより、被検知体の近接、または接触を検知することができる。
<タッチセンサの構成例>
図33(C)は、マトリクス状に配置された複数の容量を備えるタッチセンサの構成例を示す。
タッチセンサは、X方向(紙面横方向)に延在する複数の配線と、これら複数の配線と交差し、Y方向(紙面縦方向)に延在する複数の配線とを有する。交差する2つの配線間には容量が形成される。
また、X方向に延在する配線には、入力電圧または共通電位(接地電位、基準電位を含む)のいずれか一方が入力される。また、Y方向に延在する配線には、検出回路(例えば、ソースメータ、センスアンプなど)が電気的に接続され、当該配線に流れる電流(または電位)を検出することができる。
タッチセンサは、X方向に延在する複数の配線に対して順に入力電圧が入力されるように走査し、Y方向に延在する配線に流れる電流(または電位)の変化を検出することで、被検知体の2次元的なセンシングが可能となる。
<タッチパネルの構成例>
以下では、複数の画素を有する表示部とタッチセンサを備えるタッチパネルの構成例と、該タッチパネルを電子機器に組み込む場合の例について説明する。
図34(A)は、タッチパネルを備える電子機器の断面概略図である。
電子機器3530は、筐体3531と、該筐体3531内に少なくともタッチパネル3532、バッテリ3533、制御部3534を有する。またタッチパネル3532は制御部3534と配線3535を介して電気的に接続される。制御部3534により表示部への画像の表示やタッチセンサのセンシングの動作が制御される。またバッテリ3533は制御部3534と配線3536を介して電気的に接続され、制御部3534に電力を供給することができる。
タッチパネル3532はその表示面側が筐体3531よりも外側に露出するように設けられる。タッチパネル3532の露出した面に画像を表示すると共に、接触または近接する被検知体を検知することができる。
図34(B)乃至(E)に、タッチパネルの構成例を示す。
図34(B)に示すタッチパネル3532は、第1の基板3541と第2の基板3543の間に表示部3542を備える表示パネル3540と、タッチセンサ3544を備える第3の基板3545と、保護基板3546と、を備える。
表示パネル3540としては、液晶素子、有機EL(Electro Luminescence)素子が適用された表示装置や、電子ペーパ等、様々な表示装置を適用できる。なおタッチパネル3532は、表示パネル3540の構成に応じて、バックライトや偏光板等を別途備えていてもよい。
保護基板3546の一方の面に被検知体が接触または近接するため、少なくともその表面は、機械的強度が高められていることが好ましい。例えばイオン交換法や風冷強化法等により物理的、または化学的な処理が施され、その表面に圧縮応力を加えた強化ガラスを保護基板3546に用いることができる。または、表面がコーティングされたプラスチック等の可撓性基板を用いることもできる。なお、保護基板3546上に保護フィルムや光学フィルムを設けてもよい。
タッチセンサ3544は、第3の基板3545の少なくとも一方の面に設けられる。または、タッチセンサ3544を構成する一対の電極を第3の基板3545の両面に形成してもよい。また、タッチパネルの薄型化のため、第3の基板3545として可撓性のフィルムを用いてもよい。また、タッチセンサ3544は、一対の基板(フィルムを含む)に挟持された構成としてもよい。
図34(B)では、保護基板3546とタッチセンサ3544を備える第3の基板とが接着層3547で接着されている構成を示しているが、必ずしもこれらは接着されていなくてもよい。また、第3の基板3545と表示パネル3540とを接着層により接着する構成としてもよい。
図34(B)に示すタッチパネル3532は、表示パネルと、タッチセンサを備える基板とが独立して設けられている。このような構成を有するタッチパネルを外付け型のタッチパネルとも呼べる。このような構成とすることにより、表示パネルとタッチセンサを備える基板とをそれぞれ別途作製し、これらを重ねることで表示パネルにタッチセンサの機能を付加することができるため、特別な作製工程を経ることなく容易にタッチパネルを作製することができる。
図34(C)に示すタッチパネル3532は、タッチセンサ3544が第2の基板3543の保護基板3546側の面に設けられている。このような構成を有するタッチパネルをオンセル型のタッチパネルとも呼べる。このような構成とすることにより、必要な基板の枚数を低減できるため、タッチパネルの薄型化及び軽量化を実現できる。
図34(D)に示すタッチパネル3532は、タッチセンサ3544が保護基板3546の一方の面に設けられている。このような構成とすることにより、表示パネルとタッチセンサをそれぞれ別途作製することができるため、容易にタッチパネルを作製することができる。さらに、必要な基板の枚数を低減できるため、タッチパネルの薄型化及び軽量化を実現できる。
図34(E)に示すタッチパネル3532は、タッチセンサ3544が表示パネル3540の一対の基板の内側に設けられている。このような構成を有するタッチパネルをインセル型のタッチパネルとも呼べる。このような構成とすることにより、必要な基板の枚数を低減できるため、タッチパネルの薄型化及び軽量化を実現できる。このようなタッチパネルは、例えば、表示部3542が備えるトランジスタや配線、電極などにより第1の基板3541上または第2の基板3543上にタッチセンサとして機能する回路を作り込むことにより実現できる。また、光学式のタッチセンサを用いる場合には、光電変換素子を備える構成としてもよい。
<インセル型のタッチパネルの構成例>
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネルの構成例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例を示す。
図35(A)は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部における等価回路図である。
一つの画素は少なくともトランジスタ3503と液晶素子3504を有する。またトランジスタ3503のゲートに配線3501が、ソースまたはドレインの一方には配線3502が、それぞれ電気的に接続されている。
画素回路は、X方向に延在する複数の配線(例えば、配線3510_1、配線3510_2)と、Y方向に延在する複数の配線(例えば、配線3511)を有し、これらは互いに交差して設けられ、その間に容量が形成される。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブロックは、島状のブロック(例えば、ブロック3515_1、ブロック3515_2)と、Y方向に延在するライン状のブロック(例えば、ブロック3516)の、2種類に分類される。なお、図35では、画素回路の一部のみを示しているが、実際にはこれら2種類のブロックがX方向及びY方向に繰り返し配置される。
X方向に延在する配線3510_1(または3510_2)は、島状のブロック3515_1(またはブロック3515_2)と電気的に接続される。なお、図示しないが、X方向に延在する配線3510_1は、ライン状のブロックを介してX方向に沿って不連続に配置される複数の島状のブロック3515_1を電気的に接続する。また、Y方向に延在する配線3511は、ライン状のブロック3516と電気的に接続される。
図35(B)は、X方向に延在する複数の配線3510と、Y方向に延在する複数の配線3511の接続構成を示した等価回路図である。X方向に延在する配線3510の各々には、入力電圧または共通電位を入力することができる。また、Y方向に延在する配線3511の各々には接地電位を入力する、または配線3511と検出回路と電気的に接続することができる。
<タッチパネルの動作例>
以下、図36を用いて、上述したタッチパネルの動作について説明する。
図36(A)に示すように1フレーム期間を、書き込み期間と検知期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、配線3510(ゲート線ともいう)が順次選択される。一方、検知期間は、タッチセンサによるセンシングを行う期間であり、X方向に延在する配線3510が順次選択され、入力電圧が入力される。
図36(B)は、書き込み期間における等価回路図である。書き込み期間では、X方向に延在する配線3510と、Y方向に延在する配線3511の両方に、共通電位が入力される。
図36(C)は、検知期間のある時点における等価回路図である。検知期間では、Y方向に延在する配線3511の各々は、検出回路と電気的に接続する。また、X方向に延在する配線3510のうち、選択されたものには入力電圧が入力され、それ以外のものには共通電位が入力される。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独立して設けることが好ましい。これにより、画素の書き込み時のノイズに起因するタッチセンサの感度の低下を抑制することができる。
(実施の形態11)
本実施の形態では、表示装置の消費電力を低減するための駆動方法について説明する。本実施の形態の駆動方法により、画素に酸化物半導体トランジスタを適用した表示装置の更なる低消費電力化を図ることができる。以下、図37及び図38を用いて、表示装置の一例である液晶表示装置の低消費電力化について説明する。
図37は、本実施の形態の液晶表示装置の構成例を示すブロック図である。図37に示すように、液晶表示装置500は、表示モジュールとして液晶パネル501を有し、更に、制御回路510及びカウンタ回路520を有する。
液晶表示装置500には、デジタルデータである画像信号(Video)、及び液晶パネル501の画面の書き換えを制御するための同期信号(SYNC)が入力される。同期信号としては、例えば水平同期信号(Hsync)、垂直同期信号(Vsync)、及び基準クロック信号(CLK)等がある。
液晶パネル501は、表示部530、走査線駆動回路540、及びデータ線駆動回路550を有する。表示部530は、複数の画素531を有する。同じ行の画素531は、共通の走査線541により走査線駆動回路540に接続され、同じ列の画素531は共通のデータ線551によりデータ線駆動回路550に接続されている。
液晶パネル501には、コモン電圧(Vcom)、並びに電源電圧として高電源電圧(VDD)及び低電源電圧(VSS)が供給される。コモン電圧(Vcom)は、表示部530の各画素531に供給される。
データ線駆動回路550は、入力された画像信号を処理し、データ信号を生成し、データ線551にデータ信号を出力する。走査線駆動回路540は、データ信号が書き込まれる画素531を選択する走査信号を走査線541に出力する。
画素531は、走査信号により、データ線551との電気的接続が制御されるスイッチング素子を有する。スイッチング素子がオンとなると、データ線551から画素531にデータ信号が書き込まれる。
Vcomが印加される電極が共通電極に相当する。
制御回路510は、液晶表示装置500全体を制御する回路であり、液晶表示装置500を構成する回路の制御信号を生成する回路を備える。
制御回路510は、同期信号(SYNC)から、走査線駆動回路540及びデータ線駆動回路550の制御信号を生成する制御信号生成回路を有する。走査線駆動回路540の制御信号として、スタートパルス(GSP)、クロック信号(GCLK)等があり、データ線駆動回路550の制御信号として、スタートパルス(SSP)、クロック信号(SCLK)等がある。例えば、制御回路510は、クロック信号(GCLK、SCLK)として、周期が同じで位相がシフトされた複数のクロック信号を生成する。
また、制御回路510は、液晶表示装置500外部から入力される画像信号(Video)のデータ線駆動回路550への出力を制御する。
データ線駆動回路550は、デジタル/アナログ変換回路(以下、D−A変換回路552と呼ぶ。)を有する。D−A変換回路552は、画像信号をアナログ変換し、データ信号を生成する。
なお、液晶表示装置500に入力される画像信号がアナログ信号である場合は、制御回路510でデジタル信号に変換し、液晶パネル501へ出力する。
画像信号は、フレーム毎の画像データでなる。制御回路510は、画像信号を画像処理し、その処理で得られた情報を元に、データ線駆動回路550への画像信号の出力を制御する機能を有する。そのため、制御回路510は、フレーム毎の画像データから動きを検出する動き検出部511を備える。動き検出部511おいて、動きが無いと判定されると、制御回路510はデータ線駆動回路550への画像信号の出力を停止し、また動きが有ると判定すると画像信号の出力を再開する。
動き検出部511で行う動き検出のための画像処理としては、特段の制約は無い。例えば、動き検出方法としては、例えば、連続する2つフレーム間の画像データから差分データを得る方法がある。得られた差分データから動きの有無を判断することができる。また、動きベクトルを検出する方法等もある。
また、液晶表示装置500は、入力された画像信号を補正する画像信号補正回路を設けることができる。例えば、画像信号の階調に対応する電圧よりも高い電圧が画素531に書き込まれるように、画像信号を補正する。このような補正を行うことで液晶素子の応答時間を短くすることができる。このように画像信号を補正処理して制御回路510を駆動する方法は、オーバードライブ駆動と呼ばれている。また、画像信号のフレーム周波数の整数倍で液晶表示装置500を駆動する倍速駆動を行う場合には、制御回路510で2つのフレーム間を補間する画像データを作成する、或いは2つのフレーム間で黒表示を行うための画像データを生成すればよい。
以下、図38に示すタイミングチャートを用いて、動画像のように動きのある画像と、静止画のように動きの無い画像を表示するための液晶表示装置500の動作を説明する。図38には、垂直同期信号(Vsync)、及びデータ線駆動回路550からデータ線551に出力されるデータ信号(Vdata)の信号波形を示す。
図38は、3mフレーム期間の液晶表示装置500のタイミングチャートである。ここでは、はじめのkフレーム期間及び終わりのjフレーム期間の画像データには動きがあり、その他のフレーム期間の画像データには動きが無いとする。なお、k、jはそれぞれ1以上m−2以下の整数である。
最初のkフレーム期間は、動き検出部511において、各フレームの画像データに動きがあると判定される。制御回路510では、動き検出部511の判定結果に基づき、データ信号(Vdata)をデータ線551に出力する。
そして、動き検出部511では、動き検出のための画像処理を行い、第k+1フレームの画像データに動きが無いと判定すると、制御回路510では、動き検出部511の判定結果に基づき、第k+1フレーム期間に、データ線駆動回路550への画像信号(Video)の出力を停止する。よって、データ線駆動回路550からデータ線551へのデータ信号(Vdata)の出力が停止される。さらに、表示部530の書換えを停止するため、走査線駆動回路540及びデータ線駆動回路550への制御信号(スタートパルス信号、クロック信号等)の供給を停止する。そして、制御回路510では、動き検出部511で、画像データに動きがあるとの判定結果が得られるまで、データ線駆動回路550への画像信号の出力、走査線駆動回路540及びデータ線駆動回路550への制御信号の出力を停止し、表示部530の書換えを停止する。
なお、本明細書において、液晶パネルに信号を「供給しない」とは、当該信号を供給する配線へ回路を動作させるための所定の電圧とは異なる電圧を印加すること、または当該配線を電気的に浮遊状態にすることを指すこととする。
表示部530の書換えを停止すると、液晶素子に同じ方向の電界が印加され続けることになり、液晶素子の液晶が劣化するおそれがある。このような問題が顕在化する場合は、動き検出部511の判定結果に関わらず、所定のタイミングで、制御回路510から走査線駆動回路540及びデータ線駆動回路550へ信号を供給し、極性を反転させたデータ信号をデータ線551に書き込み、液晶素子に印加される電界の向きを反転させるとよい。
なお、データ線551に入力されるデータ信号の極性はVcomを基準に決定される。その極性は、データ信号の電圧がVcomより高い場合は正の極性であり、低い場合は負の極性である。
具体的には、図38に示すように、第m+1フレーム期間になると、制御回路510は、走査線駆動回路540及びデータ線駆動回路550へ制御信号を出力し、データ線駆動回路550へ画像信号Videoを出力する。データ線駆動回路550は、第kフレーム期間においてデータ線551に出力されたデータ信号(Vdata)に対して極性が反転したデータ信号(Vdata)をデータ線551に出力する。よって、画像データに動きが検出されない期間である第m+1フレーム期間、及び第2m+1フレーム期間に、極性が反転されたデータ信号(Vdata)がデータ線551に書き込まれる。画像データに変化が無い期間は、表示部530の書換えが間欠的に行われるため、書換えによる電力消費を削減しつつ、液晶素子の劣化を防止することができる。
そして、動き検出部511において、第2m+1フレーム以降の画像データに動きがあると判定すると、制御回路510は、走査線駆動回路540及びデータ線駆動回路550を制御し、表示部530の書換えを行う。
以上述べたように、図38の駆動方法によると、画像データ(Video)の動きの有無に関わらず、データ信号(Vdata)は、mフレーム期間毎に極性が反転される。他方、表示部530の書換えについては、動きを含む画像の表示期間は、1フレーム毎に表示部530が書き換えられ、動きがない画像の表示期間は、mフレーム毎に表示部530が書き換えられることになる。その結果、表示部の書換えに伴う電力消費を削減することができる。よって、駆動周波数及び画素数の増加による電力消費の増加の抑えることができる。
上述したように、液晶表示装置500では、動画を表示するモードと、静止画を表示するモードで、液晶表示装置の駆動方法を異ならせることで、液晶の劣化を抑制して表示品位を維持しつつ、省電力な液晶表示装置を提供することが可能になる。
また、静止画を表示する場合、1フレーム毎に画素を書換えると、人の目は画素の書換えをちらつきとして感じることがあり、それが疲れ目の原因となる。本実施の形態の液晶表示装置は、静止画の表示期間では画素の書換え頻度が少ないので、疲れ目の軽減に有効である。
従って、酸化物半導体トランジスタでバックプレーンを形成した液晶パネルを用いることで、携帯用電子機器に非常に適した、高精細、低消費電力の中小型表示液晶表示装置を提供することが可能である。
なお、液晶の劣化を防ぐため、データ信号の極性反転の間隔(ここでは、mフレーム期間)は2秒以下とし、好ましくは1秒以下とするとよい。
また、画像データの動き検出を制御回路510の動き検出部511で行ったが、動き検出は動き検出部511のみで行う必要は無い。動きの有無のデータを液晶表示装置500の外部から制御回路510へ入力するようにしてもよい。
また、画像データに動きが無いと判定する条件は連続する2つのフレーム間の画像データによるものではなく、判定に必要なフレーム数は、液晶表示装置500の使用形態により、適宜決定することができる。例えば、連続するmフレームの画像データに動きが無い場合に、表示部530の書換えを停止させてもよい。
なお、本実施の形態では、表示装置として、液晶表示装置を用いて説明したが、本実施の形態の駆動方法を他の表示装置、例えば発光表示装置等に用いることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
(実施の形態12)
本発明の一態様である半導体装置は、さまざまな電子機器(遊技機も含む。)に適用することができる。電子機器としては、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう。)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機(パチンコ機、スロットマシン等)、ゲーム筐体が挙げられる。これらの電子機器の一例を図39に示す。
図39(A)は、表示部を有するテーブル9000を示している。テーブル9000は、筐体9001に表示部9003が組み込まれており、表示部9003により映像を表示することが可能である。なお、4本の脚部9002により筐体9001を支持した構成を示している。また、電力供給のための電源コード9005を筐体9001に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部9003に用いることが可能である。それゆえ、表示部9003の表示品位を高くすることができる。
表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッチ入力機能を持たせることができる。
また、筐体9001に設けられたヒンジによって、表示部9003の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図39(B)は、テレビジョン装置9100を示している。テレビジョン装置9100は、筐体9101に表示部9103が組み込まれており、表示部9103により映像を表示することが可能である。なお、ここではスタンド9105により筐体9101を支持した構成を示している。
テレビジョン装置9100の操作は、筐体9101が備える操作スイッチや、別体のリモコン操作機9110により行うことができる。リモコン操作機9110が備える操作キー9109により、チャンネルや音量の操作を行うことができ、表示部9103に表示される映像を操作することができる。また、リモコン操作機9110に、当該リモコン操作機9110から出力する情報を表示する表示部9107を設ける構成としてもよい。
図39(B)に示すテレビジョン装置9100は、受信機やモデムなどを備えている。テレビジョン装置9100は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部9103、9107に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
図39(C)はコンピュータ9200であり、本体9201、筐体9202、表示部9203、キーボード9204、外部接続ポート9205、ポインティングデバイス9206などを含む。
上記実施の形態のいずれかに示す半導体装置は、表示部9203に用いることが可能である。それゆえ、コンピュータ9200の表示品位を向上させることができる。
表示部9203は、タッチ入力機能を有しており、コンピュータ9200の表示部9203に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。
図40(A)及び図40(B)は2つ折り可能なタブレット型端末である。図40(A)は、開いた状態であり、タブレット型端末は、筐体9630、表示部9631a、表示部9631b、表示モード切り替えスイッチ9034、電源スイッチ9035、省電力モード切り替えスイッチ9036、留め具9033、操作スイッチ9038、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部9631a、表示部9631bに用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができる。
表示部9631aは、一部をタッチパネルの領域9632aとすることができ、表示された操作キー9638にふれることでデータ入力をすることができる。なお、表示部9631aにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部9631aの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部9631aの全面をキーボードボタン表示させてタッチパネルとし、表示部9631bを表示画面として用いることができる。
また、表示部9631bにおいても表示部9631aと同様に、表示部9631bの一部をタッチパネルの領域9632bとすることができる。また、タッチパネルのキーボード表示切り替えボタン9639が表示されている位置に指やスタイラスなどでふれることで表示部9631bにキーボードボタン表示することができる。
また、タッチパネルの領域9632aとタッチパネルの領域9632bに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ9034は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ9036は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図40(A)では表示部9631bと表示部9631aの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図40(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9633、充放電制御回路9634を有する。なお、図40(B)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ9636を有する構成について示している。
なお、タブレット型端末は2つ折り可能なため、未使用時に筐体9630を閉じた状態にすることができる。従って、表示部9631a、表示部9631bを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図40(A)及び図40(B)に示したタブレット型端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池9633は、筐体9630の片面または両面に設けることができ、バッテリー9635の充電を効率的に行う構成とすることができるため好適である。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図40(B)に示す充放電制御回路9634の構成、及び動作について図40(C)にブロック図を示し説明する。図40(C)には、太陽電池9633、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3が、図40(B)に示す充放電制御回路9634に対応する箇所となる。
まず、外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDCDCコンバータ9636で昇圧または降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧または降圧をすることとなる。また、表示部9631での表示を行わない際には、スイッチSW1をオフにし、スイッチSW2をオンにしてバッテリー9635の充電を行う構成とすればよい。
なお、太陽電池9633については、発電手段の一例として示したが、特に限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、トランジスタのVg−Id特性、及び光BTストレス試験の測定結果について説明する。
はじめに、試料1に含まれるトランジスタの作製工程について説明する。本実施例では図2を参照して説明する。
まず、図2(A)に示すように、基板11としてガラス基板を用い、基板11上にゲート電極15を形成した。
スパッタリング法で厚さ100nmのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングし、ゲート電極15を形成した。
次に、ゲート電極15上にゲート絶縁膜17(図41のGIに相当)を形成した。
ゲート絶縁膜17として、厚さ50nmの第1の窒化シリコン膜、厚さ300nmの第2の窒化シリコン膜、厚さ50nmの第3の窒化シリコン膜、及び厚さ50nmの酸化窒化シリコン膜を積層して形成した。
第1の窒化シリコン膜は、流量200sccmのシラン、流量2000sccmの窒素、及び流量100sccmのアンモニアを原料ガスとしてプラズマCVD装置の処理室に供給し、処理室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して形成した。
次に、第1の窒化シリコン膜の原料ガスの条件において、アンモニアの流量を2000sccmに変更して、第2の窒化シリコン膜を形成した。
次に、流量200sccmのシラン及び流量5000sccmの窒素を原料ガスとしてプラズマCVD装置の処理室に供給し、処理室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、第3の窒化シリコン膜を形成した。
次に、流量20sccmのシラン、流量3000sccmの一酸化二窒素を原料ガスとしてプラズマCVD装置の処理室に供給し、処理室内の圧力を40Paに制御し、27.12MHzの高周波電源を用いて100Wの電力を供給して、酸化窒化シリコン膜を形成した。
なお、第1の窒化シリコン膜乃至第3の窒化シリコン膜及び酸化窒化シリコン膜の成膜工程において、基板温度を350℃とした。
次に、ゲート絶縁膜17を介してゲート電極15に重なる多層膜20を形成した。
ここでは、ゲート絶縁膜17上に厚さ35nmの酸化物半導体膜(図41のS2に相当)をスパッタリング法で形成した後、酸化物半導体膜上に厚さ20nmの酸化物膜(図41のS3に相当)を形成した。次に、フォトリソグラフィ工程により酸化物膜上にマスクを形成し、該マスクを用いて酸化物半導体膜及び酸化物膜の一部をエッチングし、酸化物半導体膜18及び酸化物膜19を形成した後、第1の加熱処理を行い、多層膜20を形成した。
酸化物半導体膜(S2)は、スパッタリングターゲットをIn:Ga:Zn=1:1:1(原子数比)のターゲットとし、流量100sccmのアルゴン及び流量100sccmの酸素をスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を0.6Paに制御し、5kWの直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を200℃とした。
酸化物膜(S3)は、スパッタリングターゲットをIn:Ga:Zn=1:3:2(原子数比)のターゲットとし、スパッタリングガスとして180sccmのArと20sccmの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を0.6Paに制御し、5kWの直流電力を供給して形成した。なお、酸化物膜を形成する際の基板温度を200℃とした。
第1の加熱処理は、窒素雰囲気で、350℃、1時間の加熱処理を行った後、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行った。
ここまでの工程で得られた構成は図2(B)を参照できる。
次に、ゲート絶縁膜17の一部をエッチングしてゲート電極を露出した後(図示しない。)、図2(C)に示すように、多層膜20に接する一対の電極21、22を形成した。
ここでは、ゲート絶縁膜17及び多層膜20上に導電膜を形成した。該導電膜として、厚さ50nmのタングステン膜上に厚さ400nmのアルミニウム膜を形成し、該アルミニウム膜上に厚さ100nmのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をウエットエッチングし、一対の電極21、22を形成した。この後、85%のリン酸を100倍に希釈したリン酸水溶液で多層膜20の表面に洗浄処理を行った。
次に、減圧された処理室に基板を移動し、220℃で加熱した後、処理室に設けられる上部電極に27.12MHzの高周波電源を用いて150Wの高周波電力を供給して、一酸化二窒素雰囲気で発生させた酸素プラズマに多層膜20を曝した。
次に、多層膜20及び一対の電極21,22上に保護膜26を形成した(図2(D)参照)。ここでは、保護膜26として、酸化物絶縁膜23(図41のP1に相当)、酸化物絶縁膜24(図41のP2に相当)及び窒化物絶縁膜25を形成した。
まず、上記プラズマ処理の後、大気に曝すことなく、連続的に酸化物絶縁膜23及び酸化物絶縁膜24を形成した。酸化物絶縁膜23として厚さ50nmの酸化窒化シリコン膜を形成し、酸化物絶縁膜24として厚さ400nmの酸化窒化シリコン膜を形成した。
酸化物絶縁膜23は、流量30sccmのシラン及び流量4000sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を220℃とし、150Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成した。
酸化物絶縁膜24は、流量200sccmのシラン及び流量4000sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を220℃とし、1500Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、第2の加熱処理を行い、酸化物絶縁膜23及び酸化物絶縁膜24から水、窒素、水素等を脱離させると共に、酸化物絶縁膜24に含まれる酸素の一部を多層膜20へ供給した。ここでは、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行った。
次に、酸化物絶縁膜24上に窒化物絶縁膜25を形成した。ここでは、窒化物絶縁膜25として、厚さ100nmの窒化シリコン膜を形成した。
窒化物絶縁膜25は、流量50sccmのシラン、流量5000sccmの窒素、及び流量100sccmのアンモニアを原料ガスとし、処理室の圧力を100Pa、基板温度を350℃とし、1000Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成した。
次に、図示しないが、保護膜26の一部をエッチングして、一対の電極21、22の一部を露出する開口部を形成した。
次に、窒化物絶縁膜25上に平坦化膜を形成した(図示しない)。ここでは、組成物を窒化物絶縁膜25上に塗布した後、露光及び現像を行って、一対の電極の一部を露光する開口部を有する平坦化膜を形成した。なお、平坦化膜として厚さ1.5μmのアクリル樹脂を形成した。こののち、加熱処理を行った。当該加熱処理は、温度を250℃とし、窒素を含む雰囲気で1時間行った。
次に、一対の電極の一部に接続する導電膜を形成した(図示しない)。ここでは、スパッタリング法により厚さ100nmの酸化シリコンを含むITOを形成した。この後、窒素雰囲気で、250℃、1時間の加熱処理を行った。
以上の工程により、トランジスタを有する試料1を作製した。
また、試料1のトランジスタにおいて、多層膜20を3層構造とし、ゲート絶縁膜17と酸化物半導体膜18の間に、厚さ5nmの酸化物膜(図41のS1に相当)を、酸化物膜19と同様の条件を用いて形成し、且つ酸化物膜19(図41のS3に相当)の厚さを15nmとして作製したトランジスタを有する試料を試料2とする。
また、試料1のトランジスタにおいて、多層膜20を3層構造とし、ゲート絶縁膜17と酸化物半導体膜18の間に、厚さ10nmの酸化物膜(図41のS1に相当)を、酸化物膜19と同様の条件を用いて作製したトランジスタを有する試料を試料3とする。
また、試料1のトランジスタにおいて、多層膜20の代わりに、酸化物半導体膜18のみを形成し、第1の加熱処理において加熱温度を450℃とし、酸化物絶縁膜23の成膜条件において圧力を40Paとし、酸化物絶縁膜24の成膜条件においてシランの流量を160sccmとして作製したトランジスタを有する試料を比較試料1とする。
また、試料1のトランジスタにおいて、多層膜20の代わりに、酸化物半導体膜18のみを形成し、第1の加熱処理において加熱温度を350℃として作製したトランジスタを有する試料を比較試料2とする。
なお、各試料に含まれるトランジスタは、チャネル長(L)が6μm、チャネル幅(W)が50μmである。
次に、試料1乃至試料3、及び比較試料1に含まれるトランジスタの初期特性としてVg−Id特性を測定した。ここでは、基板温度を25℃とし、ソース−ドレイン間の電位差(以下、ドレイン電圧という。)を1V、10Vとし、ソース−ゲート電極間の電位差(以下、ゲート電圧という。)を−15V乃至+15Vまで変化させたときのソース−ドレイン間に流れる電流(以下、ドレイン電流という。)の変化特性、すなわちVg−Id特性を測定した。
図41に、それぞれの試料に含まれるトランジスタのVg−Id特性を示す。図41に示す各グラフにおいて、横軸はゲート電圧Vg、左縦軸はドレイン電流Idを表し、右縦軸は電界効果移動度を表す。なお、横軸は−15Vから15Vとして示した。また、実線はそれぞれ、ドレイン電圧Vdが1V、10VのときのVg−Id特性であり、破線はドレイン電圧Vdを10Vとしたときのゲート電圧に対する電界効果移動度を表す。なお、当該電界効果移動度は各試料の飽和領域での結果である。
また、各試料において、基板内に同じ構造のトランジスタを20個作製した。
図41より、試料1乃至試料3、及び比較試料1それぞれにおいて、良好なスイッチング特性が得られていることが分かる。
次に、試料1乃至試料3、及び比較試料1のBTストレス試験及び光BTストレス試験を行った。BTストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化(即ち、経時変化)を短時間で評価することができる。BTストレス試験前後におけるトランジスタの特性の変動量を調べることは、信頼性を調べるための重要な指標となる。
はじめに、ゲートBTストレス試験及び光ゲートBTストレス試験を行った。
ここで、ゲートBTストレス試験の測定方法について説明する。はじめに、上記のようにトランジスタの初期特性におけるVg−Id特性を測定する。
次に、基板温度を任意の温度(以下、ストレス温度という。)を一定に維持し、トランジスタのソース及びドレインとして機能する一対の電極を同電位とし、ソース電極及びドレイン電極として機能する一対の電極とは異なる電位をゲート電極に一定時間(以下、ストレス時間という。)印加する。次に、基板温度を適宜設定し、トランジスタの電気特性を測定する。この結果、ゲートBTストレス試験前後の電気特性における閾値電圧及びシフト値の差を、変動量として得ることができる。
なお、ゲート電極に負の電圧を印加するストレス試験をマイナスゲートBTストレス試験(Dark −GBT)といい、正の電圧を印加するストレス試験をプラスゲートBTストレス試験(Dark +GBT)という。また、光を照射しつつゲート電極に負の電圧を印加するストレス試験を光マイナスゲートBTストレス試験(Photo −GBT)といい、正の電圧を印加するストレス試験を光プラスゲートBTストレス試験(Photo +GBT)という。
ここでは、ゲートBTストレス条件として、ストレス温度を60℃、ストレス時間を3600秒とし、ゲート電極に−30Vまたは+30V、ソース電極及びドレイン電極に0V印加した。このときの、ゲート絶縁膜に印加する電界強度を0.66MV/cmとした。
また、上記BTストレス試験と同様の条件を用い、10000lxの白色LED光をトランジスタに照射して、光ゲートBTストレス試験を行った。なお、BTストレス試験後のトランジスタのVg−Id特性の測定温度を60℃とした。
試料1乃至試料3、及び比較試料1に含まれるトランジスタの初期特性のしきい値電圧とBTストレス試験後のしきい値電圧の差(即ち、しきい値電圧の変動量(ΔVth))、シフト値の差(即ち、シフト値の変動量(ΔShift))を図42(A)に示す。図42(A)において、プラスゲートBTストレス試験(Dark +GBT)、マイナスゲートBTストレス試験(Dark −GBT)、光プラスゲートBTストレス試験(Photo +GBT)、光マイナスゲートBTストレス試験(Photo −GBT)それぞれの変動量を示す。
次に、ストレス温度を変えて、ストレス試験を行った。ここでは、上記ゲートBTストレス試験の条件において、ストレス温度を125℃として、ゲートBTストレス試験を行った。なお、ゲートBTストレス試験後のトランジスタのVg−Id特性の測定温度を40℃とした。
試料1乃至試料3、及び比較試料1に含まれるしきい値電圧の変動量(ΔVth)、シフト値の変動量(ΔShift)を図42(B)に示す。図42(B)において、プラスゲートBTストレス試験(Dark +GBT)、マイナスゲートBTストレス試験(Dark −GBT)それぞれの変動量を示す。
ここで、本明細書におけるしきい値電圧及びシフト値について図43を用いて説明する。
本明細書中において、しきい値電圧(Vth)は、ゲート電圧(Vg[V])を横軸、ドレイン電流の平方根(Id1/2[A])を縦軸としてプロットした曲線612において、最大傾きであるId1/2の接線614を外挿したときの、接線614とVg軸(即ち、Id1/2が0A)との交点のゲート電圧で定義する(図43(A)参照)。なお、本明細書中においては、ドレイン電圧Vdを10Vとして、しきい値電圧を算出する。また、本明細書において、しきい値電圧(Vth)は、各試料に含まれる20個のトランジスタそれぞれのVthの平均値である。
また、本明細書中において、シフト値(Shift)は、ゲート電圧(Vg[V])を横軸、ドレイン電流(Id[A])の対数を縦軸にプロットした曲線616において、最大傾きであるIdの接線618を外挿したときの直線Id=1.0×10−12[A]との交点のゲート電圧で定義する(図43(B)参照)。なお、本明細書中においては、ドレイン電圧Vdを10Vとして、シフト値を算出する。また、本明細書において、シフト値は、各試料に含まれる20個のトランジスタそれぞれのシフト値の平均値である。
図42(A)より、比較試料1と比較して、試料1乃至試料3は、マイナスゲートBTストレス試験(Dark −GBT)変動量が少ないことがわかる。また、光マイナスゲートBTストレス試験(Photo −GBT)変動量が少ないことがわかる。
また、試料1及び試料3と比較して、試料2は各ストレス試験において変動量が少ないことがわかる。このことから、多層膜を3層とし、且つ1層目の酸化物膜の膜厚を薄くすることで、しきい値電圧及びシフト値の変動量を低減できることが分かる。
図42(B)より、比較試料1と比較して、試料1乃至試料3は、マイナスゲートBTストレス試験(Dark −GBT)変動量が少ないことがわかる。
以上のことから、酸化物半導体膜及び多層膜から不純物を脱離させる加熱処理において、加熱温度を450℃から350℃に低くしても、酸化物半導体膜に接する酸化物膜を設けることで、トランジスタ特性の変動量を低減できることが分かる。
次に、試料1及び試料2、並びに比較試料1及び比較試料2において、プラスゲートBTストレス試験(Dark +GBT)を行った。ここでは、ストレス温度を、60℃または125℃とし、それぞれにおいてストレス時間を100秒、500秒、1500秒、2000秒、3600秒として、しきい値電圧の変動量を測定した。図44は各ストレス時間におけるしきい値電圧の変動量と、各変動量から得た近似曲線を示す。横軸はストレス時間を示し、縦軸はしきい値電圧の変動量(ΔVth)を示す。また、図44(A)は、ストレス温度が60℃のときの測定結果であり、図44(B)はストレス温度が125℃のときの測定結果である。
図44より、比較試料2と比較して試料1及び試料2のしきい値電圧の変動量が小さいことが分かる。このことから、多層膜または酸化物半導体膜の加熱処理において、温度を450℃から350℃に低くしても、酸化物半導体膜に接する酸化物を設ける、即ち多層膜とすることで、トランジスタ特性の変動量を低減できることが分かった。
また、試料1及び試料2のトランジスタ特性の変動量は、比較試料1と比較すると若干大きいが、比較試料1と同等の変動量であることがわかる。
次に、試料1及び試料2、並びに比較試料2において、プラスゲートBTストレス試験(Dark +GBT)を行った。ここでは、ストレス温度を125℃とし、ストレス時間を3600秒として、しきい値電圧の変動量を測定した。なお、ゲートBTストレス試験後のトランジスタのVg−Id特性の測定温度を40℃とした。
また、試料1及び試料2、並びに比較試料2において、マイナスソースBTストレス試験(Dark −SBT)を行った。ソースBTストレス試験は、ゲートBTストレス試験と同様に加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化(即ち、経時変化)を短時間で評価することができる。
ここで、ソースBTストレス試験の測定方法について説明する。はじめに、上記のようにトランジスタの初期特性におけるVg−Id特性を測定する。
次に、基板温度を任意の温度を一定に維持し、トランジスタのゲート電極及びドレイン電極を同電位とし、ゲート電極及びドレイン電極とは異なる電位をソース電極にパルス状に印加する。次に、基板温度を電気特性の測定時と同様に設定し、トランジスタの電気特性を測定する。この結果、ソースBTストレス試験前後の電気特性の変動量を観察することができる。
ここでは、ソースBTストレス条件としては、ストレス温度を125℃、ストレス時間を3600秒とし、パルスの周波数を60Hz(周期は16.7m秒)、印加時間を0.6%(100μ秒)として、ソース電極にパルス状に−30Vを印加した。また、ゲート電極及びドレイン電極に0Vを印加した。なお、ソースBTストレス試験後のトランジスタのVg−Id特性の測定温度を40℃とした。
試料1及び試料2、及び比較試料2に含まれるトランジスタの初期特性におけるVg−Id特性と、ストレス試験後のトランジスタにおけるVg−Id特性を図45に示す。図45において、上段にプラスゲートBTストレス試験(Dark +GBT)の測定結果を示し、下段にマイナスソースBTストレス試験(Dark −SBT)の測定結果を示す。なお、細実線は、トランジスタの初期特性におけるVg−Id特性を示し、太実線は、ストレス試験後におけるとランジスタのVg−Id特性を示す。なお、それぞれ、ドレイン電圧Vdが1V、10VのときのVg−Id特性である。また、細破線はトランジスタの初期特性における電界効果移動度を示し、太破線は、ストレス試験後のトランジスタにおける電界効果移動度を表す。なお、それぞれ、ドレイン電圧Vdを10Vとしたときのゲート電圧に対する電界効果移動度を示す。
比較試料2と比較すると、試料1及び試料2において、プラスゲートBTストレス試験(Dark +GBT)及びマイナスソースBTストレス試験(Dark −SBT)共に、ストレス試験後のしきい値電圧の変動量が低減していることが分かる。また、プラスゲートBTストレス試験(Dark +GBT)において、比較試料2では、ストレス試験後においてオン電流が低下しているが、試料1及び試料2においては、オン電流の低下が見られない。以上のことから、酸化物半導体膜及び多層膜から不純物を脱離させる加熱処理温度が350℃と比較的低い温度の場合、酸化物半導体膜に接する酸化物膜を有する多層膜とすることで、トランジスタの電気特性の変動量を低減できることが分かった。