JP3719939B2 - アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置 - Google Patents

アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置 Download PDF

Info

Publication number
JP3719939B2
JP3719939B2 JP2001033760A JP2001033760A JP3719939B2 JP 3719939 B2 JP3719939 B2 JP 3719939B2 JP 2001033760 A JP2001033760 A JP 2001033760A JP 2001033760 A JP2001033760 A JP 2001033760A JP 3719939 B2 JP3719939 B2 JP 3719939B2
Authority
JP
Japan
Prior art keywords
active matrix
matrix substrate
pixel electrode
signal line
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001033760A
Other languages
English (en)
Other versions
JP2002057317A (ja
Inventor
良弘 和泉
義雅 近間
淳人 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001033760A priority Critical patent/JP3719939B2/ja
Priority to US09/863,266 priority patent/US20010048489A1/en
Priority to TW090113362A priority patent/TWI293398B/zh
Priority to KR10-2001-0030803A priority patent/KR100442510B1/ko
Priority to CNB011211520A priority patent/CN1162745C/zh
Publication of JP2002057317A publication Critical patent/JP2002057317A/ja
Priority to US10/748,140 priority patent/US7075614B2/en
Application granted granted Critical
Publication of JP3719939B2 publication Critical patent/JP3719939B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Description

【0001】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板ならびにこれを用いたフラットパネル型の表示装置および撮像装置に関する。
【0002】
【従来の技術】
液晶表示装置は、周知のように電極の形成された2枚の基板によって液晶分子を挾持し、両基板の電極間に電気信号を印加することによって、バックライトから入射する光の透過率を変化させて情報を表示するものである。この液晶表示装置は、ブラウン管方式と比較して、薄型、軽量、低消費電力であることを特徴としており、卓上パーソナル情報端末機器やアミューズメント機器等に搭載されている。
【0003】
高精細化と高画質化の要望が高い現在、液晶表示装置の主流は、薄膜トランジスタ(以下、TFTと略称する)等の能動素子を備えたアクティブマトリクス型であり、アクティブマトリクス型の液晶表示装置では、画素の開口率を大きくするための開発が盛んに行なわれている。なぜなら、画素の開口率の増大によって、バックライトから入射する光の透過率が向上するので、バックライトの消費電力を低減しても同一照度を得ることができ、同一消費電力のバックライトを用いるならより高い照度を得ることができるからである。
【0004】
このような開口率の増大を図ったアクティブマトリクス型液晶表示装置として、例えば本願出願人に属する特許(特許第2933879号公報)があり、この液晶表示装置は、画素電極を開口部一杯まで広げた構造を有し、基板状にマトリクス状に形成された画素の1画素分が図7および図8に示されている。図7はアクティブマトリクス基板の平面図であり、図8は図7のVIII-VIII線断面図である。
【0005】
上記液晶表示装置のアクティブマトリクス基板は、概ね、透光性基板21上に、スイッチング素子であるTFT14と、このTFT14を制御するゲート信号線12と、TFT14に接続され、ゲート信号線12に直交して形成されたソース信号線13と、TFT14、ゲート信号線12、ソース信号線13の上に形成された層間絶縁膜28と、この層間絶縁膜28を貫くコンタクトホール16を介してTFT14に接続される画素電極11とを備えてなる。
【0006】
上記液晶表示装置のアクティブマトリクス基板は、次のように製造される。即ち、まず、透光性基板21上にゲート信号線12と容量配線17を形成し、少なくともこれらを覆うようにゲート絶縁膜23を形成する。その後、TFT14を形成する箇所に半導体層24、必要に応じてチャネル保護層25、ソース電極26a、ドレイン電極26bを形成し、ソース電極26aに接続されるソース信号線13およびドレイン電極26bに接続される接続電極15を形成した後、基板全面に亘って層間絶縁膜28を形成する。さらに、層間絶縁膜28の上に形成される画素電極11と上記接続電極15とのコンタクトを取るために、層間絶縁膜28にコンタクトホール16を設けて画素電極11を形成して、液晶表示素子を得ていた。なお、上記接続電極15の一部およびソース信号線13は、図8に示すように、透明導電配線27aと金属配線27bとを積層させて形成されている。
【0007】
また、上記画素電極11は、次のような手順で形成される。即ち、まず、層間絶縁膜28およびコンタクトホール16を形成した後、ITO(インジウム錫酸化物)等の透明導電膜をスパッタ法等によって成膜し、さらにその上にポジ型のレジストをスピン塗布法等によって塗布する。次に、ステッパ等の露光装置によって、ゲート信号線12およびソース信号線13に対してアライメントしながら露光マスクをセットし、上部から露光する。続いて、露光パターンにしたがって上記透明導電膜をエッチングして、画素電極11としていた。
【0008】
一方、画素電極の形成に上記スパッタ法によるITOの成膜を用いず、塗布法で成膜できるITO材料を用いて、コンタクトホール16の箇所で画素電極11の増厚を図り、ラビング不良や表示不良を平坦化によって防止する方法が、本願出願人によって開示されている(特開平10−20321号公報)。しかし、この方法でも、画素電極11となるITO膜を塗布法で形成するという違いはあるものの、ITO膜をパターニングする際には、上述と同様のフォトリソグラフィ技術とエッチング技術が用いられている。
【0009】
なお、上述の層間絶縁膜上に画素電極を形成するアクティブマトリクス基板は、液晶表示装置などのフラットパネル型の表示装置のみならず、「Denny L. Lee, et al,“A New Digital Detector for Projection Radiography”, Proc. SPIE, Vol. 2432, pp. 237‐249, 1995」等に開示されているように、フラットパネル型の撮像装置などにも使用されている。
【0010】
【発明が解決しようとする課題】
しかしながら、いままで述べてきた従来のアクティブマトリクス基板の場合、次のような問題が生じる。即ち、
i) 画素電極11を形成するには、ITO膜を上述の方法で基板全面に形成した後、フォトレジスト塗布、このフォトレジストのマスク露光および現像、ITO膜のエッチング、フォトレジストの剥離といった一連の工程が必要となり、画素電極11の形成工程が長くなる。
【0011】
ii) ITO膜のパターニング工程において、ITO膜上に塗布したフォトレジストをマスク露光する際、露光精度(フォトレジストのパターン精度)が基板内でばらつくと、画素電極11とゲート信号線12の重ね合わせ部、または画素電極11とソース信号線13の重ね合わせ部に発生する寄生容量が、露光精度のばらつきに対応してばらつく。この寄生容量のばらつきは、表示装置における表示の均一性に影響を与え、特に、フォトレジストをステッパ露光機で露光する際には、ステッパのショット毎に上記寄生容量が微妙に異なる結果となり、ショット単位の表示むらが発生しやすい。
【0012】
iii) ITO膜のパターニング工程において、ITO膜上に塗布したポジ型のフォトレジストをマスク露光する際、基板上、またはマスク上にごみなどの異物が付着していると、その部分のフォトレジストが露光されず、不要なレジストパターンとして残ってしまう。この不要なレジストパターンが、隣接する画素電極間の隙間部分に存在すると、その後のエッチング工程において、その部分のITO膜がエッチングされずに残ってしまうため、画素電極同士が電気的に接続され、リーク不良が発生することがある。
【0013】
そこで、本発明の目的は、画素電極の材料を変更することにより、画素電極の形成工程を短縮することができるとともに、セルフアライメントによって露光精度を向上させることができ、画素電極同士のリ−ク不良を防止することができるアクティブマトリクス基板ならびにこの基板を用いた表示装置および撮像装置を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するため、本発明のアクティブマトリクス基板は、マトリクス状に形成されたスイッチング素子と、このスイッチング素子を制御するゲート信号線と、上記スイッチング素子に接続され、上記ゲート信号線に直交するように形成されたソース信号線と、上記スイッチング素子、ゲート信号線およびソース信号線の上に形成された層間絶縁膜と、この層間絶縁膜の上に形成され、この層間絶縁膜を貫くコンタクトホールを介して上記スイッチング素子に接続される画素電極とを備えたアクティブマトリクス基板において、上記画素電極が、感光性導電材料から形成されていることを特徴とする。
【0015】
この発明のアクティブマトリクス基板は、
基板の一方の面上に、マトリクス状に配置されるスイッチング素子と、上記スイッチング素子を制御するゲート信号線と、上記スイッチング素子に接続され、上記ゲート信号線に直交するように配置されるソース信号線とを形成する第1工程と、
上記スイッチング素子、ゲート信号線およびソース信号線の上に、コンタクトホールを有する層間絶縁膜を形成する第2工程と、
上記層間絶縁膜の上に感光性導電膜を形成する第3工程と、
上記感光性導電膜に対して露光および現像処理を行い、上記感光性導電膜をパターニングすることにより画素電極を形成する第4工程とを備えたことを特徴とする本発明の製造方法によって製造できる。
つまり、上記構成のアクティブマトリクス基板では、画素電極が感光性導電材料から形成されているので、画素電極をパターンニングする際に、フォトレジストを用いたエッチング工程が不要になる。即ち、感光性を有する導電材料を基板上に塗布し、マスク露光を行ない、現像を行なうだけで、画素電極を形成することができ、したがって、画素電極形成工程を短縮することができる。さらに、スパッタなどの真空成膜装置や、ITOのエッチング装置が不要となり、設備投資の削減、装置占有面積の縮小、稼働率の向上を図ることができる。また、上記アクティブマトリクス基板は、スイッチング素子、ゲート信号線およびソース信号線の上に形成された層間絶縁膜上に画素電極が形成されるので、画素電極はアクティブマトリクス基板の最終製造工程で形成される。従って、画素電極材料が他の成膜工程に悪影響を与えることがないから、画素電極材料の選択種を広げることができる。例えば、有機成分(樹脂成分)を含有する塗布型導電材料など有機、無機の両方の物性を兼ね備えた材料を幅広く使用することができる。
【0016】
一実施形態では、上記感光性導電材料として透明性を有する材料が使用される。この場合、画素電極が透明となるため、本発明のアクティブマトリクス基板は透過型表示装置用のアクティブマトリクス基板として使用できる。
【0017】
一実施形態では、上記感光性導電材料は、ネガ型の感光性を有している。
【0018】
この場合、基板上に形成されているゲート信号線やソース信号線を露光マスクとして、基板の裏面側から露光を行なうことで、アライメントフリーで自己整合的に表面側の画素電極用の積層等をパターン露光することができる。その結果、画素電極とゲート信号線の重ね合わせ部、または画素電極とソース信号線の重ね合わせ部に発生する寄生容量のばらつきを全画素領域で均一にすることができ、表示の均一性を向上させることができる。また、各信号線上に塗布された感光性導電材料は、信号線に貫通孔のような欠陥が無い限り露光されることがないから、従来のポジ型のフォトレジストをマスク露光する場合のようには、露光時のごみの影響で画素電極間の隙間に導電性の残膜が発生して画素電極同士がショートすることが無く、画素電極間同士を確実に絶縁することができる。
上記感光性導電膜の、上記基板の他方の面側から行う露光によって露光できない場所に対しては、上記基板の一方の面側から露光を行えばよい。こうすれば、上記アクティブマトリクス基板が上記層間絶縁膜より下の層に容量配線を備えている場合、上記画素電極を上記容量配線の上層にも存在させることができる。
【0019】
上記感光性導電材料は、導電性微粒子を含有する感光性樹脂であってもよい。
【0020】
この場合、容易に感光性導電材料を形成することができる。また、プリベーク温度や露光量などのパターニング条件を左右する感光性樹脂と、導電性を左右する導電性微粒子とを個々に最適化できるという利点もある。
【0021】
上記導電性微粒子として、インジウム錫酸化物またはアンチモン錫酸化物または亜鉛酸化物を使用すれば、画素電極に要求される透明度や電気特性を得ることができる。
【0022】
上記感光性導電材料は、顔料等の着色剤を含有していてもよい。この場合、画素電極がカラー表示の為のカラーフィルターの役割を兼ね備えることが可能になる。したがって、カラー表示が可能な表示装置に使用できるアクティブマトリクス基板を作成する場合、従来は画素電極の形成工程とは別にカラーフィルター形成工程が必要であったが、本発明のアクティブマトリクス基板の場合、カラーフィルター形成工程を省くことが可能である。
【0023】
ところで、カラー表示のために、アクティブマトリクス基板に対向する対向基板側にカラーフィルターを形成し、該対向基板をアクティブマトリクス基板と貼り合わせる方法も従来から採用されている方法である。しかし、この方法では、両基板を貼り合わせる際にずれが生じた場合、特にアクティブマトリクス基板および対向基板の基板材料が熱や水分等により伸縮するような材料(例えばプラスチック)である場合、基板の貼り合わせ精度が悪くなり、実質的な画素開口率が低下することになる。この開口率の低下は、画素サイズが小さくなるほど、すなわちアクティブマトリクス基板の高精細化が進むにつれ、あるいはアクティブマトリクス基板の大面積化が進むにつれて顕著となってくる。
【0024】
これに対して、画素電極を顔料等の着色剤を含有する感光性導電材料によって形成することにより、画素電極にカラーフィルターの役割を兼ね備えさせることができるため、従来のようには対向基板側にカラーフィルターを形成する必要が無い。従って、両基板を貼り合せる際に基板間にずれが生じたとしても、画素開口率を低下させることは無い。
【0025】
また、本発明によれば、上述したいずれかの構成を有するアクティブマトリクス基板を備えたフラットパネル型の表示装置が提供される。この表示装置も上述した作用効果を奏する。
【0026】
さらに、本発明によれば、上述したいずれかの構成を有するアクティブマトリクス基板を備えたフラットパネル型の撮像装置が提供される。この撮像装置も上述した作用効果を奏する。
【0027】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【0028】
図1は、本発明の一例であるアクティブマトリクス基板を、この基板にマトリクス状に配置された画素の1画素分を取り出して示した平面図であり、図2は、図1のII-II線に沿う断面図である。このアクティブマトリクス基板は、画素電極の材料および形成方法が異なる点を除いて、図7,図8で述べた従来例と同じ構成であるので、同じ部材には同一番号を付している。
【0029】
上記アクティブマトリクス基板は、透光性基板21上に平面図の矩形の上下辺に沿って設けられ、TFT14のゲートに信号を供給するゲート信号線12と、透光性基板21上に平面図の矩形の中央横方向に位置して設けられた容量配線17と、これらの信号線12,17および透光性基板21を覆うゲート絶縁膜23と、このゲート絶縁膜23上に平面図の矩形の左下隅に位置して設けられたスイッチング素子としてのTFT14と、上記ゲート絶縁膜23上に平面図の矩形の左右辺に沿って設けられ、TFT14のソースにデータ信号を供給するソース信号線13と、これらを覆う層間絶縁膜28と、この層間絶縁膜28を貫くコンタクトホール16および接続電極15を介してTFT14に連なる後述する画素電極1で構成される。
【0030】
上記TFT14は、ゲート信号線12上にゲート絶縁膜23を介して形成されたアモルフォスSiからなる半導体層24と、この半導体層24の両側にチャネル保護層25で隔てられて形成されたn+型アモルフォスSiからなるソース電極26aおよびドレイン電極26bとからなり、上記ソース信号線13および接続電極15の一部は、透明導電配線27aと金属配線27bを積層して形成される。また、上記層間絶縁膜28は、SiO2やSiNx等の無機絶縁膜またはアクリル系樹脂やポリイミド系樹脂等の有機絶縁膜からなる。
【0031】
本発明の特徴をなす画素電極1は、感光性導電材料としてインジウム錫酸化物(ITO:Indium-Tin-Oxide)またはアンチモン錫酸化物(ATO:Antimony-Tin-Oxide)または亜鉛酸化物(ZnO)の微粒子(粒径0.001〜0.05μm)を50〜90wt%含有するネガ型のアクリル重合樹脂などの感光性透明樹脂を、層間絶縁膜28上に塗布して形成されるので、層間絶縁膜28を貫くコンタクトホール16の部分において、図8に示した従来例の画素電極11のように凹部を生じることなく、コンタクトホール16を埋めた略平坦な表面形状を呈している。
【0032】
上記構成のアクティブマトリクス基板は、次のようにして製造される。
【0033】
まず、透光性基板21上にゲート信号線12および容量配線17を形成し、少なくともこれらを覆うようにゲート絶縁膜23を形成する。その後、TFT14を形成する箇所に半導体層24、必要に応じてチャネル保護層25、ソース電極26a、ドレイン電極26bを形成し、このソース電極26aに接続されるソース信号線13およびドレイン電極26bに接続される接続電極15を形成した後、透光性基板21の全面に亘って層間絶縁膜28を形成する。さらに、この層間絶縁膜28の上に形成される画素電極1と上記接続電極15とのコンタクトを取るために、層間絶縁膜28にコンタクトホール16を設ける。ここまでの工程は、図7,図8で述べた従来例と同じである。
【0034】
次に、画素電極1となる透明導電膜として塗布型の感光性透明導電材料(例えば、特開平10−255556号公報に記載されている透明感光性樹脂にITOまたはATOの超微粒子を分散させた材料または透明感光性樹脂にZnOの超微粒子を分散させた材料)をスピン塗布法によって基板全面に平坦に塗布し、80℃〜100℃で5〜15分間乾燥させる。
【0035】
続いて、乾燥した感光性透明導電膜にマスク露光を行なった後、TMAH(テトラ・メチル・アンモニウム・ヒドロオキサイド)系の有機アルカリ現像液を用いて感光性透明導電膜を所望の形状に現像する。そして、200℃〜250℃で15〜30分間の焼成を行なうことで、画素電極1をパターン形成してアクティブマトリクス基板が完成する。
【0036】
このようにして製造されたアクティブマトリクス基板は、画素電極1が、感光性透明導電材料で形成されているので、画素電極1をパターンニングする際に、従来のようなフォトレジストを用いたエッチング工程が不要になる。即ち、感光性をもつ透明導電材料を基板上に塗布し、マスク露光を行ない、現像を行なうだけで、画素電極1を形成することができ、画素電極形成工程を短縮することができる。
【0037】
また、スパッタ装置などの真空成膜装置や、ITOのエッチング装置が不要になるから、設備投資の削減、装置占有面積の縮小、稼働率の向上を図ることができる。
【0038】
さらに、上記アクティブマトリクス基板では、ゲート信号線12、ソース信号線13、TFT14の上層に形成された層間絶縁膜28上に画素電極1が形成されるので、画素電極1はアクティブマトリクス基板の最終製造工程で形成される。従って、画素電極材料が他の成膜工程に悪影響を与えることがないから、画素電極材料の選択種を広げることができる。例えば、上述の特開平10−255556に開示されているような有機成分(樹脂成分)を含有する塗布型の透明導電材料などを幅広く使用することができる。
【0039】
図9は、上記塗布型の透明導電材料にとって、画素電極1の下層に層間絶縁膜28がある図1,2に示す構造が必須であることを説明するために、層間絶縁膜28がない従来のアクティブマトリクス基板を示す断面図である。
【0040】
図9のアクティブマトリクス基板では、画素電極11を形成した後に、TFT14やソース信号線13の露出を防ぐためにSiNxやSiO2からなる絶縁保護膜29が形成される。そして、絶縁保護膜29は、通常、プラズマCVDを用いて300℃以上の温度で成膜されるため、先に積層される画素電極11の材料に本発明による有機成分(樹脂成分)を含有する塗布型の透明導電材料を用いると、上記絶縁保護膜29の形成工程で塗布型の透明導電材料が変質してしまう。
【0041】
つまり、本発明の有機成分(樹脂成分)を含有する塗布型透明導電材料を画素電極に用いるためには、図1,図2に示したような画素電極1の下層に層間絶縁膜28があるアクティブマトリクス基板の構造が必須となるのである。
【0042】
なお、本発明の画素電極に用いる感光性透明導電材料は、上記実施の形態の透明感光性樹脂にITOまたはATOまたはZnOの超微粒子を分散させた材料に限定されないが、このような材料を用いることによって、容易にITOまたはATO材料またはZnOに感光性を付与することができ、また、プリベ−ク温度や露光量などのパターニング条件を左右する感光性樹脂と、導電性を左右する透明導電性微粒子とを個々に最適化できるという利点があるので好都合である。また、透明導電性微粒子としてITOまたはATOまたはZnOを用いることによって、画素電極に要求される透明度(可視光透過率:90%以上)や電気特性(シ−ト抵抗値:1E5Ω/□以下)を容易に得ることができるという利点がある。
【0043】
また、上記感光性透明導電材料は、塗布型のものに限定されず、転写(ラミネ−ト)型のドライフィルム材料であってもよい。
【0044】
図3(A)〜(C)は、図1,2で述べた画素電極1の形成手順を示す模式図である。画素電極1は、次のような手順で形成される。なお、図3(A)〜(C)では、図面を簡単にするために、いくつかの層を省略している。
【0045】
即ち、まず、図3(A)に示すように、層間絶縁膜28が形成された透光性基板21の表面に、露光された部分がパターンとして残るネガ型の感光性透明導電材料2を塗布する。
【0046】
次に、図3(B)に示すように、透光性基板21の裏面側から紫外線Rによって露光する。これが重要なポイントである。このとき、アクティブマトリクス基板21上に形成されている金属製のゲート信号線12やソース信号線13(図3には示していないが、この図の参照番号12を13に変えると、ソース信号線が現われた状態を表すことになる。)などが露光マスクの役割を果たすので、信号線が存在する部分には光が照射されない。なお、容量配線17やTFT14の上層にあって本来露光すべき感光性透明導電材料2の部分が裏面露光によって露光できない場合は、裏面露光と共に従来の表面露光を用いればよい。
【0047】
露光後の現像処理によって、図3(C)に示すような画素電極1がパターニングされる。図3(B)の露光工程で信号線をマスクとして裏面露光を行なったため、信号線12,13の真上の未露光の感光性透明導電材料が除去され、信号線12,13の存在する部分を境界にして画素電極1がパターン形成される。
【0048】
ネガ型の感光性透明導電材料を用いて裏面から露光を行なうことによって、次のような利点が生じる。
【0049】
基板21上に形成されているゲート信号線12やソース信号線13を露光マスクとして、基板21の裏面側から露光を行なえば、画素電極1の矩形はアライメントフリーで自己整合的にパターン形成することができる。この結果、画素電極1とゲート信号線12またはソース信号線13の重ね合わせ部W(図3(C)参照)に発生する寄生容量Cwのばらつきを全画素領域で均一にすることができる。従って、本発明のアクティブマトリクス基板をフラットパネル型の表示装置に用いた場合、上記寄生容量Cwを介した画素電極1の電位変動が全画素で均一になり、表示の均一性を向上させることができる。また、上記アクティブマトリクス基板をフラットパネル型の撮像装置に用いた場合、上記寄生容量Cwを介した画素電極1の電位変動が全画素で均一になり、撮影画像の均一性を向上させることができる。
【0050】
また、基板21の裏面側から露光を行なうため、各信号線上に塗布された感光性透明導電材料2は、信号線に貫通孔のような欠陥が無い限り露光されることはないから、従来のポジ型のフォトレジストをマスク露光する場合のように、露光時に画素電極間にあるごみに起因する未露光部で導電性の残膜が発生して画素電極同士がショートすることがなく、画素電極間同士を確実に絶縁することができる。
【0051】
一般に、アクティブマトリクス基板を液晶表示装置に用いる場合、画素電極1のエッジ部近傍では液晶分子の配向が乱れることから、これを目立たなくするために、画素電極1のエッジをゲート信号線12またはソース信号線13に重畳させて存在させることが望ましい。その場合、画素電極を上述の裏面露光によって形成すれば、露光条件を過露光条件に設定することによって、画素電極1とゲート信号線12またはソース信号線13の重ね合わせ部Wの幅を0〜2μmの範囲で任意に調整することができ、極めて有利である。
【0052】
なお、上記の実施の形態においては、上述した従来技術の課題i)、ii)、iii)を解決するために、画素電極としてネガ型の感光性導電材料を用いた例を示したが、課題i)のみを解決しようとした場合、ポジ型の感光性導電材料を用いても構わない。
【0053】
更に、上述したアクティブマトリクス基板を表示装置に適用する場合、以下の構造によりアクティブマトリクス基板の画素電極をカラーフィルターとして兼用することも可能である。
【0054】
図4は、本発明の他の実施形態に係わるアクティブマトリクス基板の断面図である。基本的な構成は、先の図2の構成と同様であるが、画素電極1の代わりに、カラーフィルター機能を備えたカラー画素電極30を備えたことが特徴である。
【0055】
カラー画素電極30となるカラー導電膜として塗布型の感光性カラー導電材料を用いる。具体的には、透明感光性樹脂に、ITO、ATO、ZnO等の導電性超微粒子と、無機または有機の材料からなる着色剤(例えば粒径10nm以下の顔料など)を適当な割合(例えば重量比1:1:1)でブレンドして分散させた材料を用いる。カラー画素電極30は、前述の画素電極1の場合と同様に、スピン塗布法によって基板全面に平坦に塗布し、80〜100℃で5〜15分間乾燥させた後、マスク露光および現像処理を施すことで、画素電極30をパターン形成することができる。着色剤としては、顔料以外に染料を用いても構わない。
【0056】
このとき、画素電極30に含有させる顔料を赤(R)、緑(G)、青(B)の3種類準備し、それぞれの画素に対応させて、上記のフォトリソグラフィ工程を3回繰り返すことで、RGBのカラー画素電極30が形成される。
【0057】
カラー画素電極30はカラーフィルターの役目を兼ねているため、カラー表示が可能な表示装置に使用できるアクティブマトリクス基板を作成する場合に、従来、画素電極の形成工程とは別に行われていたカラーフィルター形成工程が不要となる。
【0058】
また、アクティブマトリクス基板と対向基板を貼り合わせて表示装置を形成する場合、画素電極30がカラーフィルターの役割を兼ね備えており、対向基板上にカラーフィルターを形成しないため、両基板を貼り合せる際に基板間にずれが生じたとしても、画素開口率を低下させることは無い。
【0059】
図5(A),(B)はそれぞれ、本発明のアクティブマトリクス基板を用いたフラットパネル型表示装置の一例としての液晶表示装置の概略構成を示す斜視図および回路図である。この液晶表示装置は、アクティブマトリクス基板40と対向基板50の間に表示媒体である液晶(図示せず)が挟持された構造になっている。図5において、41はアクティブマトリクス基板40のガラス基板、42はスイッチング素子としてのTFT、43は上述した画素電極1と同様の材料で形成された画素電極、44および45はゲート信号線およびソース信号線、46は配向膜、47は偏光板である。また、51は対向基板50側のガラス基板、52はカラーフィルター、53は配向膜、54はITOからなる対向電極、そして55は偏光板である。この例では、画素電極43の材料が着色剤を含んでいないため、カラーフィルター52が対向基板50側に設けられているが、上記した画素電極30のような着色剤を含有した画素電極を用いた場合には、画素電極がカラーフィルターを兼ねるため、対向基板50側のカラーフィルター52は不要である。
【0060】
当然ながら、本発明のアクティブマトリクス基板は、液晶表示装置に限らず、アクティブマトリクス基板を使用する各種フラットパネル型表示装置(例えばEL表示装置、電気泳動表示装置など)にも適用することが可能である。
【0061】
図6は、本発明のアクティブマトリクス基板を用いたフラットパネル型撮像装置の一例としてのX線(または光)撮像装置の構成図である。アクティブマトリクス基板60上にX線(または光)に反応して電荷を発生する光誘電膜71が形成されており、X線(または光)の情報を、アクティブマトリクス基板60を用いて読み出すことができる。図6において、61はアクティブマトリクス基板60側のガラス基板、62はスイッチング素子としてのTFT、63は上述した画素電極1と同様の材料で形成された画素電極、64および65はゲート信号線およびソース信号線、66は電荷蓄積容量、67はソース信号線65に接続された増幅器である。また、72は光誘電膜71の上に形成された上部電極、73は上部電極72に接続された高圧電源である。
【0062】
なお、アクティブマトリクス基板を非透過型の表示装置(例えば自発光型や反射型の表示装置の場合)や撮像装置に用いる場合、アクティブマトリクス基板の画素電極は必ずしも透明である必要は無い。従って、上記各実施の形態においては、透明導電性微粒子を感光性樹脂に分散させて画素電極を形成した例を示したが、これに限定されるものではない。用途に応じて、不透明な導電性微粒子(例えば金属微粒子やカーボン顔料など)を感光性樹脂に分散させて画素電極を形成することも可能であるし、ポリアセチレン等の導電性樹脂に感光性を付与した感光性導電材料で画素電極を形成しても構わない。
【0063】
【発明の効果】
以上の説明で明らかなように、本発明のアクティブマトリクス基板は、画素電極が、感光性導電材料から形成されているので、本発明の製造方法にしたがって、画素電極を、フォトレジストによるエッチングを用いず、感光性導電材料を基板上に塗布し、マスク露光、現像を行なうだけでパターニングすることができ、画素電極形成工程を短縮することができるうえ、スパッタなどの真空成膜装置やITOのエッチング装置が不要となり、設備投資の削減、装置占有面積の縮小、稼働率の向上を図ることができる。また、上記アクティブマトリクス基板は、スイッチング素子、ゲート信号線およびソース信号線の上に形成された層間絶縁膜上に画素電極が形成されるので、画素電極はアクティブマトリクス基板の最終製造工程で形成されるから、画素電極材料が他の成膜工程に悪影響を与えることがなく、それ故、画素電極材料を選択種を例えば有機成分(樹脂成分)を含有する塗布型のものなどに広げることができる。
【0064】
一実施形態のアクティブマトリクス基板は、上記感光性導電材料が透明であるため、透過型表示装置用のアクティブマトリクス基板として好適に使用できる。
【0065】
一実施形態のアクティブマトリクス基板は、感光性導電材料がネガ型の感光性を有しているので、基板上に形成されているゲート信号線やソース信号線を露光マスクとして、基板の裏面側から露光を行なうことで、アライメントフリーで自己整合的に表面側の画素電極用の積層等をパターン露光することができる。その結果、画素電極とゲート信号線またはソース信号線との重ね合わせ部に発生する寄生容量のばらつきを全画素領域で均一にすることができ、表示の均一性を向上させることができる。また、各信号線上に塗布された感光性導電材料は、信号線に貫通孔のような欠陥が無い限り露光されることがないから、従来のポジ型のフォトレジストをマスク露光する場合のように、露光時のごみの影響で画素電極間の隙間に導電性の残膜が発生して画素電極同士がショートすることが無く、画素電極間同士を確実に絶縁することができる。
【0066】
一実施形態のアクティブマトリクス基板は、感光性導電材料が、導電性微粒子を含有する感光性樹脂からなるので、容易に導電性微粒子に感光性を付与することができる。また、プリベーク温度や露光量などのパターニング条件を左右する感光性樹脂と、導電性を左右する導電性微粒子とを個々に最適化できる。
【0067】
一実施形態のアクティブマトリクス基板は、導電性微粒子が、インジウム錫酸化物またはアンチモン錫酸化物または亜鉛酸化物であるので、画素電極に要求される透明度や電気特性を得ることができる。
【0068】
一実施形態のアクティブマトリクス基板は、上記感光性導電材料が着色剤を含有しているので、画素電極がカラー表示の為のカラーフィルターを兼ねることができる。したがって、カラーフィルターを別途形成する必要がなくなる。さらに、画素電極がカラーフィルターを兼ねるので、カラーフィルターを別途形成した場合、とくに対向基板に形成した場合に起こり得る画素電極とカラーフィルターとのずれの問題とは無縁である。したがって、画素電極とカラーフィルターとのずれに起因する画素開口率の低下といった問題も回避できる。
【0069】
本発明のフラットパネル型の表示装置は、本発明アクティブマトリクス基板を備えるので、アクティブマトリクス基板の上記種々の構成に関して述べた作用効果を奏する。
【0070】
本発明のフラットパネル型の撮像装置は、本発明のアクティブマトリクス基板を備えるので、アクティブマトリクス基板の上記種々の構成に関して述べた作用効果を奏する。
【図面の簡単な説明】
【図1】 本発明の実施形態であるアクティブマトリクス基板上の1画素を示す平面図である。
【図2】 図1のII-II線に沿う断面図である。
【図3】 図1,2の画素電極の形成手順を示す模式図である。
【図4】 本発明の別の実施形態であるアクティブマトリクス基板の断面図である。
【図5】 (A),(B)はそれぞれ本発明のフラットパネル型表示装置の一例である液晶表示装置の構成を概略的に示す斜視図と回路図である。
【図6】 本発明のフラットパネル型撮像装置の一例の構成を概略的に示す斜視図である。
【図7】 従来のアクティブマトリクス基板上の1画素を示す平面図である。
【図8】 図7のVIII-VIII線に沿う断面図である。
【図9】 層間絶縁膜のない従来のアクティブマトリクス基板の断面図である。
【符号の説明】
1 画素電極
12 ゲート信号線
13 ソース信号線
14 TFT(薄膜トランジスタ)
15 接続電極
16 コンタクトホール
17 容量配線
21 透光性基板
23 ゲート絶縁膜
24 半導体層
25 チャネル保護層
26a ソース電極
26b ドレイン電極
27a 透明導電配線
27b 金属配線
28 層間絶縁膜
30 画素電極
40 アクティブマトリクス基板
41 ガラス基板
42 TFT
43 画素電極
44 ゲート信号線
45 ソース信号線
46 配向膜
47 偏光板
50 対向基板
51 ガラス基板
52 カラーフィルター
53 配向膜
54 対向電極
55 偏光板
60 アクティブマトリクス基板
61 ガラス基板
64 ゲート信号線
65 ソース信号線
71 光誘電膜
72 上部電極

Claims (13)

  1. マトリクス状に形成されたスイッチング素子と、このスイッチング素子を制御するゲート信号線と、上記スイッチング素子に接続され、上記ゲート信号線に直交するように形成されたソース信号線と、上記スイッチング素子、ゲート信号線およびソース信号線の上に形成された層間絶縁膜と、この層間絶縁膜の上に形成され、この層間絶縁膜を貫くコンタクトホールを介して上記スイッチング素子に接続される画素電極とを備えたアクティブマトリクス基板において、
    上記画素電極が、感光性導電材料から形成されていることを特徴とするアクティブマトリクス基板。
  2. 請求項1に記載のアクティブマトリクス基板において、上記画素電極と上記ゲート信号線またはソース信号線との重ね合わせ部に発生する寄生容量のばらつきが全画素領域で均一であるアクティブマトリクス基板。
  3. 請求項1または2に記載のアクティブマトリクス基板において、上記アクティブマトリクス基板は上記層間絶縁膜より下層に容量配線を備えているとともに、上記画素電極は、上記容量配線の上層にも存在していることを特徴とするアクティブマトリクス基板。
  4. 請求項1に記載のアクティブマトリクス基板において、上記感光性導電材料が透明であることを特徴とするアクティブマトリクス基板。
  5. 請求項1に記載のアクティブマトリクス基板において、上記感光性導電材料は、ネガ型の感光性を有することを特徴とするアクティブマトリクス基板。
  6. 請求項1に記載のアクティブマトリクス基板において、上記感光性導電材料は、導電性微粒子を含有する感光性樹脂からなることを特徴とするアクティブマトリクス基板。
  7. 請求項に記載のアクティブマトリクス基板において、上記導電性微粒子は、インジウム錫酸化物またはアンチモン錫酸化物または亜鉛酸化物であることを特徴とするアクティブマトリクス基板。
  8. 請求項1に記載のアクティブマトリクス基板において、上記感光性導電材料は、着色剤を含有していることを特徴とするアクティブマトリクス基板。
  9. 請求項1乃至のいずれか1つに記載のアクティブマトリクス基板を備えたことを特徴とするフラットパネル型の表示装置。
  10. 請求項1乃至のいずれか1つに記載のアクティブマトリクス基板を備えたことを特徴とするフラットパネル型の撮像装置。
  11. 基板の一方の面上に、マトリクス状に配置されるスイッチング素子と、上記スイッチング素子を制御するゲート信号線と、上記スイッチング素子に接続され、上記ゲート信号線に直交するように配置されるソース信号線とを形成する第1工程と、
    上記スイッチング素子、ゲート信号線およびソース信号線の上に、コンタクトホールを有する層間絶縁膜を形成する第2工程と、
    上記層間絶縁膜の上に感光性導電膜を形成する第3工程と、
    上記感光性導電膜に対して露光および現像処理を行い、上記感光性導電膜をパターニングすることにより画素電極を形成する第4工程とを備えたことを特徴とするアクティブマトリクス基板の製造方法。
  12. 請求項11に記載のアクティブマトリクス基板の製造方法において、上記感光性導電膜はネガ型であり、上記第4工程では、上記ゲート信号線およびソース信号線をマスクとして上記基板の他方の面側から露光を行うことを特徴とするアクティブマトリクス基板の製造方法。
  13. 請求項11に記載のアクティブマトリクス基板の製造方法において、上記感光性導電膜はネガ型であり、上記第4工程では、上記ゲート信号線およびソース 信号線をマスクとして上記基板の他方の面側から露光を行う一方、上記感光性導電膜の、上記基板の他方の面側から行う露光によって露光できない場所に対しては、上記基板の一方の面側から露光を行うことを特徴とするアクティブマトリクス基板の製造方法。
JP2001033760A 2000-06-02 2001-02-09 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置 Expired - Fee Related JP3719939B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001033760A JP3719939B2 (ja) 2000-06-02 2001-02-09 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
US09/863,266 US20010048489A1 (en) 2000-06-02 2001-05-24 Active matrix substrate, display device, and image sensing device
TW090113362A TWI293398B (en) 2000-06-02 2001-06-01 Active matrix substrate,display device,and image sensing device
KR10-2001-0030803A KR100442510B1 (ko) 2000-06-02 2001-06-01 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법
CNB011211520A CN1162745C (zh) 2000-06-02 2001-06-02 有源矩阵基底、显示器件和图象传感器件
US10/748,140 US7075614B2 (en) 2000-06-02 2003-12-31 Method of making active matrix substrate with pixel electrodes of photosensitive conductive material

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000165848 2000-06-02
JP2000-165848 2000-06-02
JP2001033760A JP3719939B2 (ja) 2000-06-02 2001-02-09 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置

Publications (2)

Publication Number Publication Date
JP2002057317A JP2002057317A (ja) 2002-02-22
JP3719939B2 true JP3719939B2 (ja) 2005-11-24

Family

ID=26593218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001033760A Expired - Fee Related JP3719939B2 (ja) 2000-06-02 2001-02-09 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置

Country Status (5)

Country Link
US (2) US20010048489A1 (ja)
JP (1) JP3719939B2 (ja)
KR (1) KR100442510B1 (ja)
CN (1) CN1162745C (ja)
TW (1) TWI293398B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734924B2 (en) 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7167226B2 (en) * 2000-11-02 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular configuration of pixel electrodes
US6707517B2 (en) * 2001-12-26 2004-03-16 Eastman Kodak Company Transparent field spreading layer for dispersed liquid crystal coatings
US20050084805A1 (en) * 2003-10-20 2005-04-21 Lu-Yi Yang Method for forming patterned ITO structure by using photosensitive ITO solution
JP4616565B2 (ja) * 2004-02-16 2011-01-19 パナソニック株式会社 半導体装置およびその製造方法
KR100968339B1 (ko) * 2004-06-30 2010-07-08 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101107265B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP2007072293A (ja) * 2005-09-08 2007-03-22 Brother Ind Ltd 表示媒体
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
CN101577293B (zh) * 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI360885B (en) * 2007-10-26 2012-03-21 Au Optronics Corp Pixel structure and fabrication method thereof
CN101150093B (zh) * 2007-11-14 2010-07-21 友达光电股份有限公司 像素结构的制作方法
GB0803702D0 (en) 2008-02-28 2008-04-09 Isis Innovation Transparent conducting oxides
CN101685803B (zh) * 2008-09-25 2012-12-26 北京京东方光电科技有限公司 液晶显示装置的阵列基板制造方法
US7936039B2 (en) * 2008-10-20 2011-05-03 Teledyne Scientific & Imaging, Llc Backside illuminated CMOS image sensor with photo gate pixel
TWI654754B (zh) 2008-11-28 2019-03-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
EP2406826B1 (en) 2009-03-12 2017-08-23 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
GB0915376D0 (en) 2009-09-03 2009-10-07 Isis Innovation Transparent conducting oxides
KR101351419B1 (ko) 2010-11-12 2014-01-15 엘지디스플레이 주식회사 평판 표시장치의 제조 장비와 그 제조 방법
KR101960796B1 (ko) * 2012-03-08 2019-07-16 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 기판의 제조 방법 및 표시 기판
CN102749753B (zh) * 2012-06-11 2015-08-05 深超光电(深圳)有限公司 一种改善偏光片贴附的显示面板
TW201411448A (zh) * 2012-09-03 2014-03-16 Wintek Corp 觸控面板
EP2915327A1 (en) * 2012-10-30 2015-09-09 Carestream Health, Inc. Charge injection compensation for digital radiographic detectors
KR20140067559A (ko) * 2012-11-27 2014-06-05 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막트랜지스터 어레이 기판
CN103456747A (zh) * 2013-09-11 2013-12-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104155814A (zh) * 2014-08-29 2014-11-19 昆山龙腾光电有限公司 液晶显示装置及其制造方法
JP2016149443A (ja) * 2015-02-12 2016-08-18 株式会社日立製作所 放射線検出素子、放射線検出器および核医学診断装置ならびに放射線検出素子の製造方法
KR20180099974A (ko) 2017-02-27 2018-09-06 삼성디스플레이 주식회사 반도체 장치
CN109817693B (zh) 2019-03-22 2020-12-04 合肥鑫晟光电科技有限公司 阵列基板及其制备方法和显示装置
CN111493865B (zh) * 2020-05-06 2021-05-14 浙江大学 一种可用于多模态观测大脑的皮层脑电电极及阵列

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0679122B2 (ja) * 1986-10-22 1994-10-05 セイコー電子工業株式会社 電気光学装置
JPS63289533A (ja) * 1987-05-22 1988-11-28 Oki Electric Ind Co Ltd 液晶ディスプレイ装置
JP2669826B2 (ja) * 1987-07-17 1997-10-29 日本ペイント株式会社 着色表示装置の製造方法
US5198377A (en) * 1987-07-31 1993-03-30 Kinya Kato Method of manufacturing an active matrix cell
JP2594971B2 (ja) * 1987-09-09 1997-03-26 カシオ計算機株式会社 薄膜トランジスタパネル
JPH0481820A (ja) 1990-07-25 1992-03-16 Hitachi Ltd アクティブマトリクス基板及びこれを用いた液晶表示素子
JP2685086B2 (ja) * 1991-12-09 1997-12-03 沖電気工業株式会社 アクティブマトリックス液晶ディスプレイの下基板の製造方法
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JPH06281958A (ja) * 1993-03-25 1994-10-07 Sony Corp 液晶表示装置
JP2933879B2 (ja) * 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3209317B2 (ja) * 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
US5852485A (en) * 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
JPH1020321A (ja) 1996-07-09 1998-01-23 Sharp Corp 液晶表示装置
KR100251096B1 (ko) * 1996-11-23 2000-05-01 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
US5913594A (en) * 1997-02-25 1999-06-22 Iimura; Keiji Flat panel light source device and passive display device utilizing the light source device
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
JP3302600B2 (ja) 1997-03-14 2002-07-15 住友大阪セメント株式会社 導電体パターン
US5976734A (en) * 1997-06-02 1999-11-02 Canon Kabushiki Kaisha Preparation process of color liquid crystal display device
KR100272309B1 (ko) * 1997-06-26 2000-11-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
US5990994A (en) * 1997-10-30 1999-11-23 Eastman Kodak Company First and second light sensitive conductive layers for use in image displays
JP3410667B2 (ja) * 1997-11-25 2003-05-26 シャープ株式会社 反射型液晶表示装置およびその製造方法
US5858581A (en) * 1997-12-15 1999-01-12 Eastman Kodak Company Method of producing a display having a patternable conductive traces
JP3976915B2 (ja) * 1998-02-09 2007-09-19 シャープ株式会社 二次元画像検出器およびその製造方法
JP3376308B2 (ja) * 1998-03-16 2003-02-10 株式会社東芝 反射板および液晶表示装置
JP3361049B2 (ja) * 1998-03-20 2003-01-07 株式会社東芝 液晶表示装置
JP4217308B2 (ja) 1998-09-24 2009-01-28 三菱電機株式会社 液晶表示装置およびその製造方法
JP4538111B2 (ja) * 1999-05-14 2010-09-08 エーユー オプトロニクス コーポレイション カラー液晶表示装置製造方法

Also Published As

Publication number Publication date
JP2002057317A (ja) 2002-02-22
KR100442510B1 (ko) 2004-07-30
US20040150778A1 (en) 2004-08-05
CN1162745C (zh) 2004-08-18
US7075614B2 (en) 2006-07-11
US20010048489A1 (en) 2001-12-06
CN1328270A (zh) 2001-12-26
KR20020014989A (ko) 2002-02-27
TWI293398B (en) 2008-02-11

Similar Documents

Publication Publication Date Title
JP3719939B2 (ja) アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
US7746443B2 (en) Method of utilizing dual-layer photoresist to form black matrixes and spacers on a control circuit substrate
JP4235576B2 (ja) カラーフィルタ基板及びそれを用いた表示装置
WO2017124673A1 (zh) 阵列基板的制作方法及液晶显示面板
JPH05203987A (ja) アクティブマトリクス基板の製造方法および液晶表示装置
KR100691319B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
KR101118077B1 (ko) 액정표시장치 및 이의 제조방법
US9224824B2 (en) Display device substrate and display device equipped with same
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
WO2019061751A1 (zh) Tft基板的制作方法及其结构
JP2003029269A (ja) 液晶表示装置及び液晶表示装置の製造方法
JP2001100247A (ja) アクティブマトリクス型液晶表示装置及びその製造方法
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
JP2000162643A (ja) 液晶表示装置及びその製造方法
US8530291B2 (en) Method for manufacturing display device
JPH034214A (ja) 液晶表示装置
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2005084231A (ja) 液晶表示装置及びその製造方法
JP2001033816A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JPH10170950A (ja) アクティブマトリクス型液晶表示装置及びその製造方法
JP2003107444A (ja) 液晶表示装置
JP2003222877A (ja) 液晶表示装置及びその製造方法
US9128313B2 (en) Method of manufacturing liquid crystal display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees