JPH06281958A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 アクティブマトリクス型液晶表示装置の画素
電極構造を改善し画素欠陥や配向不良を防止する。 【構成】 液晶表示装置は所定の間隙を介して互いに接
合した一対の基板１，１２と該間隙に保持された液晶層
１５とから構成されている。一方の基板１の表面にはマ
トリクス状に配列した画素電極２と個々の画素電極を駆
動する薄膜トランジスタ３とが形成されている。他方の
基板１２の内表面には対向電極１４が形成されている。
画素電極２は下層透明導電膜１６と上層透明導電膜１７
を重ねた積層構造を有している。下層透明導電膜１６は
物理蒸着法又は化学蒸着法により成膜される。上層透明
導電膜１７は塗布法により成膜され、下層透明導電膜１
６の欠陥を補うとともに、基板１表面の段差を吸収し平
坦化を図ることも可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示装置に関する。より詳しくは、マトリクス状
に配列した画素電極の構造及び形成方法に関する。

【０００２】

【従来の技術】本発明の背景を明らかにする為に、先ず
図６を参照して従来のアクティブマトリクス型液晶表示
装置の一般的な構成を簡潔に説明する。一方の基板５１
の内表面にはマトリクス状に配列された画素が無数に形
成されている。個々の画素は透明導電膜をパタニングし
て得られた画素電極５２とスイッチング駆動用の薄膜ト
ランジスタ５３とから構成されている。各薄膜トランジ
スタ５３のドレイン電極は対応する画素電極５２に接続
され、ソース電極は信号ライン５４に接続され、ゲート
電極はゲートライン５５に接続されている。他方の基板
５６の内表面にはＲＧＢ三原色セグメントからなるカラ
ーフィルタ膜５７及び対向電極５８が積層して形成され
ている。両基板５１，５６の間隙内には液晶層５９が保
持されている。各基板の内表面は所定の配向処理が施さ
れており、液晶層５９に含まれる液晶分子は例えばツイ
スト配向されている。さらに、両基板５１，５６の外表
面には各々偏光板６０，６１が貼着されている。ゲート
ライン５５を介して行毎に薄膜トランジスタ５３を導通
させると、信号ライン５４から供給される画像信号が各
画素電極５２に書き込まれる。書き込まれた画像信号に
応じて画素電極５２と対向電極５８との間に電圧が印加
され液晶層５９の分子配列が変化する。この変化は一対
の偏光板６０，６１を介して透過率の変化として取り出
され画像表示が行なわれる。

【０００３】

【発明が解決しようとする課題】図７は画素電極及び薄
膜トランジスタが形成された基板の断面構造を示す模式
図である。基板１０１の表面には薄膜トランジスタ１０
２が形成されている。薄膜トランジスタ１０２は第一層
間絶縁膜１０３によって被覆されている。その上には配
線電極１０４がパタニング形成されており、第一コンタ
クトホール１０５を介して薄膜トランジスタ１０２のソ
ース領域Ｓに電気接続している。信号ライン１０４は第
二層間絶縁膜１０６によって被覆されており、その上に
は所定の形状にパタニングされた画素電極１０７が形成
されている。画素電極１０７は第二層間絶縁膜１０６、
第一層間絶縁膜１０３に開口された第二コンタクトホー
ル１０８を介して薄膜トランジスタ１０２のドレイン領
域Ｄに電気接続している。

【０００４】従来、画素電極１０７はスパッタリング法
により透明導電膜を１００〜１５０nmの厚みで成膜し、
フォトリソグラフィ及びエッチングで所定の形状にパタ
ニングし作成していた。この場合以下の問題が生じ易
い。先ず、第二コンタクトホール１０８内において画素
電極１０７の断線が発生するという問題がある。第二コ
ンタクトホール１０８は第二層間絶縁膜１０６、第一層
間絶縁膜１０３を通してエッチングにより開口される為
エッチングレートの相違等によりサイドエッチやオーバ
ーハングが存在する。この様な状態ではスパッタリング
により成膜された透明導電膜のステップカバレッジが悪
くなり段切れ１０９が生じる。

【０００５】又、図８に示す様に、スパッタリング処理
の前後において基板１０１表面にダスト等の異物が付着
すると、透明導電膜が部分的に欠落し画素内に表示欠陥
１１０が発生するという問題がある。さらに配向むらの
問題も生じる。一般に、基板１０１表面にはポリイミド
等からなる配向膜１１１がコーティングされている。こ
の配向膜１１１をラビングする事により配向処理が行な
われる。この際、コンタクトホール１０８や信号ライン
１１２が配設されている領域には鋭角的な段差が発生す
る為、配向膜１１１のコーティング厚みがばらつくとと
もにラビング処理の均一性も乱される。この為、配向む
らが生じ画素欠陥となる。

【０００６】

【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる液晶表示装置は基本的な構成要素として、マトリク
ス状に配列した画素電極と個々の画素電極を駆動するス
イッチング素子とが形成された一方の基板と、対向電極
が形成されており所定の間隙を介して該一方の基板に接
合した他方の基板と、該間隙に保持された液晶層とを備
えている。本発明の特徴事項として、前記画素電極は物
理蒸着法又は化学蒸着法により成膜された下層透明導電
膜と、塗布法により成膜された上層透明導電膜とを重ね
た積層構造を有する。前記上層透明導電膜は少なくとも
画素電極とスイッチング素子との間のコンタクト領域に
おいて該下層透明導電膜に重なる。前記上層透明導電膜
は平坦化された表面を有するものであっても良い。前記
上層透明導電膜は基板に設けられた遮光領域に沿って区
画されたパタン形状を有するものであっても良い。かか
る積層構造を有する画素電極は、基板に規定された画素
領域に対して物理蒸着法又は化学蒸着法により下層透明
導電膜を形成する工程と、その上に重ねて塗布法により
上層透明導電膜を形成する工程とにより作成できる。

【０００７】

【作用】本発明によれば、スパッタリング等の物理蒸着
法又は適当な化学蒸着法により下層透明導電膜を形成し
た後、液状の透明導電材料を塗布し加熱硬化させて画素
電極としている。この為、下層透明導電膜に段切れや欠
落等の膜欠陥があっても、上層透明導電膜がこれを埋め
る為容易に欠陥が除去できる。又、塗布膜厚を制御する
事により基板表面の段差を吸収し緩和する事が可能にな
る。これにより配向膜の厚みのばらつきが少なくなりラ
ビング処理も均一に行なえるので配向不良を効果的に抑
制できる。この際、上層透明導電膜は所定の導電性を備
えている為、一般的な絶縁物からなる平坦化膜と異なり
電圧降下の惧れがない。

【０００８】

【実施例】以下、図面を参照して本発明の好適な実施例
を詳細に説明する。図１は、本発明にかかる液晶表示装
置の第一実施例を示す模式的な部分断面図である。一方
の基板１にはマトリクス状に配列した画素電極２（１個
のみ図示）と個々の画素電極２を駆動するスイッチング
素子とが形成されている。本実施例ではこのスイッチン
グ素子は薄膜トランジスタ（ＴＦＴ）３からなる。ＴＦ
Ｔ３は島状にパタニングされた半導体薄膜４（例えば多
結晶シリコン薄膜）を素子領域として構成されている。
半導体薄膜４の上には絶縁膜５を介してゲート電極Ｇが
パタニング形成されている。なお、ゲート電極Ｇと同時
にゲートライン６も基板１上にパタニング形成される。
ゲート電極Ｇの両側において半導体薄膜４には不純物が
高濃度に注入されたソース領域Ｓ及びドレイン領域Ｄが
形成されている。同時に、島状半導体薄膜４の端部には
付加容量Ｃｓも設けられている。これらの薄膜トランジ
スタ３、ゲートライン６、付加容量ＣｓはＰＳＧ等から
なる第一層間絶縁膜７により被覆されている。第一層間
絶縁膜７の上には配線電極８がパタニング形成されてお
り、第一コンタクトホール９を介してＴＦＴ３のソース
領域Ｓに電気接続している。配線電極８と同時に信号ラ
イン１９もパタニング形成されている。なお配線電極８
と信号ライン１９は互いに結線されている。これらの配
線電極８及び信号ライン１９は所望の金属材料を成膜し
た後フォトリソグラフィ及びエッチングによりパタニン
グして形成される。金属材料としては、例えばＡｌ，Ｃ
ｒ，Ｔｉ，Ｃｕ，Ａｕ，Ａｇ、又はこれらの合金等を用
いる事ができる。これら配線電極８及び信号ライン１９
はＰＳＧ等からなる第二層間絶縁膜１０により被覆され
ている。第二層間絶縁膜１０の上には前述した画素電極
２がパタニング形成されており、第二コンタクトホール
１１を介してＴＦＴ３のドレイン領域Ｄに電気接続して
いる。

【０００９】一方上側の基板１２の内表面にはカラーフ
ィルタ膜１３及び対向電極１４が重ねて形成されてい
る。上下一対の基板１，１２は所定の間隙を介して接合
されており、内部には液晶層１５が保持されている。な
お、両基板１，１２の内表面は所定の配向処理が施され
ており液晶層１５は例えばツイスト配向される。

【００１０】本発明の特徴事項として画素電極２は下層
透明導電膜１６と上層透明導電膜１７からなる積層構造
を有している。下層透明導電膜１６は物理蒸着法又は化
学蒸着法により成膜される。本実施例では物理蒸着法の
一例であるスパッタリングを用いている。通常、下層透
明導電膜１６の膜厚は１３０〜１５０nm程度に設定され
る。一方、上層透明導電膜１７は塗布法により成膜され
る。具体的な塗布方法としてはスピンコート、ロールコ
ート、ディッピング、転写等が挙げられる。本実施例で
はスピンコートを用いて液状の透明導電材料を塗布して
いる。これは、透明導電物質の微粉粒を所定の溶媒に分
散したものである。塗布後２００℃〜４５０℃の温度で
アニールもしくは焼成し硬化させる事により透明導電膜
が得られる。その膜厚は通常１００〜５００nm程度に設
定される。但し、これは例示であって本発明の範囲を限
定するものではない。上層透明導電膜１７を塗布する事
により下層透明導電膜１６の段切れや欠落を埋める事が
できる。本実施例では特に下層透明導電膜１６の欠陥を
補う事を目的としており、この為上層透明導電膜１７の
膜厚は１００nm程度の比較的薄目に設定されている。下
層透明導電膜１６と上層透明導電膜１７を積層した後フ
ォトリソグラフィ及びエッチングにより一括してパタニ
ングし画素毎に分離した画素電極２が形成される。な
お、画素電極２を塗布法により成膜された透明導電膜の
みで構成する事も考えられる。しかしながら、塗布法に
よる透明導電膜は物理蒸着又は化学蒸着による透明導電
膜に比べ抵抗値が高い。従って、単独で使用すると電圧
降下の問題が生じるので適切ではない。下層透明導電膜
１６、上層透明導電膜１７の材料としては、例えばＩＴ
ＯやＳｎＯ₂ 等を用いる事ができる。

【００１１】図２は本発明にかかる液晶表示装置の第二
実施例を示す模式的な部分断面図である。図１に示した
第一実施例と基本的に同一の構造を有しており、対応す
る部分には対応する参照番号を付して理解を容易にして
いる。本実施例の特徴事項として、上層透明導電膜１７
は比較的厚目に成膜されており基板１表面の凹凸をある
程度吸収している。塗布法としてスピンコートを採用し
た場合回転数を調整する事により塗布膜厚を容易に制御
する事が可能である。又、本実施例では下層透明導電膜
１６の成膜及びパタニングをした後、上層透明導電膜１
７を成膜し別々にパタニングしている。この際、基板１
に設けられた遮光領域に沿って上層透明導電膜１７をパ
タニングし個々の画素毎に区画分離している。これによ
り、画素電極２と遮光領域の整合性が良くなり表示コン
トラストが改善される。なお、本実施例では配線電極８
及び信号ライン１９等が遮光領域を構成しておりブラッ
クマスクとして機能する。

【００１２】図３は本発明にかかる液晶表示装置の第三
実施例を示す模式的な部分断面図である。前述した第二
実施例と基本的に同一の構造を有しており、対応する部
分には対応する参照番号を付して理解を容易にしてい
る。本実施例の特徴事項として、上層透明導電膜１７の
膜厚が例えば２０００nm程度に設定されており下地の凹
凸を略完全に吸収しているので表面は完全に平坦化され
ている。従って、本実施例では上層透明導電膜１７は平
坦化膜として機能する。なお、前述した様にスピンコー
トを用いて塗布した場合回転数を調整する事によりスル
ープットに影響する事なく膜厚制御が行なえる。従来の
絶縁物からなる平坦化材に比べ耐熱範囲が広く４５０℃
程度までは問題なく加熱処理する事ができる。又、抵抗
値の制御も容易であり、例えば高抵抗で上層透明導電膜
を形成した場合ラビング時の静電ダメージ等を回避する
事が可能である。図示する様に、平坦化された上層透明
導電膜１７の上にはポリイミド等の配向膜２０が成膜さ
れている。平坦化された表面に成膜する為その膜厚は極
めて均一であるとともに、ラビング処理も一様に行なえ
る。この結果、従来に比べ配向むらや配向不良が著しく
減少した。

【００１３】図４は本発明にかかる液晶表示装置の第四
実施例を示す模式的な部分断面図である。基本的には図
１に示した第一実施例と同一の構造を有しており、対応
する部分には対応する参照番号を付して理解を容易にし
ている。本実施例の特徴事項として、上層透明導電膜１
７は第二コンタクトホール１１内にのみ配置されてお
り、主として下層透明導電膜１６の段切れ欠陥を補う様
にしている。例えば、液状の透明導電材料を全面に塗布
した後フォトリソグラフィ及びエッチングにより所定の
形状にパタニングして、コンタクト領域以外から上層透
明導電膜を除去すれば良い。

【００１４】図５は本発明にかかる液晶表示装置の第五
実施例を示す模式的な部分断面図である。基本的には図
３に示した第三実施例と同様な構造を有しており、理解
を容易にする為対応する部分には対応する参照番号を付
してある。本実施例の特徴事項として、配線電極８及び
透明電極２が同一の第一層間絶縁膜７の上に形成されて
いる。この為、第一コンタクトホール９及び第二コンタ
クトホール１１は同時にエッチングで開口する事ができ
製造プロセスが簡略化される。特に、第二コンタクトホ
ール１１についてはサイドエッチやオーバーハングの惧
れが少なくなる。本実施例では、先ず最初に下層透明導
電膜１６を成膜し且つパタニングした後、配線電極８を
成膜パタニングしている。次いで第二層間絶縁膜１０を
全面的に被覆する。その後画素領域と整合する様に第二
層間絶縁膜１０をエッチングで部分的に除去し、下層透
明導電膜１６を露出させる。その上に塗布法で上層透明
導電膜１７を成膜し第二コンタクトホール１１を埋める
とともに基板表面の平坦化を図っている。

【００１５】

【発明の効果】以上説明した様に、本発明によれば、物
理蒸着法又は化学蒸着法により下層透明導電膜を形成し
た後、塗布法により上層透明導電膜を形成して積層構造
の画素電極を得ている。この為、下層透明導電膜に段切
れや欠落等の膜欠陥が存在しても上層透明導電膜でこれ
を補う事ができる為画素欠陥不良を救済する事ができる
という効果がある。又スピンコーティング等の塗布法に
より上層透明導電膜を成膜する為膜厚制御が容易であ
り、基板表面の全体的な段差緩和が図れこれにより配向
不良が抑制できるという効果がある。さらに、上層透明
導電膜は所定の導電率を有している為下層透明導電膜を
被覆しても電圧降下の惧れがなく画素の駆動に悪影響を
及ぼす惧れがないという効果がある。又、ラビング処理
時に発生する静電気等に対して薄膜トランジスタ等を有
効に保護する事ができるという効果がある。

【図面の簡単な説明】

【図１】本発明にかかる液晶表示装置の第一実施例を示
す模式的な部分断面図である。

【図２】同じく第二実施例を示す模式的な部分断面図で
ある。

【図３】同じく第三実施例を示す模式的な部分断面図で
ある。

【図４】同じく第四実施例を示す模式的な部分断面図で
ある。

【図５】同じく第五実施例を示す模式的な部分断面図で
ある。

【図６】従来のアクティブマトリクス型液晶表示装置の
一般的な構成を示す斜視図である。

【図７】従来の液晶表示装置の課題を説明する為の模式
図である。

【図８】同じく従来の液晶表示装置の課題を説明する為
の模式図である。

【符号の説明】

１ 基板 ２ 画素電極 ３ 薄膜トランジスタ ４ 半導体薄膜 ５ 絶縁膜 ６ ゲートライン ７ 第一層間絶縁膜 ８ 配線電極 ９ 第一コンタクトホール １０ 第二層間絶縁膜 １１ 第二コンタクトホール １２ 基板 １３ カラーフィルタ膜 １４ 対向電極 １５ 液晶層 １６ 下層透明導電膜 １７ 上層透明導電膜 １９ 信号ライン ２０ 配向膜

Claims (5)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配列した画素電極と個々
   の画素電極を駆動するスイッチング素子とが形成された
   一方の基板と、対向電極が形成されており所定の間隙を
   介して該一方の基板に接合した他方の基板と、該間隙に
   保持された液晶層とを有する液晶表示装置において、 前記画素電極は、物理蒸着法又は化学蒸着法により成膜
   された下層透明導電膜と、塗布法により成膜された上層
   透明導電膜とを重ねた積層構造を有する事を特徴とする
   液晶表示装置。
2. 【請求項２】 前記上層透明導電膜は、少なくとも画素
   電極とスイッチング素子との間のコンタクト領域におい
   て該下層透明導電膜に重なる事を特徴とする請求項１記
   載の液晶表示装置。
3. 【請求項３】 前記上層透明導電膜は平坦化された表面
   を有する事を特徴とする請求項１記載の液晶表示装置。
4. 【請求項４】 前記上層透明導電膜は、基板に設けられ
   た遮光領域に沿って区画されたパタン形状を有する事を
   特徴とする請求項１記載の液晶表示装置。
5. 【請求項５】 基板に規定された画素領域に対して物理
   蒸着法又は化学蒸着法により下層透明導電膜を形成する
   工程と、その上に重ねて塗布法により上層透明導電膜を
   形成する工程とからなる表示装置の画素電極形成方法。