JP2818013B2 - 薄膜トランジスタ装置およびその装置を製造する方法 - Google Patents
薄膜トランジスタ装置およびその装置を製造する方法Info
- Publication number
- JP2818013B2 JP2818013B2 JP15424590A JP15424590A JP2818013B2 JP 2818013 B2 JP2818013 B2 JP 2818013B2 JP 15424590 A JP15424590 A JP 15424590A JP 15424590 A JP15424590 A JP 15424590A JP 2818013 B2 JP2818013 B2 JP 2818013B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- drain electrode
- gate insulating
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は薄膜トランジスタに係わり、特に結晶ディス
プレイのアクティブマトリックス表示装置の画素駆動に
好適な薄膜トランジスタ装置およびその製造方法に関す
る。
プレイのアクティブマトリックス表示装置の画素駆動に
好適な薄膜トランジスタ装置およびその製造方法に関す
る。
［従来の技術］ 第２図に従来のアクティブマトリックス表示装置の薄
膜トランジスタの断面構造を示す。
膜トランジスタの断面構造を示す。
ガラス基板10上にトランジスタのゲート電極20が形成
され、その上にSiO2等の絶縁物からなるゲート絶縁膜30
が形成されている。ゲート電極20に対向するように絶縁
膜30上にアモルファスSi等の半導体層40が形成され、そ
の上にMo、Al等からなるソース電極50とドレイン電極60
とが約4,000〜7,000Åの膜厚で形成される。このような
工程により薄膜トランジスタが構成されている。さら
に、液晶画素を駆動するための透明電極70が第２図に示
すようにドレイン電極60のエッジ部と側壁とを被いつ
つ、ゲート絶縁膜30上に形成されている。透明電極70は
ITO、In2O3、SnO2、ZnOのような金属酸化物の透明電極
膜からなる。
され、その上にSiO2等の絶縁物からなるゲート絶縁膜30
が形成されている。ゲート電極20に対向するように絶縁
膜30上にアモルファスSi等の半導体層40が形成され、そ
の上にMo、Al等からなるソース電極50とドレイン電極60
とが約4,000〜7,000Åの膜厚で形成される。このような
工程により薄膜トランジスタが構成されている。さら
に、液晶画素を駆動するための透明電極70が第２図に示
すようにドレイン電極60のエッジ部と側壁とを被いつ
つ、ゲート絶縁膜30上に形成されている。透明電極70は
ITO、In2O3、SnO2、ZnOのような金属酸化物の透明電極
膜からなる。
［発明が解決しようとする課題］ 第２図の従来の薄膜トランジスタでは、ドレイン電極
60の端部での段差が大きいため、透明電極70のパターニ
ングの際に段差部（側壁部）での断線が生じやすい。し
かも、ドレイン電極60の金属と透明電極70の酸化物とで
は熱膨脹係数に差があり、製造時の熱処理工程において
も透明電極70の断線が生じやすい。
60の端部での段差が大きいため、透明電極70のパターニ
ングの際に段差部（側壁部）での断線が生じやすい。し
かも、ドレイン電極60の金属と透明電極70の酸化物とで
は熱膨脹係数に差があり、製造時の熱処理工程において
も透明電極70の断線が生じやすい。
透明電極とドレイン電極との間が断線すると、駆動電
圧が画素に印加されず、表示装置において点欠陥とな
る。すなわち、ノーマリブラックモードでは黒点欠陥、
ノーマリホワイトモードでは白点欠陥となる。アクティ
ブマトリックスの液晶表示装置においては、これらの点
欠陥が表示品位を低下させており、点欠陥を無くすこと
が高品質の表示を得る条件である。
圧が画素に印加されず、表示装置において点欠陥とな
る。すなわち、ノーマリブラックモードでは黒点欠陥、
ノーマリホワイトモードでは白点欠陥となる。アクティ
ブマトリックスの液晶表示装置においては、これらの点
欠陥が表示品位を低下させており、点欠陥を無くすこと
が高品質の表示を得る条件である。
この問題の一般的な対策としては、透明電極70の形成
工程において、透明電極成膜時の透明電極材料の拡散性
を向上させて、縦方向（ドレイン電極の側壁部）への成
膜物質の回り込み付着量を大きくすることと、膜の密着
性を大きくすること等が考えられるが、いずれも実現は
困難である。
工程において、透明電極成膜時の透明電極材料の拡散性
を向上させて、縦方向（ドレイン電極の側壁部）への成
膜物質の回り込み付着量を大きくすることと、膜の密着
性を大きくすること等が考えられるが、いずれも実現は
困難である。
本発明の目的はドレイン電極と対応する透明電極層と
の間に断線を生じることの少ない薄膜トランジスタ装置
とその製造方法とを提供することである。
の間に断線を生じることの少ない薄膜トランジスタ装置
とその製造方法とを提供することである。
［課題を解決するための手段］ 本発明によれば、ドレイン電極のエッジ部の上からゲ
ート絶縁層上にかけて薄い金属電極膜を形成し、透明電
極はゲート絶縁膜上に形成された金属極膜と接触するよ
うに形成する。
ート絶縁層上にかけて薄い金属電極膜を形成し、透明電
極はゲート絶縁膜上に形成された金属極膜と接触するよ
うに形成する。
［作用］ 透明電極は直接ドレイン電極に接しては形成しない。
ドレイン電極のエッジ部の上からゲート絶縁層上にかけ
て金属電極膜を形成し、それを引き出し電極とし、その
引き出し電極膜上に透明電極を形成することにより、引
き出し電極と透明電極間の段差が減少する。
ドレイン電極のエッジ部の上からゲート絶縁層上にかけ
て金属電極膜を形成し、それを引き出し電極とし、その
引き出し電極膜上に透明電極を形成することにより、引
き出し電極と透明電極間の段差が減少する。
引き出し電極の材料をドレイン電極とほぼ同一の熱膨
脹係数のものを採用することにより、熱処理の断線も低
減できる。
脹係数のものを採用することにより、熱処理の断線も低
減できる。
［実施例］ 第１図を参照して本発明による実施例を説明する。第
１図はアクティブマトリックス表示装置を駆動する薄膜
トランジスタ装置の断面構造を示す。
１図はアクティブマトリックス表示装置を駆動する薄膜
トランジスタ装置の断面構造を示す。
ガラス基板10上の上にTa、Cr、Mo等の金属膜を二層以
上堆積させてゲート電極20が形成される。２層以上堆積
させることにより、ピンホール等の欠陥が減少する。ゲ
ート電極層20の膜厚は2,000〜4,000Åであり、テーパー
エッチングをすることが好ましい。次にその上にさらに
ゲート絶縁膜30が形成される。これは、陽極酸化Ta2O5
膜、プラズマCVDSi3N4膜、プラズマCVDSiO2膜等の中か
ら選択した異なる二層以上を堆積して形成される。ここ
も、多層構造とすることにより欠陥を減少させている。
このゲート絶縁膜30の膜厚は、積層する膜の誘電率にも
よるが、絶縁性を考慮すると4,000〜7,000Åが好まし
い。次にゲート電極20に対向するように絶縁膜30上に半
導体層40が形成される。半導体層40はプラズマCVD装置
を用いてチャネルとなる高抵抗のアモルファスSi層を50
0〜1,000Å形成し、さらにコンタクト形成用のn+型アモ
ルファスSi層を100〜200Å堆積してソース／ドレインの
島状にパターニングする。続いて、その上にMo、Al等か
らなるソース電極50とドレイン電極60とが約4,000〜7,0
00Åの膜厚で形成されることにより、薄膜トランジスタ
の一素子が構成される。次にドレイン電極60と同一の材
料を用いてドレイン電極60のエッジ部に接し、かつゲー
ト絶縁層30の表面の一部に延在するように引き出し電極
61をパターニングして形成する。その膜厚はドレイン電
極60の厚さより十分小さくする。たとえば、4,000〜7,0
00Åのドレイン電極厚に対して約1,000Åである。ドレ
イン電極60と同一材料で形成すると、ドレイン電極に対
する密着性が高く、かつ熱膨脹係数が同一のため、加熱
工程における断線が少ない。ゲート絶縁膜30上の部分は
通常の堆積であり、問題は少ない。液晶画素を駆動する
ための透明電極70が第１図に示すように絶縁層30上の引
き出し電極61の上から表示セル部分に延在するようにス
パッタリングにより形成される。これにより、透明電極
70と引き出し電極61間の段差は非常に少なくなる。透明
電極70はITO、In2O3、SnO2、ZnOのような金属酸化物の
透明電極膜からなる。最後に、Si3N4またはSiO2のパッ
シベーション膜80を薄膜トランジスタ上にプラズマPCV
法により形成する。その膜厚は1,000〜2,000Åである。
上堆積させてゲート電極20が形成される。２層以上堆積
させることにより、ピンホール等の欠陥が減少する。ゲ
ート電極層20の膜厚は2,000〜4,000Åであり、テーパー
エッチングをすることが好ましい。次にその上にさらに
ゲート絶縁膜30が形成される。これは、陽極酸化Ta2O5
膜、プラズマCVDSi3N4膜、プラズマCVDSiO2膜等の中か
ら選択した異なる二層以上を堆積して形成される。ここ
も、多層構造とすることにより欠陥を減少させている。
このゲート絶縁膜30の膜厚は、積層する膜の誘電率にも
よるが、絶縁性を考慮すると4,000〜7,000Åが好まし
い。次にゲート電極20に対向するように絶縁膜30上に半
導体層40が形成される。半導体層40はプラズマCVD装置
を用いてチャネルとなる高抵抗のアモルファスSi層を50
0〜1,000Å形成し、さらにコンタクト形成用のn+型アモ
ルファスSi層を100〜200Å堆積してソース／ドレインの
島状にパターニングする。続いて、その上にMo、Al等か
らなるソース電極50とドレイン電極60とが約4,000〜7,0
00Åの膜厚で形成されることにより、薄膜トランジスタ
の一素子が構成される。次にドレイン電極60と同一の材
料を用いてドレイン電極60のエッジ部に接し、かつゲー
ト絶縁層30の表面の一部に延在するように引き出し電極
61をパターニングして形成する。その膜厚はドレイン電
極60の厚さより十分小さくする。たとえば、4,000〜7,0
00Åのドレイン電極厚に対して約1,000Åである。ドレ
イン電極60と同一材料で形成すると、ドレイン電極に対
する密着性が高く、かつ熱膨脹係数が同一のため、加熱
工程における断線が少ない。ゲート絶縁膜30上の部分は
通常の堆積であり、問題は少ない。液晶画素を駆動する
ための透明電極70が第１図に示すように絶縁層30上の引
き出し電極61の上から表示セル部分に延在するようにス
パッタリングにより形成される。これにより、透明電極
70と引き出し電極61間の段差は非常に少なくなる。透明
電極70はITO、In2O3、SnO2、ZnOのような金属酸化物の
透明電極膜からなる。最後に、Si3N4またはSiO2のパッ
シベーション膜80を薄膜トランジスタ上にプラズマPCV
法により形成する。その膜厚は1,000〜2,000Åである。
以上実施例に沿って本発明を説明したが、本発明はこ
れらに制限されるものではない。たとえば、種々の変
更、改良、組み合わせ等が可能なことは当業者に自明で
あろう。
れらに制限されるものではない。たとえば、種々の変
更、改良、組み合わせ等が可能なことは当業者に自明で
あろう。
［発明の効果］ 透明電極は直接ドレイン電極に接して形成するのはな
く、ドレイン電極のエッジ部の上からゲート絶縁層上に
かけてまず、薄い金属電極膜を形成し、それを引き出し
電極とし、その引き出し電極膜上に透明電極を形成した
ことにより、ドレイン電極から透明電極までの各部材の
段差が少なくなり、断線や接触不良の問題が低減する。
く、ドレイン電極のエッジ部の上からゲート絶縁層上に
かけてまず、薄い金属電極膜を形成し、それを引き出し
電極とし、その引き出し電極膜上に透明電極を形成した
ことにより、ドレイン電極から透明電極までの各部材の
段差が少なくなり、断線や接触不良の問題が低減する。
引き出し電極の材料として、ドレイン電極とほぼ同一
の熱膨脹係数のものを採用することにより、熱処理時の
断線も低減できる。
の熱膨脹係数のものを採用することにより、熱処理時の
断線も低減できる。
したがって、この薄膜トランジスタをアクティブマト
リックス液晶表示装置に使用することにより点欠陥の少
ない高品位の表示装置が得られる。
リックス液晶表示装置に使用することにより点欠陥の少
ない高品位の表示装置が得られる。
第１図は本発明の実施例による薄膜トランジスタの断面
構造図、 第２図は従来の技術による薄膜トランジスタの断面構造
図である。 図において、 10……ガラス基板 20……ゲート電極 30……ゲート絶縁層 40……半導体層 50……ソース電極 60……ドレイン電極 61……引き出し電極（金属電極膜） 70……透明電極層 80……パッシベーション膜
構造図、 第２図は従来の技術による薄膜トランジスタの断面構造
図である。 図において、 10……ガラス基板 20……ゲート電極 30……ゲート絶縁層 40……半導体層 50……ソース電極 60……ドレイン電極 61……引き出し電極（金属電極膜） 70……透明電極層 80……パッシベーション膜
Claims (4)
- 【請求項１】ガラス基板と、 前記ガラス基板上に形成したゲート電極層と、 前記ゲート電極層の上に形成したゲート絶縁層と、 前記ゲート絶縁層の上に形成した半導体層と、 前記半導体層の上に互いに対向して形成したソース電極
とドレイン電極の層と、 前記ドレイン電極の層と前記ゲート絶縁層の一部の上に
形成した、前記ドレイン電極の層の厚みよりも薄い金属
膜層と、 前記ゲート絶縁層の一部の上に形成した前記金属膜層の
上を覆うように形成した透明電極とを含む薄膜トランジ
スタ装置。 - 【請求項２】前記金属膜層が前記ドレイン電極の層と実
質的に同一の熱膨脹係数を有する導電材料から形成され
る請求項１記載の薄膜トランジスタ装置。 - 【請求項３】前記金属膜層が前記ドレイン電極の層と実
質的に同一の材料で形成される請求項２記載の薄膜トラ
ンジスタ装置。 - 【請求項４】ガラス基板上にゲート電極層を形成し、 前記ゲート電極層の上にゲート絶縁層を形成し、 前記ゲート絶縁層の上に半導体層を形成し、 前記半導体層の上に互いに対向してソース電極とドレイ
ン電極の層を同時に形成し、 前記ドレイン電極の層と前記ゲート絶縁層の一部の上に
前記ドレイン電極の層の厚みよりも薄く金属引き出し電
極層を形成し、 前記ゲート絶縁層の一部の上に形成した前記金属引き出
し電極層を覆うように透明電極層を形成する薄膜トラン
ジスタ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15424590A JP2818013B2 (ja) | 1990-06-13 | 1990-06-13 | 薄膜トランジスタ装置およびその装置を製造する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15424590A JP2818013B2 (ja) | 1990-06-13 | 1990-06-13 | 薄膜トランジスタ装置およびその装置を製造する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0445580A JPH0445580A (ja) | 1992-02-14 |
| JP2818013B2 true JP2818013B2 (ja) | 1998-10-30 |
Family
ID=15580009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15424590A Expired - Lifetime JP2818013B2 (ja) | 1990-06-13 | 1990-06-13 | 薄膜トランジスタ装置およびその装置を製造する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818013B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4004672B2 (ja) * | 1998-12-28 | 2007-11-07 | シャープ株式会社 | 液晶表示装置用基板及びその製造方法 |
-
1990
- 1990-06-13 JP JP15424590A patent/JP2818013B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0445580A (ja) | 1992-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020093021A1 (en) | Thin-film transistor display devices | |
| JPS60160173A (ja) | 薄膜トランジスタ | |
| JP4296234B2 (ja) | 薄膜トランジスターの製造方法 | |
| JPH0743735A (ja) | 表示素子用電極基板及びその製造方法 | |
| JPH1039334A (ja) | アレイ基板および液晶表示装置 | |
| JPH0348671B2 (ja) | ||
| JP2818013B2 (ja) | 薄膜トランジスタ装置およびその装置を製造する方法 | |
| JP2000206566A (ja) | 薄膜半導体装置 | |
| JP2503615B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JPH0587029B2 (ja) | ||
| JPH0569219B2 (ja) | ||
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JP2598420B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH03153217A (ja) | Ｔｆｔパネルおよびその製造方法 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JPH06281958A (ja) | 液晶表示装置 | |
| JPS62124530A (ja) | 液晶表示素子 | |
| JPH04119331A (ja) | 薄膜トランジスタとその製造方法 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JPS62288882A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| KR920008676Y1 (ko) | 박막 트랜지스터 | |
| JP2001142093A (ja) | 液晶表示装置用アクティブマトリクス基板およびその製造方法 |