JP3245614B2

JP3245614B2 - 薄膜素子の製造方法

Info

Publication number: JP3245614B2
Application number: JP32677591A
Authority: JP
Inventors: 一郎大野
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1991-11-15
Filing date: 1991-11-15
Publication date: 2002-01-15
Anticipated expiration: 2017-01-15
Also published as: JPH05136413A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜素子に関するもので
ある。

【０００２】

【従来の技術】薄膜トランジスタや薄膜ダイオード等の
薄膜素子は、下部電極と絶縁膜と半導体層と上部電極と
で構成されている。

【０００３】この種の薄膜素子の電極は、一般に、Ｃr
（クロム），Ｔa （タンタル），Ｍo （モリブデン）等
の高融点金属で形成されており、また、上記絶縁膜はＳ
i Ｎ（窒化シリコン）等で形成され、半導体層はａ−Ｓ
i （アモルファスシリコン）で形成されている。

【０００４】しかし、電極をＣr ，Ｔa ，Ｍo 等の高融
点金属で形成している従来の薄膜素子は、これらの金属
が高価であるため薄膜素子の製造コストが高くなってし
まうし、また上記高融点金属は抵抗値が高いため、電極
およびその配線部での電圧降下が大きくて薄膜素子の動
作特性が低下してしまうという問題をもっていた。

【０００５】そこで、従来から、電極に、安価でかつ抵
抗値も低いＡl （アルミニウム）を使用することが検討
されているが、このＡl は、数百℃に加熱すると表面に
ヒロックが発生するという問題をもっている。

【０００６】このため、上記薄膜素子の下部電極をＡl
で形成すると、この下部電極を形成した後の絶縁膜等の
成膜時に下部電極の表面にヒロックが発生し、このヒロ
ックの影響で下部電極と上部電極との間が短絡してしま
う。

【０００７】すなわち、例えば逆スタガー型の薄膜トラ
ンジスタは、ガラス等の絶縁性基板の上に下部電極であ
るゲート電極を形成した後、その上にゲート絶縁膜と半
導体層とを積層し、さらにその上にソース電極およびド
レイン電極を形成する製法で製造されるが、この場合、
上記ゲート絶縁膜と半導体層はプラズマＣＶＤ装置によ
り数百℃の成膜温度で成膜されるため、このゲート絶縁
膜や半導体層の成膜時に、ゲート電極の表面にヒロック
が発生する。

【０００８】そして、上記のようにゲート電極の表面に
ヒロックが発生すると、このヒロックがゲート絶縁膜を
突き破ってゲート絶縁膜に欠陥を発生させ、そのため、
ゲート電極とソース，ドレイン電極とが短絡してしま
う。

【０００９】これは、逆コプラナー型、スタガー型、コ
プラナー型の薄膜トランジスタや、薄膜ダイオード等の
薄膜素子においても同様であり、これらの薄膜素子にお
いても、その下部電極をＡl で形成すると、その上に絶
縁膜等を成膜するときに下部電極にヒロックが発生し
て、成膜された絶縁膜に欠陥を発生させてしまう。

【００１０】一方、従来から、上記Ａl に微量の高融点
金属（Ｔi ，Ｔa 等）を含有させると、加熱時における
ヒロックの発生が抑制されることが解明されており、し
たがって、この高融点金属を含有させたＡl で上記薄膜
素子の下部電極を形成すれば、後工程の絶縁膜等の成膜
時に下部電極の表面にヒロックが発生するのを防ぐこと
ができる。

【００１１】

【発明が解決しようとする課題】しかしながら、発明者
が、上記高融点金属を含有させたＡl で下部電極を形成
した薄膜素子を試作したところ、この薄膜素子も、その
下部電極と上部電極との間に短絡が発生するという欠点
をもっていた。

【００１２】そこで、この短絡発生の原因を知るため、
図２および図３に示すように、ガラス基板１上に高融点
金属を含有させたＡl からなる電極２を形成し、この基
板１を加熱して電極２の表面の状態の変化を調べたとこ
ろ、この電極２にはヒロックは発生しないが、電極２の
側面およびエッジ部に、図示のような突起３が局部的に
発生することが分かった。この突起３は、電極２だけで
なくその配線部２ａの側面およびエッジ部にも発生し
た。なお、上記電極２はＴiを含有させたＡl で形成
し、また加熱温度は約２５０℃とした。

【００１３】この突起３の発生は、電極２を加熱したと
きに、その側面やエッジ部に局部的な結晶成長が起きる
ためと考えられる。

【００１４】そして、薄膜素子の製造においては、下部
電極の上に絶縁膜等を成膜する際に下部電極に上記突起
３が発生するため、この突起３の影響によって絶縁膜に
クラック等の欠陥が発生し、この絶縁膜の欠陥部におい
て下部電極と上部電極とが短絡する。

【００１５】本発明の目的は、少なくとも下部電極を安
価でかつ抵抗値も低いＡl で形成したものでありなが
ら、絶縁膜等の成膜時に下部電極にヒロックや突起が発
生することはないようにして絶縁膜の欠陥発生をなく
し、下部電極と上部電極との間の短絡を確実に防ぐこと
ができる薄膜素子を提供することにある。

【００１６】

【課題を解決するための手段】本発明の薄膜素は子の製
造方法は、基板上に、高融点金属と酸素を添加したアル
ミニウムからなるターゲットを用いたスパッタ装置によ
り、或いは、高融点金属を添加したアルミニウムからな
るターゲットを用い、酸素を混合したスパッタガス中で
スパッタすることにより、前記高融点金属と酸素を含有
する電極用金属膜を成膜し、この電極用金属膜をパター
ニングして下部電極を形成する工程と、前記下部電極上
に絶縁膜を形成する工程と、前記絶縁膜上に半導体層と
上部電極とを予め定めた形状に形成する工程とを備えた
ことを特徴とするものである。

【００１７】

【作用】このように、高融点金属と酸素を添加したアル
ミニウムからなるターゲットを用いたスパッタ装置によ
り、或いは、高融点金属を添加したアルミニウムからな
るターゲットを用い、酸素を混合したスパッタガス中で
スパッタすることにより、基板上に高融点金属と酸素を
含有するアルミニウムからなる下部電極を形成すること
ができ、この下部電極の上に絶縁膜等を成膜する際に下
部電極が加熱されても、この下部電極にヒロックや突起
が発生することはない。

【００１８】

【実施例】以下、本発明を逆スタガー型薄膜トランジス
タに適用した実施例を図１を参照して説明する。なお、
この実施例の薄膜トランジスタは、ＴＦＴアクティブマ
トリックス型液晶表示素子の画素電極選択用能動素子と
して用いられるものであり、この薄膜トランジスタは、
ガラス等からなる透明基板１０の上に形成される。

【００１９】まず、逆スタガー型薄膜トランジスタの構
成を説明すると、この薄膜トランジスタは、基板１０上
に形成されたゲート電極１１と、このゲート電極１１を
覆って基板１０上に形成されたＳi Ｎからなるゲート絶
縁膜１２と、このゲート絶縁膜１２の上に前記ゲート電
極１１と対向させて形成されたａ−Ｓi からなるｉ型半
導体層１３と、このｉ型半導体層１３の両側部の上に、
ｎ型の不純物をドープしたａ−Ｓi からなるｎ型半導体
層１４を介して形成されたソース電極１５およびドレイ
ン電極１６とからなっている。

【００２０】なお、図１には示していないが、上記ゲー
ト電極１１の配線部（ゲート配線）は、ゲート電極１１
とともに基板１０上に形成されており、この配線部も上
記ゲート絶縁膜１２で覆われている。

【００２１】この薄膜トランジスタのゲート絶縁膜１２
は、ゲート配線の端子部を除いて基板１０のほぼ全面に
形成されており、このゲート絶縁膜（透明膜）１２の上
には、上記薄膜トランジスタの側方に位置させて、ＩＴ
Ｏ等の透明導電膜からなる画素電極２０が形成されてい
る。この画素電極２０は、その一端縁をソース電極１５
の上に重ねて形成することによってソース電極１５に接
続されている。

【００２２】また、上記薄膜トランジスタは、Ｓi Ｎか
らなる層間絶縁膜１７によって覆われており、この層間
絶縁膜１７の上にはドレイン配線１８が形成されてい
る。このドレイン配線１８は、層間絶縁膜１７に設けた
コンタクト孔１７ａにおいて上記ドレイン電極１６につ
ながっている。なお、図１において、１９は上記薄膜ト
ランジスタおよびドレイン配線１８を覆う保護絶縁膜で
あり、この保護絶縁膜１９もＳi Ｎで形成されている。

【００２３】上記薄膜トランジスタは次のような工程で
製造される。

【００２４】まず、基板１０上にゲート電極用金属膜を
スパッタ装置により成膜し、この金属膜をパターニング
してゲート電極１１およびその配線部を形成した後、上
記基板１０上にゲート絶縁膜１２と、ｉ型半導体層１３
およびｎ型半導体層１４を順次プラズマＣＶＤ装置によ
り成膜し、この後、ｎ型半導体層１４とｉ型半導体層１
３とをトランジスタ素子形状にパターニングする。な
お、上記ゲート絶縁膜（Ｓi Ｎ膜）１２は、一般に約３
５０℃の成膜温度で成膜されているが、ＲＦ放電のパワ
ー密度を下げてゆっくりと成膜すれば、約２５０℃の比
較的低い成膜温度でも、十分な絶縁耐圧をもつゲート絶
縁膜１２を得ることができる。

【００２５】この後は、ソース，ドレイン電極用金属膜
をスパッタ装置により成膜し、この金属膜をパターニン
グしてソース，ドレイン電極１５，１６を形成するとと
もに、このソース，ドレイン電極１５，１６間のｎ型半
導体層１４をエッチングして除去して薄膜トランジスタ
を完成する。なお、上記ソース，ドレイン電極１５，１
６は、ｎ型半導体層１４とのオーミックコンタクト性が
よいＣr等の金属で形成する。

【００２６】なお、画素電極２０は、薄膜トランジスタ
を完成した後、ＩＴＯ等の透明導電膜をスパッタ装置に
より成膜し、この導電膜をパターニングして形成する。
また、層間絶縁膜１７は、プラズマＣＶＤ装置によりＳ
i Ｎ膜を成膜し、このＳi Ｎ膜をパターニングして形成
する。さらに、ドレイン配線１８は、ドレイン配線用金
属膜をスパッタ装置により成膜し、この金属膜をパター
ニングして形成する。また保護絶縁膜１９は、プラズマ
ＣＶＤ装置によりＳi Ｎ膜を成膜し、このＳiＮ膜をパ
ターニングして形成する。

【００２７】次に、上記薄膜トランジスタの下部電極で
あるゲート電極１１について説明する。

【００２８】このゲート電極１１は、安価でかつ抵抗値
も低いＡl で形成するのが望ましいが、純Ａl でゲート
電極１１を形成したのでは、絶縁膜１２，１７，１９や
半導体層１３，１４の成膜時に、ゲート電極１１および
その配線部の表面にヒロックが発生する。また、Ｔi 等
の高融点金属を含有させたＡl でゲート電極１１を形成
すれば、絶縁膜１２，１７，１９や半導体層１３，１４
の成膜時にヒロックが発生することはないが、［発明が
解決しようとする課題］の項でも説明したように、図２
および図３に示したような突起３が発生する。

【００２９】そこで、本発明では、上記ゲート電極１１
を、高融点金属を含有させかつ酸素を添加したＡl で形
成した。

【００３０】本発明の一実施例を上げると、この実施例
では、ゲート電極１１を、高融点金属としてＴi を含有
させかつ酸素を添加したＡl （以下、Ｔi 酸素含有Ａl
という）で形成した。

【００３１】このＴi 酸素含有Ａl のＴi 含有量は、絶
縁膜１２，１７，１９や半導体層１４，１５の成膜に際
してゲート電極１１およびゲート配線の表面にヒロック
が発生しない量とした。

【００３２】すなわち、ゲート絶縁膜１２は、上述した
ように、約３５０℃の成膜温度でも、また約２５０℃の
比較的低い成膜温度でも成膜できる。これは、層間絶縁
膜１７および保護絶縁膜１９の成膜においても同様であ
る。また、ｉ型半導体層１３およびｎ型半導体層１４の
成膜温度は約２５０℃、ソース，ドレイン電極用金属膜
とドレイン配線用金属膜および画素電極の成膜温度は約
１００℃である。

【００３３】これらの成膜温度のうち最も高い温度は、
絶縁膜１２，１７，１９を高温で成膜する場合で約３５
０℃、低温で成膜する場合で約２５０℃であり、したが
って、絶縁膜１２，１７，１９を高温で成膜する場合
は、Ｔi 酸素含有Ａl のＴi 含有量を約３５０℃の温度
にさらされてもヒロックを発生しない量とし、絶縁膜１
２，１７，１９を低温で成膜する場合は、Ｔi酸素含有
Ａl のＴi 含有量を約２５０℃の温度にさらされてもヒ
ロックを発生しない量とすればよい。

【００３４】具体的には、絶縁膜１２，１７，１９を約
３５０℃で成膜する場合はＴi 含有量を４．２wt（重
量）％以上とし、約２５０℃で成膜する場合はＴi 含有
量を２．２wt％以上とすればよく、この含有量でＴi を
含有させたＡl でゲート電極１１を形成すれば、薄膜ト
ランジスタの製造過程でゲート電極１１およびその配線
部の表面にヒロックが発生することはない。

【００３５】なお、Ｔi の含有量を厳密に制御すること
は難しいため、Ｔi 含有量は、そのばらつきを考慮し
て、上記の値（４．２wt％または２．２wt％）より若干
多めにするのが望ましい。ただし、Ｔi 含有量を多くし
すぎると抵抗値が高くなってしまう。

【００３６】そこで、この実施例では、上記Ｔi 酸素含
有Ａl のＴi 含有量を、絶縁膜１２，１７，１９を約３
５０℃で成膜する場合は約７wt、約２５０℃で成膜する
場合は約５wtとした。

【００３７】一方、上記Ｔi 酸素含有Ａl の酸素添加量
は、絶縁膜１２，１７，１９を約３５０℃で成膜する場
合も、また約２５０℃で成膜する場合も、約４at（アト
ミック）％以上とした。

【００３８】このようにＴi 酸素含有Ａl の酸素添加量
を約４at％以上としたのは、それより酸素添加量が少な
いと、絶縁膜１２，１７，１９や半導体層１３，１４の
成膜時にゲート電極１１およびその配線部に図２および
図３に示したような突起３が発生し、また酸素添加量を
多くしすぎると、Ｔi 酸素含有Ａl が酸化物に近くなっ
てその抵抗値が高くなるからである。

【００３９】なお、上記Ｔi 酸素含有Ａl の膜（ゲート
電極用金属膜）は、スパッタ装置により、あらかじめＡ
l に適量のＴi および酸素を添加したターゲットを用い
て成膜するか、あるいは適量の酸素を混合させたスパッ
タガスを用いてスパッタすることにより成膜することが
できる。このＴi 酸素含有Ａl の成膜温度は約１００℃
である。

【００４０】すなわち、この実施例の薄膜トランジスタ
は、その下部電極であるゲート電極１１を、Ｔi 含有量
が約７wtまたは約５wt、酸素添加量が約４at％以上のＴ
i 酸素含有Ａl で形成したものであり、この薄膜トラン
ジスタによれば、ゲート絶縁膜１２、ｉ型およびｎ型半
導体層１３，１４、層間絶縁膜１７および保護絶縁膜１
９の成膜に際してゲート電極１１およびその配線部が加
熱されても、このゲート電極１１および配線部にヒロッ
クや突起が発生することはない。

【００４１】これは、ガラス基板上に、酸素添加料の異
なるＴi 酸素含有Ａl を用いて複数の電極を形成し、こ
の基板を加熱して各電極の表面の状態の変化を調べた結
果からも確認された。なお、ここでは、全てのＴi 酸素
含有Ａl 膜のＴi 含有量を約５wtとし、酸素添加量は
２．４at％，４．０at％，４．６at％にした。また加熱
温度は２５０℃とした。

【００４２】この結果、酸素添加量が２．４at％のＴi
酸素含有Ａl で形成した電極は、ヒロックの発生はない
が、電極の側面やエッジ部に局部的な突起の発生が認め
られた。しかし、酸素添加量が４．０at％および４．６
at％のＴi 酸素含有Ａl で形成した電極はいずれも、ヒ
ロックはもちろん上記突起の発生もなく、電極表面の荒
れは全く認められなかった。

【００４３】このように、上記実施例の薄膜トランジス
タによれば、ゲート絶縁膜１２等の成膜時にゲート電極
１１およびその配線部にヒロックや突起が発生すること
はなく、したがって、ゲート絶縁膜１２の欠陥発生をな
くして、ゲート電極１１とソース，ドレイン電極１５，
１６との間の短絡を確実に防ぐことができる。

【００４４】なお、上記実施例では、上部電極であるソ
ース，ドレイン電極１５，１６をＣr 等の金属で形成し
ているが、このソース，ドレイン電極１５，１６は、Ｔ
i 酸素含有Ａl で形成してもよい。この場合、ソース，
ドレイン電極１５，１６を上記Ｔi 含有量および酸素添
加量のＴi 酸素含有Ａl で形成すれば、その上に形成す
る層間絶縁膜１７や保護絶縁膜１９の成膜時にソース，
ドレイン電極１５，１６の表面が荒れることはないた
め、このソース，ドレイン電極１５，１６とｎ型半導体
層１４との密着性が悪くなることはなく、したがってソ
ース，ドレイン電極１５，１６とｎ型半導体層１４との
オーミックコンタクト性を十分に確保することができ
る。

【００４５】また、ドレイン配線１８は、任意の金属で
形成すればよいが、このドレイン配線１８を上記Ｔi 含
有量および酸素添加量のＴi 酸素含有Ａl で形成すれ
ば、その上に形成する保護絶縁膜１９の成膜時にドレイ
ン配線１８にヒロックや突起が発生して保護絶縁膜１９
にクラック等の欠陥を生じさせることはない。ただし、
この保護絶縁膜１９にクラック等の欠陥があっても重大
な問題は生じないから、この保護絶縁膜１９は、Ａl ま
たは、Ｔi だけを含有させたＡl 等で形成してもよい。

【００４６】さらに、上記実施例では、Ａl に含有させ
る高融点金属としてＴi を用いたが、この高融点金属は
Ｔa 等であってもよい。また、上記実施例では、ゲート
絶縁膜１２をＳi Ｎの単層膜としたが、このゲート絶縁
膜１２は、Ｓi Ｎ膜と酸化膜（酸化Ｓi 、酸化Ｔa 、酸
化Ａl 等）との二層膜であってもよい。

【００４７】また、上記実施例では、逆スタガー型の薄
膜トランジスタについて説明したが、本発明は、逆コプ
ラナー型、スタガー型、コプラナー型の薄膜トランジス
タや、薄膜ダイオード等の薄膜素子にも適用できること
はもちろんである。

【００４８】

【発明の効果】本発明の薄膜素子の製造方法は、基板上
に形成される下部電極を、高融点金属と酸素を添加した
アルミニウムからなるターゲットを用いたスパッタ装置
により、或いは、高融点金属を添加したアルミニウムか
らなるターゲットを用い、酸素を混合したスパッタガス
中でスパッタすることにより成膜するものであるから、
高融点金属と酸素を含有するアルミニウムからなる下部
電極用の金属膜を、工程数を増やすことなく成膜するこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す薄膜トランジスタの断
面図。

【図２】高融点金属を含有させたＡl で形成した電極の
加熱後の平面図。

【図３】図２の III−III 線に沿う拡大断面図。

【符号の説明】

１０…基板、１１…ゲート電極（Ｔi 酸素含有Ａl ）、
１２ゲート絶縁膜、１３…ｉ型半導体層、１４…ｎ型半
導体層、１５…ソース電極、１６…ドレイン電極、１７
…層間絶縁膜、１８…ドレイン配線、１９…保護絶縁
膜。

Claims

(57)【特許請求の範囲】

【請求項１】基板上に、高融点金属と酸素を添加したア
ルミニウムからなるターゲットを用いたスパッタ装置に
より、前記高融点金属と酸素を含有する電極用金属膜を
成膜し、この電極用金属膜をパターニングして下部電極
を形成する工程と、前記下部電極上に絶縁膜を形成する
工程と、前記絶縁膜上に半導体層と上部電極とを予め定
めた形状に形成する工程とを備えたことを特徴とする薄
膜素子の製造方法。
【請求項２】基板上に、高融点金属を添加したアルミニ
ウムからなるターゲットを用い、酸素を混合したスパッ
タガス中でスパッタすることにより、前記高融点金属と
酸素を含有する電極用金属膜を成膜し、この電極用金属
膜をパターニングして下部電極を形成する工程と、前記
下部電極上に絶縁膜を形成する工程と、前記絶縁膜上に
半導体層と上部電極とを予め定めた形状に形成する工程
とを備えたことを特徴とする薄膜素子の製造方法。