JP4674774B2 - 配線の製造方法及び表示装置の製造方法 - Google Patents
配線の製造方法及び表示装置の製造方法 Download PDFInfo
- Publication number
- JP4674774B2 JP4674774B2 JP16365199A JP16365199A JP4674774B2 JP 4674774 B2 JP4674774 B2 JP 4674774B2 JP 16365199 A JP16365199 A JP 16365199A JP 16365199 A JP16365199 A JP 16365199A JP 4674774 B2 JP4674774 B2 JP 4674774B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- alloy thin
- substrate temperature
- case
- film formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は配線の製造方法及び表示装置の製造方法に関する。
【０００２】
【従来の技術】
例えば、アクティブマトリクス型の液晶表示装置には、図７に示すように、走査ライン１及びデータライン２等からなる配線を備えていると共に、走査ライン１とデータライン２の各交点近傍に画素電極３及びスイッチング素子としての薄膜トランジスタ４を備えたものがある。この場合、薄膜トランジスタ４のゲート電極Ｇは走査ライン１に接続され、ドレイン電極Ｄはデータライン２に接続され、ソース電極Ｓは画素電極３に接続されている。
【０００３】
次に、図８は図７の薄膜トランジスタ４の部分の断面図を示したものである。ガラス基板１１の上面の所定の箇所にはゲート電極Ｇを含む走査ライン１が形成され、その表面には陽極酸化膜１２が形成され、その上面全体にはゲート絶縁膜１３が形成されている。ゲート絶縁膜１３の上面の所定の箇所でゲート電極Ｇに対応する部分にはアモルファスシリコンからなる半導体薄膜１４が形成されている。半導体薄膜１４の上面の中央部にはブロッキング層１５が形成されている。半導体薄膜１４及びブロッキング層１５の上面の両側にはｎ+シリコンからなるオーミックコンタクト層１６、１７が形成されている。オーミックコンタクト層１６、１７の各上面にはドレイン電極Ｄ及びソース電極Ｓが形成されている。また、これら電極Ｄ、Ｓの形成と同時にデータライン２が形成されている。ゲート絶縁膜１３の上面の所定の箇所には画素電極３がソース電極Ｓに接続されて形成されている。画素電極１１の所定の部分を除く上面全体にはパッシベーション膜１８が形成されている。
【０００４】
ところで、走査ライン１やデータライン２等からなる配線の材料としては、配線の低抵抗化を図ると共に、耐熱性の向上を図るために、ＮｄとＴｉとを含有するＡｌ合金を用いることが知られている（特開平１０−２８４４９３号公報参照）。この場合、Ｎｄ含有率を０．７５ａｔ％とし、Ｔｉ含有率を０．５ａｔ％とすると、抵抗率が８μΩｃｍ程度の低抵抗値となり、また耐熱性の向上を図ることができるが、Ｎｄ含有率とＴｉ含有率の合計としては、３．５ａｔ％程度以下（ただし、Ｎｄ含有率及びＴｉ含有率は共に０．１ａｔ％以上）が好ましく、１．５ａｔ％程度以下（ただし、Ｎｄ含有率及びＴｉ含有率は共に０．１ａｔ％以上）がより好ましい。
【０００５】
【発明が解決しようとする課題】
ところで、アクティブマトリクス型の液晶表示装置の場合には、ゲート電極Ｇを含む走査ライン１上に形成されるゲート絶縁膜１３の絶縁耐圧が低下しないようにする必要があるが、上記文献（特開平１０−２８４４９３号公報）では、絶縁耐圧については考慮されていなかった。
この発明の課題は、絶縁耐圧の向上も図ることができるようにすることである。
【０００６】
【課題を解決するための手段】
この発明は、Ｎｄを０．９ａｔ％含有するとともにＴｉを０．６ａｔ％含有する３元系Ａｌ合金薄膜を、基板上にスパッタリング法により基板温度を８０℃として成膜し、この成膜した３元系Ａｌ合金薄膜によって配線を形成するようにしたものである。
この発明によれば、絶縁耐圧の向上を図ることができる。
【０００７】
【発明の実施の形態】
本発明者は、まず、図１に示すこの発明の一実施形態のように、スパッタリング法により、基板温度を変えて、ガラス基板（透明絶縁基板）２１上にＡｌ合金薄膜２２を成膜した。この場合、Ａｌ合金薄膜２２としては、Ａｌ−Ｎｄ−Ｔｉ合金薄膜及びＡｌ−Ｎｄ合金薄膜を共に膜厚３００ｎｍ程度に成膜した。また、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の場合には、Ｎｄ含有率を０．９ａｔ％とし、Ｔｉ含有率を０．６ａｔ％とした。Ａｌ−Ｎｄ合金薄膜の場合には、Ｎｄ含有率を１．１ａｔ％とした。成膜条件は、ターゲットとガラス基板２１との間の間隔を２〜２０ｃｍ程度とし、パワーを１ｗ／ｃｍ2以上とし、Ａｒ圧力を１〜１０Ｔｏｒｒ程度とした。
【０００８】
そして、まず、Ａｌ合金薄膜２２の抵抗率の成膜時基板温度（スパッタリング法によりＡｌ合金薄膜２２を成膜するときの基板温度）依存性について調べたところ、図２に示す結果が得られた。この図において、四角印はＡｌ−Ｎｄ−Ｔｉ合金薄膜の場合であり、三角印はＡｌ−Ｎｄ合金薄膜の場合である。いずれの場合も、成膜時基板温度５０℃以下の特性が図示されていないのは、この温度以下ではＡｌ合金薄膜２２のガラス基板２１に対する密着性が低下するため、成膜時基板温度は５０℃程度以上とする必要があることが確認されたためである。この場合、Ａｌ合金薄膜２２のガラス基板２１に対する密着性は、８０℃程度以上であるとより確実であり、より好ましいことも確認されている。
【０００９】
また、図２から明らかなように、いずれの場合も、成膜時基板温度が５０〜１３０℃程度であると、抵抗率が１０μΩｃｍ以上で１０．４μΩｃｍ以下であり、成膜時基板温度が１３０〜１５０℃程度であると、抵抗率が少し低減し、成膜時基板温度が１５０℃程度以上であると、抵抗率がさらに低減している。
【００１０】
これを考察するに、成膜時基板温度が１３０℃程度以上になると、Ａｌのマトリクス中にＮｄやＴｉが入りにくくなり、この結果抵抗率が純Ａｌの抵抗率に近づくものと思われる。ちなみに、５０万倍以上のＴＥＭ（透過型電子顕微鏡）によると、ＮｄやＴｉを含む小さな粒子の析出が観察された。なお、配線の低抵抗化の点からすれば、成膜時基板温度は高い方が望ましいが、後述する絶縁耐圧を考慮すると、成膜時基板温度はあまり高いと好ましくない。
【００１１】
次に、示差走査熱量測定（ＤＳＣ）による熱分析により、成膜時基板温度とＤＳＣピーク開始温度との関係について調べたところ、図３に示す結果が得られた。この図においても、四角印はＡｌ−Ｎｄ−Ｔｉ合金薄膜の場合であり、三角印はＡｌ−Ｎｄ合金薄膜の場合である。ＤＳＣピーク開始温度とは、発熱反応を開始する温度で、所定温度上昇するのに供給する熱量が最も大きくなる温度のことである。このＤＳＣピーク開始温度は、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の場合、ヒロックの発生温度と一致し、Ａｌ−Ｎｄ合金薄膜の場合、Ａｌ4Ｎｄの析出温度と一致する。
【００１２】
そして、図３から明らかなように、いずれの場合も、成膜時基板温度が５０〜１３０℃程度であると、ＤＳＣピーク開始温度がほぼ一定であり、成膜時基板温度が１３０〜１５０℃程度であると、ＤＳＣピーク開始温度がやや低下し、成膜時基板温度が１５０℃程度以上であると、ＤＳＣピーク開始温度がさらに低下している。したがって、成膜時基板温度が１３０〜１５０℃程度であると、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の場合、ヒロックがやや発生し、Ａｌ−Ｎｄ合金薄膜の場合、Ａｌ4Ｎｄがやや析出するが、いずれの場合も、耐熱性が問題となるほど低下することはない。これに対して、成膜時基板温度が１５０℃程度以上であると、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の場合、ヒロックがかなり発生し、Ａｌ−Ｎｄ合金薄膜の場合、Ａｌ4Ｎｄがかなり析出することとなり、いずれの場合も、耐熱性が低下することになる。また、Ａｌのマトリクス中のＮｄやＴｉの実質的な量が減少し、耐腐食性も低下することになる。
【００１３】
次に、成膜時基板温度と絶縁耐圧との関係について説明する。まず、成膜時基板温度と中心線平均粗さＲａ（粒径に相当）との関係について調べたところ、図４に示す結果が得られた。この図においても、四角印はＡｌ−Ｎｄ−Ｔｉ合金薄膜の場合であり、三角印はＡｌ−Ｎｄ合金薄膜の場合である。図４から明らかなように、いずれの場合も、第１に、成膜時基板温度が５０〜１３０℃程度であると、中心線平均粗さＲａが２．５〜５ｎｍ程度であり、成膜時基板温度が１３０℃程度以上になると、中心線平均粗さＲａがそれ以上に大きくなることが分かる。第２に、成膜時基板温度が５０〜１５０℃程度であると、中心線平均粗さＲａが２．５〜１０ｎｍ程度であるが、成膜時基板温度が１５０℃程度以上になると、中心線平均粗さＲａがそれ以上に大きくなることが分かる。
【００１４】
これを考察するに、成膜時基板温度が特に１５０℃程度以上になると、Ａｌのマトリクス中にＮｄやＴｉが入りにくくなるだけでなく、ＮｄやＴｉを含む粒が成長し、Ａｌ合金薄膜２２を構成する粒子の径が大きくなり、ひいてはＡｌ合金薄膜２２の表面粗さが粗くなり、次に述べるように、絶縁耐圧が低下するものと思われる。
【００１５】
次に、図５に示すように、ガラス基板２１上に成膜した膜厚３００ｎｍ程度のＡｌ合金薄膜２２の表面に膜厚１００ｎｍ程度の陽極酸化膜２３を形成し、次いでプラズマＣＶＤ法により窒化シリコンからなる絶縁膜２４を膜厚２００ｎｍ程度に成膜し、次いでその上面に電極２５を形成し、そして電極２５とＡｌ合金薄膜２２との間の絶縁耐圧を測定したところ、図６に示す結果が得られた。この図においても、四角印はＡｌ−Ｎｄ−Ｔｉ合金薄膜の場合であり、三角印はＡｌ−Ｎｄ合金薄膜の場合である。ただし、この場合の絶縁耐圧は、１０％以上が絶縁不良となる電圧とした。
【００１６】
図６から明らかなように、いずれの場合も、成膜時基板温度が５０〜１３０℃程度であると、絶縁耐圧が５０Ｖ以上であり、成膜時基板温度が１３０〜１５０℃程度であると、絶縁耐圧が４０Ｖ以上であるが、成膜時基板温度が１５０℃以上になると、絶縁耐圧が４０Ｖ以下に低下している。したがって、成膜時基板温度は、絶縁耐圧を考慮すると、１５０℃程度以下が好ましく、１３０℃程度以下がより好ましい。
【００１７】
以上のことをまとめると、成膜時基板温度は、Ａｌ合金薄膜２２のガラス基板２１に対する密着性を考慮すると、５０℃程度以上が好ましく、８０℃程度以上がより好ましい。また、絶縁耐圧を考慮すると、１５０℃程度以下が好ましく、１３０℃程度以下がより好ましい。したがって、成膜時基板温度は、５０〜１５０℃程度が好ましく、５０〜１３０℃程度あるいは８０〜１５０℃程度がより好ましく、８０〜１３０℃程度がさらに好ましい。ところで、成膜時基板温度を５０〜１５０℃程度としても、図２に示すように、抵抗率が１０．４μΩｃｍ以下となるので、配線の低抵抗化を図ることができる。
【００１８】
なお、上記説明では、ガラス基板上にＡｌ合金薄膜からなる配線を形成する場合について説明したが、ガラス基板上に酸化シリコンや窒化シリコン等からなる絶縁膜を形成し、その上にＡｌ合金薄膜からなる配線を形成するようにしてもよい。また、走査ラインに限らず、データラインをＡｌ合金薄膜からなる配線によって形成するようにしてもよい。また、ガラス基板に限らず、例えば半導体基板上にＡｌ合金薄膜からなる配線を形成するようにしてもよい。
【００１９】
さらに、Ａｌ−Ｎｄ合金薄膜に限らず、希土類元素のうちの１種または２種以上を含有するＡｌ合金薄膜によって配線を形成するようにしてもよい。また、Ａｌ−Ｎｄ−Ｔｉ合金薄膜に限らず、希土類元素のうちの１種または２種以上とＴｉ、Ｔａ、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕのうちの１種または２種以上とを含有するＡｌ合金薄膜によって配線を形成するようにしてもよい。
【００２０】
【発明の効果】
以上説明したように、この発明によれば、絶縁耐圧の向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における配線の断面図。
【図２】Ａｌ合金薄膜の抵抗率の成膜時基板温度依存性を示す図。
【図３】成膜時基板温度とＤＳＣピーク開始温度との関係を示す図。
【図４】成膜時基板温度と中心線平均粗さＲａとの関係を示す図。
【図５】絶縁耐圧を測定するために用意した試料の断面図。
【図６】成膜時基板温度と絶縁耐圧との関係を示す図。
【図７】従来の液晶表示装置の一部の回路図。
【図８】図７の薄膜トランジスタの部分の断面図。
【符号の説明】
２１ ガラス基板
２２ Ａｌ合金薄膜
【発明の属する技術分野】
この発明は配線の製造方法及び表示装置の製造方法に関する。
【０００２】
【従来の技術】
例えば、アクティブマトリクス型の液晶表示装置には、図７に示すように、走査ライン１及びデータライン２等からなる配線を備えていると共に、走査ライン１とデータライン２の各交点近傍に画素電極３及びスイッチング素子としての薄膜トランジスタ４を備えたものがある。この場合、薄膜トランジスタ４のゲート電極Ｇは走査ライン１に接続され、ドレイン電極Ｄはデータライン２に接続され、ソース電極Ｓは画素電極３に接続されている。
【０００３】
次に、図８は図７の薄膜トランジスタ４の部分の断面図を示したものである。ガラス基板１１の上面の所定の箇所にはゲート電極Ｇを含む走査ライン１が形成され、その表面には陽極酸化膜１２が形成され、その上面全体にはゲート絶縁膜１３が形成されている。ゲート絶縁膜１３の上面の所定の箇所でゲート電極Ｇに対応する部分にはアモルファスシリコンからなる半導体薄膜１４が形成されている。半導体薄膜１４の上面の中央部にはブロッキング層１５が形成されている。半導体薄膜１４及びブロッキング層１５の上面の両側にはｎ+シリコンからなるオーミックコンタクト層１６、１７が形成されている。オーミックコンタクト層１６、１７の各上面にはドレイン電極Ｄ及びソース電極Ｓが形成されている。また、これら電極Ｄ、Ｓの形成と同時にデータライン２が形成されている。ゲート絶縁膜１３の上面の所定の箇所には画素電極３がソース電極Ｓに接続されて形成されている。画素電極１１の所定の部分を除く上面全体にはパッシベーション膜１８が形成されている。
【０００４】
ところで、走査ライン１やデータライン２等からなる配線の材料としては、配線の低抵抗化を図ると共に、耐熱性の向上を図るために、ＮｄとＴｉとを含有するＡｌ合金を用いることが知られている（特開平１０−２８４４９３号公報参照）。この場合、Ｎｄ含有率を０．７５ａｔ％とし、Ｔｉ含有率を０．５ａｔ％とすると、抵抗率が８μΩｃｍ程度の低抵抗値となり、また耐熱性の向上を図ることができるが、Ｎｄ含有率とＴｉ含有率の合計としては、３．５ａｔ％程度以下（ただし、Ｎｄ含有率及びＴｉ含有率は共に０．１ａｔ％以上）が好ましく、１．５ａｔ％程度以下（ただし、Ｎｄ含有率及びＴｉ含有率は共に０．１ａｔ％以上）がより好ましい。
【０００５】
【発明が解決しようとする課題】
ところで、アクティブマトリクス型の液晶表示装置の場合には、ゲート電極Ｇを含む走査ライン１上に形成されるゲート絶縁膜１３の絶縁耐圧が低下しないようにする必要があるが、上記文献（特開平１０−２８４４９３号公報）では、絶縁耐圧については考慮されていなかった。
この発明の課題は、絶縁耐圧の向上も図ることができるようにすることである。
【０００６】
【課題を解決するための手段】
この発明は、Ｎｄを０．９ａｔ％含有するとともにＴｉを０．６ａｔ％含有する３元系Ａｌ合金薄膜を、基板上にスパッタリング法により基板温度を８０℃として成膜し、この成膜した３元系Ａｌ合金薄膜によって配線を形成するようにしたものである。
この発明によれば、絶縁耐圧の向上を図ることができる。
【０００７】
【発明の実施の形態】
本発明者は、まず、図１に示すこの発明の一実施形態のように、スパッタリング法により、基板温度を変えて、ガラス基板（透明絶縁基板）２１上にＡｌ合金薄膜２２を成膜した。この場合、Ａｌ合金薄膜２２としては、Ａｌ−Ｎｄ−Ｔｉ合金薄膜及びＡｌ−Ｎｄ合金薄膜を共に膜厚３００ｎｍ程度に成膜した。また、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の場合には、Ｎｄ含有率を０．９ａｔ％とし、Ｔｉ含有率を０．６ａｔ％とした。Ａｌ−Ｎｄ合金薄膜の場合には、Ｎｄ含有率を１．１ａｔ％とした。成膜条件は、ターゲットとガラス基板２１との間の間隔を２〜２０ｃｍ程度とし、パワーを１ｗ／ｃｍ2以上とし、Ａｒ圧力を１〜１０Ｔｏｒｒ程度とした。
【０００８】
そして、まず、Ａｌ合金薄膜２２の抵抗率の成膜時基板温度（スパッタリング法によりＡｌ合金薄膜２２を成膜するときの基板温度）依存性について調べたところ、図２に示す結果が得られた。この図において、四角印はＡｌ−Ｎｄ−Ｔｉ合金薄膜の場合であり、三角印はＡｌ−Ｎｄ合金薄膜の場合である。いずれの場合も、成膜時基板温度５０℃以下の特性が図示されていないのは、この温度以下ではＡｌ合金薄膜２２のガラス基板２１に対する密着性が低下するため、成膜時基板温度は５０℃程度以上とする必要があることが確認されたためである。この場合、Ａｌ合金薄膜２２のガラス基板２１に対する密着性は、８０℃程度以上であるとより確実であり、より好ましいことも確認されている。
【０００９】
また、図２から明らかなように、いずれの場合も、成膜時基板温度が５０〜１３０℃程度であると、抵抗率が１０μΩｃｍ以上で１０．４μΩｃｍ以下であり、成膜時基板温度が１３０〜１５０℃程度であると、抵抗率が少し低減し、成膜時基板温度が１５０℃程度以上であると、抵抗率がさらに低減している。
【００１０】
これを考察するに、成膜時基板温度が１３０℃程度以上になると、Ａｌのマトリクス中にＮｄやＴｉが入りにくくなり、この結果抵抗率が純Ａｌの抵抗率に近づくものと思われる。ちなみに、５０万倍以上のＴＥＭ（透過型電子顕微鏡）によると、ＮｄやＴｉを含む小さな粒子の析出が観察された。なお、配線の低抵抗化の点からすれば、成膜時基板温度は高い方が望ましいが、後述する絶縁耐圧を考慮すると、成膜時基板温度はあまり高いと好ましくない。
【００１１】
次に、示差走査熱量測定（ＤＳＣ）による熱分析により、成膜時基板温度とＤＳＣピーク開始温度との関係について調べたところ、図３に示す結果が得られた。この図においても、四角印はＡｌ−Ｎｄ−Ｔｉ合金薄膜の場合であり、三角印はＡｌ−Ｎｄ合金薄膜の場合である。ＤＳＣピーク開始温度とは、発熱反応を開始する温度で、所定温度上昇するのに供給する熱量が最も大きくなる温度のことである。このＤＳＣピーク開始温度は、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の場合、ヒロックの発生温度と一致し、Ａｌ−Ｎｄ合金薄膜の場合、Ａｌ4Ｎｄの析出温度と一致する。
【００１２】
そして、図３から明らかなように、いずれの場合も、成膜時基板温度が５０〜１３０℃程度であると、ＤＳＣピーク開始温度がほぼ一定であり、成膜時基板温度が１３０〜１５０℃程度であると、ＤＳＣピーク開始温度がやや低下し、成膜時基板温度が１５０℃程度以上であると、ＤＳＣピーク開始温度がさらに低下している。したがって、成膜時基板温度が１３０〜１５０℃程度であると、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の場合、ヒロックがやや発生し、Ａｌ−Ｎｄ合金薄膜の場合、Ａｌ4Ｎｄがやや析出するが、いずれの場合も、耐熱性が問題となるほど低下することはない。これに対して、成膜時基板温度が１５０℃程度以上であると、Ａｌ−Ｎｄ−Ｔｉ合金薄膜の場合、ヒロックがかなり発生し、Ａｌ−Ｎｄ合金薄膜の場合、Ａｌ4Ｎｄがかなり析出することとなり、いずれの場合も、耐熱性が低下することになる。また、Ａｌのマトリクス中のＮｄやＴｉの実質的な量が減少し、耐腐食性も低下することになる。
【００１３】
次に、成膜時基板温度と絶縁耐圧との関係について説明する。まず、成膜時基板温度と中心線平均粗さＲａ（粒径に相当）との関係について調べたところ、図４に示す結果が得られた。この図においても、四角印はＡｌ−Ｎｄ−Ｔｉ合金薄膜の場合であり、三角印はＡｌ−Ｎｄ合金薄膜の場合である。図４から明らかなように、いずれの場合も、第１に、成膜時基板温度が５０〜１３０℃程度であると、中心線平均粗さＲａが２．５〜５ｎｍ程度であり、成膜時基板温度が１３０℃程度以上になると、中心線平均粗さＲａがそれ以上に大きくなることが分かる。第２に、成膜時基板温度が５０〜１５０℃程度であると、中心線平均粗さＲａが２．５〜１０ｎｍ程度であるが、成膜時基板温度が１５０℃程度以上になると、中心線平均粗さＲａがそれ以上に大きくなることが分かる。
【００１４】
これを考察するに、成膜時基板温度が特に１５０℃程度以上になると、Ａｌのマトリクス中にＮｄやＴｉが入りにくくなるだけでなく、ＮｄやＴｉを含む粒が成長し、Ａｌ合金薄膜２２を構成する粒子の径が大きくなり、ひいてはＡｌ合金薄膜２２の表面粗さが粗くなり、次に述べるように、絶縁耐圧が低下するものと思われる。
【００１５】
次に、図５に示すように、ガラス基板２１上に成膜した膜厚３００ｎｍ程度のＡｌ合金薄膜２２の表面に膜厚１００ｎｍ程度の陽極酸化膜２３を形成し、次いでプラズマＣＶＤ法により窒化シリコンからなる絶縁膜２４を膜厚２００ｎｍ程度に成膜し、次いでその上面に電極２５を形成し、そして電極２５とＡｌ合金薄膜２２との間の絶縁耐圧を測定したところ、図６に示す結果が得られた。この図においても、四角印はＡｌ−Ｎｄ−Ｔｉ合金薄膜の場合であり、三角印はＡｌ−Ｎｄ合金薄膜の場合である。ただし、この場合の絶縁耐圧は、１０％以上が絶縁不良となる電圧とした。
【００１６】
図６から明らかなように、いずれの場合も、成膜時基板温度が５０〜１３０℃程度であると、絶縁耐圧が５０Ｖ以上であり、成膜時基板温度が１３０〜１５０℃程度であると、絶縁耐圧が４０Ｖ以上であるが、成膜時基板温度が１５０℃以上になると、絶縁耐圧が４０Ｖ以下に低下している。したがって、成膜時基板温度は、絶縁耐圧を考慮すると、１５０℃程度以下が好ましく、１３０℃程度以下がより好ましい。
【００１７】
以上のことをまとめると、成膜時基板温度は、Ａｌ合金薄膜２２のガラス基板２１に対する密着性を考慮すると、５０℃程度以上が好ましく、８０℃程度以上がより好ましい。また、絶縁耐圧を考慮すると、１５０℃程度以下が好ましく、１３０℃程度以下がより好ましい。したがって、成膜時基板温度は、５０〜１５０℃程度が好ましく、５０〜１３０℃程度あるいは８０〜１５０℃程度がより好ましく、８０〜１３０℃程度がさらに好ましい。ところで、成膜時基板温度を５０〜１５０℃程度としても、図２に示すように、抵抗率が１０．４μΩｃｍ以下となるので、配線の低抵抗化を図ることができる。
【００１８】
なお、上記説明では、ガラス基板上にＡｌ合金薄膜からなる配線を形成する場合について説明したが、ガラス基板上に酸化シリコンや窒化シリコン等からなる絶縁膜を形成し、その上にＡｌ合金薄膜からなる配線を形成するようにしてもよい。また、走査ラインに限らず、データラインをＡｌ合金薄膜からなる配線によって形成するようにしてもよい。また、ガラス基板に限らず、例えば半導体基板上にＡｌ合金薄膜からなる配線を形成するようにしてもよい。
【００１９】
さらに、Ａｌ−Ｎｄ合金薄膜に限らず、希土類元素のうちの１種または２種以上を含有するＡｌ合金薄膜によって配線を形成するようにしてもよい。また、Ａｌ−Ｎｄ−Ｔｉ合金薄膜に限らず、希土類元素のうちの１種または２種以上とＴｉ、Ｔａ、Ｍｏ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕのうちの１種または２種以上とを含有するＡｌ合金薄膜によって配線を形成するようにしてもよい。
【００２０】
【発明の効果】
以上説明したように、この発明によれば、絶縁耐圧の向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における配線の断面図。
【図２】Ａｌ合金薄膜の抵抗率の成膜時基板温度依存性を示す図。
【図３】成膜時基板温度とＤＳＣピーク開始温度との関係を示す図。
【図４】成膜時基板温度と中心線平均粗さＲａとの関係を示す図。
【図５】絶縁耐圧を測定するために用意した試料の断面図。
【図６】成膜時基板温度と絶縁耐圧との関係を示す図。
【図７】従来の液晶表示装置の一部の回路図。
【図８】図７の薄膜トランジスタの部分の断面図。
【符号の説明】
２１ ガラス基板
２２ Ａｌ合金薄膜
Claims (2)
- Ｎｄを０．９ａｔ％含有するとともにＴｉを０．６ａｔ％含有する３元系Ａｌ合金薄膜を、基板上にスパッタリング法により基板温度を８０℃として成膜し、この成膜した３元系Ａｌ合金薄膜によって配線を形成することを特徴とする配線の製造方法。
- 走査ラインまたはデータラインを有する表示装置の製造方法であって、
Ｎｄを０．９ａｔ％含有するとともにＴｉを０．６ａｔ％含有する３元系Ａｌ合金薄膜を透明絶縁基板にスパッタリング法により基板温度を８０℃として成膜し、この成膜した３元系Ａｌ合金薄膜によって前記走査ラインまたは前記データラインを形成することを特徴とする表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16365199A JP4674774B2 (ja) | 1999-06-10 | 1999-06-10 | 配線の製造方法及び表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16365199A JP4674774B2 (ja) | 1999-06-10 | 1999-06-10 | 配線の製造方法及び表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353704A JP2000353704A (ja) | 2000-12-19 |
| JP4674774B2 true JP4674774B2 (ja) | 2011-04-20 |
Family
ID=15778000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16365199A Expired - Fee Related JP4674774B2 (ja) | 1999-06-10 | 1999-06-10 | 配線の製造方法及び表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4674774B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3908552B2 (ja) | 2001-03-29 | 2007-04-25 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置及びその製造方法 |
| KR101018757B1 (ko) | 2003-09-18 | 2011-03-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209160A (ja) * | 1997-01-21 | 1998-08-07 | Casio Comput Co Ltd | 配線及びそれを用いた表示装置 |
| JPH10284493A (ja) * | 1997-04-04 | 1998-10-23 | Casio Comput Co Ltd | 配線及びそれを用いた表示装置 |
| JP2000314897A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 液晶表示装置 |
-
1999
- 1999-06-10 JP JP16365199A patent/JP4674774B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209160A (ja) * | 1997-01-21 | 1998-08-07 | Casio Comput Co Ltd | 配線及びそれを用いた表示装置 |
| JPH10284493A (ja) * | 1997-04-04 | 1998-10-23 | Casio Comput Co Ltd | 配線及びそれを用いた表示装置 |
| JP2000314897A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000353704A (ja) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI249070B (en) | Electronic device, method of manufacture of the same, and sputtering target | |
| US5162933A (en) | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium | |
| JP4240424B2 (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法 | |
| JP4166105B2 (ja) | 半導体装置およびその製造方法 | |
| US20030201436A1 (en) | Thin-film transistor display devices | |
| JP2008123002A (ja) | 低抵抗配線を有する液晶ディスプレイパネル | |
| US6686661B1 (en) | Thin film transistor having a copper alloy wire | |
| JP3346217B2 (ja) | 配線の形成方法および表示装置の製造方法 | |
| US5369300A (en) | Multilayer metallization for silicon semiconductor devices including a diffusion barrier formed of amorphous tungsten/silicon | |
| JP3707704B2 (ja) | 配線材料、液晶ディスプレー装置、および配線層の形成方法 | |
| US5877083A (en) | Method of manufacturing a semiconductor device | |
| JP4674774B2 (ja) | 配線の製造方法及び表示装置の製造方法 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4886285B2 (ja) | 表示デバイス | |
| US20030186074A1 (en) | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same | |
| JP2819821B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3245612B2 (ja) | 多層配線板の製造方法 | |
| JP3238072B2 (ja) | 薄膜トランジスタ | |
| CN101556415B (zh) | 像素结构及其制备方法 | |
| JP3245613B2 (ja) | 薄膜素子の製造方法 | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| JPH10209160A (ja) | 配線及びそれを用いた表示装置 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JPH0546990B2 (ja) | ||
| JPH10125619A (ja) | 配線層および配線層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080324 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |