JPH10125619A - 配線層および配線層の形成方法 - Google Patents
配線層および配線層の形成方法Info
- Publication number
- JPH10125619A JPH10125619A JP8287695A JP28769596A JPH10125619A JP H10125619 A JPH10125619 A JP H10125619A JP 8287695 A JP8287695 A JP 8287695A JP 28769596 A JP28769596 A JP 28769596A JP H10125619 A JPH10125619 A JP H10125619A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- wiring
- forming
- hillocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】液晶ディスプレイに使用される電極配線材料と
して、高熱安定性を有し、耐ストレス・マイグレーショ
ン特性が優れ、ヒロック等の欠陥のない極めて電気抵抗
の低い配線層を提供すること。 【解決手段】基板上に形成され、実質的にＡｌを主成分
とし、実質的に単一の成分を有する少なくとも二層から
なる配線層であって、少なくとも二層のうちの第一の層
は配線層の表面に実質的に全面に位置する第二の層より
も電気抵抗が低く、第二の層はアモルファス相を主たる
相とする配線層を提供することによって解決できる。ま
た、第二の層は第一の層を形成する結晶粒径Ｄ1よりも
小さい結晶粒径Ｄ2の微結晶を含んでいてもよい。好ま
しい添加元素としてはＣｕであり、その添加量を０．２
重量％以下にすることによって、配線層に要求される十
分に低い電気抵抗である３．０〜３．５μΩｃｍとする
ことができる。
して、高熱安定性を有し、耐ストレス・マイグレーショ
ン特性が優れ、ヒロック等の欠陥のない極めて電気抵抗
の低い配線層を提供すること。 【解決手段】基板上に形成され、実質的にＡｌを主成分
とし、実質的に単一の成分を有する少なくとも二層から
なる配線層であって、少なくとも二層のうちの第一の層
は配線層の表面に実質的に全面に位置する第二の層より
も電気抵抗が低く、第二の層はアモルファス相を主たる
相とする配線層を提供することによって解決できる。ま
た、第二の層は第一の層を形成する結晶粒径Ｄ1よりも
小さい結晶粒径Ｄ2の微結晶を含んでいてもよい。好ま
しい添加元素としてはＣｕであり、その添加量を０．２
重量％以下にすることによって、配線層に要求される十
分に低い電気抵抗である３．０〜３．５μΩｃｍとする
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイの電
極配線材料として、ストレス・マイグレーションとして
のヒロックやウィスカーの発生を完全に抑制した低抵抗
かつ高熱安定性の電極構造およびその形成方法に関す
る。
極配線材料として、ストレス・マイグレーションとして
のヒロックやウィスカーの発生を完全に抑制した低抵抗
かつ高熱安定性の電極構造およびその形成方法に関す
る。
【０００２】
【従来技術】半導体デバイスに用いられる低抵抗の電極
配線材料には従来Ｃｕ、Ａｌ、Ｍｏ、Ｔａ、Ｗなどの純
金属やＡｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ、Ａｌ−Ｐｄなど
の合金材料が用いられている。一方、最近特にフラット
パネル・ディスプレイとして注目されている液晶ディス
プレイの電極材料では、大画面化による大面積配線、高
精細化による高集積配線、ガラス基板上への成膜である
アレイ形成など従来よりもより優れた特性が要求されて
いる。図１に薄膜トランジスタ(Thin-Film Transistor:
TFT)をアクティブ素子にもつ液晶ディスプレイのアレ
イの一画素部の概略図を示す。一つの画素開口部１に表
示電極２、ゲート線３、ゲート電極３Ａ、データ線４、
ドレイン電極４Ａ、ソース電極５、ＴＦＴアクティブ素
子６が配設されている。ゲート線３の信号によってＴＦ
ＴがＯＮになると、データ線４の電位がソース電極５を
介して接続された画素電極２に等しくなる。その結果、
画素電極２の紙面方向上部に封入された液晶が配向し、
その画素が表示状態になる。ここで、本願発明が対象と
する液晶ディスプレイのアレイの電極配線材料は、ゲー
ト線３、ゲート電極３Ａ、データ線４、ドレイン電極４
Ａ、ソース電極５を指す。
配線材料には従来Ｃｕ、Ａｌ、Ｍｏ、Ｔａ、Ｗなどの純
金属やＡｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ、Ａｌ−Ｐｄなど
の合金材料が用いられている。一方、最近特にフラット
パネル・ディスプレイとして注目されている液晶ディス
プレイの電極材料では、大画面化による大面積配線、高
精細化による高集積配線、ガラス基板上への成膜である
アレイ形成など従来よりもより優れた特性が要求されて
いる。図１に薄膜トランジスタ(Thin-Film Transistor:
TFT)をアクティブ素子にもつ液晶ディスプレイのアレ
イの一画素部の概略図を示す。一つの画素開口部１に表
示電極２、ゲート線３、ゲート電極３Ａ、データ線４、
ドレイン電極４Ａ、ソース電極５、ＴＦＴアクティブ素
子６が配設されている。ゲート線３の信号によってＴＦ
ＴがＯＮになると、データ線４の電位がソース電極５を
介して接続された画素電極２に等しくなる。その結果、
画素電極２の紙面方向上部に封入された液晶が配向し、
その画素が表示状態になる。ここで、本願発明が対象と
する液晶ディスプレイのアレイの電極配線材料は、ゲー
ト線３、ゲート電極３Ａ、データ線４、ドレイン電極４
Ａ、ソース電極５を指す。
【０００３】液晶ディスプレイの電極配線材料の要求特
性としてはまず電気抵抗が小さいことである。電気抵抗
が大きいと特に液晶ディスプレイの大画面化に当たっ
て、信号の遅延、発熱などの様々な問題を生じる。液晶
ディスプレイの配線材料には電気抵抗の低い純Ａｌがし
ばしば用いられている。純Ａｌはエッチング特性に優
れ、基板との密着性の観点からも好適な材料である。し
かし、純Ａｌは融点が低く、配線膜形成後の化学気相成
長(Chemical Vapor Deposition: CVD)プロセスにおける
熱工程によりヒロック(Hillock)やウィスカー(Whisker)
と呼ばれる欠陥を生じやすいという欠点があった。この
熱工程は通常３００〜４００℃で実施されるが、この工
程後に配線材料を電子顕微鏡などにより観察するとその
表面に微小な突起や棒状の結晶成長が観察されることが
ある。
性としてはまず電気抵抗が小さいことである。電気抵抗
が大きいと特に液晶ディスプレイの大画面化に当たっ
て、信号の遅延、発熱などの様々な問題を生じる。液晶
ディスプレイの配線材料には電気抵抗の低い純Ａｌがし
ばしば用いられている。純Ａｌはエッチング特性に優
れ、基板との密着性の観点からも好適な材料である。し
かし、純Ａｌは融点が低く、配線膜形成後の化学気相成
長(Chemical Vapor Deposition: CVD)プロセスにおける
熱工程によりヒロック(Hillock)やウィスカー(Whisker)
と呼ばれる欠陥を生じやすいという欠点があった。この
熱工程は通常３００〜４００℃で実施されるが、この工
程後に配線材料を電子顕微鏡などにより観察するとその
表面に微小な突起や棒状の結晶成長が観察されることが
ある。
【０００４】このような欠陥の例を図２に示す。図２は
配線層２０をガラス基板１７上に形成したものである。
一般に配線層は純Ａｌまたはその合金からなり、いくつ
かの結晶粒２１〜２６によって構成されている。ここ
で、結晶２２からヒゲ状に長く伸びる部分３０がウイス
カーと呼ばれるものであり、また、結晶２４の一部が隆
起した部分４０がヒロックと呼ばれるものである。これ
らのウイスカー３０やヒロック４０（以下、ヒロック等
という）が生じると配線材料層の平滑性が失われ、配線
材料層上に後工程で成膜される窒化膜や酸化膜が下地の
凹凸をなぞって成膜されてしまうため、これらの絶縁層
の形成が十分ではないと上層に成膜される電極と、下層
に成膜される電極との間で層間ショートなどの問題が生
じる。このため、ヒロック等の発生は液晶ディスプレイ
の製造工程上極めて大きな問題となる。ヒロック等の発
生メカニズムは確定されていないが、加熱による薄膜と
基板との線膨張係数の差によって薄膜に圧縮応力が作用
すると、この圧縮応力を駆動力として粒界に沿ってＡｌ
原子が移動することによって発生すると考えられてい
る。
配線層２０をガラス基板１７上に形成したものである。
一般に配線層は純Ａｌまたはその合金からなり、いくつ
かの結晶粒２１〜２６によって構成されている。ここ
で、結晶２２からヒゲ状に長く伸びる部分３０がウイス
カーと呼ばれるものであり、また、結晶２４の一部が隆
起した部分４０がヒロックと呼ばれるものである。これ
らのウイスカー３０やヒロック４０（以下、ヒロック等
という）が生じると配線材料層の平滑性が失われ、配線
材料層上に後工程で成膜される窒化膜や酸化膜が下地の
凹凸をなぞって成膜されてしまうため、これらの絶縁層
の形成が十分ではないと上層に成膜される電極と、下層
に成膜される電極との間で層間ショートなどの問題が生
じる。このため、ヒロック等の発生は液晶ディスプレイ
の製造工程上極めて大きな問題となる。ヒロック等の発
生メカニズムは確定されていないが、加熱による薄膜と
基板との線膨張係数の差によって薄膜に圧縮応力が作用
すると、この圧縮応力を駆動力として粒界に沿ってＡｌ
原子が移動することによって発生すると考えられてい
る。
【０００５】高融点金属であるＣｒ、Ｔｉ、Ｔａ、Ｍｏ
Ｔａなどを配線材料に使用すれば粒界に沿っての原子拡
散が起こりにくいためヒロック等の発生を防止できる。
しかし、これらの高融点金属はおしなべて比抵抗が５０
μΩｃｍ以上と高く(Ａｌは３μΩｃｍ程度である)、液
晶ディスプレイの大型化の傾向に沿わない配線材料であ
る。
Ｔａなどを配線材料に使用すれば粒界に沿っての原子拡
散が起こりにくいためヒロック等の発生を防止できる。
しかし、これらの高融点金属はおしなべて比抵抗が５０
μΩｃｍ以上と高く(Ａｌは３μΩｃｍ程度である)、液
晶ディスプレイの大型化の傾向に沿わない配線材料であ
る。
【０００６】そこで、これまでにＡｌをべースとした合
金電極材料の開発が試みられてきた。古くは、Ａｌ−Ｃ
ｕ、Ａｌ−Ｃｕ−Ｓｉなどであり、最近ではＡｌ−Ｔ
ａ、Ａｌ−Ｚｒが報告されているが、電極を一層で形成
すると依然として３００℃以上の高温でのヒロック等の
発生率、電気抵抗の両面で十分なものではない。熱スト
レスに対する耐性を向上させるには、Ａｌに含有される
添加金属の割合を増やす必要があり、その見返りとして
低抵抗という特性が失われ、かつターゲット作製が困難
になる。このような理由から、Ａｌ合金を単層膜で使用
することは難しく、添加金属の含有率を低く抑えたＡｌ
合金を、他の金属との積層構造やサンドイッチ構造をと
ることで使用している。この場合、他の金属成膜用ター
ゲットおよび成膜処理室が必要である。
金電極材料の開発が試みられてきた。古くは、Ａｌ−Ｃ
ｕ、Ａｌ−Ｃｕ−Ｓｉなどであり、最近ではＡｌ−Ｔ
ａ、Ａｌ−Ｚｒが報告されているが、電極を一層で形成
すると依然として３００℃以上の高温でのヒロック等の
発生率、電気抵抗の両面で十分なものではない。熱スト
レスに対する耐性を向上させるには、Ａｌに含有される
添加金属の割合を増やす必要があり、その見返りとして
低抵抗という特性が失われ、かつターゲット作製が困難
になる。このような理由から、Ａｌ合金を単層膜で使用
することは難しく、添加金属の含有率を低く抑えたＡｌ
合金を、他の金属との積層構造やサンドイッチ構造をと
ることで使用している。この場合、他の金属成膜用ター
ゲットおよび成膜処理室が必要である。
【０００７】
【発明が解決しようとする課題】本願発明の第一の目的
は電極配線材料、特に液晶ディスプレイに使用される電
極配線材料として、高熱安定性を有し、耐ストレス・マ
イグレーション特性が優れ、ヒロック等の欠陥のない極
めて電気抵抗の低い配線層を提供することである。本願
発明の第二の目的は、高熱安定性、ヒロック等の欠陥の
発生少、低電気抵抗という上記特性を具備しつつ、他の
金属薄膜との積層構造をとらずに、単一Ａｌ合金薄膜を
成膜する方法を提供することである。
は電極配線材料、特に液晶ディスプレイに使用される電
極配線材料として、高熱安定性を有し、耐ストレス・マ
イグレーション特性が優れ、ヒロック等の欠陥のない極
めて電気抵抗の低い配線層を提供することである。本願
発明の第二の目的は、高熱安定性、ヒロック等の欠陥の
発生少、低電気抵抗という上記特性を具備しつつ、他の
金属薄膜との積層構造をとらずに、単一Ａｌ合金薄膜を
成膜する方法を提供することである。
【０００８】
【課題を解決するための手段】本願発明の上記課題は、
基板上に形成され、実質的にＡｌを主成分とし、実質的
に単一の成分を有する少なくとも二層からなる配線層で
あって、少なくとも二層のうちの第一の層は配線層の表
面に実質的に全面に位置する第二の層よりも電気抵抗が
低く、第二の層はアモルファス相を主たる相とする配線
層を提供することによって解決できる。また、第二の層
は第一の層を形成する結晶粒径Ｄ1よりも小さい結晶粒
径Ｄ2の微結晶を含んでいてもよい。好ましい添加元素
としてはＣｕであり、その添加量を３．０重量％以下に
することによって、配線層に要求される十分に低い電気
抵抗である３．０〜５．０μΩｃｍとすることができ
る。また、本願発明においては、さらに、第一の層の下
に形成された第三の層を有する配線層であってもよく、
この第三の層は第一の層を形成する結晶粒径Ｄ1も小さ
い結晶粒径Ｄ3の結晶から実質的になるものである。
基板上に形成され、実質的にＡｌを主成分とし、実質的
に単一の成分を有する少なくとも二層からなる配線層で
あって、少なくとも二層のうちの第一の層は配線層の表
面に実質的に全面に位置する第二の層よりも電気抵抗が
低く、第二の層はアモルファス相を主たる相とする配線
層を提供することによって解決できる。また、第二の層
は第一の層を形成する結晶粒径Ｄ1よりも小さい結晶粒
径Ｄ2の微結晶を含んでいてもよい。好ましい添加元素
としてはＣｕであり、その添加量を３．０重量％以下に
することによって、配線層に要求される十分に低い電気
抵抗である３．０〜５．０μΩｃｍとすることができ
る。また、本願発明においては、さらに、第一の層の下
に形成された第三の層を有する配線層であってもよく、
この第三の層は第一の層を形成する結晶粒径Ｄ1も小さ
い結晶粒径Ｄ3の結晶から実質的になるものである。
【０００９】
【発明の実施の態様】本願発明では配線層としてＡｌを
ベースとしてそれに添加元素としてＣｕ等を加え略同一
の組成を有する複数の金属層を積層した積層構造を形成
し、上記特性を満たすものである。一般的にはＡｌに添
加元素を加えると電気抵抗は増大する傾向にある。特に
添加元素がＡｌ地に固溶している場合はこの傾向が強
い。したがって、微量の添加で耐熱特性を改善し、ヒロ
ックなどの欠陥発生を防止できる元素を探究するととも
に、同一材料、同一処理室かつ連続放電により積層構造
を形成し、耐ストレス・マイグレーション特性の優れた
低電気抵抗の配線構造を形成することを試みた。
ベースとしてそれに添加元素としてＣｕ等を加え略同一
の組成を有する複数の金属層を積層した積層構造を形成
し、上記特性を満たすものである。一般的にはＡｌに添
加元素を加えると電気抵抗は増大する傾向にある。特に
添加元素がＡｌ地に固溶している場合はこの傾向が強
い。したがって、微量の添加で耐熱特性を改善し、ヒロ
ックなどの欠陥発生を防止できる元素を探究するととも
に、同一材料、同一処理室かつ連続放電により積層構造
を形成し、耐ストレス・マイグレーション特性の優れた
低電気抵抗の配線構造を形成することを試みた。
【００１０】本願発明の原理はヒロック等の発生原因か
ら導かれるものである。つまり、上述したように、ヒロ
ック等の発生メカニズムは、加熱による薄膜と基板との
線膨張係数の差によって作用する圧縮応力を駆動力とし
て粒界に沿ってＡｌ原子が移動することによって発生す
ると考えられている。従来の高融点金属元素添加型の合
金による解決方法は、むしろ、これらの添加元素とＡｌ
との金属間化合物の析出によって粒界に沿うＡｌ原子の
拡散による結晶粒の成長を抑制することにあった。しか
し、本願発明ではかかる解決方法とは視点を変えて、配
線層の最上層に結晶成長を抑制するような作用を有する
層（以下、抑制層という）を配置することによってヒロ
ック等の原因になる結晶粒の表面への成長を抑制してヒ
ロック等の発生の防止を行うものである。
ら導かれるものである。つまり、上述したように、ヒロ
ック等の発生メカニズムは、加熱による薄膜と基板との
線膨張係数の差によって作用する圧縮応力を駆動力とし
て粒界に沿ってＡｌ原子が移動することによって発生す
ると考えられている。従来の高融点金属元素添加型の合
金による解決方法は、むしろ、これらの添加元素とＡｌ
との金属間化合物の析出によって粒界に沿うＡｌ原子の
拡散による結晶粒の成長を抑制することにあった。しか
し、本願発明ではかかる解決方法とは視点を変えて、配
線層の最上層に結晶成長を抑制するような作用を有する
層（以下、抑制層という）を配置することによってヒロ
ック等の原因になる結晶粒の表面への成長を抑制してヒ
ロック等の発生の防止を行うものである。
【００１１】この抑制層は典型的にはアモルファス層で
ある。アモルファスとは非結晶状態，すなわち、物質の
内部の原子配列に規則性の存在しない状態のことをいう
が、このような状態であるために、アモルファス層では
結晶成長の核となる結晶粒が存在しない。従って、抑制
層の下の層（以下、導電層という）で生じたヒロック等
の原因となる結晶成長が抑制層中に伝搬せず、ヒロック
等の発生を有効に防止することが可能となる。抑制層中
には微結晶が混入していても同様の効果を発揮すること
が可能である。ヒロック等の発生する高温の環境は製造
工程中の比較的短い時間に限られるから、かかる微結晶
が成長してもヒロック等の発生を惹起するほどの十分な
成長はありえないからである。
ある。アモルファスとは非結晶状態，すなわち、物質の
内部の原子配列に規則性の存在しない状態のことをいう
が、このような状態であるために、アモルファス層では
結晶成長の核となる結晶粒が存在しない。従って、抑制
層の下の層（以下、導電層という）で生じたヒロック等
の原因となる結晶成長が抑制層中に伝搬せず、ヒロック
等の発生を有効に防止することが可能となる。抑制層中
には微結晶が混入していても同様の効果を発揮すること
が可能である。ヒロック等の発生する高温の環境は製造
工程中の比較的短い時間に限られるから、かかる微結晶
が成長してもヒロック等の発生を惹起するほどの十分な
成長はありえないからである。
【００１２】本願発明を具体的な薄膜の形成プロセスと
ともに以下に実施例として述べる。
ともに以下に実施例として述べる。
【００１３】Ａｌ−Ｃｕ合金薄膜を同一処理室で連続的
に成膜した。この結果、図３(添付断面写真)に示す通
り、下地からの影響を防止し、中間層と下地との密着力
を高める結晶粒の直径が１０−２０ｎｍの多結晶構造を
とる極めて薄い緻密な下層（Ｌ１）、低電気抵抗の特性
を有し、配線材料として通電の役割を担う結晶粒の直径
が５０−１００ｎｍの多結晶構造をとる中間層（Ｌ
２）、および、ヒロック、ウィスカーの発生を防止する
ための蓋の役割をするアモルファス層中に微結晶が点在
した構造をとる上層（Ｌ３）で構成された三層構造を得
た。ここで、本願発明の原理から有効にヒロック等を防
止し、かつ、配線層として必要な導電性を確保するため
には最低限中間層（Ｌ２）及び上層（Ｌ３）を具備する
ことが必要である。
に成膜した。この結果、図３(添付断面写真)に示す通
り、下地からの影響を防止し、中間層と下地との密着力
を高める結晶粒の直径が１０−２０ｎｍの多結晶構造を
とる極めて薄い緻密な下層（Ｌ１）、低電気抵抗の特性
を有し、配線材料として通電の役割を担う結晶粒の直径
が５０−１００ｎｍの多結晶構造をとる中間層（Ｌ
２）、および、ヒロック、ウィスカーの発生を防止する
ための蓋の役割をするアモルファス層中に微結晶が点在
した構造をとる上層（Ｌ３）で構成された三層構造を得
た。ここで、本願発明の原理から有効にヒロック等を防
止し、かつ、配線層として必要な導電性を確保するため
には最低限中間層（Ｌ２）及び上層（Ｌ３）を具備する
ことが必要である。
【００１４】以下、これらの各層の作用効果を述べる。
【００１５】上層（Ｌ３）は上述した抑制層として作用
するものである。上層は上述した原理から、アモルファ
ス相によって構成されていることが望ましい。しかし、
製造上上層（Ｌ３）をアモルファス単相にすることは極
めて困難であり、また、ヒロック等の発生を防止すると
いう観点においてはその必要も少ない。従って、図３に
示すとおり、微結晶の混入も許される。微結晶とは粒径
２０ｎｍ以下の極めて小さい結晶をいい、微結晶である
ためにヒロック等の発生の原因となる高温プロセスにお
いて十分な粒成長が発生しないものをいう。図３では、
アモルファス相は白いスポンジ状の相として表されてお
り、混在する黒い点状の相が微結晶である。なお、上層
（Ｌ３）は中間層（Ｌ２）、下層（Ｌ１）と設計的には
実質的に同一の組成であるが、成膜条件の変化を行うの
で、若干の酸素、窒素等の非金属元素が結果的に混入す
ることもある。しかし、この場合でも本願発明の所期の
効果を達成できる。
するものである。上層は上述した原理から、アモルファ
ス相によって構成されていることが望ましい。しかし、
製造上上層（Ｌ３）をアモルファス単相にすることは極
めて困難であり、また、ヒロック等の発生を防止すると
いう観点においてはその必要も少ない。従って、図３に
示すとおり、微結晶の混入も許される。微結晶とは粒径
２０ｎｍ以下の極めて小さい結晶をいい、微結晶である
ためにヒロック等の発生の原因となる高温プロセスにお
いて十分な粒成長が発生しないものをいう。図３では、
アモルファス相は白いスポンジ状の相として表されてお
り、混在する黒い点状の相が微結晶である。なお、上層
（Ｌ３）は中間層（Ｌ２）、下層（Ｌ１）と設計的には
実質的に同一の組成であるが、成膜条件の変化を行うの
で、若干の酸素、窒素等の非金属元素が結果的に混入す
ることもある。しかし、この場合でも本願発明の所期の
効果を達成できる。
【００１６】次に、中間層（Ｌ２）は上述した導電層と
して作用するものであり、もっぱら配線層としての導電
性を確保する。中間層は図３に示すように、配線層の厚
さ方向を占めるような比較的粗い結晶粒からなる。
して作用するものであり、もっぱら配線層としての導電
性を確保する。中間層は図３に示すように、配線層の厚
さ方向を占めるような比較的粗い結晶粒からなる。
【００１７】さらに、下層（Ｌ１）は本願発明において
は必須的な構成要素ではない。ただ、下層（Ｌ１）が存
在することによって、下地のガラス基板からのコンタミ
の拡散防止、ガラス基板との密着性を確保することがで
きる。従って、ヒロック等を防止するという点では無関
係と考えられるが、ガラス基板上に形成された配線層の
品質を向上させる。
は必須的な構成要素ではない。ただ、下層（Ｌ１）が存
在することによって、下地のガラス基板からのコンタミ
の拡散防止、ガラス基板との密着性を確保することがで
きる。従って、ヒロック等を防止するという点では無関
係と考えられるが、ガラス基板上に形成された配線層の
品質を向上させる。
【００１８】図３の配線層の製造条件について示す。Ａ
ｌ−Ｃｕ合金(Ｃｕ含有率０．２重量％)ターゲットを用
い、ターゲット冷却水量を通常の成膜条件の１／３程度
に絞り、ターゲット表面温度を平均で１８℃以上上昇さ
せて成膜する。投入成膜電力は４４ｋＷ、成膜圧力は
０．７Ｐａとする。成膜装置は、ＤＣマグネトロン・タ
イプのスパッター装置を使用した。このスパッター装置
に具備された棒状マグネットの揺動は、３５０ｎｍの厚
みを成膜するのに１０から１１回往復させた。なお、純
Ａｌの実験では上記同一成膜条件でも本願発明の三層構
造の膜は得られない。
ｌ−Ｃｕ合金(Ｃｕ含有率０．２重量％)ターゲットを用
い、ターゲット冷却水量を通常の成膜条件の１／３程度
に絞り、ターゲット表面温度を平均で１８℃以上上昇さ
せて成膜する。投入成膜電力は４４ｋＷ、成膜圧力は
０．７Ｐａとする。成膜装置は、ＤＣマグネトロン・タ
イプのスパッター装置を使用した。このスパッター装置
に具備された棒状マグネットの揺動は、３５０ｎｍの厚
みを成膜するのに１０から１１回往復させた。なお、純
Ａｌの実験では上記同一成膜条件でも本願発明の三層構
造の膜は得られない。
【００１９】このような構造の配線層を得る上で重要な
ことは冷却水量の変化のようである。アモルファスは一
般に急熱・急冷によって生成することができるので、上
述したような製造条件を採用することによって配線層の
表面近傍部分のみにアモルファス層を形成することが可
能となる。
ことは冷却水量の変化のようである。アモルファスは一
般に急熱・急冷によって生成することができるので、上
述したような製造条件を採用することによって配線層の
表面近傍部分のみにアモルファス層を形成することが可
能となる。
【００２０】なお、本願発明では配線層の組成自体を変
更することがないので、同一のチャンバ内で、連続的に
成膜することが可能である。この点は、製造プロセス
上、大きなメリットである。一般に、チャンバの変更は
製造コストの増大を招き、また、配線層表面の酸化によ
る品質の低下、チャンバの清掃等の余分な手間を招来す
るからである。しかし、同一チャンバ内で、連続的に形
成することは本願発明を実施する上での必須的な事項で
はない。
更することがないので、同一のチャンバ内で、連続的に
成膜することが可能である。この点は、製造プロセス
上、大きなメリットである。一般に、チャンバの変更は
製造コストの増大を招き、また、配線層表面の酸化によ
る品質の低下、チャンバの清掃等の余分な手間を招来す
るからである。しかし、同一チャンバ内で、連続的に形
成することは本願発明を実施する上での必須的な事項で
はない。
【００２１】表１に作製したＡｌ−Ｃｕ合金薄膜の３０
０℃、２Ｘ１０-5ｔｏｒｒの真空中で１時間熱処理後の
ヒロックおよびウィスカーの発生数とグレイン・サイズ
を示す。発生したヒロックおよびウィスカーの数の測定
は、定量性を増すためにあらかじめ薄膜にビッカースの
硬度計により圧痕を１０箇所印加しておき、その周辺に
発生したものを数えた。表中には比較のため従来法によ
る純ＡｌとＡｌ−Ｃｕの結果も示してある。
０℃、２Ｘ１０-5ｔｏｒｒの真空中で１時間熱処理後の
ヒロックおよびウィスカーの発生数とグレイン・サイズ
を示す。発生したヒロックおよびウィスカーの数の測定
は、定量性を増すためにあらかじめ薄膜にビッカースの
硬度計により圧痕を１０箇所印加しておき、その周辺に
発生したものを数えた。表中には比較のため従来法によ
る純ＡｌとＡｌ−Ｃｕの結果も示してある。
【００２２】
【表１】 試 料 ヒロック発生数 ウィスカー発生数 グレイン・サイズ （nm) 実施例 Ａｌ−Ｃｕ ０ ０ ５０〜１００ 比較例 純Ａｌ ３９ ３ ３３０〜５００ 比較例 Ａｌ−Ｃｕ １５ ０ １５０〜３００
【００２３】表１から明らかなように本願発明のＡｌ−
Ｃｕ合金薄膜は、高い熱安定性とヒロックやウィスカー
の欠陥のない高信頼性で液晶ディスプレイの電極配線材
料として最適な合金かつ層構造であることがわかる。グ
レインサイズは従来法の両者と比較すると十分微細で、
加熱後の電気抵抗も測定すると成膜時の値(３．０〜
３．５μΩｃｍ)を保っていた。
Ｃｕ合金薄膜は、高い熱安定性とヒロックやウィスカー
の欠陥のない高信頼性で液晶ディスプレイの電極配線材
料として最適な合金かつ層構造であることがわかる。グ
レインサイズは従来法の両者と比較すると十分微細で、
加熱後の電気抵抗も測定すると成膜時の値(３．０〜
３．５μΩｃｍ)を保っていた。
【００２４】以上のとおり、本願発明によれば有効にヒ
ロック等の欠陥を防止することが可能となる。そして、
その原理は配線層の組成には直接は無関係であると推測
される。従って、Ａｌを主成分とした配線層であれば、
Ｃｕ以外の元素を添加元素として用いたとしても同様の
効果を得ることができる。これらの添加元素の例として
は、一般的にはＣｒ、Ｔｉ、Ｔａ、ＭｏＴａなどが考え
られる。また、特願平７−２１０５６０号で開示されて
いるようなＹ、Ｌａ、Ｎｄ、Ｇｄ、Ｄｙ、Ｐｒ，Ｓｍ．
Ｈｏ，Ｅｒ等の希土類元素のうちの少なくとも１種類を
添加元素として用いればさらに耐ヒロック性の向上が可
能と考えられる。これらの希土類元素とＣｕとの組み合
わせによっても同様である。この場合、電気抵抗は純Ａ
ｌよりも高くなるが、５μΩｃｍ以下であれば液晶表示
デイスプレイの配線層としての機能上問題は生じない。
ロック等の欠陥を防止することが可能となる。そして、
その原理は配線層の組成には直接は無関係であると推測
される。従って、Ａｌを主成分とした配線層であれば、
Ｃｕ以外の元素を添加元素として用いたとしても同様の
効果を得ることができる。これらの添加元素の例として
は、一般的にはＣｒ、Ｔｉ、Ｔａ、ＭｏＴａなどが考え
られる。また、特願平７−２１０５６０号で開示されて
いるようなＹ、Ｌａ、Ｎｄ、Ｇｄ、Ｄｙ、Ｐｒ，Ｓｍ．
Ｈｏ，Ｅｒ等の希土類元素のうちの少なくとも１種類を
添加元素として用いればさらに耐ヒロック性の向上が可
能と考えられる。これらの希土類元素とＣｕとの組み合
わせによっても同様である。この場合、電気抵抗は純Ａ
ｌよりも高くなるが、５μΩｃｍ以下であれば液晶表示
デイスプレイの配線層としての機能上問題は生じない。
【００２５】従って、本願発明に係わる配線層の材質と
して要求される点は以下のとおりである。まず、第一
に、十分に電気抵抗が低いことが必要である。しかし、
前述したように、この要件は本願発明の前提たる条件に
過ぎない。一般的には配線層の電気抵抗は液晶表示デイ
スプレイの配線用途では５μΩｃｍ以下であることが望
ましいが、用途によってはこれよりも電気抵抗の高いも
のであっても利用可能である。第二に、アモルファスを
主とした相を形成しやすいということである。本願発明
は配線層の表面にアモルファスを主たる相とする部分を
略全面に形成することによって、ヒロック等の発生を防
止するものである。従って、この条件は本願発明にとっ
て本質的となる。また、第三に配線パターンを形成する
ためにドライエッチングが容易である必要がある。この
ためには例えば、Ａｌ−Ｃｕ合金であればＣｕ濃度が３
重量％以下であることが望ましい。
して要求される点は以下のとおりである。まず、第一
に、十分に電気抵抗が低いことが必要である。しかし、
前述したように、この要件は本願発明の前提たる条件に
過ぎない。一般的には配線層の電気抵抗は液晶表示デイ
スプレイの配線用途では５μΩｃｍ以下であることが望
ましいが、用途によってはこれよりも電気抵抗の高いも
のであっても利用可能である。第二に、アモルファスを
主とした相を形成しやすいということである。本願発明
は配線層の表面にアモルファスを主たる相とする部分を
略全面に形成することによって、ヒロック等の発生を防
止するものである。従って、この条件は本願発明にとっ
て本質的となる。また、第三に配線パターンを形成する
ためにドライエッチングが容易である必要がある。この
ためには例えば、Ａｌ−Ｃｕ合金であればＣｕ濃度が３
重量％以下であることが望ましい。
【００２６】なお、本明細書においては説明の都合上液
晶ディスプレイにおける配線材料および配線構造として
説明を行っているが、本願発明に係わる配線材料および
配線構造は(１)電気抵抗が小さく、(２)高温によってヒ
ロックなどの欠陥が生じてはならないという同様な要求
特性を有する他の用途においても使用し得るものであ
る。したがって、例えば半導体デバイスのための配線材
料および配線構造などにも適用可能である。
晶ディスプレイにおける配線材料および配線構造として
説明を行っているが、本願発明に係わる配線材料および
配線構造は(１)電気抵抗が小さく、(２)高温によってヒ
ロックなどの欠陥が生じてはならないという同様な要求
特性を有する他の用途においても使用し得るものであ
る。したがって、例えば半導体デバイスのための配線材
料および配線構造などにも適用可能である。
【００２７】
【発明の効果】３００℃程度の熱ストレスに対してもヒ
ロックなどの発生がなく、高信頼性で純Ａｌ材に近い電
気抵抗(３．０〜５．０μΩｃｍ)の低抵抗の配線が形成
できる。このため、将来の大型高精細液晶ディスプレイ
に要求されている低抵抗で信頼性の高い電極配線材に適
用できる。また、不純物濃度がこのように低い膜で上記
の効果が引き出せるため、今後の基板サイズの大型化に
ともなうスパッター・ターゲットの大型化にも容易に対
応でき、プロセス・コストを大幅に低減できる。
ロックなどの発生がなく、高信頼性で純Ａｌ材に近い電
気抵抗(３．０〜５．０μΩｃｍ)の低抵抗の配線が形成
できる。このため、将来の大型高精細液晶ディスプレイ
に要求されている低抵抗で信頼性の高い電極配線材に適
用できる。また、不純物濃度がこのように低い膜で上記
の効果が引き出せるため、今後の基板サイズの大型化に
ともなうスパッター・ターゲットの大型化にも容易に対
応でき、プロセス・コストを大幅に低減できる。
【図１】薄膜トランジスタ液晶ディスプレイのアレイ側
画素部の平面図を示す。
画素部の平面図を示す。
【図２】Ａｌ配線層に発生する典型的な表面欠陥の例を
示す。
示す。
【図３】本願発明の実施例の三層の結晶構造を示す断面
写真(透過型電子顕微鏡）である。
写真(透過型電子顕微鏡）である。
フロントページの続き (72)発明者 辻 智 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 北原 洋明 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内
Claims (10)
- 【請求項１】基板上に形成された少なくとも二層からな
る配線層であって、 実質的にＡｌを主成分とする第一の層と、 上記第一の層上に形成され、実質的に上記第一の層と同
一の成分を有し、上記第一の層よりも電気抵抗が高く、
アモルファス相を主たる相とする第二の層と、を含む配
線層。 - 【請求項２】上記第二の層は上記第一の層に係わる結晶
粒径Ｄ1よりも小さい結晶粒径Ｄ2を有する微結晶を含
む、請求項１の配線層。 - 【請求項３】上記微結晶の結晶粒径Ｄ2が１０ｎｍ以下
である、請求項２の配線層。 - 【請求項４】上記配線層は添加元素としてＣｕを含む、
請求項１の配線層。 - 【請求項５】上記Ｃｕの添加量が３．０重量％以下であ
る、請求項４の配線層。 - 【請求項６】電気抵抗が５．０μΩｃｍ以下であること
を特徴とする請求項１の配線層。 - 【請求項７】さらに、上記第一の層の下に形成され、上
記第一の層を形成する結晶粒径Ｄ1よりも小さい結晶粒
径Ｄ3の結晶から実質的になる第三の層を有する請求項
１の配線層。 - 【請求項８】上記配線層は添加元素として希土類元素を
少なくとも１種類含む、請求項１の配線層。 - 【請求項９】基板上に形成され、実質的にＡｌを主成分
とする配線層において表面の凹凸の発生を防止する配線
層の形成方法であって、 上記配線層のうち第一の層を上記基板上に形成するステ
ップと、 上記第一の層の表面にこれと略同一の組成を有し、アモ
ルファス相を主たる相とする表面層を略全面に形成する
ステップと、を含む配線層の形成方法。 - 【請求項１０】実質的にＡｌを主成分とする基板上に形
成された配線層において表面の凹凸の発生を防止する表
面凹凸発生防止方法であって、 上記配線層の表面にこれと実質的に同一の組成からな
る、実質的に結晶成長を起こさない相からなる表面層を
形成することによって上記配線層から上記表面層への結
晶成長を抑制し、表面の凹凸の発生を防止する表面凹凸
発生防止方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287695A JPH10125619A (ja) | 1996-10-09 | 1996-10-09 | 配線層および配線層の形成方法 |
| US08/852,823 US6091151A (en) | 1996-10-09 | 1997-05-07 | Wiring layer and method of forming the wiring layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287695A JPH10125619A (ja) | 1996-10-09 | 1996-10-09 | 配線層および配線層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125619A true JPH10125619A (ja) | 1998-05-15 |
Family
ID=17720543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8287695A Pending JPH10125619A (ja) | 1996-10-09 | 1996-10-09 | 配線層および配線層の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6091151A (ja) |
| JP (1) | JPH10125619A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736693B2 (en) * | 2002-06-13 | 2010-06-15 | Cima Nanotech Israel Ltd. | Nano-powder-based coating and ink compositions |
| US7566360B2 (en) * | 2002-06-13 | 2009-07-28 | Cima Nanotech Israel Ltd. | Nano-powder-based coating and ink compositions |
| US7601406B2 (en) * | 2002-06-13 | 2009-10-13 | Cima Nanotech Israel Ltd. | Nano-powder-based coating and ink compositions |
| KR101300442B1 (ko) * | 2005-06-10 | 2013-08-27 | 시마 나노 테크 이스라엘 리미티드 | 강화 투명 전도성 코팅 및 이의 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3217026A1 (de) * | 1981-05-06 | 1982-12-30 | Mitsubishi Denki K.K., Tokyo | Halbleitervorrichtung |
| EP0256557B1 (en) * | 1986-08-19 | 1993-01-07 | Fujitsu Limited | Semiconductor device having thin film wiring layer and method of forming thin wiring layer |
| JP2746403B2 (ja) * | 1989-02-13 | 1998-05-06 | コニカ株式会社 | 液晶表示装置およびその製造方法 |
| JP3096699B2 (ja) * | 1991-01-17 | 2000-10-10 | ハネウェル・エレクトロニクス・ジャパン株式会社 | アルミニウム合金配線層およびその製法、ならびにアルミニウム合金スパッタリングターゲット |
| US5406121A (en) * | 1992-07-31 | 1995-04-11 | Nec Corporation | Semiconductor device having improved interconnection wiring structure |
-
1996
- 1996-10-09 JP JP8287695A patent/JPH10125619A/ja active Pending
-
1997
- 1997-05-07 US US08/852,823 patent/US6091151A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6091151A (en) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514909A (en) | Aluminum alloy electrode for semiconductor devices | |
| US6096438A (en) | A1-N1-Y alloy films for electrodes of semiconductor devices and sputtering targets for depositing the A1-N1-Y alloy films | |
| US7944056B2 (en) | Hillock-free aluminum layer and method of forming the same | |
| JP3878839B2 (ja) | ヒロックのないアルミニウム配線層およびその形成方法 | |
| JP2919306B2 (ja) | 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極 | |
| US6686661B1 (en) | Thin film transistor having a copper alloy wire | |
| JP3213196B2 (ja) | 配線材料、金属配線層の形成方法 | |
| JPH0790552A (ja) | Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット | |
| Sugawara et al. | Agglomeration behavior of Ag films suppressed by alloying with some elements | |
| JP3707704B2 (ja) | 配線材料、液晶ディスプレー装置、および配線層の形成方法 | |
| JPH10125619A (ja) | 配線層および配線層の形成方法 | |
| Takatsuji et al. | Evaluation of Al (Nd)-alloy films for application to thin-film-transistor liquid crystal displays | |
| JPH10270446A (ja) | 多層配線層および金属配線層の形成方法 | |
| JP3276446B2 (ja) | Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット | |
| JP3035101B2 (ja) | 電極基板及びその製造方法 | |
| EP0731507A1 (en) | Electrode materials | |
| JP4674774B2 (ja) | 配線の製造方法及び表示装置の製造方法 | |
| JPH10209160A (ja) | 配線及びそれを用いた表示装置 | |
| TWI232541B (en) | Aluminum hillock-free metal layer, electronic part, and thin flat transistor and its manufacturing method | |
| JP2866228B2 (ja) | 液晶ディスプレイ用半導体装置の製造方法 | |
| JP3986178B2 (ja) | Ａｌ薄膜形成方法 | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| JP3684354B2 (ja) | Ａｌ合金薄膜の製造方法およびＡｌ合金薄膜形成用スパッタリングターゲット | |
| JPH0430530A (ja) | 配線用薄膜形成法 | |
| Tsujimura et al. | Molybdenum/pure aluminum gate bus line defect reduction for high-resolution thin film transistor liquid crystal displays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050408 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050408 |