JP3035101B2 - 電極基板及びその製造方法 - Google Patents
電極基板及びその製造方法Info
- Publication number
- JP3035101B2 JP3035101B2 JP1765193A JP1765193A JP3035101B2 JP 3035101 B2 JP3035101 B2 JP 3035101B2 JP 1765193 A JP1765193 A JP 1765193A JP 1765193 A JP1765193 A JP 1765193A JP 3035101 B2 JP3035101 B2 JP 3035101B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- substrate
- aluminum
- aluminum alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等の表示
装置に使用される電極基板及びその製造方法に関する。
装置に使用される電極基板及びその製造方法に関する。
【０００２】
【従来の技術】図３に、液晶表示装置に用いられる従来
のマトリクス電極基板の一例の部分平面図を示し、図４
に、図３に示すマトリクス電極基板のＢ−Ｂ線による断
面図を示す。このマトリクス電極基板は、ガラス基板か
らなる絶縁基板３１上に、互いに平行な複数のゲート配
線３３及び互いに平行な複数のソース電極配線３９ｂが
交差するように配設されている。ゲート配線３３とソー
ス電極配線３９ｂとの交差部近傍には、薄膜トランジス
タ（以下「ＴＦＴ（Thin Film Transistor）」と呼ぶ）
３が対応する各々の配線３３、３９ｂと接続されて配置
されている。隣合う２本のゲート配線３３及び隣合う２
本のソース電極配線３９ｂで囲まれる領域にはＴＦＴ３
と接続してそれぞれ絵素電極４０ａが形成されている。
のマトリクス電極基板の一例の部分平面図を示し、図４
に、図３に示すマトリクス電極基板のＢ−Ｂ線による断
面図を示す。このマトリクス電極基板は、ガラス基板か
らなる絶縁基板３１上に、互いに平行な複数のゲート配
線３３及び互いに平行な複数のソース電極配線３９ｂが
交差するように配設されている。ゲート配線３３とソー
ス電極配線３９ｂとの交差部近傍には、薄膜トランジス
タ（以下「ＴＦＴ（Thin Film Transistor）」と呼ぶ）
３が対応する各々の配線３３、３９ｂと接続されて配置
されている。隣合う２本のゲート配線３３及び隣合う２
本のソース電極配線３９ｂで囲まれる領域にはＴＦＴ３
と接続してそれぞれ絵素電極４０ａが形成されている。
【０００３】マトリクス電極基板の構造を、図４を参照
して更に詳細に説明する。このマトリクス電極基板は、
絶縁基板３１上に、Ｔａ2Ｏ5からなるベース絶縁膜３２
が全面に形成され、ベース絶縁膜３２上に所定のパター
ンを有するゲート配線３３が形成されている。ゲート配
線３３の材料には陽極酸化可能な金属タンタルが使用さ
れており、その表層部は電解液にて陽極酸化処理が行わ
れ、ＴａＯxからなる陽極酸化膜３４が形成されてい
る。このゲート配線３３が形成された基板３１上全面を
覆って、ＳｉＮxからなるゲート絶縁膜３５が形成され
ている。このゲート絶縁膜３５上には、ゲート配線３３
の所定部分を覆うように、真性アモルファスＳｉ半導体
からなる半導体層３６及びＳｉＮxからなるエッチング
ストッパ膜３７が、ゲート絶縁膜３５側からこの順にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により形成されている。半導体層３６及びエ
ッチングストッパ膜３７上には、ｎ＋にドープされたア
モルファスＳｉからなるｎ+型半導体層３８が形成され
ており、ｎ+型半導体層３８はエッチングストッパ膜３
７上で２つに分離され、ＴＦＴ３のドレイン部３８ａ及
びソース部３８ｂが構成されている。このドレイン部３
８ａ及びソース部３８ｂ上には、それぞれドレイン電極
配線３９ａ及びソース電極配線３９ｂが形成されてい
る。ドレイン電極配線３９ａ上とゲート絶縁膜３５の所
定部分上とに、例えばＩＴＯ薄膜等の透明導電膜でドレ
イン電極配線３９ａの補助配線及び絵素電極４０ａが形
成されるとともに、ソース電極配線３９ｂ上には同じく
透明導電膜でソース電極配線３９ｂの補助配線４０ｂが
形成されている。以上ＴＦＴ３が形成された基板３１上
に、絵素電極４０ａの表示に寄与する部分以外の全面を
覆って保護膜４１が形成されている。
して更に詳細に説明する。このマトリクス電極基板は、
絶縁基板３１上に、Ｔａ2Ｏ5からなるベース絶縁膜３２
が全面に形成され、ベース絶縁膜３２上に所定のパター
ンを有するゲート配線３３が形成されている。ゲート配
線３３の材料には陽極酸化可能な金属タンタルが使用さ
れており、その表層部は電解液にて陽極酸化処理が行わ
れ、ＴａＯxからなる陽極酸化膜３４が形成されてい
る。このゲート配線３３が形成された基板３１上全面を
覆って、ＳｉＮxからなるゲート絶縁膜３５が形成され
ている。このゲート絶縁膜３５上には、ゲート配線３３
の所定部分を覆うように、真性アモルファスＳｉ半導体
からなる半導体層３６及びＳｉＮxからなるエッチング
ストッパ膜３７が、ゲート絶縁膜３５側からこの順にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により形成されている。半導体層３６及びエ
ッチングストッパ膜３７上には、ｎ＋にドープされたア
モルファスＳｉからなるｎ+型半導体層３８が形成され
ており、ｎ+型半導体層３８はエッチングストッパ膜３
７上で２つに分離され、ＴＦＴ３のドレイン部３８ａ及
びソース部３８ｂが構成されている。このドレイン部３
８ａ及びソース部３８ｂ上には、それぞれドレイン電極
配線３９ａ及びソース電極配線３９ｂが形成されてい
る。ドレイン電極配線３９ａ上とゲート絶縁膜３５の所
定部分上とに、例えばＩＴＯ薄膜等の透明導電膜でドレ
イン電極配線３９ａの補助配線及び絵素電極４０ａが形
成されるとともに、ソース電極配線３９ｂ上には同じく
透明導電膜でソース電極配線３９ｂの補助配線４０ｂが
形成されている。以上ＴＦＴ３が形成された基板３１上
に、絵素電極４０ａの表示に寄与する部分以外の全面を
覆って保護膜４１が形成されている。
【０００４】
【発明が解決しようとする課題】このような構成のマト
リクス電極基板では、ドレイン電極配線３９ａ及びソー
ス電極配線３９ｂ上に直接、絵素電極４０ａ及び補助配
線４０ｂである透明導電膜、例えばＩＴＯ薄膜が積層さ
れている。このため、このＩＴＯ薄膜をエッチング液に
よってパターニングするとき、エッチング液によりドレ
イン電極配線３９ａ及びソース電極配線３９ｂが侵食さ
れることを防止するために、各電極配線３９ａ、３９ｂ
にはチタン等の高融点高抵抗の金属材料が使用されてい
る。しかしながら、このような高融点高抵抗の金属材料
を各電極配線３９ａ、３９ｂとして用いると、この配線
３９ａ、３９ｂを送信される信号に遅延が生じるという
問題がある。この信号遅延の問題は、特に表示装置が大
型高精細化するとより顕著に現れる。この問題を解決す
るために、各電極配線３９ａ、３９ｂにチタンに比べ低
抵抗であるアルミニウム配線を使用すると、各電極配線
３９ａ、３９ｂにおけるマイグレーション、及び透明導
電膜からなる絵素電極４０ａ等と各電極配線３９ａ、３
９ｂとの間の電気腐食等の問題が発生する。
リクス電極基板では、ドレイン電極配線３９ａ及びソー
ス電極配線３９ｂ上に直接、絵素電極４０ａ及び補助配
線４０ｂである透明導電膜、例えばＩＴＯ薄膜が積層さ
れている。このため、このＩＴＯ薄膜をエッチング液に
よってパターニングするとき、エッチング液によりドレ
イン電極配線３９ａ及びソース電極配線３９ｂが侵食さ
れることを防止するために、各電極配線３９ａ、３９ｂ
にはチタン等の高融点高抵抗の金属材料が使用されてい
る。しかしながら、このような高融点高抵抗の金属材料
を各電極配線３９ａ、３９ｂとして用いると、この配線
３９ａ、３９ｂを送信される信号に遅延が生じるという
問題がある。この信号遅延の問題は、特に表示装置が大
型高精細化するとより顕著に現れる。この問題を解決す
るために、各電極配線３９ａ、３９ｂにチタンに比べ低
抵抗であるアルミニウム配線を使用すると、各電極配線
３９ａ、３９ｂにおけるマイグレーション、及び透明導
電膜からなる絵素電極４０ａ等と各電極配線３９ａ、３
９ｂとの間の電気腐食等の問題が発生する。
【０００５】本発明は、上記従来技術の問題点を解決す
るためになされたものであり、電極配線の低抵抗化を実
現すると共に、電極配線におけるマイグレイションを抑
え、腐食しない不動態性を有する電極基板を提供するこ
とを目的とする。
るためになされたものであり、電極配線の低抵抗化を実
現すると共に、電極配線におけるマイグレイションを抑
え、腐食しない不動態性を有する電極基板を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明の電極基板は、基
板と、該基板上に形成された透明導電性材料からなる電
極と、該基板上にアルミニウム合金膜と、窒化アルミニ
ウム合金膜との２層構造をなし、且つ該アルミニウム合
金膜を該基板側として形成され、一部が該電極に接続さ
れた電極配線とを備え、前記アルミニウム合金膜が、窒
化化合物を形成する金属を５ａｔ％以下含有したものか
らなり、且つ前記窒化アルミニウム合金膜の窒素濃度
が、２５ｍｏｌ％以上であり、そのことにより上記目的
が達成される。
板と、該基板上に形成された透明導電性材料からなる電
極と、該基板上にアルミニウム合金膜と、窒化アルミニ
ウム合金膜との２層構造をなし、且つ該アルミニウム合
金膜を該基板側として形成され、一部が該電極に接続さ
れた電極配線とを備え、前記アルミニウム合金膜が、窒
化化合物を形成する金属を５ａｔ％以下含有したものか
らなり、且つ前記窒化アルミニウム合金膜の窒素濃度
が、２５ｍｏｌ％以上であり、そのことにより上記目的
が達成される。
【０００７】
【０００８】本発明の電極基板の製造方法は、基板上に
透明導電性材料からなる電極を形成する工程と、該電極
が形成された該基板上に、該基板側からアルミニウム合
金膜と窒化アルミニウム合金膜との積層膜を形成する工
程と、該積層膜をパターニングして電極配線を形成する
工程とを包含し、前記アルミニウム合金膜が、窒化化合
物を形成する金属を５ａｔ％以下含有したものからな
り、且つ前記窒化アルミニウム合金膜の窒素濃度が、２
５ｍｏｌ％以上であり、そのことにより上記目的が達成
される。
透明導電性材料からなる電極を形成する工程と、該電極
が形成された該基板上に、該基板側からアルミニウム合
金膜と窒化アルミニウム合金膜との積層膜を形成する工
程と、該積層膜をパターニングして電極配線を形成する
工程とを包含し、前記アルミニウム合金膜が、窒化化合
物を形成する金属を５ａｔ％以下含有したものからな
り、且つ前記窒化アルミニウム合金膜の窒素濃度が、２
５ｍｏｌ％以上であり、そのことにより上記目的が達成
される。
【０００９】前記窒化アルミニウム合金膜が、アルゴン
と窒素との混合ガス中でアルミニウム合金ターゲットを
スパッタリングして成膜されてもよい。
と窒素との混合ガス中でアルミニウム合金ターゲットを
スパッタリングして成膜されてもよい。
【００１０】前記窒化アルミニウム合金膜が、アルゴン
ガス中で窒化アルミニウム合金ターゲットをスパッタリ
ングして成膜されてもよい。
ガス中で窒化アルミニウム合金ターゲットをスパッタリ
ングして成膜されてもよい。
【００１１】前記窒化アルミニウム合金ターゲットとし
て、窒化アルミニウム合金粉末とアルミニウム合金粉末
とを混合し、高温高圧状態で焼成固化して得られる窒化
アルミニウム合金を用いてもよい。
て、窒化アルミニウム合金粉末とアルミニウム合金粉末
とを混合し、高温高圧状態で焼成固化して得られる窒化
アルミニウム合金を用いてもよい。
【００１２】アルゴンガス中でアルミニウム合金ターゲ
ットをスパッタリングしてアルミニウム合金膜を成膜し
た後、該アルミニウム合金膜の上層にイオンドーピング
法により注入して、該アルミニウム合金膜の上層を窒化
アルミニウム合金膜にすることにより、前記積層膜を形
成してもよい。
ットをスパッタリングしてアルミニウム合金膜を成膜し
た後、該アルミニウム合金膜の上層にイオンドーピング
法により注入して、該アルミニウム合金膜の上層を窒化
アルミニウム合金膜にすることにより、前記積層膜を形
成してもよい。
【００１３】
【作用】本発明の電極基板は、透明導電性材料からなる
電極上に、アルミニウム合金と窒化アルミニウム合金と
の２層構造を有する電極配線が形成されているので、電
極配線の低抵抗化を図れ、電極配線における信号遅延を
防止できる。窒化アルミニウム合金は不動態化されてい
るため、製造工程における電極と電極配線との間には電
気腐食反応は起こらなくなる。
電極上に、アルミニウム合金と窒化アルミニウム合金と
の２層構造を有する電極配線が形成されているので、電
極配線の低抵抗化を図れ、電極配線における信号遅延を
防止できる。窒化アルミニウム合金は不動態化されてい
るため、製造工程における電極と電極配線との間には電
気腐食反応は起こらなくなる。
【００１４】更に、アルミニウム合金膜が、窒化化合物
を形成する金属を５ａｔ％以下含有しているので、配線
の低抵抗が実現でき、且つ窒化アルミニウム合金膜の窒
素濃度が、２５ｍｏｌ％以上であるので、窒化アルミニ
ウム合金膜が不動態化する。その結果、電極配線におけ
るマイグレーションが抑制できる。
を形成する金属を５ａｔ％以下含有しているので、配線
の低抵抗が実現でき、且つ窒化アルミニウム合金膜の窒
素濃度が、２５ｍｏｌ％以上であるので、窒化アルミニ
ウム合金膜が不動態化する。その結果、電極配線におけ
るマイグレーションが抑制できる。
【００１５】尚、アルミニウムの比抵抗は２６５×１０
-4Ωｃｍであり、添加物等により比抵抗が大きくなって
も２０００×１０-4Ωｃｍが使用できる限界である。即
ち、アルミニウム合金膜の添加物を５ａｔ％より大きく
すると、比抵抗が大きくなり、他の金属、例えばＭｏ等
と変わらなくなる。
-4Ωｃｍであり、添加物等により比抵抗が大きくなって
も２０００×１０-4Ωｃｍが使用できる限界である。即
ち、アルミニウム合金膜の添加物を５ａｔ％より大きく
すると、比抵抗が大きくなり、他の金属、例えばＭｏ等
と変わらなくなる。
【００１６】
【実施例】本発明を実施例について以下に説明する。
【００１７】図１に、本発明の一実施例である液晶表示
装置に用いられるマトリクス電極基板の部分平面図を示
す。図２に、図１に示す電極基板のＡ−Ａ線による断面
図を示す。この電極基板は、ガラス基板からなる絶縁基
板１１上に、互いに平行な複数のゲート配線１３及び互
いに平行な複数のソース電極配線２０ｂが交差するよう
に配設されている。ゲート配線１３とソース電極配線２
０ｂとの交差部近傍には、ＴＦＴ１が対応する各々の配
線１３、１９ｂと接続されて配置されている。隣合う２
本のゲート配線１３及び隣合う２本のソース電極配線２
０ｂで囲まれる領域にはＴＦＴ１と接続してそれぞれ絵
素電極が形成されている。
装置に用いられるマトリクス電極基板の部分平面図を示
す。図２に、図１に示す電極基板のＡ−Ａ線による断面
図を示す。この電極基板は、ガラス基板からなる絶縁基
板１１上に、互いに平行な複数のゲート配線１３及び互
いに平行な複数のソース電極配線２０ｂが交差するよう
に配設されている。ゲート配線１３とソース電極配線２
０ｂとの交差部近傍には、ＴＦＴ１が対応する各々の配
線１３、１９ｂと接続されて配置されている。隣合う２
本のゲート配線１３及び隣合う２本のソース電極配線２
０ｂで囲まれる領域にはＴＦＴ１と接続してそれぞれ絵
素電極が形成されている。
【００１８】マトリクス電極基板の構造を、図１を参照
して更に詳細に説明する。このマトリクス電極基板は、
絶縁基板１１上に、Ｔａ2Ｏ5からなるベース絶縁膜１２
が全面に形成され、ベース絶縁膜１２上に所定のパター
ンを有するゲート配線１３が形成されている。ゲート配
線１３の材料には陽極酸化可能な金属タンタルが使用さ
れており、その表層部は電解液にて陽極酸化処理が行わ
れ、ＴａＯxからなる陽極酸化膜１４が形成されてい
る。このゲート配線１３が形成された基板１１上全面を
覆って、ＳｉＮxからなるゲート絶縁膜１５が形成され
ている。このゲート絶縁膜１５上には、ゲート配線１３
の所定部分を覆うように、真性アモルファスＳｉ半導体
からなる半導体層１６及びＳｉＮxからなるエッチング
ストッパ膜１７が、ゲート絶縁膜１５側からこの順にプ
ラズマＣＶＤ法により形成されている。半導体層１６及
びエッチングストッパ膜１７上には、ｎ+にリンをドー
プされたアモルファスＳｉからなるｎ+型半導体層１８
が形成されており、ｎ+型半導体層１８はエッチングス
トッパ膜１７上で２つに分離され、ＴＦＴ１のドレイン
部１８ａ及びソース部１８ｂが構成されている。又、ゲ
ート絶縁膜１５の所定部分には、ＴＦＴ１とは分離し
て、例えばＩＴＯ薄膜等の透明導電膜から絵素電極１９
が形成されている。上記ドレイン部１８ａ及びソース部
１８ｂ上には、それぞれドレイン電極配線２０ａ及びソ
ース電極配線２０ｂが形成され、ドレイン電極配線２０
ａの一部は絵素電極１９と接続している。ドレイン電極
配線２０ａ及びソース電極配線２０ｂは、２層構造をし
ており、下層がアルミニウム合金薄膜で、上層が窒化ア
ルミニウム合金薄膜である。さらに、以上ＴＦＴ１が形
成された基板１１上に、絵素電極１９の表示に寄与する
部分以外の全面を覆って保護膜２１が形成されている。
して更に詳細に説明する。このマトリクス電極基板は、
絶縁基板１１上に、Ｔａ2Ｏ5からなるベース絶縁膜１２
が全面に形成され、ベース絶縁膜１２上に所定のパター
ンを有するゲート配線１３が形成されている。ゲート配
線１３の材料には陽極酸化可能な金属タンタルが使用さ
れており、その表層部は電解液にて陽極酸化処理が行わ
れ、ＴａＯxからなる陽極酸化膜１４が形成されてい
る。このゲート配線１３が形成された基板１１上全面を
覆って、ＳｉＮxからなるゲート絶縁膜１５が形成され
ている。このゲート絶縁膜１５上には、ゲート配線１３
の所定部分を覆うように、真性アモルファスＳｉ半導体
からなる半導体層１６及びＳｉＮxからなるエッチング
ストッパ膜１７が、ゲート絶縁膜１５側からこの順にプ
ラズマＣＶＤ法により形成されている。半導体層１６及
びエッチングストッパ膜１７上には、ｎ+にリンをドー
プされたアモルファスＳｉからなるｎ+型半導体層１８
が形成されており、ｎ+型半導体層１８はエッチングス
トッパ膜１７上で２つに分離され、ＴＦＴ１のドレイン
部１８ａ及びソース部１８ｂが構成されている。又、ゲ
ート絶縁膜１５の所定部分には、ＴＦＴ１とは分離し
て、例えばＩＴＯ薄膜等の透明導電膜から絵素電極１９
が形成されている。上記ドレイン部１８ａ及びソース部
１８ｂ上には、それぞれドレイン電極配線２０ａ及びソ
ース電極配線２０ｂが形成され、ドレイン電極配線２０
ａの一部は絵素電極１９と接続している。ドレイン電極
配線２０ａ及びソース電極配線２０ｂは、２層構造をし
ており、下層がアルミニウム合金薄膜で、上層が窒化ア
ルミニウム合金薄膜である。さらに、以上ＴＦＴ１が形
成された基板１１上に、絵素電極１９の表示に寄与する
部分以外の全面を覆って保護膜２１が形成されている。
【００１９】このような構造を有する電極基板の絵素電
極１９、ドレイン電極配線２０ｂ及びソース電極配線２
０ｂの製造方法を説明する。
極１９、ドレイン電極配線２０ｂ及びソース電極配線２
０ｂの製造方法を説明する。
【００２０】＜第１方法＞先ず、ＴＦＴ１が形成された
絶縁基板１１のゲート絶縁膜１５上に、絵素電極１９と
なる、例えばＩＴＯ等の透明導電膜をスパッタリングに
より成膜し、従来通りにフォトリソグラフィによってパ
ターニングする。
絶縁基板１１のゲート絶縁膜１５上に、絵素電極１９と
なる、例えばＩＴＯ等の透明導電膜をスパッタリングに
より成膜し、従来通りにフォトリソグラフィによってパ
ターニングする。
【００２１】次に、ＴＦＴ１及び絵素電極１９を覆って
基板１１上に、窒化化合物を形成する金属を、全体に対
して５ａｔ％以下含有するアルミニウム合金ターゲット
をアルゴンガス中でスパッタリングして、アルミニウム
合金薄膜を成膜し、連続して、同じく窒化物を形成する
金属を５ａｔ％以下含有するアルミニウム合金ターゲッ
トをアルゴンガスに窒素ガスを混合したガスでスパッタ
ガス圧が０．４０Ｐａ前後でスパッタリングして、窒化
アルミニウム合金薄膜を成膜する。多くの遷移元素にお
ける窒化化合物は、組成が原子価則に従わない、つまり
これらの元素は容易に窒化化合物になる。又、窒化化合
物になると高融点、高硬度な物質になる。従って、例え
ばＡｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｎｂ、Ｖ、Ｍｇ、Ｍｏ、Ｈ
ｆ、Ｚｒ等の窒化化合物を形成しやすい金属が好まし
い。このようにして積層したアルミニウム合金薄膜及び
窒化アルミニウム合金薄膜をフォトリソグラフィにより
パターニングし、ドレイン電極配線２０ａ及びソース電
極配線２０ｂを形成する。
基板１１上に、窒化化合物を形成する金属を、全体に対
して５ａｔ％以下含有するアルミニウム合金ターゲット
をアルゴンガス中でスパッタリングして、アルミニウム
合金薄膜を成膜し、連続して、同じく窒化物を形成する
金属を５ａｔ％以下含有するアルミニウム合金ターゲッ
トをアルゴンガスに窒素ガスを混合したガスでスパッタ
ガス圧が０．４０Ｐａ前後でスパッタリングして、窒化
アルミニウム合金薄膜を成膜する。多くの遷移元素にお
ける窒化化合物は、組成が原子価則に従わない、つまり
これらの元素は容易に窒化化合物になる。又、窒化化合
物になると高融点、高硬度な物質になる。従って、例え
ばＡｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｎｂ、Ｖ、Ｍｇ、Ｍｏ、Ｈ
ｆ、Ｚｒ等の窒化化合物を形成しやすい金属が好まし
い。このようにして積層したアルミニウム合金薄膜及び
窒化アルミニウム合金薄膜をフォトリソグラフィにより
パターニングし、ドレイン電極配線２０ａ及びソース電
極配線２０ｂを形成する。
【００２２】最後に、保護膜２１を従来通りの方法で形
成することにより、マトリクス電極基板が製造される。
成することにより、マトリクス電極基板が製造される。
【００２３】＜第２方法＞先ず、ＴＦＴ１が形成された
絶縁基板１１のゲート絶縁膜１５上に、絵素電極１９と
なる、例えばＩＴＯ等の透明導電膜をスパッタリングに
より成膜し、従来通りにフォトリソグラフィによってパ
ターニングする。
絶縁基板１１のゲート絶縁膜１５上に、絵素電極１９と
なる、例えばＩＴＯ等の透明導電膜をスパッタリングに
より成膜し、従来通りにフォトリソグラフィによってパ
ターニングする。
【００２４】次に、アルミニウム合金ターゲットと窒化
アルミニウム合金ターゲットとをそれぞれ用い、アルゴ
ンガス中でスパッタリング法によりアルミニウム合金薄
膜と、２５ｍｏｌ％以上の窒素濃度の窒化アルミニウム
合金薄膜とを連続成膜する。このとき、窒化アルミニウ
ム合金ターゲットには５０ｍｏｌ％の窒素濃度の窒化ア
ルミニウム合金を装着する。窒化アルミニウム合金薄膜
の成膜には、５０ｍｏｌ％の窒化アルミニウム合金粉末
とアルミニウム合金粉末とを混合し、高温高圧状態で焼
成固化して得られる２５ｍｏｌ％以上の窒素濃度の窒化
アルミニウム合金等を用いてもよい。上述のようにして
積層したアルミニウム合金薄膜及び窒化アルミニウム合
金薄膜をフォトリソグラフィによりパターニングし、ド
レイン電極配線２０ａ及びソース電極配線２０ｂを形成
する。
アルミニウム合金ターゲットとをそれぞれ用い、アルゴ
ンガス中でスパッタリング法によりアルミニウム合金薄
膜と、２５ｍｏｌ％以上の窒素濃度の窒化アルミニウム
合金薄膜とを連続成膜する。このとき、窒化アルミニウ
ム合金ターゲットには５０ｍｏｌ％の窒素濃度の窒化ア
ルミニウム合金を装着する。窒化アルミニウム合金薄膜
の成膜には、５０ｍｏｌ％の窒化アルミニウム合金粉末
とアルミニウム合金粉末とを混合し、高温高圧状態で焼
成固化して得られる２５ｍｏｌ％以上の窒素濃度の窒化
アルミニウム合金等を用いてもよい。上述のようにして
積層したアルミニウム合金薄膜及び窒化アルミニウム合
金薄膜をフォトリソグラフィによりパターニングし、ド
レイン電極配線２０ａ及びソース電極配線２０ｂを形成
する。
【００２５】最後に、保護膜２１を従来通りの方法で形
成することにより、マトリクス電極基板が製造される。
成することにより、マトリクス電極基板が製造される。
【００２６】＜第３方法＞先ず、ＴＦＴ１が形成された
絶縁基板１１のゲート絶縁膜１５上に、絵素電極１９と
なる、例えばＩＴＯ等の透明導電膜をスパッタリングに
より成膜し、従来通りにフォトリソグラフィによってパ
ターニングする。
絶縁基板１１のゲート絶縁膜１５上に、絵素電極１９と
なる、例えばＩＴＯ等の透明導電膜をスパッタリングに
より成膜し、従来通りにフォトリソグラフィによってパ
ターニングする。
【００２７】次に、アルミニウム合金ターゲットを２枚
用いてアルゴンガス中でスパッタリング法により２層の
アルミニウム合金薄膜を連続成膜した後、イオンドーピ
ング法により上層のアルミニウム合金薄膜に窒素イオン
を注入し、上層のアルミニウム合金薄膜を窒化アルミニ
ウム合金薄膜とする。このようにして形成したアルミニ
ウム合金薄膜及び窒化アルミニウム合金薄膜をフォトリ
ソグラフィによりパターニングし、ドレイン電極配線２
０ａ及びソース電極配線２０ｂを形成する。
用いてアルゴンガス中でスパッタリング法により２層の
アルミニウム合金薄膜を連続成膜した後、イオンドーピ
ング法により上層のアルミニウム合金薄膜に窒素イオン
を注入し、上層のアルミニウム合金薄膜を窒化アルミニ
ウム合金薄膜とする。このようにして形成したアルミニ
ウム合金薄膜及び窒化アルミニウム合金薄膜をフォトリ
ソグラフィによりパターニングし、ドレイン電極配線２
０ａ及びソース電極配線２０ｂを形成する。
【００２８】最後に、保護膜２１を従来通りの方法で形
成することにより、マトリクス電極基板が製造される。
成することにより、マトリクス電極基板が製造される。
【００２９】上記方法で形成されたドレイン電極配線２
０ａ及びソース電極配線２０ｂは、アルミニウム合金薄
膜と窒化アルミニウム合金薄膜との２層構造をしてお
り、上層の窒化アルミニウム合金薄膜は不動態化されて
いるため、フォトリソグラフィ工程に於て、ドレイン電
極配線２０ａとＩＴＯ薄膜からなる絵素電極１９との間
には電気腐食反応は起こらなくなる。又、アルミニウム
合金薄膜と窒化アルミニウム合金薄膜を連続して形成し
た積層膜をドレイン電極配線２０ａ及びソース電極配線
２０ｂとして用いているために、低抵抗配線が可能とな
り信号遅延を抑制することができる。
０ａ及びソース電極配線２０ｂは、アルミニウム合金薄
膜と窒化アルミニウム合金薄膜との２層構造をしてお
り、上層の窒化アルミニウム合金薄膜は不動態化されて
いるため、フォトリソグラフィ工程に於て、ドレイン電
極配線２０ａとＩＴＯ薄膜からなる絵素電極１９との間
には電気腐食反応は起こらなくなる。又、アルミニウム
合金薄膜と窒化アルミニウム合金薄膜を連続して形成し
た積層膜をドレイン電極配線２０ａ及びソース電極配線
２０ｂとして用いているために、低抵抗配線が可能とな
り信号遅延を抑制することができる。
【００３０】さらに、ドレイン電極配線２０ａ及びソー
ス電極配線２０ｂに使用されるアルミニウム合金に、窒
化物を形成する金属が５ａｔ％以下含まれ、且つ窒化ア
ルミニウム合金の窒素濃度が２５ｍｏｌ％以上であるこ
とによって、フォトリソグラフィ工程における電気腐食
の抑制及び配線の低抵抗化に加えて、マイグレーション
を抑制することができる。
ス電極配線２０ｂに使用されるアルミニウム合金に、窒
化物を形成する金属が５ａｔ％以下含まれ、且つ窒化ア
ルミニウム合金の窒素濃度が２５ｍｏｌ％以上であるこ
とによって、フォトリソグラフィ工程における電気腐食
の抑制及び配線の低抵抗化に加えて、マイグレーション
を抑制することができる。
【００３１】又、本発明のように、電極配線を形成する
２層の膜が、同じ組成及び添加物から形成されているの
で、熱膨張及び収縮に強く、膜同士の密着性がよくな
る。
２層の膜が、同じ組成及び添加物から形成されているの
で、熱膨張及び収縮に強く、膜同士の密着性がよくな
る。
【００３２】
【発明の効果】以上の説明から明らかなように、本発明
の電極基板の製造方法によれば、電極配線の低抵抗化を
実現すると共に、電極配線におけるマイグレイションを
抑え、電極配線は腐食しない不動態性を有するように製
造することができる。本発明の電極基板においては、電
極配線が低抵抗であるので、電極配線を細く長くするこ
とができ、表示装置の大型化高精細化を図ることができ
る。
の電極基板の製造方法によれば、電極配線の低抵抗化を
実現すると共に、電極配線におけるマイグレイションを
抑え、電極配線は腐食しない不動態性を有するように製
造することができる。本発明の電極基板においては、電
極配線が低抵抗であるので、電極配線を細く長くするこ
とができ、表示装置の大型化高精細化を図ることができ
る。
【図１】本発明の電極基板の部分平面図である。
【図２】図１に示す電極基板のＡ−Ａ線による断面図で
ある。
ある。
【図３】従来の電極基板の部分平面図である。
【図４】図３に示す電極基板のＢ−Ｂ線による断面図で
ある。
ある。
１ ＴＦＴ １１ 絶縁基板 １２ ベース絶縁膜（Ｔａ2Ｏ5） １３ ゲート配線 １４ 陽極酸化膜 １５ ゲート絶縁膜 １６ アモルファスＳｉ半導体層 １７ エッチングストッパー膜 １８ ｎ+半導体層 １８ａ ドレイン部 １８ｂ ソース部 １９ 絵素電極 ２０ａ ドレイン電極配線 ２０ｂ ソース電極配線 ２１ 保護膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊達 昌浩 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平４−130312（ＪＰ，Ａ) 特開 平１−223750（ＪＰ，Ａ) 特開 平４−186838（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1343 G02F 1/1362 G02F 1/13 101 H01L 29/78
Claims (6)
- 【請求項１】 基板と、 該基板上に形成された透明導電性材料からなる電極と、 該基板上にアルミニウム合金膜と、窒化アルミニウム合
金膜との２層構造をなし、且つ該アルミニウム合金膜を
該基板側として形成され、一部が該電極に接続された電
極配線とを備え、 前記アルミニウム合金膜が、窒化化合物を形成する金属
を５ａｔ％以下含有したものからなり、且つ前記窒化ア
ルミニウム合金膜の窒素濃度が、２５ｍｏｌ％以上であ
る 電極基板。 - 【請求項２】 基板上に透明導電性材料からなる電極を
形成する工程と、 該電極が形成された該基板上に、該基板側からアルミニ
ウム合金膜と窒化アルミニウム合金膜との積層膜を形成
する工程と、 該積層膜をパターニングして電極配線を形成する工程と
を包含し、 前記アルミニウム合金膜が、窒化化合物を形成する金属
を５ａｔ％以下含有したものからなり、且つ前記窒化ア
ルミニウム合金膜の窒素濃度が、２５ｍｏｌ％以上であ
る 電極基板の製造方法。 - 【請求項３】 前記窒化アルミニウム合金膜が、アルゴ
ンと窒素との混合ガス中でアルミニウム合金ターゲット
をスパッタリングして成膜される請求項２記載の電極基
板の製造方法。 - 【請求項４】 前記窒化アルミニウム合金膜が、アルゴ
ンガス中で窒化アルミニウム合金ターゲットをスパッタ
リングして成膜される請求項２記載の電極基板の製造方
法。 - 【請求項５】 前記窒化アルミニウム合金ターゲットと
して、窒化アルミニウム合金粉末とアルミニウム合金粉
末とを混合し、高温高圧状態で焼成固化して得られる窒
化アルミニウム合金を用いる請求項２記載の電極基板の
製造方法。 - 【請求項６】 アルゴンガス中でアルミニウム合金ター
ゲットをスパッタリングしてアルミニウム合金膜を成膜
した後、該アルミニウム合金膜の上層にイオンドーピン
グ法により注入して、該アルミニウム合金膜の上層を窒
化アルミニウム合金膜にすることにより、前記積層膜を
形成する請求項２記載の電極基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1765193A JP3035101B2 (ja) | 1993-02-04 | 1993-02-04 | 電極基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1765193A JP3035101B2 (ja) | 1993-02-04 | 1993-02-04 | 電極基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06230400A JPH06230400A (ja) | 1994-08-19 |
| JP3035101B2 true JP3035101B2 (ja) | 2000-04-17 |
Family
ID=11949762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1765193A Expired - Lifetime JP3035101B2 (ja) | 1993-02-04 | 1993-02-04 | 電極基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3035101B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2988399B2 (ja) * | 1996-11-28 | 1999-12-13 | 日本電気株式会社 | アクティブマトリクス基板 |
| JP4190118B2 (ja) | 1999-12-17 | 2008-12-03 | 三菱電機株式会社 | 半導体装置、液晶表示装置および半導体装置の製造方法 |
| TWI282874B (en) * | 2001-06-06 | 2007-06-21 | Chi Mei Optoelectronics Corp | Transflective liquid crystal display |
| KR20030016051A (ko) | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100473225B1 (ko) * | 2001-12-31 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | 알루미늄 금속층과 투명도전성 금속층의 접촉구조와 그를 위한 제조방법 |
-
1993
- 1993-02-04 JP JP1765193A patent/JP3035101B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06230400A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0457328B1 (en) | Active matrix structure for liquid crystal display elements | |
| US5633738A (en) | TFT substrate having scanning lines of metal films of columnar crystal grains | |
| EP0430702B1 (en) | Line material, electronic device using the line material and liquid crystal display | |
| US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
| US7825515B2 (en) | Semiconductor device, display device, and method of manufacturing semiconductor device | |
| JP2002341367A (ja) | 液晶表示装置及びその製造方法 | |
| US20090022982A1 (en) | Electronic Device, Method of Manufacture of Same and Sputtering Target | |
| JPH0715017A (ja) | 平板表示装置およびその製造方法 | |
| EP0922301B1 (en) | Substrate with conductor formed of low-resistance aluminum alloy | |
| US5738948A (en) | Electrode-wiring material and electrode-wiring substrate using the same | |
| JP3213790B2 (ja) | 液晶表示装置及びその製造方法 | |
| EP0641028B1 (en) | A thin film device and a method for fabricating the same | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| JP3035101B2 (ja) | 電極基板及びその製造方法 | |
| US20060097265A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JPH08248442A (ja) | 液晶表示装置 | |
| JP2823178B2 (ja) | 金属配線基板及びその製造方法 | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JPH0690372B2 (ja) | 液晶表示素子 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH06104241A (ja) | アルミニウム電極のパターニング方法 | |
| JP2000047240A (ja) | 液晶表示装置 | |
| KR100471770B1 (ko) | 액정표시장치 | |
| JPH0671082B2 (ja) | 薄膜トランジスタ | |
| JPH06294973A (ja) | 液晶表示装置用アレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |