JP2988399B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2988399B2 JP2988399B2 JP8317593A JP31759396A JP2988399B2 JP 2988399 B2 JP2988399 B2 JP 2988399B2 JP 8317593 A JP8317593 A JP 8317593A JP 31759396 A JP31759396 A JP 31759396A JP 2988399 B2 JP2988399 B2 JP 2988399B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- nitride film
- active matrix
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 56
- 239000011159 matrix material Substances 0.000 title claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 100
- 239000002184 metal Substances 0.000 claims description 100
- 150000004767 nitrides Chemical class 0.000 claims description 36
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 33
- 229910052804 chromium Inorganic materials 0.000 claims description 30
- 239000011651 chromium Substances 0.000 claims description 30
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 22
- 229910052750 molybdenum Inorganic materials 0.000 claims description 22
- 239000011733 molybdenum Substances 0.000 claims description 22
- 238000002844 melting Methods 0.000 claims description 21
- 230000008018 melting Effects 0.000 claims description 21
- 229910052721 tungsten Inorganic materials 0.000 claims description 17
- 239000010937 tungsten Substances 0.000 claims description 17
- 229910052715 tantalum Inorganic materials 0.000 claims description 14
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 239000010955 niobium Substances 0.000 claims description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 description 400
- 239000010410 layer Substances 0.000 description 44
- 238000000034 method Methods 0.000 description 39
- 239000004065 semiconductor Substances 0.000 description 28
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 21
- 230000008569 process Effects 0.000 description 19
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 238000005260 corrosion Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000000137 annealing Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000005546 reactive sputtering Methods 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- -1 tungsten nitride Chemical class 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910001080 W alloy Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910011208 Ti—N Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000010301 surface-oxidation reaction Methods 0.000 description 3
- 229910018509 Al—N Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 101100489577 Solanum lycopersicum TFT10 gene Proteins 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001356 surgical procedure Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に用い
られるアクティブマトリクス基板に関し、とくにその端
子電極の構造に関する。
られるアクティブマトリクス基板に関し、とくにその端
子電極の構造に関する。
【０００２】
【従来の技術】近年薄型・軽量を特徴とする液晶表示装
置、特に各画素毎にスイッチング素子を設けたアクティ
ブマトリクス型液晶表示装置が広く用いられている。こ
れはアクティブマトリクス型液晶表示装置が、一般に階
調を容易に出せ、応答速度が速く動画に適するといった
特徴を持つからである。スイッチング素子としては、薄
膜トランジスタ（ＴＦＴ）やＭＩＭ素子が利用されてい
る。
置、特に各画素毎にスイッチング素子を設けたアクティ
ブマトリクス型液晶表示装置が広く用いられている。こ
れはアクティブマトリクス型液晶表示装置が、一般に階
調を容易に出せ、応答速度が速く動画に適するといった
特徴を持つからである。スイッチング素子としては、薄
膜トランジスタ（ＴＦＴ）やＭＩＭ素子が利用されてい
る。
【０００３】図２２は例えばＴＦＴを用いたアクティブ
マトリクス型液晶表示装置の構成例を模式的に示したも
のである。透明基板上に複数の走査線１０１と信号線１
０２が交差し、その交点にＴＦＴ１０５が設けられてい
る。ＴＦＴ１０５はスイッチングを行う半導体層とゲー
ト及びソース・ドレインの各電極から構成される３端子
素子である。１個のＴＦＴ１０５には１個の画素電極１
０６が接続され、これらがマトリクス状に配置されてい
る。外部の駆動回路との接続を取るために、走査線１０
１の始端部（片側）には走査線端子１０３，信号線１０
２の始端部（片側）には信号線端子１０４が設けられて
いる。外部の駆動回路は通常テープ・キャリア・パッケ
ージ（ＴＣＰ）を介して、ＴＣＰとこれらの端子表面と
の間に異方性導電フィルム（ＡＣＦ）を挟んだ状態で圧
接され、接続が取られる。
マトリクス型液晶表示装置の構成例を模式的に示したも
のである。透明基板上に複数の走査線１０１と信号線１
０２が交差し、その交点にＴＦＴ１０５が設けられてい
る。ＴＦＴ１０５はスイッチングを行う半導体層とゲー
ト及びソース・ドレインの各電極から構成される３端子
素子である。１個のＴＦＴ１０５には１個の画素電極１
０６が接続され、これらがマトリクス状に配置されてい
る。外部の駆動回路との接続を取るために、走査線１０
１の始端部（片側）には走査線端子１０３，信号線１０
２の始端部（片側）には信号線端子１０４が設けられて
いる。外部の駆動回路は通常テープ・キャリア・パッケ
ージ（ＴＣＰ）を介して、ＴＣＰとこれらの端子表面と
の間に異方性導電フィルム（ＡＣＦ）を挟んだ状態で圧
接され、接続が取られる。
【０００４】さて、走査線１０１の中で例えばＸ１ が
選択されて電圧パルスが印加されると、ゲート電圧はし
きい電圧以上となり、これに連なる各ＴＦＴ１０５でな
るゲートは一斉にオンし、これらのオンしたＴＦＴ１０
５の一方のソース・ドレインを通して各信号線より画像
情報に対応した信号電圧が各ＴＦＴ１０５の他方のソー
ス・ドレインに伝達される。他方のソース・ドレインに
は画素電極１０６が接続され、この画素電極１０６と液
晶層１０７を挟んで図示したい対向基板上に形成された
対抗電極１０８との電圧差により液晶層１０７の光透過
率を変化させて画像表示を行う。Ｘi が非選択状態に
よりゲート電圧がしきい電圧以下となると、これに連な
る各ＴＦＴ１０５でなるゲートは一斉にオフになり、引
き続きＸi+1 が選択されてこれに連なる各ＴＦＴ１０５
でなるゲートがオンし、上と同様な動作が行われる。尚
ゲートがオフした後も画素電極１０６と対抗電極１０８
間の電圧差は、主に両電極間の静電容量に蓄積され、次
に同一走査線が選択されて新たな電圧パルスが印加され
るまで液晶層１０７により保持される。
選択されて電圧パルスが印加されると、ゲート電圧はし
きい電圧以上となり、これに連なる各ＴＦＴ１０５でな
るゲートは一斉にオンし、これらのオンしたＴＦＴ１０
５の一方のソース・ドレインを通して各信号線より画像
情報に対応した信号電圧が各ＴＦＴ１０５の他方のソー
ス・ドレインに伝達される。他方のソース・ドレインに
は画素電極１０６が接続され、この画素電極１０６と液
晶層１０７を挟んで図示したい対向基板上に形成された
対抗電極１０８との電圧差により液晶層１０７の光透過
率を変化させて画像表示を行う。Ｘi が非選択状態に
よりゲート電圧がしきい電圧以下となると、これに連な
る各ＴＦＴ１０５でなるゲートは一斉にオフになり、引
き続きＸi+1 が選択されてこれに連なる各ＴＦＴ１０５
でなるゲートがオンし、上と同様な動作が行われる。尚
ゲートがオフした後も画素電極１０６と対抗電極１０８
間の電圧差は、主に両電極間の静電容量に蓄積され、次
に同一走査線が選択されて新たな電圧パルスが印加され
るまで液晶層１０７により保持される。
【０００５】ところで、半導体層に非晶質シリコン（ａ
−Ｓｉ）を用いたＴＦＴやＭＩＭ素子を利用したアクテ
ィブマトリックス基板では、各走査線や信号線の始端部
に接続電極を設けて走査線端子１０３と信号線端子１０
４とをそれぞれ構成して外部駆動回路と接続し、例えば
ＴＦＴの場合には上記のように動作を行わせている。接
続電極の要件としては、接続抵抗が低く安定であるこ
と、外部からの水分等の侵入に対して信頼性の高いこ
と、圧接工程の再工事が容易であること等があげられ
る。
−Ｓｉ）を用いたＴＦＴやＭＩＭ素子を利用したアクテ
ィブマトリックス基板では、各走査線や信号線の始端部
に接続電極を設けて走査線端子１０３と信号線端子１０
４とをそれぞれ構成して外部駆動回路と接続し、例えば
ＴＦＴの場合には上記のように動作を行わせている。接
続電極の要件としては、接続抵抗が低く安定であるこ
と、外部からの水分等の侵入に対して信頼性の高いこ
と、圧接工程の再工事が容易であること等があげられ
る。
【０００６】例えば特開平１−２０５４６０号公報（第
１の従来技術）には、一般的な端子の構造が示され、こ
れらの端子部で膜剥がれを生じない薄膜トランジスタア
レイ基板の製造方法が開示されている。図２３は端子部
の導電層に透明導電膜を金属膜上に被覆して設けた第１
の例の断面図である。透明基板１上の走査線１０１ａの
始端部において、ゲート絶縁膜２０１に開口したコンタ
クトホール１２を介して信号線と同時に形成される金属
膜２０２が走査線１０１ａ始端部に接続されるように設
けられ、さらに金属膜２０２を被覆するように透明導電
膜２０３が形成されて走査線端子１０３ａを構成してい
る。またこの第１の例の変形例として、チャネル保護型
のＴＦＴの場合、金属膜２０２の下側にｎ型の非晶質シ
リコン層を積層した構造も示されている。
１の従来技術）には、一般的な端子の構造が示され、こ
れらの端子部で膜剥がれを生じない薄膜トランジスタア
レイ基板の製造方法が開示されている。図２３は端子部
の導電層に透明導電膜を金属膜上に被覆して設けた第１
の例の断面図である。透明基板１上の走査線１０１ａの
始端部において、ゲート絶縁膜２０１に開口したコンタ
クトホール１２を介して信号線と同時に形成される金属
膜２０２が走査線１０１ａ始端部に接続されるように設
けられ、さらに金属膜２０２を被覆するように透明導電
膜２０３が形成されて走査線端子１０３ａを構成してい
る。またこの第１の例の変形例として、チャネル保護型
のＴＦＴの場合、金属膜２０２の下側にｎ型の非晶質シ
リコン層を積層した構造も示されている。
【０００７】次に図２４は端子部の導電層に透明導電膜
を単層で設けた第２の例の断面図である。この第２の例
では第１の例の金属膜２０２がなく、透明導電膜２０３
が単独で走査線１０１ａ始端部に接続されて走査線端子
１０３ｂが形成されている。
を単層で設けた第２の例の断面図である。この第２の例
では第１の例の金属膜２０２がなく、透明導電膜２０３
が単独で走査線１０１ａ始端部に接続されて走査線端子
１０３ｂが形成されている。
【０００８】また図２５は端子部の導電層に金属膜を単
層で設けた第３の例の断面図である。この第３の例では
逆に第１の例の透明導電膜２０３がなく、金属膜２０２
が単独で走査線１０１ａ始端部に接続されて走査線端子
１０３ｃが形成されている。
層で設けた第３の例の断面図である。この第３の例では
逆に第１の例の透明導電膜２０３がなく、金属膜２０２
が単独で走査線１０１ａ始端部に接続されて走査線端子
１０３ｃが形成されている。
【０００９】これらの薄膜トランジスタアレイ基板の製
造方法は、チャネル保護型のＴＦＴにおいて、何れもゲ
ート絶縁膜２０１は基板全面に成膜し、非晶質シリコン
膜２０４はメタルマスクを用いて走査線１０１ａ始端部
に堆積しないように選択的に成膜すること、保護絶縁膜
２０５をパターニングする際、非晶質シリコン膜２０４
が覆われていない走査線１０１ａ上のゲート絶縁膜２０
１を同時に開口してコンタクトホール１２を形成するこ
と、走査線１０１ａの接続端子となる導電層をソース・
ドレイン電極または信号線と同時に形成することが特徴
となっている。以上により工程数を増やすことなく、か
つ保護絶縁膜２０５のパターニングを緩衝フッ酸溶液の
ようなウェットエッチングで行っても、走査線１０１ａ
端部付近の透明基板１表面はエッチング液に侵されるこ
とはなく、端子部での膜剥がれを防止することができ
る。
造方法は、チャネル保護型のＴＦＴにおいて、何れもゲ
ート絶縁膜２０１は基板全面に成膜し、非晶質シリコン
膜２０４はメタルマスクを用いて走査線１０１ａ始端部
に堆積しないように選択的に成膜すること、保護絶縁膜
２０５をパターニングする際、非晶質シリコン膜２０４
が覆われていない走査線１０１ａ上のゲート絶縁膜２０
１を同時に開口してコンタクトホール１２を形成するこ
と、走査線１０１ａの接続端子となる導電層をソース・
ドレイン電極または信号線と同時に形成することが特徴
となっている。以上により工程数を増やすことなく、か
つ保護絶縁膜２０５のパターニングを緩衝フッ酸溶液の
ようなウェットエッチングで行っても、走査線１０１ａ
端部付近の透明基板１表面はエッチング液に侵されるこ
とはなく、端子部での膜剥がれを防止することができ
る。
【００１０】しかしながら、この方法ではメタルマスク
を用いるため、基板に傷を付けたり、パーティクルが発
生しやすいという問題や成膜の膜厚分布が悪くなるとい
う問題がある。またゲート絶縁膜２０１と非晶質シリコ
ン膜２０４の界面を清浄に保ち、トランジスタの特性を
良くするためには、両者を同一真空中で連続して成膜す
る必要があるが、後者の成膜の時のみメタルマスクを用
いるのは一般に不可能であるか、可能としても成膜装置
の大幅な改造を要するというような問題がある。また金
属膜２０２にチタン等を用いているが、モリブデンやタ
ングステンのような水分等に対して腐食しやすい金属を
用いる場合は、一般的に図２３のように透明導電膜２０
３で金属膜２０２を被覆しても端子の接続信頼性が得ら
れないという大きな問題がある。このことは図２４で走
査線１０１ａにモリブデンやタングステンを用いた場合
も全く同様である。図２５のように接続端子となる導電
層が金属膜２０２単独の場合はなおさらである。さらに
図２５のような構成では、後の熱処理工程（アレイ工程
のアニールやセル工程の配向膜焼成）で金属膜２０２の
表面が酸化され、初期の圧接抵抗が高く不安定になり、
接続信頼性も低下するという問題がある。
を用いるため、基板に傷を付けたり、パーティクルが発
生しやすいという問題や成膜の膜厚分布が悪くなるとい
う問題がある。またゲート絶縁膜２０１と非晶質シリコ
ン膜２０４の界面を清浄に保ち、トランジスタの特性を
良くするためには、両者を同一真空中で連続して成膜す
る必要があるが、後者の成膜の時のみメタルマスクを用
いるのは一般に不可能であるか、可能としても成膜装置
の大幅な改造を要するというような問題がある。また金
属膜２０２にチタン等を用いているが、モリブデンやタ
ングステンのような水分等に対して腐食しやすい金属を
用いる場合は、一般的に図２３のように透明導電膜２０
３で金属膜２０２を被覆しても端子の接続信頼性が得ら
れないという大きな問題がある。このことは図２４で走
査線１０１ａにモリブデンやタングステンを用いた場合
も全く同様である。図２５のように接続端子となる導電
層が金属膜２０２単独の場合はなおさらである。さらに
図２５のような構成では、後の熱処理工程（アレイ工程
のアニールやセル工程の配向膜焼成）で金属膜２０２の
表面が酸化され、初期の圧接抵抗が高く不安定になり、
接続信頼性も低下するという問題がある。
【００１１】また別の端子構造として、例えば特開平２
−１５６２２６号公報（第２の従来技術）は、図２６
（ａ），（ｂ）に示すように、走査線端子１０３ｂと信
号線端子１０４ｂの両方に透明導電膜２０３−１，２０
３−２を単層で用いる技術が開示されている。この方法
は、走査線１０１ｂや信号線１０２ｂに低抵抗の配線材
（アルミニウムやモリブデン）を用いる一方で、端子部
では前述した腐食の問題や表面酸化の問題を解消してい
る点で非常に優れる。しかし圧接工程の再工事が困難で
あるという問題がある。
−１５６２２６号公報（第２の従来技術）は、図２６
（ａ），（ｂ）に示すように、走査線端子１０３ｂと信
号線端子１０４ｂの両方に透明導電膜２０３−１，２０
３−２を単層で用いる技術が開示されている。この方法
は、走査線１０１ｂや信号線１０２ｂに低抵抗の配線材
（アルミニウムやモリブデン）を用いる一方で、端子部
では前述した腐食の問題や表面酸化の問題を解消してい
る点で非常に優れる。しかし圧接工程の再工事が困難で
あるという問題がある。
【００１２】一方、金属配線の酸化を防止する技術が、
例えば特開平４−３６４７２３号公報（第３の従来技
術）に開示されている。図２７にこの半導体装置の電極
部の断面構造を示す。即ち、この配線は高融点金属膜２
４４の周りを高融点金属の窒化膜２４５，２４６で囲ん
だ構造であり、半導体基板２４１上の絶縁膜２４２にコ
ンタクトホール２４３を開口し、反応性スパッタリング
による高融点金属の窒化膜２４５と高融点金属膜２４４
とを順次形成し、高融点金属膜２４４をエッチングバッ
クして配線パターニングした後、高融点金属膜２４４の
表面に高融点金属の窒化膜２４６を形成することで得ら
れる。このように構成することで、高融点金属の窒化膜
がバリア膜となり、コンタクト部でのシリコンと金属と
の反応を防止し、かつ高温の熱処理による配線の酸化を
防止することができる。半導体装置で、拡散層のシリコ
ンと電極金属との反応を防止する一般的なバリア膜とし
て、窒化チタンのような高融点金属の窒化膜を用いるこ
とは広く行われており、例えば特開平２−２４９２６４
号公報にその技術が開示されている。
例えば特開平４−３６４７２３号公報（第３の従来技
術）に開示されている。図２７にこの半導体装置の電極
部の断面構造を示す。即ち、この配線は高融点金属膜２
４４の周りを高融点金属の窒化膜２４５，２４６で囲ん
だ構造であり、半導体基板２４１上の絶縁膜２４２にコ
ンタクトホール２４３を開口し、反応性スパッタリング
による高融点金属の窒化膜２４５と高融点金属膜２４４
とを順次形成し、高融点金属膜２４４をエッチングバッ
クして配線パターニングした後、高融点金属膜２４４の
表面に高融点金属の窒化膜２４６を形成することで得ら
れる。このように構成することで、高融点金属の窒化膜
がバリア膜となり、コンタクト部でのシリコンと金属と
の反応を防止し、かつ高温の熱処理による配線の酸化を
防止することができる。半導体装置で、拡散層のシリコ
ンと電極金属との反応を防止する一般的なバリア膜とし
て、窒化チタンのような高融点金属の窒化膜を用いるこ
とは広く行われており、例えば特開平２−２４９２６４
号公報にその技術が開示されている。
【００１３】
【発明が解決しようとする課題】本発明が解決しようと
する最大の課題は、アクティブマトリクス基板におい
て、製造工程中の熱処理によって端子部での接続電極の
導電層表面が酸化され、圧接抵抗が高くかつ不安定にな
ること、またこのようなことがない場合でも接続信頼性
が低下することである。以下個々の問題点について述べ
る。
する最大の課題は、アクティブマトリクス基板におい
て、製造工程中の熱処理によって端子部での接続電極の
導電層表面が酸化され、圧接抵抗が高くかつ不安定にな
ること、またこのようなことがない場合でも接続信頼性
が低下することである。以下個々の問題点について述べ
る。
【００１４】まず前述した第１の従来技術（特開平１−
２０５４６０号公報）で図２５の第３の例において、第
１の問題点は、後の熱処理工程（アレイ工程のアニール
やセル工程の配向膜焼成）で金属膜２０２の表面が酸化
され、初期のＴＣＰとの接続抵抗（圧接抵抗）が高く不
安定になることである。また初期の圧接抵抗が低くて
も、高温高湿状態で保管すると圧接抵抗が高くなること
である。その理由は、通常熱処理は窒素雰囲気中で行わ
れるが、温度を下げる際に基板温度が高い状態で空気に
さらされることが多いため、その結果金属膜２０２の表
面に導電性の低い酸化膜（半導体）が形成されるからで
ある。また第２の問題点は、金属膜２０２がモリブデン
やタングステン、あるいはこれらの合金のような腐食耐
性の悪い金属を用いた場合、端子部の接続信頼性が確保
できないことである。その理由は、圧接時にこれらの金
属をＡＣＦで覆い、さらに圧接したＴＣＰを樹脂で覆っ
ても、外部からの水分の侵入を完全に防止できないから
である。
２０５４６０号公報）で図２５の第３の例において、第
１の問題点は、後の熱処理工程（アレイ工程のアニール
やセル工程の配向膜焼成）で金属膜２０２の表面が酸化
され、初期のＴＣＰとの接続抵抗（圧接抵抗）が高く不
安定になることである。また初期の圧接抵抗が低くて
も、高温高湿状態で保管すると圧接抵抗が高くなること
である。その理由は、通常熱処理は窒素雰囲気中で行わ
れるが、温度を下げる際に基板温度が高い状態で空気に
さらされることが多いため、その結果金属膜２０２の表
面に導電性の低い酸化膜（半導体）が形成されるからで
ある。また第２の問題点は、金属膜２０２がモリブデン
やタングステン、あるいはこれらの合金のような腐食耐
性の悪い金属を用いた場合、端子部の接続信頼性が確保
できないことである。その理由は、圧接時にこれらの金
属をＡＣＦで覆い、さらに圧接したＴＣＰを樹脂で覆っ
ても、外部からの水分の侵入を完全に防止できないから
である。
【００１５】また図２３や図２４に示した第１，第２の
例において、第１の問題点は、透明導電膜２０３が１０
０ｎｍ程度の厚さでは、それぞれ金属膜２０２や走査線
１０１ａにモリブデンやタングステン、あるいはこれら
の合金のような腐食耐性の悪い金属を用いた場合、やは
り端子部の接続信頼性が確保できないことである。その
理由は、透明導電膜２０３の膜質がポーラスであるため
外部からの水分の侵入を防止できないからである。また
これらの例では逆スタガ型（チャネル保護型）のＴＦＴ
を前提としており、透明導電膜２０３の成膜を走査線１
０１ａや信号線の形成よりも後ででき、工程数を増やす
ことなく図２３や図２４のような構造にできるので、表
面酸化の問題はない。しかし順スタガ型のＴＦＴに適用
する場合は、一般に透明導電膜（ソース・ドレイン電極
に使用）の成膜は走査線（最上層配線）の形成よりも前
に行う必要があり、従って図２３や図２４のような構造
にするためには工程数を増やす必要がある。即ち第２の
問題点は、順スタガ型のＴＦＴにおいて図２３や図２４
のような端子構造にするためには、一般に工程数を増や
す必要があることである。またこのことが製造歩留まり
の低下要因になりやすい。その理由は、ソース・ドレイ
ン電極の少なくとも一部に透明導電膜を用いた順スタガ
型のＴＦＴでは、この透明導電膜の成膜時にパーティク
ルが発生する等の不具合が発生しやすいからである。
例において、第１の問題点は、透明導電膜２０３が１０
０ｎｍ程度の厚さでは、それぞれ金属膜２０２や走査線
１０１ａにモリブデンやタングステン、あるいはこれら
の合金のような腐食耐性の悪い金属を用いた場合、やは
り端子部の接続信頼性が確保できないことである。その
理由は、透明導電膜２０３の膜質がポーラスであるため
外部からの水分の侵入を防止できないからである。また
これらの例では逆スタガ型（チャネル保護型）のＴＦＴ
を前提としており、透明導電膜２０３の成膜を走査線１
０１ａや信号線の形成よりも後ででき、工程数を増やす
ことなく図２３や図２４のような構造にできるので、表
面酸化の問題はない。しかし順スタガ型のＴＦＴに適用
する場合は、一般に透明導電膜（ソース・ドレイン電極
に使用）の成膜は走査線（最上層配線）の形成よりも前
に行う必要があり、従って図２３や図２４のような構造
にするためには工程数を増やす必要がある。即ち第２の
問題点は、順スタガ型のＴＦＴにおいて図２３や図２４
のような端子構造にするためには、一般に工程数を増や
す必要があることである。またこのことが製造歩留まり
の低下要因になりやすい。その理由は、ソース・ドレイ
ン電極の少なくとも一部に透明導電膜を用いた順スタガ
型のＴＦＴでは、この透明導電膜の成膜時にパーティク
ルが発生する等の不具合が発生しやすいからである。
【００１６】第１の従来技術（特開平１−２０５４６０
号公報）の製法としての第１の問題点は、メタルマスク
を用いる工程で基板に傷を付けたり、パーティクルが発
生しやすいということである。その理由は、成膜の回り
込みを防ぐ為基板とメタルマスクを一般に接触させる必
要があるからである。また第２の問題点は、メタルマス
クを用いる工程で成膜の膜厚分布が悪くなることであ
る。その理由は、メタルマスクにある程度の厚みが必要
であり、基板のメタルマスク近傍で成膜に陰の部分がで
きるからである。さらに成膜が進むにつれメタルマスク
にもそれが堆積し、成膜の陰の部分が徐々に増加してい
くからである。また第３の問題点は、ゲート絶縁膜２０
１と非晶質シリコン膜２０４を同一真空中で連続して成
膜して界面を清浄に保つことが困難であり、トランジス
タの特性が悪くなることである。その理由は、後者の成
膜の時のみメタルマスクを用いるのは一般に不可能であ
るか、可能としても成膜装置の大幅な改造を要するから
である。
号公報）の製法としての第１の問題点は、メタルマスク
を用いる工程で基板に傷を付けたり、パーティクルが発
生しやすいということである。その理由は、成膜の回り
込みを防ぐ為基板とメタルマスクを一般に接触させる必
要があるからである。また第２の問題点は、メタルマス
クを用いる工程で成膜の膜厚分布が悪くなることであ
る。その理由は、メタルマスクにある程度の厚みが必要
であり、基板のメタルマスク近傍で成膜に陰の部分がで
きるからである。さらに成膜が進むにつれメタルマスク
にもそれが堆積し、成膜の陰の部分が徐々に増加してい
くからである。また第３の問題点は、ゲート絶縁膜２０
１と非晶質シリコン膜２０４を同一真空中で連続して成
膜して界面を清浄に保つことが困難であり、トランジス
タの特性が悪くなることである。その理由は、後者の成
膜の時のみメタルマスクを用いるのは一般に不可能であ
るか、可能としても成膜装置の大幅な改造を要するから
である。
【００１７】次に前述した第２の従来技術（特開平２−
１５６２２６号公報）においての問題点は、圧接工程の
再工事が困難であるということである。その理由は、Ｔ
ＣＰを剥がして再工事を行う際、透明導電膜２０３−
１，２０３−２が剥がれたり傷が入りやすく、歩留まり
や信頼性を低下させるからである。
１５６２２６号公報）においての問題点は、圧接工程の
再工事が困難であるということである。その理由は、Ｔ
ＣＰを剥がして再工事を行う際、透明導電膜２０３−
１，２０３−２が剥がれたり傷が入りやすく、歩留まり
や信頼性を低下させるからである。
【００１８】次に前述した第３の従来技術（特開平４−
３６４７２３号公報）において、第１の問題点は、配線
金属膜の剥がれが生じやすいことである。その理由は、
特に高融点金属がタングステンの場合、高融点金属の窒
化膜２４５と下地との密着性が悪いからである。また第
２の問題点は、製造工程が複雑になることである。その
理由は、高融点金属膜２４４の周りを高融点金属の窒化
膜２４５，２４６で囲んだ構造であるからである。特に
高融点金属の窒化膜２４６の形成を高圧窒化という特殊
な技術を用いている。
３６４７２３号公報）において、第１の問題点は、配線
金属膜の剥がれが生じやすいことである。その理由は、
特に高融点金属がタングステンの場合、高融点金属の窒
化膜２４５と下地との密着性が悪いからである。また第
２の問題点は、製造工程が複雑になることである。その
理由は、高融点金属膜２４４の周りを高融点金属の窒化
膜２４５，２４６で囲んだ構造であるからである。特に
高融点金属の窒化膜２４６の形成を高圧窒化という特殊
な技術を用いている。
【００１９】本発明の目的は、端子部でのＴＣＰとの圧
接抵抗が低く安定で、かつ高温高湿下での接続信頼性の
高い簡便に製造可能なアクティブマトリクス基板を提供
することにある。
接抵抗が低く安定で、かつ高温高湿下での接続信頼性の
高い簡便に製造可能なアクティブマトリクス基板を提供
することにある。
【００２０】
【課題を解決するための手段】本発明第１のアクティブ
マトリクス基板は、透明基板上に並列配置された複数の
走査線と、前記複数の走査線に直交して並列配置された
複数の信号線と、前記複数の走査線と複数の信号線の各
交差点に設けられたスイッチング素子と、前記スイッチ
ング素子に接続された画素電極と、前記走査線及び信号
線の始端部にそれぞれ設けられた接続電極とを有するア
クティブマトリクス基板において、前記接続電極が前記
始端部に接続する金属膜及び前記金属膜表面に設けられ
た高導電性金属の窒化膜でなるというものである。
マトリクス基板は、透明基板上に並列配置された複数の
走査線と、前記複数の走査線に直交して並列配置された
複数の信号線と、前記複数の走査線と複数の信号線の各
交差点に設けられたスイッチング素子と、前記スイッチ
ング素子に接続された画素電極と、前記走査線及び信号
線の始端部にそれぞれ設けられた接続電極とを有するア
クティブマトリクス基板において、前記接続電極が前記
始端部に接続する金属膜及び前記金属膜表面に設けられ
た高導電性金属の窒化膜でなるというものである。
【００２１】本発明の第２のアクティブマトリクス基板
は、透明基板上に並列配置された複数の信号線と、前記
複数の信号線にそれぞれ設けられた複数のスイッチング
素子と、前記複数のスイッチング素子の各々に接続され
た画素電極と、前記各信号線の始端部のそれぞれ設けら
れた接続電極とを有するアクティブマトリクス基板にお
いて、前記接続電極が前記始端部に接続する金属膜及び
前記金属膜表面に設けられた高導電性金属の窒化膜でな
るというものである。
は、透明基板上に並列配置された複数の信号線と、前記
複数の信号線にそれぞれ設けられた複数のスイッチング
素子と、前記複数のスイッチング素子の各々に接続され
た画素電極と、前記各信号線の始端部のそれぞれ設けら
れた接続電極とを有するアクティブマトリクス基板にお
いて、前記接続電極が前記始端部に接続する金属膜及び
前記金属膜表面に設けられた高導電性金属の窒化膜でな
るというものである。
【００２２】これらにおいて、接続電極が端子コンタク
トホールを有する絶縁膜で選択的に被覆されているよう
にすることができる。
トホールを有する絶縁膜で選択的に被覆されているよう
にすることができる。
【００２３】又、高融点金属の窒化膜もしくは高導電性
金属の窒化膜が金属膜の表面及び側面を被覆しているよ
うにすることができる。
金属の窒化膜が金属膜の表面及び側面を被覆しているよ
うにすることができる。
【００２４】更に、高融点金属の窒化膜もしくは高導電
性金属の窒化膜が端子コンタクトホールと自己整合して
金属膜表面を被覆しているようにすることができる。
性金属の窒化膜が端子コンタクトホールと自己整合して
金属膜表面を被覆しているようにすることができる。
【００２５】更に又、高融点金属はクロム、タンタル、
ニオブ、チタン、モリブデン、タングステンのうちの何
れか、もしくはこれらを主体とする合金であり、高導電
性金属はアルミニウムもしくはこれを主体とする合金で
あるようにすることができる。
ニオブ、チタン、モリブデン、タングステンのうちの何
れか、もしくはこれらを主体とする合金であり、高導電
性金属はアルミニウムもしくはこれを主体とする合金で
あるようにすることができる。
【００２６】走査線や信号線の始端部に設けられた接続
電極の表面に金属の窒化膜を有しているので熱処理工程
での酸化や、外部からの水分に対する腐食を防止でき
る。
電極の表面に金属の窒化膜を有しているので熱処理工程
での酸化や、外部からの水分に対する腐食を防止でき
る。
【００２７】
【発明の実施の形態】図１は本発明に関連する関連技術
１の一画素部分を示す平面図、図２（ａ）、（ｂ）はそ
れぞれ図１のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ
線断面図である。
１の一画素部分を示す平面図、図２（ａ）、（ｂ）はそ
れぞれ図１のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ
線断面図である。
【００２８】図１，図２及び図２２を参照して、この関
連技術１について、その製造工程に沿って説明する。
連技術１について、その製造工程に沿って説明する。
【００２９】厚さ０．７ｍｍのガラス板からなる透明基
板１上に厚さ約１５０ｎｍのクロム膜をスパッタリング
法により成膜した後フォトリソグラフィー工程によりパ
ターニングしてクロム膜２−１，２−２，２−３を形成
する。クロム膜２−１は走査線１０１Ａの始端部１０１
Ａｔとその近傍のみにある。クロム膜２−２は、信号線
１０２Ａを後述する裏打金属層１６とともに構成し、信
号線始端部１０２Ａｔに連結している。クロム膜２−３
は、走査線１０１Ａから分岐するゲート電極１５下に設
けられる遮光膜である。
板１上に厚さ約１５０ｎｍのクロム膜をスパッタリング
法により成膜した後フォトリソグラフィー工程によりパ
ターニングしてクロム膜２−１，２−２，２−３を形成
する。クロム膜２−１は走査線１０１Ａの始端部１０１
Ａｔとその近傍のみにある。クロム膜２−２は、信号線
１０２Ａを後述する裏打金属層１６とともに構成し、信
号線始端部１０２Ａｔに連結している。クロム膜２−３
は、走査線１０１Ａから分岐するゲート電極１５下に設
けられる遮光膜である。
【００３０】次に、層間絶縁膜３として、例えば常圧Ｃ
ＶＤ法により厚さ約３００ｎｍの低酸化シリコン膜を形
成する。次に厚さ約５０ｎｍのＩＴＯ膜をスパッタリン
グ法により成膜しフォトリソグラフィー工程によりパタ
ーニングして他のソース・ドレイン電極４及びこれに連
結する画素電極１０６Ａ並びに一のソース・ドレイン電
極５を形成する。
ＶＤ法により厚さ約３００ｎｍの低酸化シリコン膜を形
成する。次に厚さ約５０ｎｍのＩＴＯ膜をスパッタリン
グ法により成膜しフォトリソグラフィー工程によりパタ
ーニングして他のソース・ドレイン電極４及びこれに連
結する画素電極１０６Ａ並びに一のソース・ドレイン電
極５を形成する。
【００３１】次に例えばフォスフィン（ＰＨ３）のプラ
ズマ処理を行い、これらの表面部にリンを添加した後、
厚さがそれぞれ約５０ｎｍの不純物を添加していないノ
ンドープ非晶質シリコン膜６と低温窒化シリコン膜をそ
れぞれプラズマＣＶＤ法により連続して成膜し、フォト
リソグラフィー工程を経て島状の半導体層８と第１のゲ
ート絶縁膜９との積層膜を形成する。このプラズマＣＶ
Ｄは基板温度を約３００℃にして行うため、このとき一
のソース・ドレイン電極５及び他のソース・ドレイン電
極４表面部のリンがノンドープ非晶質シリコン膜６に拡
散し、ここに厚さ約５ｎｍのｎ型半導体薄膜７が形成さ
れ、一のソース・ドレイン電極及び他のソース・ドレイ
ン電極と半導体層８の電気的接続が取られる。その次に
例えば厚さ約３００ｎｍの低温窒化シリコン膜をプラズ
マＣＶＤ法により成膜して第２のゲート絶縁膜１０と
し、フォトリソグラフィー工程を経て一のソース・ドレ
イン電極５上のコンタクトホール１１−１及び画素電極
１０６Ａ上の開口１１−２並びに信号線１０２Ａ上のコ
ンタクトホール１２−３，遮光膜（２−３）上のコンタ
クトホール１２−４、走査線始端部１０１Ａｔ上のコン
タクトホール１２−１及び信号線始端部１０２Ａｔ上の
コンタクトホール１２−２を形成する。これらのコンタ
クトホールを形成するためのエッチングをＣＦ４ やＣ
ＨＦ３ 等のガスを用いて行えば、１１−１，１１−
２，１２−１〜１２−４を同時に形成できる。ＩＴＯ膜
がエッチング阻止層として作用するからである。最後に
厚さ約１５０ｎｍのクロム膜１３と厚さ約５０ｎｍの窒
化クロム膜１４をスパッタリング法により連続して成膜
し、フォトリソグラフィー工程を経てゲート電極１５と
走査線１０１Ａ，裏打金属層１６，走査線端子１０３Ａ
である接続電極及び信号線端子１０４Ａである接続電極
を形成し、アニールを行ってアクティブマトリクス基板
を完成する。ここで窒化クロム膜はアルゴンと窒素の混
合ガス中で反応性スパッタリングを行い形成される。ア
ルゴンと窒素の流量比は１：１程度が適当である。クロ
ム窒化膜１４／クロム膜１３のエッチングはドライエッ
チング（この場合は塩素等の塩素系ガスを使用）で行わ
れる。
ズマ処理を行い、これらの表面部にリンを添加した後、
厚さがそれぞれ約５０ｎｍの不純物を添加していないノ
ンドープ非晶質シリコン膜６と低温窒化シリコン膜をそ
れぞれプラズマＣＶＤ法により連続して成膜し、フォト
リソグラフィー工程を経て島状の半導体層８と第１のゲ
ート絶縁膜９との積層膜を形成する。このプラズマＣＶ
Ｄは基板温度を約３００℃にして行うため、このとき一
のソース・ドレイン電極５及び他のソース・ドレイン電
極４表面部のリンがノンドープ非晶質シリコン膜６に拡
散し、ここに厚さ約５ｎｍのｎ型半導体薄膜７が形成さ
れ、一のソース・ドレイン電極及び他のソース・ドレイ
ン電極と半導体層８の電気的接続が取られる。その次に
例えば厚さ約３００ｎｍの低温窒化シリコン膜をプラズ
マＣＶＤ法により成膜して第２のゲート絶縁膜１０と
し、フォトリソグラフィー工程を経て一のソース・ドレ
イン電極５上のコンタクトホール１１−１及び画素電極
１０６Ａ上の開口１１−２並びに信号線１０２Ａ上のコ
ンタクトホール１２−３，遮光膜（２−３）上のコンタ
クトホール１２−４、走査線始端部１０１Ａｔ上のコン
タクトホール１２−１及び信号線始端部１０２Ａｔ上の
コンタクトホール１２−２を形成する。これらのコンタ
クトホールを形成するためのエッチングをＣＦ４ やＣ
ＨＦ３ 等のガスを用いて行えば、１１−１，１１−
２，１２−１〜１２−４を同時に形成できる。ＩＴＯ膜
がエッチング阻止層として作用するからである。最後に
厚さ約１５０ｎｍのクロム膜１３と厚さ約５０ｎｍの窒
化クロム膜１４をスパッタリング法により連続して成膜
し、フォトリソグラフィー工程を経てゲート電極１５と
走査線１０１Ａ，裏打金属層１６，走査線端子１０３Ａ
である接続電極及び信号線端子１０４Ａである接続電極
を形成し、アニールを行ってアクティブマトリクス基板
を完成する。ここで窒化クロム膜はアルゴンと窒素の混
合ガス中で反応性スパッタリングを行い形成される。ア
ルゴンと窒素の流量比は１：１程度が適当である。クロ
ム窒化膜１４／クロム膜１３のエッチングはドライエッ
チング（この場合は塩素等の塩素系ガスを使用）で行わ
れる。
【００３２】こうして得られた関連技術１のアクティブ
マトリクス基板は、透明基板１の表面を選択的に被覆し
て所定方向（Ｙ方向）に走行して平行に配置された複数
の信号線１０２Ａを有している。信号線１０２Ａは幅広
の始端部１０２Ａｔを有するストライプ状のクロム膜２
−２を主体とし、画素毎にそれぞれ裏打層１６を有して
いる。裏打層１６は窒化クロム膜１４／クロム膜１３の
２層膜でなり、第２のゲート絶縁膜１０に設けられたコ
ンタクトホール１１−１を介してＩＴＯ膜でなる一のソ
ース・ドレイン電極５に接続されるとともに絶縁膜１７
に設けられたコンタクトホール１２−３を介してクロム
膜２−２に接続される。信号線の始端部１０２Ａｔ上に
は絶縁膜１７に設けられた接続電極（１０４Ａ）が設け
られている。接続電極（１０４Ａ）は信号線端子であ
り、窒化クロム膜１４／クロム膜１３の２層膜でなる。
マトリクス基板は、透明基板１の表面を選択的に被覆し
て所定方向（Ｙ方向）に走行して平行に配置された複数
の信号線１０２Ａを有している。信号線１０２Ａは幅広
の始端部１０２Ａｔを有するストライプ状のクロム膜２
−２を主体とし、画素毎にそれぞれ裏打層１６を有して
いる。裏打層１６は窒化クロム膜１４／クロム膜１３の
２層膜でなり、第２のゲート絶縁膜１０に設けられたコ
ンタクトホール１１−１を介してＩＴＯ膜でなる一のソ
ース・ドレイン電極５に接続されるとともに絶縁膜１７
に設けられたコンタクトホール１２−３を介してクロム
膜２−２に接続される。信号線の始端部１０２Ａｔ上に
は絶縁膜１７に設けられた接続電極（１０４Ａ）が設け
られている。接続電極（１０４Ａ）は信号線端子であ
り、窒化クロム膜１４／クロム膜１３の２層膜でなる。
【００３３】信号線１０２Ａ上の絶縁膜１７（第２のゲ
ート絶縁膜１０／層間絶縁膜３）を選択的に被覆して、
Ｙ方向と直交するＸ方向に走行して平行に、複数の走査
線１０１Ａが設けられる。
ート絶縁膜１０／層間絶縁膜３）を選択的に被覆して、
Ｙ方向と直交するＸ方向に走行して平行に、複数の走査
線１０１Ａが設けられる。
【００３４】各走査線１０１Ａは、窒化クロム膜１４／
クロム膜１３の積層膜でなり、幅広の始端部１０１Ａｔ
及び画素あたり１つの分岐２−３（ゲート電極１５）を
有してストライプ状にパターニングされている。又、始
端部１０１Ａｔは、絶縁膜１７に設けられたコンタクト
ホール１２−１を介してクロム膜２−１に接続される。
更に、各走査線１０１Ａはゲート電極１５を分岐する箇
所で絶縁膜１７に設けられたコンタクトホール１２−４
を介してクロム膜２−３（遮光膜）に接続される。
クロム膜１３の積層膜でなり、幅広の始端部１０１Ａｔ
及び画素あたり１つの分岐２−３（ゲート電極１５）を
有してストライプ状にパターニングされている。又、始
端部１０１Ａｔは、絶縁膜１７に設けられたコンタクト
ホール１２−１を介してクロム膜２−１に接続される。
更に、各走査線１０１Ａはゲート電極１５を分岐する箇
所で絶縁膜１７に設けられたコンタクトホール１２−４
を介してクロム膜２−３（遮光膜）に接続される。
【００３５】走査線１０１Ａと信号線１０２Ａとの交差
点にはスイッチング素子として順スタガＴＦＴ１０５Ａ
が設けられている。ＴＦＴ１０５Ａは、裏打金属層１６
を介して信号線１０２Ａに接続される一のソース・ドレ
イン電極５と、画素電極１０６Ａと一体の他のソース・
ドレイン電極４とを有している。一のソース・ドレイン
電極５と他のソース・ドレイン電極４とにまたがって半
導体層８が設けられている。半導体層８はノンドープ非
晶質シリコン膜６と、一のソース・ドレイン電極及び他
のソース・ドレイン電極にそれぞれ接触するｎ型半導体
膜７とでなる。第１のゲート絶縁膜９及び第２のゲート
絶縁膜１０の積層ゲート絶縁膜を介して半導体層８を横
断してゲート電極１５が設けられている。
点にはスイッチング素子として順スタガＴＦＴ１０５Ａ
が設けられている。ＴＦＴ１０５Ａは、裏打金属層１６
を介して信号線１０２Ａに接続される一のソース・ドレ
イン電極５と、画素電極１０６Ａと一体の他のソース・
ドレイン電極４とを有している。一のソース・ドレイン
電極５と他のソース・ドレイン電極４とにまたがって半
導体層８が設けられている。半導体層８はノンドープ非
晶質シリコン膜６と、一のソース・ドレイン電極及び他
のソース・ドレイン電極にそれぞれ接触するｎ型半導体
膜７とでなる。第１のゲート絶縁膜９及び第２のゲート
絶縁膜１０の積層ゲート絶縁膜を介して半導体層８を横
断してゲート電極１５が設けられている。
【００３６】走査線接続端子１０３Ａ及び信号線接続端
子１０４Ａの表面（接続面）を窒化クロム膜にしたこと
により、後の熱処理工程（アレイ工程のアニールやセル
工程の配向膜焼成）でクロム膜表面の酸化が防止され、
端子部での初期の圧接抵抗が低く安定にすることができ
る。ここで後の熱処理工程で窒化クロム表面も酸化され
るが、酸化膜の厚さはクロム酸化膜（厚さ１０ｎｍ程
度）の約１／５の厚さであり、圧接する際ＡＣＦの粒子
でこの酸化膜を簡単に突き破ることができる。また窒化
クロムなどの高融点金属の窒化膜の比抵抗は１００〜２
００μΩｃｍ程度とインジウム錫酸化物（ＩＴＯ）のよ
うな透明導電膜と同程度であり、良好な圧接抵抗が得ら
れる。図２において、クロム膜１３と窒化クロム膜１４
の代わりに 、アルミニウム（合金）膜と窒化アルミニウ
ム膜を用いた場合が本発明の第１の実施の形態となる。
子１０４Ａの表面（接続面）を窒化クロム膜にしたこと
により、後の熱処理工程（アレイ工程のアニールやセル
工程の配向膜焼成）でクロム膜表面の酸化が防止され、
端子部での初期の圧接抵抗が低く安定にすることができ
る。ここで後の熱処理工程で窒化クロム表面も酸化され
るが、酸化膜の厚さはクロム酸化膜（厚さ１０ｎｍ程
度）の約１／５の厚さであり、圧接する際ＡＣＦの粒子
でこの酸化膜を簡単に突き破ることができる。また窒化
クロムなどの高融点金属の窒化膜の比抵抗は１００〜２
００μΩｃｍ程度とインジウム錫酸化物（ＩＴＯ）のよ
うな透明導電膜と同程度であり、良好な圧接抵抗が得ら
れる。図２において、クロム膜１３と窒化クロム膜１４
の代わりに 、アルミニウム（合金）膜と窒化アルミニウ
ム膜を用いた場合が本発明の第１の実施の形態となる。
【００３７】図４（ａ）は、本発明に関連する関連技術
２の走査線端子を示す平面図、図４（ｂ）は図４（ａ）
のＡ−Ａ線断面図である。
２の走査線端子を示す平面図、図４（ｂ）は図４（ａ）
のＡ−Ａ線断面図である。
【００３８】走査線始端部１０１Ａｔの窒化クロム膜１
４／クロム膜１３の２層膜下にコンタクトホール及び透
明基板１を被覆するクロム膜を設けていない点で関連技
術１と相違している。
４／クロム膜１３の２層膜下にコンタクトホール及び透
明基板１を被覆するクロム膜を設けていない点で関連技
術１と相違している。
【００３９】図５は本発明の第２の実施の形態を示す平
面図、図６（ａ），（ｂ），（ｃ）は図５のＡ−Ａ線断
面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図である。
面図、図６（ａ），（ｂ），（ｃ）は図５のＡ−Ａ線断
面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図である。
【００４０】この第２の実施の形態は関連技術１におい
て、窒化クロム膜１４／クロム膜１３の２層膜パターン
（走査線１０１Ｂ，ゲート電極１５Ａ，裏打金属層１６
Ａ，信号線接続電極）の側面に窒化クロム膜１４Ｓが設
けられたものである。クロム膜が窒化クロム膜で完全に
覆われるので、腐食耐性は一層良好である。
て、窒化クロム膜１４／クロム膜１３の２層膜パターン
（走査線１０１Ｂ，ゲート電極１５Ａ，裏打金属層１６
Ａ，信号線接続電極）の側面に窒化クロム膜１４Ｓが設
けられたものである。クロム膜が窒化クロム膜で完全に
覆われるので、腐食耐性は一層良好である。
【００４１】製造方法としては、図１，図２で示される
状態にするまでは関連技術１に準じる。最後に、厚さ約
５０ｎｍの窒化クロム膜を反応性スパッタリングにより
再び全面に成膜した後、反応性イオンエッチングにより
基板全面をエッチバック（異方性エッチング）してクロ
ム１３の側面に窒化クロム膜１４Ｓを形成し、アニール
を行えばよい。あるいは、窒素ガスまたはアンモニアガ
ス中でプラズマ処理を行ってクロム膜１３の側面に窒化
クロム膜を形成してもよい。但しこの場合は、クロム膜
の代わりにモリブデンやタングステンのような腐食耐性
の悪い金属膜を用いるのは適切でない。プラズマ窒化に
よっては、厚い窒化膜を形成するのは困難であるからで
ある。
状態にするまでは関連技術１に準じる。最後に、厚さ約
５０ｎｍの窒化クロム膜を反応性スパッタリングにより
再び全面に成膜した後、反応性イオンエッチングにより
基板全面をエッチバック（異方性エッチング）してクロ
ム１３の側面に窒化クロム膜１４Ｓを形成し、アニール
を行えばよい。あるいは、窒素ガスまたはアンモニアガ
ス中でプラズマ処理を行ってクロム膜１３の側面に窒化
クロム膜を形成してもよい。但しこの場合は、クロム膜
の代わりにモリブデンやタングステンのような腐食耐性
の悪い金属膜を用いるのは適切でない。プラズマ窒化に
よっては、厚い窒化膜を形成するのは困難であるからで
ある。
【００４２】図３に本発明の第２の実施の形態の圧接抵
抗の評価結果を図１９に示した従来例と比較して示す。
ただし、２０端子直列接続したときの圧接抵抗を示す。
ＡＣＦにはソニーケミカル社製のＣＰ７１３１改良型を
用いた。圧接条件は２０ｋｇ／ｃｍ２ 、１８０℃であ
る。図３（ａ）に３００℃，３０分の熱処理前後の圧接
抵抗を示す。熱処理前には差はないが、熱処理により本
実施の形態では殆ど変化がないが、従来例では大きなば
らつきを示し著しいものは絶縁状態になる。図３（ｂ）
に６０℃，９０％の高温高湿保管試験（ＨＨＴ）の結果
を示す。本実施の形態では５００時間まで変化は僅少で
あったが、従来例では大きく変化していることが判る。
抗の評価結果を図１９に示した従来例と比較して示す。
ただし、２０端子直列接続したときの圧接抵抗を示す。
ＡＣＦにはソニーケミカル社製のＣＰ７１３１改良型を
用いた。圧接条件は２０ｋｇ／ｃｍ２ 、１８０℃であ
る。図３（ａ）に３００℃，３０分の熱処理前後の圧接
抵抗を示す。熱処理前には差はないが、熱処理により本
実施の形態では殆ど変化がないが、従来例では大きなば
らつきを示し著しいものは絶縁状態になる。図３（ｂ）
に６０℃，９０％の高温高湿保管試験（ＨＨＴ）の結果
を示す。本実施の形態では５００時間まで変化は僅少で
あったが、従来例では大きく変化していることが判る。
【００４３】次に、本発明の第３の実施の形態について
説明する。第２の実施の形態における絶縁膜１７を被覆
するクロム膜の代わりに、厚さ５０ｎｍの窒化タンタル
膜又はニオブ膜でなる下敷膜と厚さ１５０ｎｍのタンタ
ル膜とでなる２層膜を用いることができる。更に、この
２層膜を用いたパターンの表面及び又は側面に窒化タン
タル膜を設けることができる。このような下敷膜上に
は、比抵抗の小さいα相のタンタル膜を形成し易い。
説明する。第２の実施の形態における絶縁膜１７を被覆
するクロム膜の代わりに、厚さ５０ｎｍの窒化タンタル
膜又はニオブ膜でなる下敷膜と厚さ１５０ｎｍのタンタ
ル膜とでなる２層膜を用いることができる。更に、この
２層膜を用いたパターンの表面及び又は側面に窒化タン
タル膜を設けることができる。このような下敷膜上に
は、比抵抗の小さいα相のタンタル膜を形成し易い。
【００４４】図７は、第３の実施の形態を示す断面図
で、この実施の形態は、厚さ５０ｎｍの窒化タンタル膜
１４Ａ−１，厚さ１５０ｎｍのタンタル膜１３Ａ及び厚
さ５０ｎｍの窒化タンタル膜１４−２の３層膜パターン
の側面に厚さ５０ｎｍの窒化タンタル膜１４ＡＳを形成
した走査線信号端子を有している。すなわち、図５，図
６に示す第２の実施の形態の走査線の始端部１０１Ａｔ
下にコンタクトホール１２−１を設けないものにおいて
上述の技術を適用したものであり、信号線の始端部上の
接続電極も同様に窒化タンタル膜／タンタル膜／窒化タ
ンタル膜の３層膜パターンの側面に窒化タンタル膜を設
けた構造を有している。製造方法は第２の実施の形態の
それに準じる。反応性スパッタリング法により窒化タン
タル膜１４Ａ−１を形成し、スパッタリング法によりタ
ンタル膜１３Ａを形成し、反応性スパッタリング法によ
り窒化タンタル膜１４Ａ−２を形成した後パターニング
して、再び反応性スパッタリング法により窒化タンタル
膜を全面に堆積したのち異方性エッチングを行うかプラ
ズマ窒化によりタンタル膜パターンの側面を窒化すれば
よいのである。
で、この実施の形態は、厚さ５０ｎｍの窒化タンタル膜
１４Ａ−１，厚さ１５０ｎｍのタンタル膜１３Ａ及び厚
さ５０ｎｍの窒化タンタル膜１４−２の３層膜パターン
の側面に厚さ５０ｎｍの窒化タンタル膜１４ＡＳを形成
した走査線信号端子を有している。すなわち、図５，図
６に示す第２の実施の形態の走査線の始端部１０１Ａｔ
下にコンタクトホール１２−１を設けないものにおいて
上述の技術を適用したものであり、信号線の始端部上の
接続電極も同様に窒化タンタル膜／タンタル膜／窒化タ
ンタル膜の３層膜パターンの側面に窒化タンタル膜を設
けた構造を有している。製造方法は第２の実施の形態の
それに準じる。反応性スパッタリング法により窒化タン
タル膜１４Ａ−１を形成し、スパッタリング法によりタ
ンタル膜１３Ａを形成し、反応性スパッタリング法によ
り窒化タンタル膜１４Ａ−２を形成した後パターニング
して、再び反応性スパッタリング法により窒化タンタル
膜を全面に堆積したのち異方性エッチングを行うかプラ
ズマ窒化によりタンタル膜パターンの側面を窒化すれば
よいのである。
【００４５】以上第１〜第３の実施の形態は、スイッチ
素子として順スタガ型ＴＦＴを使用したアクティブマト
リクス基板に関するものである。次に逆スタガＴＦＴを
使用したものについて説明する。
素子として順スタガ型ＴＦＴを使用したアクティブマト
リクス基板に関するものである。次に逆スタガＴＦＴを
使用したものについて説明する。
【００４６】図８は本発明に関連する関連技術３の一画
素部分を示す平面図、図９（ａ），（ｂ），（ｃ）は図
８のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図
である。
素部分を示す平面図、図９（ａ），（ｂ），（ｃ）は図
８のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図
である。
【００４７】本関連技術３について、図８，図９，図２
２を参照して、その製造工程に沿って説明する。
２を参照して、その製造工程に沿って説明する。
【００４８】厚さ０．７ｍｍのガラス基板からなる透明
基板１上に厚さ約１５０ｎｍのアルミニウム・ネオジム
合金膜（以下Ａｌ−Ｎｄ膜と記す）をスパッタリング法
により成膜し、フォトリソグラフィー工程にてパターニ
ングしてＡｌ−Ｎｄ膜２−１Ａ，２−２Ａ，２−３Ａを
形成する。２−１Ａは走査線１０１Ｃを構成し、幅広の
始端部１０１Ｃｔ及び画素あたり１つの分岐２−３Ａ
（ゲート電極１５Ｂ）を有してストライプ状にパターニ
ングされている。２−２Ａは信号線１０２Ｃの始端部１
０２Ｃｔとその近傍にのみ存在する。次に、厚さ約１５
０ｎｍの低温酸化シリコン膜を高周波スパッタリングに
より成膜し第１のゲート絶縁膜１８とする。次に厚さ約
３００ｎｍの低温窒化シリコン膜を第２のゲート絶縁膜
１９として形成し、厚さ約３００ｎｍの不純物を添加し
ていないノンドープ非晶質シリコン膜と厚さ約５０ｎｍ
のリンを添加した非晶質シリコン膜をプラズマＣＶＤ法
により連続して成膜し、フォトリソグラフィー工程を経
てノンドープ半導体膜２００とｎ型半導体薄膜２１とが
積層された島状の半導体層８Ａをゲート電極１５Ｂ上を
横断して形成する。次にフォトリソグラフィー工程を経
て端子部のＡｌ−Ｎｄ膜２−１Ａ、２−２Ａ上にそれぞ
れコンタクトホール１２−１Ａ，１２−２Ａを形成す
る。その次に厚さ約１５０ｎｍのモリブデン膜１３Ｂと
厚さ約１５０ｎｍの窒化モリブデン膜１４Ｂをスパッタ
リング法により連続して成膜し、フォトリソグラフィー
工程を経て一のソース・ドレイン電極５Ａ，他のソース
・ドレイン電極４Ａ，信号線１０２Ｃとその始端部１０
２Ｃｔ及び走査線の始端部１０１Ｃｔ上の接続電極（走
査線端子１０３Ｄ）を形成する。信号線１０２Ｃは画素
あたり１つの一のソース・ドレイン電極５Ａを分岐して
有している。窒化モリブデン膜／モリブデン膜のエッチ
ングはドライエッチング（この場合は通常４フッ化炭素
等のフッ素系ガスを使用）で行われる。その次に厚さ約
１００ｎｍのＩＴＯ膜をスパッタリング法により成膜
し、フォトリソグラフィー工程を経て画素電極１０６Ｃ
を形成した後、一のソース・ドレイン電極５Ａ、他のソ
ース・ドレイン電極４Ａをマスクにしてｎ型半導体薄膜
２１をＣＨＦ3 と塩素の混合ガスを用いてエッチングし
てチャネルを形成する。最後に例えば厚さ約２００ｎｍ
の低温窒化シリコン膜をプラズマＣＶＤ法により温度３
００℃で成膜し絶縁膜２２とし、フォトリソグラフィー
工程を経て画素電極１０６Ｃ上の開口２３接続電極（１
０３Ｃ，１０４Ｃ）上に端子コンタクトホール２３−
１，２３−２を形成し、アニールを行ってアクティブマ
トリクス基板を完成する。
基板１上に厚さ約１５０ｎｍのアルミニウム・ネオジム
合金膜（以下Ａｌ−Ｎｄ膜と記す）をスパッタリング法
により成膜し、フォトリソグラフィー工程にてパターニ
ングしてＡｌ−Ｎｄ膜２−１Ａ，２−２Ａ，２−３Ａを
形成する。２−１Ａは走査線１０１Ｃを構成し、幅広の
始端部１０１Ｃｔ及び画素あたり１つの分岐２−３Ａ
（ゲート電極１５Ｂ）を有してストライプ状にパターニ
ングされている。２−２Ａは信号線１０２Ｃの始端部１
０２Ｃｔとその近傍にのみ存在する。次に、厚さ約１５
０ｎｍの低温酸化シリコン膜を高周波スパッタリングに
より成膜し第１のゲート絶縁膜１８とする。次に厚さ約
３００ｎｍの低温窒化シリコン膜を第２のゲート絶縁膜
１９として形成し、厚さ約３００ｎｍの不純物を添加し
ていないノンドープ非晶質シリコン膜と厚さ約５０ｎｍ
のリンを添加した非晶質シリコン膜をプラズマＣＶＤ法
により連続して成膜し、フォトリソグラフィー工程を経
てノンドープ半導体膜２００とｎ型半導体薄膜２１とが
積層された島状の半導体層８Ａをゲート電極１５Ｂ上を
横断して形成する。次にフォトリソグラフィー工程を経
て端子部のＡｌ−Ｎｄ膜２−１Ａ、２−２Ａ上にそれぞ
れコンタクトホール１２−１Ａ，１２−２Ａを形成す
る。その次に厚さ約１５０ｎｍのモリブデン膜１３Ｂと
厚さ約１５０ｎｍの窒化モリブデン膜１４Ｂをスパッタ
リング法により連続して成膜し、フォトリソグラフィー
工程を経て一のソース・ドレイン電極５Ａ，他のソース
・ドレイン電極４Ａ，信号線１０２Ｃとその始端部１０
２Ｃｔ及び走査線の始端部１０１Ｃｔ上の接続電極（走
査線端子１０３Ｄ）を形成する。信号線１０２Ｃは画素
あたり１つの一のソース・ドレイン電極５Ａを分岐して
有している。窒化モリブデン膜／モリブデン膜のエッチ
ングはドライエッチング（この場合は通常４フッ化炭素
等のフッ素系ガスを使用）で行われる。その次に厚さ約
１００ｎｍのＩＴＯ膜をスパッタリング法により成膜
し、フォトリソグラフィー工程を経て画素電極１０６Ｃ
を形成した後、一のソース・ドレイン電極５Ａ、他のソ
ース・ドレイン電極４Ａをマスクにしてｎ型半導体薄膜
２１をＣＨＦ3 と塩素の混合ガスを用いてエッチングし
てチャネルを形成する。最後に例えば厚さ約２００ｎｍ
の低温窒化シリコン膜をプラズマＣＶＤ法により温度３
００℃で成膜し絶縁膜２２とし、フォトリソグラフィー
工程を経て画素電極１０６Ｃ上の開口２３接続電極（１
０３Ｃ，１０４Ｃ）上に端子コンタクトホール２３−
１，２３−２を形成し、アニールを行ってアクティブマ
トリクス基板を完成する。
【００４９】こうして得られた関連技術３のアクティブ
マトリクス基板は、透明基板１の表面を選択的に被覆し
て所定方向（Ｘ方向）に平行に配置された複数の走査線
１０１Ｃを有している。信号線１０１Ｃは、幅広の始端
部１０１Ｃｔ及び画素あたり１つの分岐２−３Ａ（ゲー
ト電極１５Ｂ）を有している。走査線の始端部１０１Ｃ
ｔには、窒化モリブデン膜１４Ｂ／モリブデン膜１３Ｂ
でなる接続電極（１０３Ｄ）を有している。接続電極
（１０３Ｄ）は、絶縁膜１７Ａ（第２のゲート絶縁膜１
９／第１のゲート絶縁膜１８）に設けられたコンタクト
ホール１２−１Ａを介して走査線の始端部のＡｌ−Ｎｄ
膜２−１Ａに接続される。接続電極１０３Ｄの縁端部は
絶縁膜２２で被覆される。
マトリクス基板は、透明基板１の表面を選択的に被覆し
て所定方向（Ｘ方向）に平行に配置された複数の走査線
１０１Ｃを有している。信号線１０１Ｃは、幅広の始端
部１０１Ｃｔ及び画素あたり１つの分岐２−３Ａ（ゲー
ト電極１５Ｂ）を有している。走査線の始端部１０１Ｃ
ｔには、窒化モリブデン膜１４Ｂ／モリブデン膜１３Ｂ
でなる接続電極（１０３Ｄ）を有している。接続電極
（１０３Ｄ）は、絶縁膜１７Ａ（第２のゲート絶縁膜１
９／第１のゲート絶縁膜１８）に設けられたコンタクト
ホール１２−１Ａを介して走査線の始端部のＡｌ−Ｎｄ
膜２−１Ａに接続される。接続電極１０３Ｄの縁端部は
絶縁膜２２で被覆される。
【００５０】走査線１０１Ｃ上の絶縁膜１７Ａを選択的
に被覆して、Ｘ方向と直交するＹ方向に走行して、平行
に配置された複数の信号線１０２Ｃが設けられている。
信号線１０２Ｃは幅広の始端部１０２Ｃｔ及び画素あた
り１つの分岐である一のソース・ドレイン電極５Ａを有
してストライプ状にパターニングされている。信号線１
０２Ｃは、窒化モリブデン膜１４Ｂ／モリブデン膜１３
Ｂの２層膜でなる。信号線の始端部１０２Ｃｔは、絶縁
膜１７Ａに設けられたコンタクトホール１２−２Ａを介
してＡｌ−Ｎｄ膜２−２Ａ（始端部１０２Ｃｔとその近
傍のみにある）に接続される。この始端部１０２Ｃｔは
同時に信号線の接続電極（１０４Ｄ）であり、その絶縁
部は絶縁膜２２で被覆される。
に被覆して、Ｘ方向と直交するＹ方向に走行して、平行
に配置された複数の信号線１０２Ｃが設けられている。
信号線１０２Ｃは幅広の始端部１０２Ｃｔ及び画素あた
り１つの分岐である一のソース・ドレイン電極５Ａを有
してストライプ状にパターニングされている。信号線１
０２Ｃは、窒化モリブデン膜１４Ｂ／モリブデン膜１３
Ｂの２層膜でなる。信号線の始端部１０２Ｃｔは、絶縁
膜１７Ａに設けられたコンタクトホール１２−２Ａを介
してＡｌ−Ｎｄ膜２−２Ａ（始端部１０２Ｃｔとその近
傍のみにある）に接続される。この始端部１０２Ｃｔは
同時に信号線の接続電極（１０４Ｄ）であり、その絶縁
部は絶縁膜２２で被覆される。
【００５１】走査線１０１Ｃと信号線１０２Ｃとの各交
差点には、逆スタガＴＦＴ１０５Ｂがスイッチング素子
として設けられている。逆スタガＴＦＴ１０５Ｂのゲー
ト電極１５Ｂは、信号線１０１Ｃから分岐したＡｌ−Ｎ
ｄ膜２−３Ａでなる。ゲート電極１５Ｂを順次に被覆す
る第１のゲート絶縁膜１８及び第２のゲート絶縁膜１９
でなる積層ゲート絶縁膜（１７Ａ）を選択的に被覆して
ノンドープ半導体薄膜２０とｎ型半導体薄膜２１とが設
けられて半導体層８Ａが設けられている。半導体層８Ａ
には、一のソース・ドレイン電極５Ａと他のソース・ド
レイン電極４Ａとが接続される。半導体層８Ａのｎ型半
導体薄膜２１は、一のソース・ドレイン電極５Ａ及び他
のソース・ドレイン電極４Ａと接触する部分以外は除去
されている。他のソース・ドレイン電極４ＡはＩＴＯ膜
でなる画素電極１０６Ｃが接続される。
差点には、逆スタガＴＦＴ１０５Ｂがスイッチング素子
として設けられている。逆スタガＴＦＴ１０５Ｂのゲー
ト電極１５Ｂは、信号線１０１Ｃから分岐したＡｌ−Ｎ
ｄ膜２−３Ａでなる。ゲート電極１５Ｂを順次に被覆す
る第１のゲート絶縁膜１８及び第２のゲート絶縁膜１９
でなる積層ゲート絶縁膜（１７Ａ）を選択的に被覆して
ノンドープ半導体薄膜２０とｎ型半導体薄膜２１とが設
けられて半導体層８Ａが設けられている。半導体層８Ａ
には、一のソース・ドレイン電極５Ａと他のソース・ド
レイン電極４Ａとが接続される。半導体層８Ａのｎ型半
導体薄膜２１は、一のソース・ドレイン電極５Ａ及び他
のソース・ドレイン電極４Ａと接触する部分以外は除去
されている。他のソース・ドレイン電極４ＡはＩＴＯ膜
でなる画素電極１０６Ｃが接続される。
【００５２】関連技術１との相違点は、ＴＦＴの型のち
がいはともかくとして、接続電極の材質の相違と、縁端
部が絶縁膜２２で被覆されていることにある。
がいはともかくとして、接続電極の材質の相違と、縁端
部が絶縁膜２２で被覆されていることにある。
【００５３】モリブデン膜１３Ｂ及び窒化モリブデン膜
１４Ｂは、クロム膜１３Ａ及び窒化クロム膜１４Ａにそ
れぞれ比較すると腐食耐性が劣っている。しかし、窒化
モリブデン膜１４Ｂの厚さを少なくとも１００ｎｍと
し、窒化シリコン膜（２２）で端子コンタクトホール以
外の全面を保護することにより、関連技術１と同様の効
果を達成できた。
１４Ｂは、クロム膜１３Ａ及び窒化クロム膜１４Ａにそ
れぞれ比較すると腐食耐性が劣っている。しかし、窒化
モリブデン膜１４Ｂの厚さを少なくとも１００ｎｍと
し、窒化シリコン膜（２２）で端子コンタクトホール以
外の全面を保護することにより、関連技術１と同様の効
果を達成できた。
【００５４】図１０は本発明に関連する関連技術４の一
画素部分を示す平面図、図１１（ａ），（ｂ），（ｃ）
は図１０のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線
断面図である。
画素部分を示す平面図、図１１（ａ），（ｂ），（ｃ）
は図１０のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線
断面図である。
【００５５】関連技術３との相違点は、走査線１０１Ｄ
が厚さ約１５０ｎｍのモリブデン・タングステン合金膜
（以下Ｍｏ−Ｗ膜と記す）１３Ｃとモリブデン・タング
ステン合金ターゲットを窒素雰囲気中でスパッタリング
させて成膜した厚さ１５０ｎｍのＭｏ−Ｗ−Ｎ膜１４Ｃ
との積層膜で構成し始端部１０１Ｄｔをそのまま接続電
極（走査線端子１０３Ｅ）としたこと、信号線１０２Ｄ
も同様に厚さ１５０ｎｍのＭｏ−Ｗ膜１３Ｄと厚さ１５
０ｎｍのＭｏ−Ｗ−Ｎ膜１４Ｄとの積層膜で構成し始端
部１０２Ｄｔをそのまま接続電極（信号線端子１０４
Ｅ）としたこと、走査線１０１Ｄの始端部１０１Ｄｔ上
の端子コンタクトホール２３−１Ｂを、窒化シリコン膜
２２／第２のゲート絶縁膜１９／第１のゲート絶縁膜１
８の３層膜を貫通して設け、同様に信号線の始端部１０
２Ｄｔ上の端子コンタクトホールを窒化シリコン膜２２
を貫通して設けたことである。それにともなって、逆ス
タガＴＦＴ１０５Ｃのゲート電極１５Ｃも１４Ｃ／１３
Ｃの２層膜でなり、一のソース・ドレイン電極５Ｂ及び
他のソース・ドレイン電極４Ｂも１４Ｄ／１３Ｄの２層
膜でなる。
が厚さ約１５０ｎｍのモリブデン・タングステン合金膜
（以下Ｍｏ−Ｗ膜と記す）１３Ｃとモリブデン・タング
ステン合金ターゲットを窒素雰囲気中でスパッタリング
させて成膜した厚さ１５０ｎｍのＭｏ−Ｗ−Ｎ膜１４Ｃ
との積層膜で構成し始端部１０１Ｄｔをそのまま接続電
極（走査線端子１０３Ｅ）としたこと、信号線１０２Ｄ
も同様に厚さ１５０ｎｍのＭｏ−Ｗ膜１３Ｄと厚さ１５
０ｎｍのＭｏ−Ｗ−Ｎ膜１４Ｄとの積層膜で構成し始端
部１０２Ｄｔをそのまま接続電極（信号線端子１０４
Ｅ）としたこと、走査線１０１Ｄの始端部１０１Ｄｔ上
の端子コンタクトホール２３−１Ｂを、窒化シリコン膜
２２／第２のゲート絶縁膜１９／第１のゲート絶縁膜１
８の３層膜を貫通して設け、同様に信号線の始端部１０
２Ｄｔ上の端子コンタクトホールを窒化シリコン膜２２
を貫通して設けたことである。それにともなって、逆ス
タガＴＦＴ１０５Ｃのゲート電極１５Ｃも１４Ｃ／１３
Ｃの２層膜でなり、一のソース・ドレイン電極５Ｂ及び
他のソース・ドレイン電極４Ｂも１４Ｄ／１３Ｄの２層
膜でなる。
【００５６】図１２は本発明の第４の実施の形態の一画
素部分を示す平面図、図１３（ａ），（ｂ），（ｃ）は
図１２のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断
面図である。
素部分を示す平面図、図１３（ａ），（ｂ），（ｃ）は
図１２のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断
面図である。
【００５７】関連技術３との相違点は、Ａｌ−Ｎｄ膜２
−１Ａ，２−２Ａ，２−３Ａの代わりに厚さ約１５０ｎ
ｍのモリブデン・タングステン合金膜（以下Ｍｏ−Ｗ膜
と記す）２−１Ｃ，２−２Ｃ，２−３Ｃを用いたこと、
第１のゲート絶縁膜として低温酸化シリコン膜（１８）
の代わりに、東燃社製のポリシラザンを塗布して焼成し
た厚さ約３００ｎｍの絶縁膜１８Ａを用いたこと、モリ
ブデン膜１３Ｂ及び窒化モリブデン膜１４Ｂの代わりに
それぞれ厚さ１５０ｎｍのタングステン膜１３Ｅ及び厚
さ１５０ｎｍの窒化タングステン膜１４Ｅを用いたこ
と、積層膜１４Ｅ／１３Ｅパターンの側面に窒化タング
ステン膜１４ＳＡを設けたことである。窒化タングステ
ン膜１４ＳＡの形成方法は、第２の実施の形態における
窒化クロム膜１４Ｓの形成方法に準じる。但し、プラズ
マ処理による方法は適用できない。絶縁膜１８Ａは塗布
・焼成法で形成されるので表面の平坦性が良好でありゲ
ート電極１５Ｄ（２〜３Ｃ）上の厚さは１５０ｎｍ程度
になる。
−１Ａ，２−２Ａ，２−３Ａの代わりに厚さ約１５０ｎ
ｍのモリブデン・タングステン合金膜（以下Ｍｏ−Ｗ膜
と記す）２−１Ｃ，２−２Ｃ，２−３Ｃを用いたこと、
第１のゲート絶縁膜として低温酸化シリコン膜（１８）
の代わりに、東燃社製のポリシラザンを塗布して焼成し
た厚さ約３００ｎｍの絶縁膜１８Ａを用いたこと、モリ
ブデン膜１３Ｂ及び窒化モリブデン膜１４Ｂの代わりに
それぞれ厚さ１５０ｎｍのタングステン膜１３Ｅ及び厚
さ１５０ｎｍの窒化タングステン膜１４Ｅを用いたこ
と、積層膜１４Ｅ／１３Ｅパターンの側面に窒化タング
ステン膜１４ＳＡを設けたことである。窒化タングステ
ン膜１４ＳＡの形成方法は、第２の実施の形態における
窒化クロム膜１４Ｓの形成方法に準じる。但し、プラズ
マ処理による方法は適用できない。絶縁膜１８Ａは塗布
・焼成法で形成されるので表面の平坦性が良好でありゲ
ート電極１５Ｄ（２〜３Ｃ）上の厚さは１５０ｎｍ程度
になる。
【００５８】本実施の形態は、関連技術３，４より平坦
性に優れている利点がある。
性に優れている利点がある。
【００５９】図１４は本発明の第５の実施の形態の一画
素部分を示す図、図１５（ａ），（ｂ），（ｃ）は図１
４のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図
である。
素部分を示す図、図１５（ａ），（ｂ），（ｃ）は図１
４のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図
である。
【００６０】厚さ約１５０ｎｍのモリブデン膜１３Ｆと
厚さ約１５０ｎｍの窒化モリブデン膜１４Ｆとの積層膜
パターンの側面に幅約１５０ｎｍの窒化モリブデン膜１
４ＳＢを設けて、ゲート電極１５Ｅを分岐させた走査線
１０１Ｆを構成し、走査線の始端部１０１Ｆｔがそのま
ま走査線の接続電極（走査線端子１０３Ｇ）となってい
る。接続電極（１０３Ｇ）上には、東燃社製ポリシリラ
ザンを塗布し焼成した厚さ約４００ｍｍ（ゲート電極１
５Ｅ上で約１００ｍｍ）でなる第１のゲート絶縁膜１８
Ｂ、プラズマＣＶＤ法による低温窒化シリコン膜（厚さ
３５０ｎｍ）でなる第２のゲート絶縁膜１９及びプラズ
マＣＶＤ法による低温窒化シリコン膜２２（厚さ２００
ｎｍ）に設けられた端子コンタクトホール２３−１Ｂが
形成されている。
厚さ約１５０ｎｍの窒化モリブデン膜１４Ｆとの積層膜
パターンの側面に幅約１５０ｎｍの窒化モリブデン膜１
４ＳＢを設けて、ゲート電極１５Ｅを分岐させた走査線
１０１Ｆを構成し、走査線の始端部１０１Ｆｔがそのま
ま走査線の接続電極（走査線端子１０３Ｇ）となってい
る。接続電極（１０３Ｇ）上には、東燃社製ポリシリラ
ザンを塗布し焼成した厚さ約４００ｍｍ（ゲート電極１
５Ｅ上で約１００ｍｍ）でなる第１のゲート絶縁膜１８
Ｂ、プラズマＣＶＤ法による低温窒化シリコン膜（厚さ
３５０ｎｍ）でなる第２のゲート絶縁膜１９及びプラズ
マＣＶＤ法による低温窒化シリコン膜２２（厚さ２００
ｎｍ）に設けられた端子コンタクトホール２３−１Ｂが
形成されている。
【００６１】ゲート電極１５Ｅ上の絶縁ゲート絶縁膜１
７Ｃ（１９／１８Ｂ）を選択的に被覆して半導体層８Ａ
が設けられている。
７Ｃ（１９／１８Ｂ）を選択的に被覆して半導体層８Ａ
が設けられている。
【００６２】厚さ約１５０ｎｍのモリブデン膜１３Ｇと
厚さ１５０ｎｍの窒化モリブデン膜１４Ｇとの積層膜パ
ターンの側面に幅１５０ｎｍの窒化モリブデン膜１４Ｓ
Ｃを設けて、一のソース・ドレイン電極５Ｄを分岐させ
た信号線１０２Ｆを構成し、信号線の始端部１０２Ｆｔ
がそのまま信号線の接続電極（信号線端子１０４Ｆ）と
なっている。接続電極（１０４Ｇ）上に低温窒化シリコ
ン膜２２に設けられた端子コンタクトホール２３−２Ｂ
が設けられている。他のソース・ドレイン電極４Ｄは一
のソース・ドレイン電極５Ｄと同様の積層膜である。
厚さ１５０ｎｍの窒化モリブデン膜１４Ｇとの積層膜パ
ターンの側面に幅１５０ｎｍの窒化モリブデン膜１４Ｓ
Ｃを設けて、一のソース・ドレイン電極５Ｄを分岐させ
た信号線１０２Ｆを構成し、信号線の始端部１０２Ｆｔ
がそのまま信号線の接続電極（信号線端子１０４Ｆ）と
なっている。接続電極（１０４Ｇ）上に低温窒化シリコ
ン膜２２に設けられた端子コンタクトホール２３−２Ｂ
が設けられている。他のソース・ドレイン電極４Ｄは一
のソース・ドレイン電極５Ｄと同様の積層膜である。
【００６３】窒化モリブデン膜１４ＳＢ，１４ＳＣの形
成方法は、窒化モリブデン膜の全面堆積とエッチバック
とによればよい。
成方法は、窒化モリブデン膜の全面堆積とエッチバック
とによればよい。
【００６４】図１６は本発明の第６の実施の形態の一画
素部分を示す図、図１７（ａ）、（ｂ）、（ｃ）は図１
６のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図
である。
素部分を示す図、図１７（ａ）、（ｂ）、（ｃ）は図１
６のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図
である。
【００６５】透明基板１を選択的に被覆して厚さ約１５
０ｎｍのＡｌ−Ｎｄ膜２−１Ａ，２−２Ａ，２−３Ａが
設けられていることは関連技術３と同じである。Ａｌ−
Ｎｄ膜２−１，２−２Ａ，２−３Ａの設けられた透明基
板１を被覆して、ダウケミカル社製ＢＣＢ（ベンゾシク
ロブテン樹脂）を塗布し焼成した平坦な第１のゲート絶
縁膜１８Ｃ（厚さ約３００ｎｍ、Ａｌ−Ｎｄ膜状で約１
５０ｎｍ）及びプラズマＣＶＤ法による低温窒化シリコ
ン膜でなる第２のゲート絶縁膜１９が設けられている。
積層ゲート絶縁膜１７Ｄ（１９／１８Ｃ）を選択的に被
覆して半導体層８Ａが設けられ、更に、厚さ約１５０ｎ
ｍのＡｌ−Ｎｄ膜２４が設けられている。このＡｌ−Ｎ
ｄ膜２４はパターニングされて、信号線１０２Ｇ（分岐
した一のソース・ドレイン電極５Ｃを有している）、他
のソース・ドレイン電極４Ｃ及び走査線の始端部１０１
Ｃ右上のＡｌ−Ｎｄ膜２４ｔを構成している。
０ｎｍのＡｌ−Ｎｄ膜２−１Ａ，２−２Ａ，２−３Ａが
設けられていることは関連技術３と同じである。Ａｌ−
Ｎｄ膜２−１，２−２Ａ，２−３Ａの設けられた透明基
板１を被覆して、ダウケミカル社製ＢＣＢ（ベンゾシク
ロブテン樹脂）を塗布し焼成した平坦な第１のゲート絶
縁膜１８Ｃ（厚さ約３００ｎｍ、Ａｌ−Ｎｄ膜状で約１
５０ｎｍ）及びプラズマＣＶＤ法による低温窒化シリコ
ン膜でなる第２のゲート絶縁膜１９が設けられている。
積層ゲート絶縁膜１７Ｄ（１９／１８Ｃ）を選択的に被
覆して半導体層８Ａが設けられ、更に、厚さ約１５０ｎ
ｍのＡｌ−Ｎｄ膜２４が設けられている。このＡｌ−Ｎ
ｄ膜２４はパターニングされて、信号線１０２Ｇ（分岐
した一のソース・ドレイン電極５Ｃを有している）、他
のソース・ドレイン電極４Ｃ及び走査線の始端部１０１
Ｃ右上のＡｌ−Ｎｄ膜２４ｔを構成している。
【００６６】走査線の接続電極（走査線端子１０３Ｈ）
は、走査線の始端部１０１Ｃｔ上に、積層ゲート絶縁膜
１７Ｄに設けられたコンタクトホール１２−２Ｃを介し
てＡｌ−Ｎｄ膜２−１Ａに接続するＡｌ−Ｎｄ膜２４ｔ
と、Ａｌ−Ｎｄ膜２４ｔの縁端部を被覆する窒化シリコ
ン膜２２に設けられた端子コンタクトホール２３−１Ｂ
と自己整合するＡｌ−Ｎｄの窒化膜（Ａｌ−Ｎｄ−Ｎ膜
２５−１）とを有している。
は、走査線の始端部１０１Ｃｔ上に、積層ゲート絶縁膜
１７Ｄに設けられたコンタクトホール１２−２Ｃを介し
てＡｌ−Ｎｄ膜２−１Ａに接続するＡｌ−Ｎｄ膜２４ｔ
と、Ａｌ−Ｎｄ膜２４ｔの縁端部を被覆する窒化シリコ
ン膜２２に設けられた端子コンタクトホール２３−１Ｂ
と自己整合するＡｌ−Ｎｄの窒化膜（Ａｌ−Ｎｄ−Ｎ膜
２５−１）とを有している。
【００６７】信号線の接続電極（信号線端子１０４Ｈ）
は、Ａｌ−Ｎｄ膜２−２Ａ，積層ゲート絶縁膜１７Ｄに
設けられたコンタクトホール１２−２Ｃを介してＡｌ−
Ｎｄ膜２−２Ａに接続する信号線の始端部１０２Ｇｔ
（Ａｌ−Ｎｄ膜２４）と、始端部１０２Ｇｔの縁端部を
被覆する窒化シリコン膜２２に設けられた端子コンタク
トホール２３−２Ｂと自己整合するＡｌ−Ｎｄ−Ｎ膜２
５−２とを有している。
は、Ａｌ−Ｎｄ膜２−２Ａ，積層ゲート絶縁膜１７Ｄに
設けられたコンタクトホール１２−２Ｃを介してＡｌ−
Ｎｄ膜２−２Ａに接続する信号線の始端部１０２Ｇｔ
（Ａｌ−Ｎｄ膜２４）と、始端部１０２Ｇｔの縁端部を
被覆する窒化シリコン膜２２に設けられた端子コンタク
トホール２３−２Ｂと自己整合するＡｌ−Ｎｄ−Ｎ膜２
５−２とを有している。
【００６８】製造方法としては、窒化シリコン膜２２を
堆積し、端子コンタクトホール２３−１Ｂ，２３−２Ｂ
を形成した後、窒素ガスまたはアンモニアガス中でプラ
ズマ処理を行うことによってＡｌ−Ｎｄ−Ｎ膜を形成す
ることに特色がある。プラズマ処理の条件は、通常のイ
ンライン形のプラズマＣＶＤ装置を用い、例えばアンモ
ニアガスの流量４００ＳＣＣＭ，圧力１００Ｐａ，高周
波電力１０００Ｗ（１３．５６ＭＨｚ）、時間３０分で
厚さ約５ｎｍのＡｌ−Ｎｄ−Ｎ膜２５−１，２５−２を
形成する。
堆積し、端子コンタクトホール２３−１Ｂ，２３−２Ｂ
を形成した後、窒素ガスまたはアンモニアガス中でプラ
ズマ処理を行うことによってＡｌ−Ｎｄ−Ｎ膜を形成す
ることに特色がある。プラズマ処理の条件は、通常のイ
ンライン形のプラズマＣＶＤ装置を用い、例えばアンモ
ニアガスの流量４００ＳＣＣＭ，圧力１００Ｐａ，高周
波電力１０００Ｗ（１３．５６ＭＨｚ）、時間３０分で
厚さ約５ｎｍのＡｌ−Ｎｄ−Ｎ膜２５−１，２５−２を
形成する。
【００６９】本実施の形態の作用、効果については関連
技術１と同様である。但しアルミニウムの窒化膜はこれ
までに述べたクロムやタンタル、モリブデン、タングス
テンのような高融点金属の窒化膜と異なり絶縁物である
ので、ＡＣＦの粒子はアルミニウムの窒化膜を含むＡｌ
−Ｎｄ−Ｎ膜及びその表面酸化膜を突き破ることができ
る形状のものを用いる必要がある。また本実施の形態で
は金属窒化膜膜厚が薄いので、Ａｌ−Ｎｄ膜の代わりに
モリブデンやタングステンやこれらの合金のような腐食
性の悪い金属を用いるので適当でない。
技術１と同様である。但しアルミニウムの窒化膜はこれ
までに述べたクロムやタンタル、モリブデン、タングス
テンのような高融点金属の窒化膜と異なり絶縁物である
ので、ＡＣＦの粒子はアルミニウムの窒化膜を含むＡｌ
−Ｎｄ−Ｎ膜及びその表面酸化膜を突き破ることができ
る形状のものを用いる必要がある。また本実施の形態で
は金属窒化膜膜厚が薄いので、Ａｌ−Ｎｄ膜の代わりに
モリブデンやタングステンやこれらの合金のような腐食
性の悪い金属を用いるので適当でない。
【００７０】図１８は本発明の第７の実施の形態の一画
素部分を示す平面図、図１９（ａ），（ｂ），（ｃ）は
図１８のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断
面図である。
素部分を示す平面図、図１９（ａ），（ｂ），（ｃ）は
図１８のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断
面図である。
【００７１】本実施の形態では、走査線１０１Ｇ及びそ
の分岐であるゲート電極１５Ｃが厚さ約１５０ｎｍのア
ルミニウム・タンタル・チタン合金膜（以下Ａｌ−Ｔａ
−Ｔｉ膜と記す）でなり、信号線１０２Ｈ及びその分岐
である一のソース・ドレイン電極５Ｅ，他のソース・ド
レイン電極４Ｅが厚さ約１５０ｎｍのＡｌ−Ｔａ−Ｔｉ
膜２４Ａで形成されている。始端部１０１Ｇｔ、１０２
Ｈｔ上の端子コンタクトホール２３−１Ｂ，２３−２Ｂ
と自己整合してＡｌ−Ｔａ−Ｔｉ膜の窒化膜（Ａｌ−Ｔ
ａ−Ｔｉ−Ｎ膜２５−１Ａ，２５−２Ａ）が設けられて
いる。第１のゲート絶縁膜は第５の実施の形態と同じで
ある。Ａｌ−Ｔａ−Ｔｉ−Ｎ膜の形成方法は、第５の実
施の形態におけるＡｌ−Ｎｄ−Ｎ膜の形成方法に準じ
る。ＡＣＦについても第５の実施の形態の場合と同様で
ある。
の分岐であるゲート電極１５Ｃが厚さ約１５０ｎｍのア
ルミニウム・タンタル・チタン合金膜（以下Ａｌ−Ｔａ
−Ｔｉ膜と記す）でなり、信号線１０２Ｈ及びその分岐
である一のソース・ドレイン電極５Ｅ，他のソース・ド
レイン電極４Ｅが厚さ約１５０ｎｍのＡｌ−Ｔａ−Ｔｉ
膜２４Ａで形成されている。始端部１０１Ｇｔ、１０２
Ｈｔ上の端子コンタクトホール２３−１Ｂ，２３−２Ｂ
と自己整合してＡｌ−Ｔａ−Ｔｉ膜の窒化膜（Ａｌ−Ｔ
ａ−Ｔｉ−Ｎ膜２５−１Ａ，２５−２Ａ）が設けられて
いる。第１のゲート絶縁膜は第５の実施の形態と同じで
ある。Ａｌ−Ｔａ−Ｔｉ−Ｎ膜の形成方法は、第５の実
施の形態におけるＡｌ−Ｎｄ−Ｎ膜の形成方法に準じ
る。ＡＣＦについても第５の実施の形態の場合と同様で
ある。
【００７２】以上、第４〜第７の実施の形態は、スイッ
チ素子として逆スタガＴＦＴを使用したアクティブマト
リクス基板に関するものである。
チ素子として逆スタガＴＦＴを使用したアクティブマト
リクス基板に関するものである。
【００７３】図２０は本発明の第８の実施の形態の一画
素部分を示す平面図、図２１（ａ），（ｂ）は図２０の
Ａ−Ａ線断面図、Ｂ−Ｂ線断面図である。
素部分を示す平面図、図２１（ａ），（ｂ）は図２０の
Ａ−Ａ線断面図、Ｂ−Ｂ線断面図である。
【００７４】本実施の形態は、スイッチ素子としてＭＩ
Ｍを使用したアクティブマトリクス基板に関するもので
ある。
Ｍを使用したアクティブマトリクス基板に関するもので
ある。
【００７５】厚さ０．７ｍｍのガラス板でなる透明基板
１上に、厚さ約１００ｎｍの酸化タンタル膜１１１を堆
積し、次に厚さ約３００ｎｍのタンタル膜１１２を堆積
し、信号線１０２Ｈ及びその分岐である下部電極１４２
を形成するためのパターニングを行う。次に、１０２Ｈ
の始端部をマスクして陽極酸化を行い厚さ約２００ｎｍ
の酸化タンタル膜を形成することにより、層間絶縁膜１
１３で表面及び側面を覆われた信号線１０２Ｈ及び下部
電極１４２が形成される。次に、窒素ガスまたはアンモ
ニアガス中でプラズマ処理を行って、信号線１０２Ｈの
始端部のタンタル膜の表面及び側面に厚さ約５ｎｍの窒
化タンタル膜１１５を形成する。次に、厚さ約１５０ｎ
ｍのクロム膜１１４を堆積し、パターニングして上部電
極１４３を形成する。次に、厚さ約１５０ｎｍのＩＴＯ
膜を形成し、パターニングして画素電極１０６Ｄを形成
し、アニールを行う。作用、効果については関連技術１
に準じる。なお、１０２Ｈの始端部をマスクせずに陽極
酸化を行ってタンタル膜パターンの表面および側面に酸
化タンタル膜を層間絶縁膜として形成し、しかる後に始
端部とその近傍の層間絶縁膜を除去して開口を設けて、
窒素ガスまたはアンモニアガス中でプラズマ処理をして
もよい。そうすると、開口を始端部より大きくするか小
さくするかに応じて図２１（ａ）と同じ構造、あるいは
図１９（ｂ）のように、層間絶縁膜の端子コンタクトホ
ールと自己整合して酸化タンタル膜を形成したものを実
現できる。更に、このプラズマ処理を行わず、クロム膜
１１４を前述の開口とその近傍に残し、窒化してもよ
い。
１上に、厚さ約１００ｎｍの酸化タンタル膜１１１を堆
積し、次に厚さ約３００ｎｍのタンタル膜１１２を堆積
し、信号線１０２Ｈ及びその分岐である下部電極１４２
を形成するためのパターニングを行う。次に、１０２Ｈ
の始端部をマスクして陽極酸化を行い厚さ約２００ｎｍ
の酸化タンタル膜を形成することにより、層間絶縁膜１
１３で表面及び側面を覆われた信号線１０２Ｈ及び下部
電極１４２が形成される。次に、窒素ガスまたはアンモ
ニアガス中でプラズマ処理を行って、信号線１０２Ｈの
始端部のタンタル膜の表面及び側面に厚さ約５ｎｍの窒
化タンタル膜１１５を形成する。次に、厚さ約１５０ｎ
ｍのクロム膜１１４を堆積し、パターニングして上部電
極１４３を形成する。次に、厚さ約１５０ｎｍのＩＴＯ
膜を形成し、パターニングして画素電極１０６Ｄを形成
し、アニールを行う。作用、効果については関連技術１
に準じる。なお、１０２Ｈの始端部をマスクせずに陽極
酸化を行ってタンタル膜パターンの表面および側面に酸
化タンタル膜を層間絶縁膜として形成し、しかる後に始
端部とその近傍の層間絶縁膜を除去して開口を設けて、
窒素ガスまたはアンモニアガス中でプラズマ処理をして
もよい。そうすると、開口を始端部より大きくするか小
さくするかに応じて図２１（ａ）と同じ構造、あるいは
図１９（ｂ）のように、層間絶縁膜の端子コンタクトホ
ールと自己整合して酸化タンタル膜を形成したものを実
現できる。更に、このプラズマ処理を行わず、クロム膜
１１４を前述の開口とその近傍に残し、窒化してもよ
い。
【００７６】
【発明の効果】以上説明したように本発明はアクティブ
マトリクス基板の信号線（走査線も走査信号を伝達する
信号線の一種である）の接続端子の少なくともＴＣＰと
の接続面を高導電性金属の窒化膜にすることにより、第
１に、接続端子での初期の圧接抵抗を低く安定にするこ
とができ、接続信頼性も向上させることができることで
ある。その理由は、少なくともＴＣＰとの接続面を金属
窒化膜にしたことにより、後の熱処理工程（アレイ工程
でのアニールやセル工程での配向膜焼成）で表面酸化を
防止することができるからである。
マトリクス基板の信号線（走査線も走査信号を伝達する
信号線の一種である）の接続端子の少なくともＴＣＰと
の接続面を高導電性金属の窒化膜にすることにより、第
１に、接続端子での初期の圧接抵抗を低く安定にするこ
とができ、接続信頼性も向上させることができることで
ある。その理由は、少なくともＴＣＰとの接続面を金属
窒化膜にしたことにより、後の熱処理工程（アレイ工程
でのアニールやセル工程での配向膜焼成）で表面酸化を
防止することができるからである。
【００７７】第２に接続電極を構成する金属膜にモリブ
デン、タングステンやモリブデン・タングステン合金の
ような腐食耐性の悪い金属を用いた場合でも、接続信頼
性を確保することができることである。その理由は、こ
れらの金属の窒化膜自身は腐食耐性が良好であり、さら
に金属の窒化膜の厚さを厚くすることにより、外部から
の水分の侵入をブロックすることができるからである。
デン、タングステンやモリブデン・タングステン合金の
ような腐食耐性の悪い金属を用いた場合でも、接続信頼
性を確保することができることである。その理由は、こ
れらの金属の窒化膜自身は腐食耐性が良好であり、さら
に金属の窒化膜の厚さを厚くすることにより、外部から
の水分の侵入をブロックすることができるからである。
【００７８】第３に、歩留まりを低下させず、また工程
数をほとんど増やすことなく製造できることである。そ
の理由は、しばしばパーティクルの発生が問題になる透
明導電膜の成膜回路を順スタガＴＦＴの場合には増やす
必要がなく、また大半の実施の形態では金属窒化膜と金
属膜の金属又は合金を同じに選ぶことで、これらの成膜
及びエッチングをどちらとも一工程（同じＣＶＤ装置を
用いて）できるからである。また金属膜と下地との密着
性が良好で剥がれ難いため圧接工程の再工事が容易であ
り、さらに金属膜の下面にしばしば下地との密着性に劣
る金属窒化膜をわざわざ形成する必要がないこともその
理由である。
数をほとんど増やすことなく製造できることである。そ
の理由は、しばしばパーティクルの発生が問題になる透
明導電膜の成膜回路を順スタガＴＦＴの場合には増やす
必要がなく、また大半の実施の形態では金属窒化膜と金
属膜の金属又は合金を同じに選ぶことで、これらの成膜
及びエッチングをどちらとも一工程（同じＣＶＤ装置を
用いて）できるからである。また金属膜と下地との密着
性が良好で剥がれ難いため圧接工程の再工事が容易であ
り、さらに金属膜の下面にしばしば下地との密着性に劣
る金属窒化膜をわざわざ形成する必要がないこともその
理由である。
【図１】本発明に関連する関連技術１の一画素部分を示
す平面図。
す平面図。
【図２】図１のＡ−Ａ線拡大断面図（図２（ａ））、Ｂ
−Ｂ線断面図（図２（ｂ））、Ｃ−Ｃ線断面図（図２
（ｃ））である。
−Ｂ線断面図（図２（ｂ））、Ｃ−Ｃ線断面図（図２
（ｃ））である。
【図３】第２の実施の形態と従来例と比較して圧接抵抗
の熱処理による変化を示すグラフ（図３（ａ））及びＨ
ＨＴによる変化を示すグラフ（図３（ｂ））。
の熱処理による変化を示すグラフ（図３（ａ））及びＨ
ＨＴによる変化を示すグラフ（図３（ｂ））。
【図４】本発明に関連する関連技術２の走査線端子を示
す平面図（図４（ａ））及び図４（ａ）のＡ−Ａ線拡大
断面図（図４（ｂ））。
す平面図（図４（ａ））及び図４（ａ）のＡ−Ａ線拡大
断面図（図４（ｂ））。
【図５】本発明の第２の実施の形態の一画素部分を示す
平面図。
平面図。
【図６】図５のＡ−Ａ線拡大断面図（図５（ａ））、Ｂ
−Ｂ線拡大断面図（図５（ｂ））及びＣ−Ｃ線拡大断面
図（図５（ｃ））。
−Ｂ線拡大断面図（図５（ｂ））及びＣ−Ｃ線拡大断面
図（図５（ｃ））。
【図７】本発明の第３の実施の形態を示す断面図。
【図８】本発明に関連する関連技術３の一画素部分を示
す平面図。
す平面図。
【図９】図８のＡ−Ａ線拡大断面図（図９（ａ））、Ｂ
−Ｂ線拡大断面図（図９（ｂ））、及びＣ−Ｃ線拡大断
面図（図９（ｃ））。
−Ｂ線拡大断面図（図９（ｂ））、及びＣ−Ｃ線拡大断
面図（図９（ｃ））。
【図１０】本発明に関連する関連技術４の一画素部分を
示す平面図。
示す平面図。
【図１１】図１０のＡ−Ａ線拡大断面図（図１１
（ａ））、Ｂ−Ｂ線拡大断面図（図１１（ｂ））、およ
びＣ−Ｃ線拡大断面図（図１１（ｃ））。
（ａ））、Ｂ−Ｂ線拡大断面図（図１１（ｂ））、およ
びＣ−Ｃ線拡大断面図（図１１（ｃ））。
【図１２】本発明の第４の実施の形態の一画素部分を示
す平面図。
す平面図。
【図１３】図１２のＡ−Ａ線拡大断面図（図１３
（ａ））、Ｂ−Ｂ線拡大断面図（図１３（ｂ））及びＣ
−Ｃ線拡大断面図（図１３（ｃ））。
（ａ））、Ｂ−Ｂ線拡大断面図（図１３（ｂ））及びＣ
−Ｃ線拡大断面図（図１３（ｃ））。
【図１４】本発明の第５の実施の形態の一画素部分を示
す平面図。
す平面図。
【図１５】図１４のＡ−Ａ線拡大断面図（図１５
（ａ））、Ｂ−Ｂ線拡大断面図（図１５（ｂ））及びＣ
−Ｃ線拡大断面図（図１７（ｃ））。
（ａ））、Ｂ−Ｂ線拡大断面図（図１５（ｂ））及びＣ
−Ｃ線拡大断面図（図１７（ｃ））。
【図１６】本発明の第６の実施の形態の一画素部分を示
す平面図。
す平面図。
【図１７】図１６のＡ−Ａ線拡大断面図（図１７
（ａ））、Ｂ−Ｂ線拡大断面図（図１７（ｂ））、及び
Ｃ−Ｃ線拡大断面図（図１７（ｃ））。
（ａ））、Ｂ−Ｂ線拡大断面図（図１７（ｂ））、及び
Ｃ−Ｃ線拡大断面図（図１７（ｃ））。
【図１８】本発明の第７の実施の形態の一画素部分を示
す平面図。
す平面図。
【図１９】図１８のＡ−Ａ線拡大断面図（図１９
（ａ））、Ｂ−Ｂ線拡大断面図（図１９（ｂ））、及び
Ｃ−Ｃ線拡大断面図（図１９（ｃ））。
（ａ））、Ｂ−Ｂ線拡大断面図（図１９（ｂ））、及び
Ｃ−Ｃ線拡大断面図（図１９（ｃ））。
【図２０】本発明の第８の実施の形態の一画素部分を示
す平面図。
す平面図。
【図２１】図２０のＡ−Ａ線拡大断面図（図２１
（ａ））、及びＢ−Ｂ線拡大断面図（図２１（ｂ））。
（ａ））、及びＢ−Ｂ線拡大断面図（図２１（ｂ））。
【図２２】ＴＦＴアクティブマトリクス型の液晶表示装
置を模式的に示す図。
置を模式的に示す図。
【図２３】第１の従来技術の第１の例について説明する
ための断面図。
ための断面図。
【図２４】第１の従来技術の第２の例について説明する
ための断面図。
ための断面図。
【図２５】第１の従来技術の第３の例について説明する
ための断面図。
ための断面図。
【図２６】第２の従来技術の走査線端子を示す断面図
（図２６（ａ））及び信号線端子を示す断面図（図２６
（ｂ））。
（図２６（ａ））及び信号線端子を示す断面図（図２６
（ｂ））。
【図２７】第３の従来技術について説明するための断面
図。
図。
１ 透明基板 ２−１，２−２，２−３ クロム膜 ２−１Ａ，２−２Ａ，２−３Ａ Ａｌ−Ｎｄ膜 ２−１Ｃ，２−２Ｃ，２−３Ｃ Ｍｏ−Ｗ膜 ３ 層間絶縁膜 ４，４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅ 他のソース・ド
レイン電極 ５，５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ 一のソース・ド
レイン電極 ６ ノンドープ非晶質シリコン膜 ８，８Ａ 半導体層 ９ 第１のゲート絶縁膜（順スタガＴＦＴ） １０ 第２のゲート絶縁膜（順スタガＴＦＴ） １１−１ コンタクトホール １１−２ 開口 １２，１２−１，１２−１Ａ，１２−２，１２−２Ａ，
１２−３ コンタクトホール １３ クロム膜 １３Ａ タンタル膜 １３Ｂ モリブデン膜 １３Ｃ，１３Ｄ Ｍｏ−Ｗ膜 １３Ｅ タングステン膜 １３Ｆ モリブデン膜 １３Ｇ モリブデン膜 １４ 窒化クロム膜 １４Ａ−１，１４Ａ−２，１４ＳＡ 窒化タンタル膜 １４Ｂ 窒化モリブデン膜 １４Ｃ，１４Ｄ Ｍｏ−Ｗ−Ｎ膜 １４Ｅ 窒化タングステン膜 １４Ｆ 窒化モリブデン膜 １４Ｇ 窒化モリブデン膜 １４Ｓ 窒化クロム膜 １５，１５Ａ，１５Ｂ，１５Ｃ，１５Ｄ ゲート電極 １６，１６Ａ 裏打金属層 １７，１７Ａ，１７Ｂ，１７Ｃ，１７Ｄ 絶縁膜 １８，１８Ａ，１８Ｂ，１８Ｃ 第１のゲート絶縁膜
（逆スタガＴＦＴ） １９ 第２のゲート絶縁膜（逆スタガＴＦＴ） ２０ ノンドープ半導体薄膜 ２１ ｎ型半導体薄膜 ２２ 絶縁膜 ２３−１，２３−１Ａ，２３−１Ｂ，２３−２，２３−
２Ａ，２３−２Ｂ 端子コンタクトホール ２４，２４ｔ Ａｌ−Ｎｄ膜 ２４Ａ Ａｌ−Ｔａ−Ｔｉ膜 ２５−１，２５−２ Ａｌ−Ｎｄ−Ｎ膜 ２５−１Ａ，２５−２Ａ Ａｌ−Ｔａ−Ｔｉ−Ｎ膜 ２６ Ａｌ−Ｔａ−Ｔｉ膜 １００ アクティブマトリクス基板 １０１，１０１ａ，１０１ｂ，１０１Ａ，１０１Ｂ，１
０１Ｃ，１０１Ｄ，１０１Ｅ，１０１Ｆ，１０１Ｇ
信号線 １０１Ａｔ 走査線１０１Ａの始端部 １０１Ｃｔ 走査線１０１Ｃの始端部 １０１Ｄｔ 走査線１０１Ｄの始端部 １０１Ｅｔ 走査線１０１Ｅの始端部 １０１Ｆｔ 走査線１０１Ｆの始端部 １０２，１０２ｂ，１０２Ａ，１０２Ｃ，１０２Ｄ，１
０２Ｅ，１０２Ｆ，１０２Ｇ 走査線端子 １０２Ａｔ 信号線１０２Ａの始端部 １０２Ｃｔ 信号線１０２Ｃの始端部 １０２Ｄｔ 信号線１０２Ｄの始端部 １０２Ｅｔ 信号線１０２Ｅの始端部 １０２Ｆｔ 信号線１０２Ｆの始端部 １０２Ｇｔ 信号線１０２Ｇの始端部 １０２Ｈｔ 信号線１０２Ｈの始端部 １０３，１０３ｂ，１０３Ａ，１０３Ｂ，１０３Ｃ，１
０３Ｄ，１０３Ｅ，１０３Ｆ，１０３Ｇ，１０３Ｈ，１
０３Ｉ 信号線端子 １０５ ＴＦＴ １０５Ａ 順スタガＴＦＴ １０５Ｂ 逆スタガＴＦＴ １０５Ｃ 逆スタガＴＦＴ １０５Ｄ 逆スタガＴＦＴ １０５Ｅ 逆スタガＴＦＴ １０５Ｆ 逆スタガＴＦＴ １０５Ｇ 逆スタガＴＦＴ １０６，１０６Ａ，１０６Ｃ，１０６Ｄ 画素電極 １０７ 液晶層 １１１ 酸化タンタル膜 １１２ タンタル膜 １１３ 層間絶縁膜 １４２ 下部電極 １４３ 上部電極 ２０１ ゲート絶縁膜 ２０２ 金属膜 ２０３，２０３−１，２０３−２ 透明導電膜 ２０４ 非晶質シリコン膜 ２０５ 保護絶縁膜 ２３１ 高融点金属膜 ２３２ 高導電性金属膜 ２３３ ゲート絶縁膜 ２３４ コンタクトホール ２４１ 半導体基板 ２４２ 絶縁膜 ２４３ コンタクトホール ２４４ 高融点金属膜 ２４５ 高融点金属の窒化膜 ２４６ 高融点金属の窒化膜
レイン電極 ５，５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ 一のソース・ド
レイン電極 ６ ノンドープ非晶質シリコン膜 ８，８Ａ 半導体層 ９ 第１のゲート絶縁膜（順スタガＴＦＴ） １０ 第２のゲート絶縁膜（順スタガＴＦＴ） １１−１ コンタクトホール １１−２ 開口 １２，１２−１，１２−１Ａ，１２−２，１２−２Ａ，
１２−３ コンタクトホール １３ クロム膜 １３Ａ タンタル膜 １３Ｂ モリブデン膜 １３Ｃ，１３Ｄ Ｍｏ−Ｗ膜 １３Ｅ タングステン膜 １３Ｆ モリブデン膜 １３Ｇ モリブデン膜 １４ 窒化クロム膜 １４Ａ−１，１４Ａ−２，１４ＳＡ 窒化タンタル膜 １４Ｂ 窒化モリブデン膜 １４Ｃ，１４Ｄ Ｍｏ−Ｗ−Ｎ膜 １４Ｅ 窒化タングステン膜 １４Ｆ 窒化モリブデン膜 １４Ｇ 窒化モリブデン膜 １４Ｓ 窒化クロム膜 １５，１５Ａ，１５Ｂ，１５Ｃ，１５Ｄ ゲート電極 １６，１６Ａ 裏打金属層 １７，１７Ａ，１７Ｂ，１７Ｃ，１７Ｄ 絶縁膜 １８，１８Ａ，１８Ｂ，１８Ｃ 第１のゲート絶縁膜
（逆スタガＴＦＴ） １９ 第２のゲート絶縁膜（逆スタガＴＦＴ） ２０ ノンドープ半導体薄膜 ２１ ｎ型半導体薄膜 ２２ 絶縁膜 ２３−１，２３−１Ａ，２３−１Ｂ，２３−２，２３−
２Ａ，２３−２Ｂ 端子コンタクトホール ２４，２４ｔ Ａｌ−Ｎｄ膜 ２４Ａ Ａｌ−Ｔａ−Ｔｉ膜 ２５−１，２５−２ Ａｌ−Ｎｄ−Ｎ膜 ２５−１Ａ，２５−２Ａ Ａｌ−Ｔａ−Ｔｉ−Ｎ膜 ２６ Ａｌ−Ｔａ−Ｔｉ膜 １００ アクティブマトリクス基板 １０１，１０１ａ，１０１ｂ，１０１Ａ，１０１Ｂ，１
０１Ｃ，１０１Ｄ，１０１Ｅ，１０１Ｆ，１０１Ｇ
信号線 １０１Ａｔ 走査線１０１Ａの始端部 １０１Ｃｔ 走査線１０１Ｃの始端部 １０１Ｄｔ 走査線１０１Ｄの始端部 １０１Ｅｔ 走査線１０１Ｅの始端部 １０１Ｆｔ 走査線１０１Ｆの始端部 １０２，１０２ｂ，１０２Ａ，１０２Ｃ，１０２Ｄ，１
０２Ｅ，１０２Ｆ，１０２Ｇ 走査線端子 １０２Ａｔ 信号線１０２Ａの始端部 １０２Ｃｔ 信号線１０２Ｃの始端部 １０２Ｄｔ 信号線１０２Ｄの始端部 １０２Ｅｔ 信号線１０２Ｅの始端部 １０２Ｆｔ 信号線１０２Ｆの始端部 １０２Ｇｔ 信号線１０２Ｇの始端部 １０２Ｈｔ 信号線１０２Ｈの始端部 １０３，１０３ｂ，１０３Ａ，１０３Ｂ，１０３Ｃ，１
０３Ｄ，１０３Ｅ，１０３Ｆ，１０３Ｇ，１０３Ｈ，１
０３Ｉ 信号線端子 １０５ ＴＦＴ １０５Ａ 順スタガＴＦＴ １０５Ｂ 逆スタガＴＦＴ １０５Ｃ 逆スタガＴＦＴ １０５Ｄ 逆スタガＴＦＴ １０５Ｅ 逆スタガＴＦＴ １０５Ｆ 逆スタガＴＦＴ １０５Ｇ 逆スタガＴＦＴ １０６，１０６Ａ，１０６Ｃ，１０６Ｄ 画素電極 １０７ 液晶層 １１１ 酸化タンタル膜 １１２ タンタル膜 １１３ 層間絶縁膜 １４２ 下部電極 １４３ 上部電極 ２０１ ゲート絶縁膜 ２０２ 金属膜 ２０３，２０３−１，２０３−２ 透明導電膜 ２０４ 非晶質シリコン膜 ２０５ 保護絶縁膜 ２３１ 高融点金属膜 ２３２ 高導電性金属膜 ２３３ ゲート絶縁膜 ２３４ コンタクトホール ２４１ 半導体基板 ２４２ 絶縁膜 ２４３ コンタクトホール ２４４ 高融点金属膜 ２４５ 高融点金属の窒化膜 ２４６ 高融点金属の窒化膜
Claims (4)
- 【請求項１】透明基板上に並列配置された複数の走査線
と、前記複数の走査線に直交して並列配置された複数の
信号線と、前記複数の走査線と複数の信号線の各交差点
に設けられたスイッチング素子と、前記スイッチング素
子に接続された画素電極と、前記走査線及び信号線の始
端部にそれぞれ設けられた接続電極とを有するアクティ
ブマトリクス基板において、前記接続電極が前記始端部
に接続する金属膜からなり、かつこの金属膜表面及び側
面が高融点金属の窒化膜もしくは高導電性金属の窒化膜
により被覆されていることを特徴とするアクティブマト
リクス基板。 - 【請求項２】透明基板上に並列配置された複数の信号線
と、前記複数の信号線にそれぞれ設けられた複数のスイ
ッチング素子と、前記複数のスイッチング素子の各々に
接続された画素電極と、前記各信号線の始端部にそれぞ
れ設けられた接続電極とを有するアクティブマトリクス
基板において、前記接続電極が前記始端部に接続する金
属膜からなり、かつこの金属膜表面及び側面が高融点金
属の窒化膜もしくは高導電性金属の窒化膜により被覆さ
れていることを特徴とするアクティブマトリクス基板。 - 【請求項３】透明基板上に並列配置された複数の信号線
と、前記複数の信号線にそれぞれ設けられた複数のスイ
ッチング素子と、前記複数のスイッチング素子の各々に
接続された画素電極と、前記各信号線の始端部にそれぞ
れ設けられた接続電極とを有するアクティブマトリクス
基板において、前記接続電極が前記始端部に接続する金
属膜及び前記金属膜表面に設けられた高融点金属の窒化
膜もしくは高導電性金属の窒化膜でなり、前記接続電極
が端子コンタクトホールを有する絶縁膜で選択的に被覆
され、前記高融点金属の窒化膜もしくは高導電性金属の
窒化膜が端子コンタクトホールと自己整合して金属膜表
面を被覆していることを特徴とするアクティブマトリク
ス基板。 - 【請求項４】高融点金属はクロム、タンタル、ニオブ、
チタン、モリブデン、タングステンのうち何れか、もし
くはこれらを主体とする合金である請求項１または請求
項２または請求項３に記載のアクティブマトリクス基
板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8317593A JP2988399B2 (ja) | 1996-11-28 | 1996-11-28 | アクティブマトリクス基板 |
| US08/978,647 US6043859A (en) | 1996-11-28 | 1997-11-26 | Active matrix base with reliable terminal connection for liquid crystal display device |
| KR1019970063873A KR100281864B1 (ko) | 1996-11-28 | 1997-11-28 | 액정디스플레이장치용액티브매트릭스베이스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8317593A JP2988399B2 (ja) | 1996-11-28 | 1996-11-28 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10161140A JPH10161140A (ja) | 1998-06-19 |
| JP2988399B2 true JP2988399B2 (ja) | 1999-12-13 |
Family
ID=18089958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8317593A Expired - Fee Related JP2988399B2 (ja) | 1996-11-28 | 1996-11-28 | アクティブマトリクス基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6043859A (ja) |
| JP (1) | JP2988399B2 (ja) |
| KR (1) | KR100281864B1 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338008B1 (ko) * | 1997-11-20 | 2002-10-25 | 삼성전자 주식회사 | 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법 |
| TWI226470B (en) * | 1998-01-19 | 2005-01-11 | Hitachi Ltd | LCD device |
| JP3119228B2 (ja) | 1998-01-20 | 2000-12-18 | 日本電気株式会社 | 液晶表示パネル及びその製造方法 |
| US6184960B1 (en) * | 1998-01-30 | 2001-02-06 | Sharp Kabushiki Kaisha | Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process |
| JP4493741B2 (ja) * | 1998-09-04 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7317438B2 (en) | 1998-10-30 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Field sequential liquid crystal display device and driving method thereof, and head mounted display |
| JP3139549B2 (ja) | 1999-01-29 | 2001-03-05 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| KR100412744B1 (ko) * | 1999-03-30 | 2003-12-31 | 세이코 엡슨 가부시키가이샤 | 박막 트랜지스터의 제조 방법 |
| TW475269B (en) * | 1999-03-30 | 2002-02-01 | Seiko Epson Corp | Method of manufacturing thin-film transistor |
| TW444257B (en) | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
| US6297161B1 (en) * | 1999-07-12 | 2001-10-02 | Chi Mei Optoelectronics Corp. | Method for forming TFT array bus |
| US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US6515648B1 (en) * | 1999-08-31 | 2003-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit, driving circuit of display device, and display device using the driving circuit |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| JP3488681B2 (ja) * | 1999-10-26 | 2004-01-19 | シャープ株式会社 | 液晶表示装置 |
| JP2001147424A (ja) | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子 |
| US6750835B2 (en) * | 1999-12-27 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2001281698A (ja) * | 2000-03-30 | 2001-10-10 | Advanced Display Inc | 電気光学素子の製法 |
| US6791144B1 (en) * | 2000-06-27 | 2004-09-14 | International Business Machines Corporation | Thin film transistor and multilayer film structure and manufacturing method of same |
| JP4920140B2 (ja) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| KR20030016051A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP4197233B2 (ja) * | 2002-03-20 | 2008-12-17 | 株式会社日立製作所 | 表示装置 |
| US7053971B2 (en) * | 2002-07-17 | 2006-05-30 | Citzen Watch Co., Ltd. | Liquid crystal display panel |
| US7361027B2 (en) * | 2002-12-25 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure, display device and electronic device |
| US20040171272A1 (en) * | 2003-02-28 | 2004-09-02 | Applied Materials, Inc. | Method of etching metallic materials to form a tapered profile |
| US7309922B2 (en) * | 2003-10-20 | 2007-12-18 | Samsun Electronics Co., Ltd. | Lower substrate, display apparatus having the same and method of manufacturing the same |
| JP2007004158A (ja) * | 2005-06-24 | 2007-01-11 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| KR101201310B1 (ko) * | 2005-06-30 | 2012-11-14 | 엘지디스플레이 주식회사 | 반투과형 액정표시소자의 제조방법 |
| KR101219048B1 (ko) | 2005-07-14 | 2013-01-09 | 삼성디스플레이 주식회사 | 평판표시장치와 평판표시장치의 제조방법 |
| TW200710471A (en) * | 2005-07-20 | 2007-03-16 | Samsung Electronics Co Ltd | Array substrate for display device |
| KR101171187B1 (ko) * | 2005-11-07 | 2012-08-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 |
| KR101427581B1 (ko) | 2007-11-09 | 2014-08-07 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| TWI373141B (en) * | 2007-12-28 | 2012-09-21 | Au Optronics Corp | Liquid crystal display unit structure and the manufacturing method thereof |
| WO2009093602A1 (ja) * | 2008-01-21 | 2009-07-30 | Nec Lcd Technologies, Ltd. | 表示装置 |
| JP5638833B2 (ja) * | 2010-04-22 | 2014-12-10 | 株式会社ジャパンディスプレイ | 画像表示装置及びその製造方法 |
| TWI559064B (zh) | 2012-10-19 | 2016-11-21 | Japan Display Inc | Display device |
| JP6116186B2 (ja) * | 2012-10-19 | 2017-04-19 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP6350984B2 (ja) * | 2014-04-24 | 2018-07-04 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 薄膜トランジスタ及び表示装置 |
| JP6332019B2 (ja) * | 2014-12-25 | 2018-05-30 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、電子機器 |
| JP6014203B2 (ja) * | 2015-05-27 | 2016-10-25 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| CN113540377B (zh) * | 2021-06-28 | 2023-08-01 | 昆山国显光电有限公司 | 显示面板、显示面板的制备方法及显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148248A (en) * | 1987-10-06 | 1992-09-15 | General Electric Company | Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays |
| JPH02157729A (ja) * | 1988-12-09 | 1990-06-18 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板 |
| US5264728A (en) * | 1989-11-30 | 1993-11-23 | Kabushiki Kaisha Toshiba | Line material, electronic device using the line material and liquid crystal display |
| JPH04242088A (ja) * | 1991-01-16 | 1992-08-28 | Nec Corp | Ｉｃソケット |
| JP3392440B2 (ja) * | 1991-12-09 | 2003-03-31 | 株式会社東芝 | 多層導体層構造デバイス |
| JP3172840B2 (ja) * | 1992-01-28 | 2001-06-04 | 株式会社日立製作所 | アクティブマトリクス基板の製造方法および液晶表示装置 |
| JP3035101B2 (ja) * | 1993-02-04 | 2000-04-17 | シャープ株式会社 | 電極基板及びその製造方法 |
| US5821622A (en) * | 1993-03-12 | 1998-10-13 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| JP2789293B2 (ja) * | 1993-07-14 | 1998-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JPH07120789A (ja) * | 1993-10-28 | 1995-05-12 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
| JPH08248442A (ja) * | 1995-03-13 | 1996-09-27 | Toshiba Corp | 液晶表示装置 |
-
1996
- 1996-11-28 JP JP8317593A patent/JP2988399B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-26 US US08/978,647 patent/US6043859A/en not_active Expired - Lifetime
- 1997-11-28 KR KR1019970063873A patent/KR100281864B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10161140A (ja) | 1998-06-19 |
| KR19980042890A (ko) | 1998-08-17 |
| US6043859A (en) | 2000-03-28 |
| KR100281864B1 (ko) | 2001-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2988399B2 (ja) | アクティブマトリクス基板 | |
| US7276732B2 (en) | Thin film transistor array panel | |
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| US6529251B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US8173492B2 (en) | Method of manufacturing thin film transistor substrate | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| KR970004885B1 (ko) | 평판표시장치 및 그 제조방법 | |
| JPH11284195A (ja) | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 | |
| US5943559A (en) | Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process | |
| JP2000267128A (ja) | 半導体装置 | |
| US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
| JP2001196371A (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
| US8093595B2 (en) | Thin film array panel and manufacturing method thereof | |
| US6087205A (en) | Method of fabricating staggered thin film transistor with an improved ohmic contact structure | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH0992840A (ja) | 液晶表示装置及びその製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JP3382130B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| KR0139322B1 (ko) | 절연게이트형 박막트랜지스터 | |
| JP2000216158A (ja) | Ａｌ配線形成方法 | |
| KR100255930B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2001264806A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JPH0713145A (ja) | 薄膜トランジスタアレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |