JP2789293B2 - 半導体装置作製方法 - Google Patents
半導体装置作製方法Info
- Publication number
- JP2789293B2 JP2789293B2 JP19684593A JP19684593A JP2789293B2 JP 2789293 B2 JP2789293 B2 JP 2789293B2 JP 19684593 A JP19684593 A JP 19684593A JP 19684593 A JP19684593 A JP 19684593A JP 2789293 B2 JP2789293 B2 JP 2789293B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- oxide layer
- gate
- gate electrode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000010408 film Substances 0.000 claims description 83
- 239000010410 layer Substances 0.000 claims description 83
- 239000003990 capacitor Substances 0.000 claims description 40
- 229910052782 aluminium Inorganic materials 0.000 claims description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 description 1
- 241001676573 Minium Species 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜半導体を用いた絶
縁ゲイト型電界効果トランジスタ（以下ＴＦＴという）
の構成に関する。また、ＴＦＴをアクティブマトリック
ス型の液晶表示装置に利用した構成に関する。
縁ゲイト型電界効果トランジスタ（以下ＴＦＴという）
の構成に関する。また、ＴＦＴをアクティブマトリック
ス型の液晶表示装置に利用した構成に関する。
【０００２】
【従来の技術】従来より、ＴＦＴを用いて、液晶表示装
置の画素部分を駆動するアクティブメトリックス型の液
晶表示装置が知られている。通常、このアクティブマト
リックス型の液晶表示装置の画素部分は、ＴＦＴの一方
の出力が画素電極とキャパシタとに連結された構成を有
している。そこで、ＴＦＴとキャパシタとを効率良く形
成することが求められる。また、キャパシタは、画素の
開口率を高めるためになるべく小さな面積で形成される
ことが望まれる。
置の画素部分を駆動するアクティブメトリックス型の液
晶表示装置が知られている。通常、このアクティブマト
リックス型の液晶表示装置の画素部分は、ＴＦＴの一方
の出力が画素電極とキャパシタとに連結された構成を有
している。そこで、ＴＦＴとキャパシタとを効率良く形
成することが求められる。また、キャパシタは、画素の
開口率を高めるためになるべく小さな面積で形成される
ことが望まれる。
【０００３】一方、ＴＦＴの構造として、ゲイト電極に
アルミニウムを主成分とするものを用い、その周囲を陽
極酸化して酸化物層を形成する構成が知られている。こ
の構成は、アルミニウムゲイトの上面、及び側面に酸化
物層を形成し、その上面部分を絶縁層として用い、その
周囲をオフセットゲイト領域の形成のために用いるもの
である。このオフセットゲイトの形成は、イオン注入法
によるソース／ドレイン領域の形成の際に、このゲイト
電極周囲の酸化物層の厚さだけオフセットゲイト領域が
形成でき、オフ電流の小さいＴＦＴを得るこのできる技
術である。
アルミニウムを主成分とするものを用い、その周囲を陽
極酸化して酸化物層を形成する構成が知られている。こ
の構成は、アルミニウムゲイトの上面、及び側面に酸化
物層を形成し、その上面部分を絶縁層として用い、その
周囲をオフセットゲイト領域の形成のために用いるもの
である。このオフセットゲイトの形成は、イオン注入法
によるソース／ドレイン領域の形成の際に、このゲイト
電極周囲の酸化物層の厚さだけオフセットゲイト領域が
形成でき、オフ電流の小さいＴＦＴを得るこのできる技
術である。
【０００４】また、この陽極酸化によって形成された酸
化物層をキャパシタを形成するための誘電体として利用
することができるが、アルミニウムの酸化物のみを誘電
体としたキャパシタは、耐圧や高周波特性に劣るという
問題がある。この問題を解決する方法としては、前記ア
ルミニウムの酸化物層上面に形成される層間絶縁膜をも
誘電体としたキャパシタを構成する方法が考えられる
が、その場合、層間絶縁膜を構成する材料の選択が問題
となる。
化物層をキャパシタを形成するための誘電体として利用
することができるが、アルミニウムの酸化物のみを誘電
体としたキャパシタは、耐圧や高周波特性に劣るという
問題がある。この問題を解決する方法としては、前記ア
ルミニウムの酸化物層上面に形成される層間絶縁膜をも
誘電体としたキャパシタを構成する方法が考えられる
が、その場合、層間絶縁膜を構成する材料の選択が問題
となる。
【０００５】また、層間絶縁膜の膜厚は５０００Å以上
必要とされるので、キャパシタの誘電体として利用した
場合、その容量が増大してしまい、開口率が増大してし
まうという問題がある。さらに、アクティブマトリック
ス型の液晶表示装置の画素部分に形成する場合には、そ
の最表面を平坦にする必要があるので、層間絶縁物とし
てポリイミド等の有機樹脂を利用することが望まれる。
しかし、有機樹脂をキャパシタの誘電体として利用する
ことは、信頼性や耐圧、さらには高周波特性の問題から
好ましいものではない。
必要とされるので、キャパシタの誘電体として利用した
場合、その容量が増大してしまい、開口率が増大してし
まうという問題がある。さらに、アクティブマトリック
ス型の液晶表示装置の画素部分に形成する場合には、そ
の最表面を平坦にする必要があるので、層間絶縁物とし
てポリイミド等の有機樹脂を利用することが望まれる。
しかし、有機樹脂をキャパシタの誘電体として利用する
ことは、信頼性や耐圧、さらには高周波特性の問題から
好ましいものではない。
【０００６】一方、陽極酸化工程の終了後に、アルミニ
ウムを主成分とするゲイト配線の一部を切除する工程が
必要となるが、この際にアルミニウム材料が露呈してし
まう。これは、陽極酸化工程においては、各画素に設け
られたＴＦＴのゲイト電極がすべて電気的に接続されて
いるので、最表面を構成する層間絶縁膜の形成に先立
ち、各ゲイト配線毎に分離することが必要だからであ
る。
ウムを主成分とするゲイト配線の一部を切除する工程が
必要となるが、この際にアルミニウム材料が露呈してし
まう。これは、陽極酸化工程においては、各画素に設け
られたＴＦＴのゲイト電極がすべて電気的に接続されて
いるので、最表面を構成する層間絶縁膜の形成に先立
ち、各ゲイト配線毎に分離することが必要だからであ
る。
【０００７】またこの工程は、層間絶縁膜の形成の前に
必要であるが、層間絶縁物の形成の最には、３００度以
上の加熱工程が必要であり（特に有機樹脂を用いた場合
には、３００度以上のベーク工程が不可欠である）、こ
の最に、前述のアルミニウムが露呈した部分にヒロック
が発生するという問題が生じる。このヒロックの発生
は、配線部の不良や断線を引き起こす原因となるので、
避けなければならない。なお、陽極酸化によって酸化物
層が形成されている場合には、アルミニウム表面にヒロ
ックが発生することを抑制することができるので、４０
０度程度の加熱工程までの加熱工程に耐えることができ
る。
必要であるが、層間絶縁物の形成の最には、３００度以
上の加熱工程が必要であり（特に有機樹脂を用いた場合
には、３００度以上のベーク工程が不可欠である）、こ
の最に、前述のアルミニウムが露呈した部分にヒロック
が発生するという問題が生じる。このヒロックの発生
は、配線部の不良や断線を引き起こす原因となるので、
避けなければならない。なお、陽極酸化によって酸化物
層が形成されている場合には、アルミニウム表面にヒロ
ックが発生することを抑制することができるので、４０
０度程度の加熱工程までの加熱工程に耐えることができ
る。
【０００８】以上のように、開口率を大きくして、しか
も必要とする容量を有するキャパシタを形成することは
困難であった。また、ゲイト配線をゲイト電極の形成と
同時にアルミニウムを主成分とする材料で構成する場合
には、ゲイト配線の形成に難があり、その一部にヒロッ
クが発生してしまうという問題があった。
も必要とする容量を有するキャパシタを形成することは
困難であった。また、ゲイト配線をゲイト電極の形成と
同時にアルミニウムを主成分とする材料で構成する場合
には、ゲイト配線の形成に難があり、その一部にヒロッ
クが発生してしまうという問題があった。
【０００９】
【発明が解決しようとする課題】以上のような問題に鑑
み、本発明は、 ・開口率を確保したキャパシタの作製。 ・ゲイト配線端部におけるヒロック発生の問題の解決。 といったことを解決することを目的とする。
み、本発明は、 ・開口率を確保したキャパシタの作製。 ・ゲイト配線端部におけるヒロック発生の問題の解決。 といったことを解決することを目的とする。
【００１０】
【課題を解決するための手段】本発明の概略の構成を図
１を用いて説明する。図１（Ｃ）に示すように、アルミ
ニウムを主成分とするゲイト電極１７の周囲の酸化物層
１８と１１９を陽極酸化工程によって形成し、さらに窒
化珪素膜２０を形成する。勿論、これらの工程に間にソ
ース／ドレイン領域１０１、１０３への不純物イオンの
注入や活性化の工程が必要とされる。
１を用いて説明する。図１（Ｃ）に示すように、アルミ
ニウムを主成分とするゲイト電極１７の周囲の酸化物層
１８と１１９を陽極酸化工程によって形成し、さらに窒
化珪素膜２０を形成する。勿論、これらの工程に間にソ
ース／ドレイン領域１０１、１０３への不純物イオンの
注入や活性化の工程が必要とされる。
【００１１】この窒化珪素膜２０は、ソース／ドレイン
領域１０１、１０３へのレーザー光の照射の際に、保護
膜として作用し、半導体層中への不純物の混入の防止す
る。また、図３（Ｃ）に示すように、この窒化珪素膜２
０は、酸化物層１９とともに、キャパシタの誘電体を構
成する。このキャパシタは、画素電極であるＩＴＯ電極
１０５と、ゲイト電極と同時に形成されるアルミニウム
の共通配線５３との間で構成される。
領域１０１、１０３へのレーザー光の照射の際に、保護
膜として作用し、半導体層中への不純物の混入の防止す
る。また、図３（Ｃ）に示すように、この窒化珪素膜２
０は、酸化物層１９とともに、キャパシタの誘電体を構
成する。このキャパシタは、画素電極であるＩＴＯ電極
１０５と、ゲイト電極と同時に形成されるアルミニウム
の共通配線５３との間で構成される。
【００１２】また、窒化珪素膜の形成の前に、酸化物層
がその周囲に形成されたアルミニウムを主成分とする電
極や配線を切断する工程が必要であるが、この工程で露
呈した部分を窒化珪素膜で覆うことによって、後の加熱
工程でアルミニウムを主成分とする材料の表面にヒロッ
クが発生することを防ぐことができる。また、ゲイト電
極を構成する材料としては、Ａｌ、Ｔｉ、Ｔａ、Ｃｒ、
Ｍｏ、Ｓｉ、Ｗやこれらの多層膜を利用することができ
る。
がその周囲に形成されたアルミニウムを主成分とする電
極や配線を切断する工程が必要であるが、この工程で露
呈した部分を窒化珪素膜で覆うことによって、後の加熱
工程でアルミニウムを主成分とする材料の表面にヒロッ
クが発生することを防ぐことができる。また、ゲイト電
極を構成する材料としては、Ａｌ、Ｔｉ、Ｔａ、Ｃｒ、
Ｍｏ、Ｓｉ、Ｗやこれらの多層膜を利用することができ
る。
【００１３】
【実施例】〔実施例１〕 本実施例は、アクティブマトリック型の液晶表示装置の
画素部分に、ＴＦＴとキャパシタとを形成した例であ
る。本実施例の全体の概略を示す上面図を図５に示す。
図５において、Ａ−Ａ’で切った断面が図１（Ｄ）であ
り、その作製工程を図１（Ａ）〜（Ｄ）に示す。また、
Ｂ−Ｂ’で切った断面が図２（Ｄ）であり、その作製工
程が図２（Ａ）〜（Ｄ）である。また、Ｃ−Ｃ’で切っ
た断面が図３（Ｄ）であり、その作製工程が図３（Ａ）
〜（Ｄ）である。各工程図の（Ａ）〜（Ｄ）はそれぞれ
対応しており、例えば図１（Ｂ）の工程は、図２（Ｂ）
と図３（Ｂ）とにそれぞれ対応する。また原則として、
各図において、同じ符号が同じ部分、または同一工程で
同一材料で形成される部分を示す。
画素部分に、ＴＦＴとキャパシタとを形成した例であ
る。本実施例の全体の概略を示す上面図を図５に示す。
図５において、Ａ−Ａ’で切った断面が図１（Ｄ）であ
り、その作製工程を図１（Ａ）〜（Ｄ）に示す。また、
Ｂ−Ｂ’で切った断面が図２（Ｄ）であり、その作製工
程が図２（Ａ）〜（Ｄ）である。また、Ｃ−Ｃ’で切っ
た断面が図３（Ｄ）であり、その作製工程が図３（Ａ）
〜（Ｄ）である。各工程図の（Ａ）〜（Ｄ）はそれぞれ
対応しており、例えば図１（Ｂ）の工程は、図２（Ｂ）
と図３（Ｂ）とにそれぞれ対応する。また原則として、
各図において、同じ符号が同じ部分、または同一工程で
同一材料で形成される部分を示す。
【００１４】また図４は、ゲイト配線の端部を示すもの
であり、図５には示されていない。以下において、
（Ａ）の工程というのは、図１（Ａ）と図２（Ａ）と図
３（Ａ）と図４（Ａ）とを指すもので、それらの工程は
同時に行われる。
であり、図５には示されていない。以下において、
（Ａ）の工程というのは、図１（Ａ）と図２（Ａ）と図
３（Ａ）と図４（Ａ）とを指すもので、それらの工程は
同時に行われる。
【００１５】まず、図１〜図４の各工程図面が示してい
る部分について説明する。図１は、図５のＡ−Ａ’で切
り取られる断面を示すものであり、ＴＦＴの断面を示す
ものである。図２は、図１とは９０度異なる角度である
図５のＢ−Ｂ’で切り取られるＴＦＴの断面を示すもの
である。図３は、図５のＣ−Ｃ’で切り取られる部分を
示すものであり、図において、左側が共通配線、右側が
ゲイト配線を示す。図４は、ゲイト配線の端部を示すも
のであり、図５には記載されていない。
る部分について説明する。図１は、図５のＡ−Ａ’で切
り取られる断面を示すものであり、ＴＦＴの断面を示す
ものである。図２は、図１とは９０度異なる角度である
図５のＢ−Ｂ’で切り取られるＴＦＴの断面を示すもの
である。図３は、図５のＣ−Ｃ’で切り取られる部分を
示すものであり、図において、左側が共通配線、右側が
ゲイト配線を示す。図４は、ゲイト配線の端部を示すも
のであり、図５には記載されていない。
【００１６】以下に作製工程について説明する。まず、
（Ａ）の工程においてガラス基板１１上に下地膜として
酸化珪素膜１３をスパッタ法によって２０００Åの厚さ
に形成する。そして、活性層１３を形成するための珪素
膜を形成し、素子間分離パターニングを行うことによっ
て、活性層１３を形成する。活性層１３には、ソース／
ドレイン領域とチャネル形成領域が形成される。また、
活性層１３を構成する珪素膜は、非晶質（アモルファ
ス）珪素膜、微結晶珪素膜、多結晶珪素膜、その他結晶
性を有する珪素膜を利用することができる。一般には、
気相法で形成された非晶質珪素膜を加熱やレーザー光の
照射、さらには強光の照射によって結晶性を有せしめた
珪素膜を用いるのが有用である。
（Ａ）の工程においてガラス基板１１上に下地膜として
酸化珪素膜１３をスパッタ法によって２０００Åの厚さ
に形成する。そして、活性層１３を形成するための珪素
膜を形成し、素子間分離パターニングを行うことによっ
て、活性層１３を形成する。活性層１３には、ソース／
ドレイン領域とチャネル形成領域が形成される。また、
活性層１３を構成する珪素膜は、非晶質（アモルファ
ス）珪素膜、微結晶珪素膜、多結晶珪素膜、その他結晶
性を有する珪素膜を利用することができる。一般には、
気相法で形成された非晶質珪素膜を加熱やレーザー光の
照射、さらには強光の照射によって結晶性を有せしめた
珪素膜を用いるのが有用である。
【００１７】さらにゲイト絶縁膜１４となる酸化珪素膜
を１０００Åの厚さにスパッタ法によって形成する。そ
して、ゲイト電極およびゲイト配線を構成するアルミニ
ウムを主成分とする膜１５を５０００Åの厚さに形成す
る。このアルミニウムを主成分とする膜には、Ｔａ、Ｔ
ｉ、Ｓｉ、Ｓｃから選ばれた少なくとも一種類の元素を
含有させるのは有効である。これは、加熱工程における
ヒロックが発生するのを防ぐためである。本実施例にお
いては、Ｓｉを２重量％の割合で含有させた。
を１０００Åの厚さにスパッタ法によって形成する。そ
して、ゲイト電極およびゲイト配線を構成するアルミニ
ウムを主成分とする膜１５を５０００Åの厚さに形成す
る。このアルミニウムを主成分とする膜には、Ｔａ、Ｔ
ｉ、Ｓｉ、Ｓｃから選ばれた少なくとも一種類の元素を
含有させるのは有効である。これは、加熱工程における
ヒロックが発生するのを防ぐためである。本実施例にお
いては、Ｓｉを２重量％の割合で含有させた。
【００１８】さらにゲイト配線のパターニングを行うた
めのレジストマスク１６を形成し、（Ａ）に示す状態を
得る。ゲイト配線は、図５において、５１、５４で示さ
れる。また５３はゲイト配線と同時に同一材料で形成さ
れる共通配線であり、キャパシタの一方の電極を構成す
る配線である。またゲイト配線からは、１７で示される
ように、ＴＦＴのゲイト電極が延在しており、同一工程
でゲイト配線とゲイト電極とは形成される。
めのレジストマスク１６を形成し、（Ａ）に示す状態を
得る。ゲイト配線は、図５において、５１、５４で示さ
れる。また５３はゲイト配線と同時に同一材料で形成さ
れる共通配線であり、キャパシタの一方の電極を構成す
る配線である。またゲイト配線からは、１７で示される
ように、ＴＦＴのゲイト電極が延在しており、同一工程
でゲイト配線とゲイト電極とは形成される。
【００１９】このように、（Ｂ）に示す工程において、
アルミニウム膜１５をパターニングし、図５に示すよう
にゲイト配線５１、５４とゲイト電極１７とを同時に形
成する。さらに、レジストマスク１６が残存した状態に
おいて、第１の陽極酸化工程を行い、パターニングされ
たゲイト電極１７とゲイト配線５１、５４、さらには共
通電極５３の露呈した側面に酸化物層１８を形成する。
この陽極酸化工程は、３〜２０％のクエン酸もしくはシ
ョウ酸、燐酸、クロム酸、硫酸等の水溶液中を用いて行
うもので、１０Ｖ程度の低電圧で多孔質の酸化物層を形
成するものである。この工程で形成される多孔質の酸化
物層は、その厚さを厚くすることができるので、後のソ
ース／ドレイン工程へのイオン注入工程において、オフ
セットゲイト領域を形成するためには極めて有効であ
る。ただし、緻密な膜ではないので、耐圧の問題に対し
ては不利である。
アルミニウム膜１５をパターニングし、図５に示すよう
にゲイト配線５１、５４とゲイト電極１７とを同時に形
成する。さらに、レジストマスク１６が残存した状態に
おいて、第１の陽極酸化工程を行い、パターニングされ
たゲイト電極１７とゲイト配線５１、５４、さらには共
通電極５３の露呈した側面に酸化物層１８を形成する。
この陽極酸化工程は、３〜２０％のクエン酸もしくはシ
ョウ酸、燐酸、クロム酸、硫酸等の水溶液中を用いて行
うもので、１０Ｖ程度の低電圧で多孔質の酸化物層を形
成するものである。この工程で形成される多孔質の酸化
物層は、その厚さを厚くすることができるので、後のソ
ース／ドレイン工程へのイオン注入工程において、オフ
セットゲイト領域を形成するためには極めて有効であ
る。ただし、緻密な膜ではないので、耐圧の問題に対し
ては不利である。
【００２０】次にレジストのマスク１６を取り除き、第
２の陽極酸化工程を行う。この陽極酸化工程は、３〜１
０％の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いるものであり、緻密で硬質な酸化物層を得
ることができる。ただし、２００Ｖ以上の高電圧を印加
する必要があり、２０００Åを越える膜厚を確保するこ
とは困難である。従って、第１の陽極酸化工程におい
て、多孔質の酸化物層１８を３０００Å程度の厚さに形
成し、その後に１０００Å程度の緻密な酸化物層１９を
（Ｃ）に示すように薄く形成することが有用である。
２の陽極酸化工程を行う。この陽極酸化工程は、３〜１
０％の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いるものであり、緻密で硬質な酸化物層を得
ることができる。ただし、２００Ｖ以上の高電圧を印加
する必要があり、２０００Åを越える膜厚を確保するこ
とは困難である。従って、第１の陽極酸化工程におい
て、多孔質の酸化物層１８を３０００Å程度の厚さに形
成し、その後に１０００Å程度の緻密な酸化物層１９を
（Ｃ）に示すように薄く形成することが有用である。
【００２１】こうして、オフセットゲイト領域の形成の
ために必要とされるゲイト電極１７側面の酸化物層（そ
の厚さは３０００Å程度が好ましい）を形成し、さらに
緻密な酸化物層をゲイト電極１７の上面に形成する。ま
た図示してはいないが、この際、ゲイト電極１７の側面
にも緻密で薄い酸化物層が形成される。また、第２の陽
極酸化工程で形成される薄い酸化物層１９は、図３
（Ｃ）の右側で示されるように、キャパシタを構成する
ためにも利用される。このように、緻密で耐圧に優れた
膜をキャパシタに利用することは有用である。
ために必要とされるゲイト電極１７側面の酸化物層（そ
の厚さは３０００Å程度が好ましい）を形成し、さらに
緻密な酸化物層をゲイト電極１７の上面に形成する。ま
た図示してはいないが、この際、ゲイト電極１７の側面
にも緻密で薄い酸化物層が形成される。また、第２の陽
極酸化工程で形成される薄い酸化物層１９は、図３
（Ｃ）の右側で示されるように、キャパシタを構成する
ためにも利用される。このように、緻密で耐圧に優れた
膜をキャパシタに利用することは有用である。
【００２２】この段階で（Ｃ）に示すように、ゲイト電
極１７とゲイト配線５１、５４、さらには共通配線５３
が形成される。また、このゲイト電極とゲイト配線の周
囲には、酸化物層が形成されている。
極１７とゲイト配線５１、５４、さらには共通配線５３
が形成される。また、このゲイト電極とゲイト配線の周
囲には、酸化物層が形成されている。
【００２３】そして、図４（Ｃ）に示すように、ゲイト
配線５１／５４さらには共通配線５３の端部を切除す
る。この状態において、ゲイト配線の一部は切断され、
アルミニウムが直接露呈する状態となる。またこの工程
に前後して、図１（Ｃ）において、ゲイト電極１７およ
びゲイト配線５１／５４下以外の酸化珪素膜１４を除去
する。
配線５１／５４さらには共通配線５３の端部を切除す
る。この状態において、ゲイト配線の一部は切断され、
アルミニウムが直接露呈する状態となる。またこの工程
に前後して、図１（Ｃ）において、ゲイト電極１７およ
びゲイト配線５１／５４下以外の酸化珪素膜１４を除去
する。
【００２４】そして、窒化珪素膜２０を１００Å〜２０
００Åここでは１０００Åの厚さに成膜する。この窒化
珪素膜２０の形成は、アンモニアとシランとを用いたプ
ラズマＣＶＤ法を用いるのが一般的であるが、スパッタ
法を用いるのでもよい。
００Åここでは１０００Åの厚さに成膜する。この窒化
珪素膜２０の形成は、アンモニアとシランとを用いたプ
ラズマＣＶＤ法を用いるのが一般的であるが、スパッタ
法を用いるのでもよい。
【００２５】こうすると、図４の４０で示されるよう
に、ゲイト配線５１／５４を構成するアルミニウムの端
部においても、その表面が窒化珪素膜２０で覆われるこ
とになるから、後の加熱工程において、ヒロックの発生
を防ぐことができる。勿論、この工程において、共通電
極５３の端部も窒化珪素膜２０で覆われることになる。
に、ゲイト配線５１／５４を構成するアルミニウムの端
部においても、その表面が窒化珪素膜２０で覆われるこ
とになるから、後の加熱工程において、ヒロックの発生
を防ぐことができる。勿論、この工程において、共通電
極５３の端部も窒化珪素膜２０で覆われることになる。
【００２６】つぎに、図１（Ｃ）に示されるように、ソ
ース／ドレイン領域へのＰまたはＢのイオン注入を行な
い、ソース／ドレイン領域１０１、１０３を形成する。
この工程によって、ソース／ドレイン領域１０１、１０
３とチャネル形成領域とが自己整合的に同時に形成され
る。このイオン注入の後に、レーザー光、あるいは強光
の照射を行ない、アニールを行う。この際、ゲイト電極
あるいはゲイト配線は、３００度程度の温度に加熱され
ることが有用であるが、この際において、その周囲を陽
極酸化による酸化物層が覆っているので、ヒロックの発
生を抑制することができる。
ース／ドレイン領域へのＰまたはＢのイオン注入を行な
い、ソース／ドレイン領域１０１、１０３を形成する。
この工程によって、ソース／ドレイン領域１０１、１０
３とチャネル形成領域とが自己整合的に同時に形成され
る。このイオン注入の後に、レーザー光、あるいは強光
の照射を行ない、アニールを行う。この際、ゲイト電極
あるいはゲイト配線は、３００度程度の温度に加熱され
ることが有用であるが、この際において、その周囲を陽
極酸化による酸化物層が覆っているので、ヒロックの発
生を抑制することができる。
【００２７】また、レーザー光の照射や強光の照射の際
に、ソース／ドレイン領域の表面が窒化珪素膜で覆われ
ているので、その結晶性の改善の効果を大きくすること
ができる。また、ソース／ドレイン領域表面のシート抵
抗を低減させることができるので、ＴＦＴの特性を向上
させることができる。
に、ソース／ドレイン領域の表面が窒化珪素膜で覆われ
ているので、その結晶性の改善の効果を大きくすること
ができる。また、ソース／ドレイン領域表面のシート抵
抗を低減させることができるので、ＴＦＴの特性を向上
させることができる。
【００２８】この窒化珪素膜２０を形成することで、図
４（Ｃ）に示すゲイト配線端部４０の部分が窒化珪素膜
で覆われるため、後の加熱工程において、アルミニウム
からのヒロックが発生することがない構成とすることが
できる。
４（Ｃ）に示すゲイト配線端部４０の部分が窒化珪素膜
で覆われるため、後の加熱工程において、アルミニウム
からのヒロックが発生することがない構成とすることが
できる。
【００２９】さらに層間絶縁物１０４をポリイミドで形
成する。ここでポリイミドを用いるのは、最表面を平坦
にするためである。つぎに、穴空け工程によって、図１
においてはソース／ドレイン領域へのコンタクトホール
（１０６／１０７で示される部分）を形成し、同時に図
３（Ｄ）に示されるように、キャパシタが形成される部
分の層間絶縁物を除去する。また同時に図４に示される
ようにゲイト配線５１／５４へのコンタクトホール（図
４の４１で示される）をその端部において形成する。ま
た、このゲイト配線へのコンタクトホール形成の際に、
第２の陽極酸化工程において形成された酸化物層が薄い
ので、コンタクトホールが形成し易いという作製工程上
の有用性がある。
成する。ここでポリイミドを用いるのは、最表面を平坦
にするためである。つぎに、穴空け工程によって、図１
においてはソース／ドレイン領域へのコンタクトホール
（１０６／１０７で示される部分）を形成し、同時に図
３（Ｄ）に示されるように、キャパシタが形成される部
分の層間絶縁物を除去する。また同時に図４に示される
ようにゲイト配線５１／５４へのコンタクトホール（図
４の４１で示される）をその端部において形成する。ま
た、このゲイト配線へのコンタクトホール形成の際に、
第２の陽極酸化工程において形成された酸化物層が薄い
ので、コンタクトホールが形成し易いという作製工程上
の有用性がある。
【００３０】そして、図１、図３に示すように、画素電
極となるＩＴＯ電極１０５を形成し、さらにソース／ド
レイン電極１０６、１０７を形成し、さらにゲイト配線
へのコンタクト電極４１を形成する。これらの電極配線
は、窒化チタン膜とアルミニウム膜との２層膜とすると
接触抵抗を下げるために有効である。こうして、図５に
その上面から見た全容を示す画素部分を完成する。勿論
このような画素が同時に多数（例えば数十万以上）形成
される。
極となるＩＴＯ電極１０５を形成し、さらにソース／ド
レイン電極１０６、１０７を形成し、さらにゲイト配線
へのコンタクト電極４１を形成する。これらの電極配線
は、窒化チタン膜とアルミニウム膜との２層膜とすると
接触抵抗を下げるために有効である。こうして、図５に
その上面から見た全容を示す画素部分を完成する。勿論
このような画素が同時に多数（例えば数十万以上）形成
される。
【００３１】図３には、図５のＣ−Ｃ’で切り取られる
部分に形成されるキャパシタの作製工程が示されてい
る。図３に示すように、キャパシタは、画素電極である
ＩＴＯ電極１０５と共通電極５３とで構成される。この
際、キャパシタの容量Ｃを決定するのは、その対向する
部分の電極面積Ｓと挟まれる誘電体の誘電率ε、さらに
は電極間隔ｄによって決まる。これらパラメーターは、
Ｃ＝εＳ／ｄの関係を有している。
部分に形成されるキャパシタの作製工程が示されてい
る。図３に示すように、キャパシタは、画素電極である
ＩＴＯ電極１０５と共通電極５３とで構成される。この
際、キャパシタの容量Ｃを決定するのは、その対向する
部分の電極面積Ｓと挟まれる誘電体の誘電率ε、さらに
は電極間隔ｄによって決まる。これらパラメーターは、
Ｃ＝εＳ／ｄの関係を有している。
【００３２】上記のような構成を採用した場合、誘電体
を構成する酸化物層１９は１０００Å程度と薄くするこ
とができ、またその比誘電率は８程度である。また、窒
化珪素膜２０も１０００Åと薄く、その比誘電率も６程
度と大きいので、結果として、小さな面積で所定の容量
を有するキャパシタを構成することができる。即ち、図
５に示すように、共通配線５３と画素電極１０５との重
なる部分が画素におけるキャパシタの占有部分となり、
その面積を小さくすることができる。従って、画素の開
口率を大きくすることができる。
を構成する酸化物層１９は１０００Å程度と薄くするこ
とができ、またその比誘電率は８程度である。また、窒
化珪素膜２０も１０００Åと薄く、その比誘電率も６程
度と大きいので、結果として、小さな面積で所定の容量
を有するキャパシタを構成することができる。即ち、図
５に示すように、共通配線５３と画素電極１０５との重
なる部分が画素におけるキャパシタの占有部分となり、
その面積を小さくすることができる。従って、画素の開
口率を大きくすることができる。
【００３３】また、図４（Ｄ）に示すように、ゲイト配
線５１／５４の端部、さらには共通配線の端部が窒化珪
素膜でコートされるので、ソース／ドレイン領域の活性
化の際や、層間絶縁物の形成の際における加熱工程にお
いて、４０で示される部分にヒロックが発生するのを防
ぐことができる。
線５１／５４の端部、さらには共通配線の端部が窒化珪
素膜でコートされるので、ソース／ドレイン領域の活性
化の際や、層間絶縁物の形成の際における加熱工程にお
いて、４０で示される部分にヒロックが発生するのを防
ぐことができる。
【００３４】〔実施例２〕 本実施例は、実施例１に示すＴＦＴの構造において、オ
フセットゲイト構造に加えて、ＬＤＤ構造（ライト・ド
ープ・ドレイン構造）を作用した例である。本実施例の
概要を図６に示す。以下に作製工程を示す。
フセットゲイト構造に加えて、ＬＤＤ構造（ライト・ド
ープ・ドレイン構造）を作用した例である。本実施例の
概要を図６に示す。以下に作製工程を示す。
【００３５】まず、図１（Ａ）に示すように、ガラス基
板１１上に下地膜１２として酸化珪素膜を２０００Åの
厚さにスパッタ法で形成する。つぎに、活性層１４を結
晶性を有する１０００Å厚の珪素膜で形成する。ここで
はこの活性層１４として、プラズマＣＶＤ法で形成した
非晶質珪素膜を加熱により結晶化させたものを用いるも
のとする。そして、素子間分離工程によって、活性層１
４を確定する。
板１１上に下地膜１２として酸化珪素膜を２０００Åの
厚さにスパッタ法で形成する。つぎに、活性層１４を結
晶性を有する１０００Å厚の珪素膜で形成する。ここで
はこの活性層１４として、プラズマＣＶＤ法で形成した
非晶質珪素膜を加熱により結晶化させたものを用いるも
のとする。そして、素子間分離工程によって、活性層１
４を確定する。
【００３６】つぎに、ゲイト絶縁膜となるアルミニウム
膜１５を５０００Åの厚さに形成し、図１（Ａ）の形状
を得る。そして、マスク１６を用いてパターニングを行
い、ゲイト電極１７を形成する。そして、実施例１と同
様に第１回目の陽極酸化工程によって、多孔質の陽極酸
化膜１８をゲイト電極１７の周囲に３０００Åの厚さに
形成する。こうして、図６（Ａ）に示す状態を得る。
膜１５を５０００Åの厚さに形成し、図１（Ａ）の形状
を得る。そして、マスク１６を用いてパターニングを行
い、ゲイト電極１７を形成する。そして、実施例１と同
様に第１回目の陽極酸化工程によって、多孔質の陽極酸
化膜１８をゲイト電極１７の周囲に３０００Åの厚さに
形成する。こうして、図６（Ａ）に示す状態を得る。
【００３７】つぎに、第１回目のイオン注入工程を行
い、ソース／ドレイン領域となる１０と１０３とにＰま
たはＢをライトドープする。この際、ゲイト電極１７と
その周囲の酸化物層１８とレジストマスク１６とがマス
クとなり、自己整合的に１０１と１０３の領域にイオン
注入が行われる。このイオン注入工程において、イオン
のドーズ量は、０．３〜５×１０１４ｃｍ−２、例えば
１×１０１４ｃｍ−２とし、ソース／ドレイン領域１０
１と１０３とを弱いＮ型半導体または弱いＰ型半導体と
する。
い、ソース／ドレイン領域となる１０と１０３とにＰま
たはＢをライトドープする。この際、ゲイト電極１７と
その周囲の酸化物層１８とレジストマスク１６とがマス
クとなり、自己整合的に１０１と１０３の領域にイオン
注入が行われる。このイオン注入工程において、イオン
のドーズ量は、０．３〜５×１０１４ｃｍ−２、例えば
１×１０１４ｃｍ−２とし、ソース／ドレイン領域１０
１と１０３とを弱いＮ型半導体または弱いＰ型半導体と
する。
【００３８】そして、露呈した酸化珪素膜１４を除去
し、図６（Ｂ）に示すように、酸化珪素膜１１０を８０
００Åの厚さに形成する。そして、ＲＩＥ法による垂直
異方性エッチングを行うことによって、１１１で示すよ
うな概略三角形状の酸化珪素を残存させる。１１１で示
される概略三角形状の残存物のおおよそ幅は、酸化珪素
膜１１１の膜厚によって決めることができる。一般的に
は、この概略三角形状の残存物の幅の２〜５の倍の膜厚
に酸化珪素膜１１０を成膜すればよい。また、成膜には
１１１の形状は、三角ではなく方形状に近いと見ること
もできるが、本明細書においては概略三角形状というこ
ととする。
し、図６（Ｂ）に示すように、酸化珪素膜１１０を８０
００Åの厚さに形成する。そして、ＲＩＥ法による垂直
異方性エッチングを行うことによって、１１１で示すよ
うな概略三角形状の酸化珪素を残存させる。１１１で示
される概略三角形状の残存物のおおよそ幅は、酸化珪素
膜１１１の膜厚によって決めることができる。一般的に
は、この概略三角形状の残存物の幅の２〜５の倍の膜厚
に酸化珪素膜１１０を成膜すればよい。また、成膜には
１１１の形状は、三角ではなく方形状に近いと見ること
もできるが、本明細書においては概略三角形状というこ
ととする。
【００３９】ここでは、酸化珪素膜１１０の膜厚を８０
００Åとしたので、１１１の幅は２０００Å程度とする
ことができる。そして、２回目のイオン注入を行う。こ
の工程は、ソース／ドレイン領域１０１、１０３に１×
１０１５〜８×１０１５ｃｍ−２のドーズ量で第１回目
と同じ不純物をドープする。この工程においては、１１
１で示される部分がマスクとなるので、その外側の部分
に主にイオン注入がされることになる。そして、１１２
で示される部分はライトドープ領域として残存すること
となる。また、１０１と１０３の領域はさらにイオン注
入がなされてＮ型またはＰ型となり、ソース／ドレイン
領域として構成される。
００Åとしたので、１１１の幅は２０００Å程度とする
ことができる。そして、２回目のイオン注入を行う。こ
の工程は、ソース／ドレイン領域１０１、１０３に１×
１０１５〜８×１０１５ｃｍ−２のドーズ量で第１回目
と同じ不純物をドープする。この工程においては、１１
１で示される部分がマスクとなるので、その外側の部分
に主にイオン注入がされることになる。そして、１１２
で示される部分はライトドープ領域として残存すること
となる。また、１０１と１０３の領域はさらにイオン注
入がなされてＮ型またはＰ型となり、ソース／ドレイン
領域として構成される。
【００４０】こうして、オフセットゲイト領域１１３と
ライトドープ領域１１２とを有したＴＦＴ構造を実現で
きる。本実施例においては、陽極酸化工程によって形成
されるアルミニウムの酸化物層１８によって３０００Å
の幅にオフセットゲイト領域を形成し、さらに１１１で
示す残存物によって、２０００Åの幅にライトドープ領
域を形成したが、この幅は必要とするＴＦＴの特性に鑑
みて適時定めればよい。
ライトドープ領域１１２とを有したＴＦＴ構造を実現で
きる。本実施例においては、陽極酸化工程によって形成
されるアルミニウムの酸化物層１８によって３０００Å
の幅にオフセットゲイト領域を形成し、さらに１１１で
示す残存物によって、２０００Åの幅にライトドープ領
域を形成したが、この幅は必要とするＴＦＴの特性に鑑
みて適時定めればよい。
【００４１】上記第２回目のイオン注入工程の後に、窒
化珪素膜２０を１０００Åの厚さに形成する。そして、
ポリイミド樹脂で層間絶縁物１０４を形成し、穴開け工
程を経て、画素電極となるＩＴＯ電極１０５とソース／
ドレイン電極１０４、１０７、さらにゲイト電極１０８
を形成する。この時、ソース／ドレイン電極とゲイト電
極、さらにはそれらの配線を図６（Ｄ）に示すように窒
化チタン（下側）とアルミニウム（上側）との２層構造
として構成することは、接触抵抗を低減させるためには
有用である。こうして、実施例１と同様に画素にＴＦＴ
を形成することができる。
化珪素膜２０を１０００Åの厚さに形成する。そして、
ポリイミド樹脂で層間絶縁物１０４を形成し、穴開け工
程を経て、画素電極となるＩＴＯ電極１０５とソース／
ドレイン電極１０４、１０７、さらにゲイト電極１０８
を形成する。この時、ソース／ドレイン電極とゲイト電
極、さらにはそれらの配線を図６（Ｄ）に示すように窒
化チタン（下側）とアルミニウム（上側）との２層構造
として構成することは、接触抵抗を低減させるためには
有用である。こうして、実施例１と同様に画素にＴＦＴ
を形成することができる。
【００４２】
【効果】窒化珪素膜を用いて、キャパシタを構成するこ
とにより、安定性と信頼性に優れ、しかも開口率の大き
い画素構成を実現できる。また、ゲイト配線としてアル
ミニウム配線を用い、その周囲に酸化物層を形成する構
成を採用した場合において、ゲイト配線の切断によって
生じるアルミニウムの露呈部分を窒化珪素膜で覆うこと
によって、後の加熱工程においてヒロックが発生しない
構成を実現できる。
とにより、安定性と信頼性に優れ、しかも開口率の大き
い画素構成を実現できる。また、ゲイト配線としてアル
ミニウム配線を用い、その周囲に酸化物層を形成する構
成を採用した場合において、ゲイト配線の切断によって
生じるアルミニウムの露呈部分を窒化珪素膜で覆うこと
によって、後の加熱工程においてヒロックが発生しない
構成を実現できる。
【図１】 実施例の作製工程を示す。
【図２】 実施例の作製工程を示す。
【図３】 実施例の作製工程を示す。
【図４】 実施例の作製工程を示す。
【図５】 実施例の上面図を示す。
【図６】 実施例の作製工程を示す。
１１・・・・ガラス基板 １２・・・・下地膜（酸化珪素膜） １３・・・・活性層 １４・・・・ゲイト絶縁膜 １５・・・・アルミニウム膜 １６・・・・マスク １７・・・・ゲイト電極 １８・・・・酸化物層 １９・・・・酸化物層 ２０・・・・窒化珪素膜 １０１・・・ソース／ドレイン領域 １０２・・・チャネル形成領域 １０３・・・ドレイン／ソース領域 １０４・・・層間絶縁物 １０５・・・画素電極（ＩＴＯ） １０６・・・ソース／ドレイン電極 １０７・・・ドレイン／ソース電極 １０８・・・ゲイト電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 29/78 ６１７Ａ 29/786 (56)参考文献 特開 平５−173186（ＪＰ，Ａ) 特開 平５−173179（ＪＰ，Ａ) 特許2717233（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 H01L 29/786
Claims (4)
- 【請求項１】 絶縁表面上に活性層と、該活性層上にゲ
イト絶縁膜と、該絶縁膜上にアルミニウムを主成分とす
る材料の膜を形成する工程と、 前記アルミニウムを主成分とする材料の膜をパターニン
グして、容量配線、ゲイト電極およびゲイト配線を形成
する工程と、 前記容量配線、前記ゲイト電極および前記ゲイト配線の
側面に第１酸化物層を形成する工程と、 前記容量配線、前記ゲイト電極および前記ゲイト配線の
側面および上面に第２酸化物層を形成する工程と、 前記ゲイト電極、前記ゲイト電極の側面の前記第１酸化
物層および前記ゲイト電極の上面の前記第２酸化物層を
マスクとして、前記活性層に選択的にＮ型もしくはＰ型
の不純物元素を導入して、 ソース領域、ドレイン領域、および前記ゲイト電極側面
の第１酸化物層および第２酸化物層の厚さと概略同じ幅
のオフセットゲイト領域を形成する工程と、 前記第２酸化物層を覆って窒化珪素膜を形成する工程
と、 画素電極を形成して、該画素電極、前記容量配線上面の
第２酸化物層、該容量配線上面の第２酸化物層上の前記
窒化珪素膜、および前記容量配線とでキャパシタを形成
する工程と、 を有する半導体装置作製方法。 - 【請求項２】 絶縁表面上に活性層と、該活性層上にゲ
イト絶縁膜と、該絶縁膜上にアルミニウムを主成分とす
る材料の膜を形成する工程と、 前記アルミニウムを主成分とする材料の膜をパターニン
グして、容量配線、ゲイト電極およびゲイト配線を形成
する工程と、 前記容量配線、前記ゲイト電極および前記ゲイト配線の
側面に第１酸化物層を形成する工程と、 前記容量配線、前記ゲイト電極および前記ゲイト配線の
側面および上面に第２酸化物層を形成する工程と、 前記ゲイト電極、前記ゲイト電極側面の前記第１酸化物
層および前記ゲイト電極の上面の前記第２酸化物層をマ
スクとして、前記活性層に選択的にＮ型もしくはＰ型の
不純物元素を導入して、ライトドープする第１のイオン
注入工程と、 前記ゲイト電極の前記第１酸化物層の側面に酸化物より
なる概略三角形状のサイドウォールを形成する工程と、 前記ゲイト電極、前記サイドウォール、前記ゲイト電極
の側面の前記第１酸化物層および前記ゲイト電極の上面
の前記第２酸化物層をマスクとして、前記活性層に選択
的にＮ型もしくはＰ型の不純物元素を導入して、 ソース領域、ドレイン領域、ライトドープ領域、および
前記ゲイト電極側面の第１酸化物層および第２酸化物層
の厚さと概略同じ幅のオフセットゲイト領域を形成する
第２のイオン注入工程と、 前記第２酸化物層を覆って窒化珪素膜を形成する工程
と、 画素電極を形成して、該画素電極、前記容量配線の上面
の第２酸化物層、該容量配線の上面の第２酸化物層上の
前記窒化珪素膜、および前記容量配線とでキャパシタを
形成する工程と、 を有する半導体装置作製方法。 - 【請求項３】 薄膜トランジスタとキャパシタとが設け
られたアクティブマトリックス型の液晶表示装置の画素
部分の構成であって、 絶縁表面上に活性層を形成する工程と、 該活性層上にゲイト絶縁膜を形成する工程と、 該絶縁膜上に容量配線、ゲイト電極、およびゲイト配線
をアルミニウムを主成分とする材料で形成する工程と、 該アルミニウムを主成分とする材料の 表面に酸化物層を
形成する工程と、前記活性層に自己整合的にソース領域、ドレイン領域を
形成する工程と、 前記アルミニウムを主成分とする材料 および前記酸化物
層を切断する工程と、切断されて 露呈した前記アルミニウムを主成分とする材
料と前記酸化物層を覆って窒化珪素膜を形成する工程
と、 画素電極を形成して、該画素電極、前記酸化物層、前記
窒化珪素膜、および前記容量配線とでキャパシタを形成
する工程と、 を有する半導体装置作製方法。 - 【請求項４】 薄膜トランジスタとキャパシタとが設け
られたアクティブマトリックス型の液晶表示装置の画素
部分の構成であって、絶縁表面上に活性層を形成する工程と、 該活性層上にゲイト絶縁膜を形成する工程と、 該絶縁膜上に 容量配線、ゲイト電極、およびゲイト配線
をアルミニウムを主成分とする材料で形成する工程と、 前記アルミニウムを主成分とする材料の表面に酸化物層
を形成する工程と、前記活性層に自己整合的に不純物元素をライトドープす
る工程と、 前記ゲイト電極の前記酸化物層の側面に概略三角形状の
サイドウォールを形成する工程と、 前記活性層に自己整合的に前記不純物元素と同じ不純物
元素を導入して、ソース領域、ドレイン領域、ライトド
ープ領域を形成する工程と、 前記アルミニウムを主成分とする材料および前記酸化物
層を切断する工程と、 切断されて露呈した前記アルミニウムを主成分とする材
料と前記酸化物層を覆って窒化珪素膜を形成する工程
と、画素電極を形成して、該画素電極、前記酸化物層、前記
窒化珪素膜、および前記容量配線とでキャパシタを形成
する工程と、 を有する半導体装置作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19684593A JP2789293B2 (ja) | 1993-07-14 | 1993-07-14 | 半導体装置作製方法 |
| US08/272,735 US5686328A (en) | 1993-07-14 | 1994-07-11 | Semiconductor device and process for fabricating the same |
| KR1019940016985A KR100287775B1 (ko) | 1993-07-14 | 1994-07-14 | 반도체장치제작공정 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19684593A JP2789293B2 (ja) | 1993-07-14 | 1993-07-14 | 半導体装置作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07140485A JPH07140485A (ja) | 1995-06-02 |
| JP2789293B2 true JP2789293B2 (ja) | 1998-08-20 |
Family
ID=16364624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19684593A Expired - Fee Related JP2789293B2 (ja) | 1993-07-14 | 1993-07-14 | 半導体装置作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5686328A (ja) |
| JP (1) | JP2789293B2 (ja) |
| KR (1) | KR100287775B1 (ja) |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2840812B2 (ja) * | 1993-09-20 | 1998-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW297142B (ja) | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
| US6433361B1 (en) | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
| JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JPH08286212A (ja) * | 1995-04-14 | 1996-11-01 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| US6015724A (en) * | 1995-11-02 | 2000-01-18 | Semiconductor Energy Laboratory Co. | Manufacturing method of a semiconductor device |
| JPH09146108A (ja) * | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| TW439003B (en) | 1995-11-17 | 2001-06-07 | Semiconductor Energy Lab | Display device |
| US5940732A (en) * | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
| TW309633B (ja) * | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6478263B1 (en) | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5985740A (en) | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6465287B1 (en) | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
| JP4179483B2 (ja) | 1996-02-13 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US6288764B1 (en) | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| JP3759999B2 (ja) * | 1996-07-16 | 2006-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ |
| US6979882B1 (en) * | 1996-07-16 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method for manufacturing the same |
| JP2988399B2 (ja) * | 1996-11-28 | 1999-12-13 | 日本電気株式会社 | アクティブマトリクス基板 |
| JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH10268360A (ja) | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US6927826B2 (en) * | 1997-03-26 | 2005-08-09 | Semiconductor Energy Labaratory Co., Ltd. | Display device |
| JP3784491B2 (ja) * | 1997-03-28 | 2006-06-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| JP3856901B2 (ja) * | 1997-04-15 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3980156B2 (ja) | 1998-02-26 | 2007-09-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JPH11307782A (ja) | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6080607A (en) * | 1998-05-26 | 2000-06-27 | National Science Council | Method for manufacturing a transistor having a low leakage current |
| US6617644B1 (en) | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US6501098B2 (en) * | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7235810B1 (en) | 1998-12-03 | 2007-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6469317B1 (en) * | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6524895B2 (en) | 1998-12-25 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6531713B1 (en) * | 1999-03-19 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TW444257B (en) | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
| US6777254B1 (en) * | 1999-07-06 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| TW480554B (en) | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US6541294B1 (en) | 1999-07-22 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6190983B1 (en) | 1999-10-29 | 2001-02-20 | United Microelectronics Corp. | Method for fabricating high-voltage device |
| US6646287B1 (en) * | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
| DE20006642U1 (de) | 2000-04-11 | 2000-08-17 | Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto, Calif. | Optische Vorrichtung |
| US7525165B2 (en) * | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| US6562671B2 (en) * | 2000-09-22 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| US6858865B2 (en) * | 2001-02-23 | 2005-02-22 | Micron Technology, Inc. | Doped aluminum oxide dielectrics |
| SG103846A1 (en) * | 2001-02-28 | 2004-05-26 | Semiconductor Energy Lab | A method of manufacturing a semiconductor device |
| US7808090B2 (en) | 2004-09-09 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| JP2006108654A (ja) * | 2004-09-09 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 無線チップ |
| JP5004459B2 (ja) * | 2004-12-03 | 2012-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI271867B (en) * | 2005-06-20 | 2007-01-21 | Au Optronics Corp | Pixel structure and fabrication method thereof |
| KR101416876B1 (ko) * | 2006-11-17 | 2014-07-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조방법 |
| KR101802406B1 (ko) | 2009-11-27 | 2017-11-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| JP2011002855A (ja) * | 2010-09-22 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2014016631A (ja) * | 2013-09-05 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール及び電子機器 |
| CN103680317B (zh) * | 2013-12-20 | 2015-09-23 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制造方法和显示装置 |
| JP6007216B2 (ja) * | 2014-08-25 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 表示装置、モジュール及び電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2717233B2 (ja) | 1991-03-06 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0285826A (ja) * | 1988-09-22 | 1990-03-27 | Hitachi Ltd | 表示パネル |
| JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
| JP2956782B2 (ja) * | 1990-08-22 | 1999-10-04 | 株式会社日立製作所 | 液晶表示パネル及びその製造方法 |
| US5521107A (en) * | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
| JP3087408B2 (ja) * | 1991-12-24 | 2000-09-11 | カシオ計算機株式会社 | 薄膜トランジスタパネルの製造方法 |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH06186590A (ja) * | 1992-12-21 | 1994-07-08 | Sharp Corp | アクティブマトリクス型液晶表示パネル |
-
1993
- 1993-07-14 JP JP19684593A patent/JP2789293B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-11 US US08/272,735 patent/US5686328A/en not_active Expired - Lifetime
- 1994-07-14 KR KR1019940016985A patent/KR100287775B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2717233B2 (ja) | 1991-03-06 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100287775B1 (ko) | 2001-12-28 |
| KR960015929A (ko) | 1996-05-22 |
| US5686328A (en) | 1997-11-11 |
| JPH07140485A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2789293B2 (ja) | 半導体装置作製方法 | |
| JP3253808B2 (ja) | 半導体装置およびその作製方法 | |
| US6017783A (en) | Method of manufacturing a semiconductor device using an insulated gate electrode as a mask | |
| JP3335757B2 (ja) | 陽極酸化方法 | |
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| JP3565983B2 (ja) | 半導体装置の作製方法 | |
| JPH10144928A (ja) | 半導体装置及びその作製方法 | |
| US20080191207A1 (en) | Thin film transistor device, method of manufacturing the same, and display apparatus | |
| KR20150043134A (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US5926735A (en) | Method of forming semiconductor device | |
| US5920362A (en) | Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode | |
| JP3326014B2 (ja) | 薄膜半導体装置 | |
| US5866444A (en) | Integrated circuit and method of fabricating the same | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP3105408B2 (ja) | 液晶表示素子 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP2002057345A (ja) | 半導体装置 | |
| JP2005079319A (ja) | 半導体装置 | |
| KR100569736B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP2002050768A (ja) | 半導体装置 | |
| JP3238072B2 (ja) | 薄膜トランジスタ | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JP3326015B2 (ja) | 薄膜半導体装置 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |