JP2005079319A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005079319A JP2005079319A JP2003307262A JP2003307262A JP2005079319A JP 2005079319 A JP2005079319 A JP 2005079319A JP 2003307262 A JP2003307262 A JP 2003307262A JP 2003307262 A JP2003307262 A JP 2003307262A JP 2005079319 A JP2005079319 A JP 2005079319A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- semiconductor
- source
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 イオン注入条件のマージンを拡大することができ、さらに、トランジスタ特性の良好な半導体装置を提供する。
【解決手段】 半導体装置100は、ガラス基板1と、ガラス基板1上に形成された薄膜トランジスタ19とを備える。薄膜トランジスタ19は、ソースおよびドレイン領域3を含み、Nd:YAG(イットリウム−アルミニウム−ガーネット)第2高調波を用いたレーザアニール法により多結晶化されたシリコンを含む半導体膜4と、半導体膜4を覆う層間絶縁膜6とを有する。ソースおよびドレイン領域3には、半導体膜4を覆う層間絶縁膜6を介してイオンドーピング法によりn型不純物がドープされている。n型不純物濃度の深さ方向のピークが半導体膜4中に位置する。
【選択図】 図2
【解決手段】 半導体装置100は、ガラス基板1と、ガラス基板1上に形成された薄膜トランジスタ19とを備える。薄膜トランジスタ19は、ソースおよびドレイン領域3を含み、Nd:YAG(イットリウム−アルミニウム−ガーネット)第2高調波を用いたレーザアニール法により多結晶化されたシリコンを含む半導体膜4と、半導体膜4を覆う層間絶縁膜6とを有する。ソースおよびドレイン領域3には、半導体膜4を覆う層間絶縁膜6を介してイオンドーピング法によりn型不純物がドープされている。n型不純物濃度の深さ方向のピークが半導体膜4中に位置する。
【選択図】 図2
Description
この発明は、Nd:YAG(イットリウム−アルミニウム−ガーネット)レーザの第2高調波を用いたレーザアニール法(以下、YAG法という)により形成した多結晶シリコンを用いた薄膜トランジスタに関するものである。
低温多結晶シリコンを用いた駆動回路内蔵型の液晶表示装置においては、スイッチング素子として、薄膜トランジスタ(以下、TFTともいう)が用いられている。
低温多結晶シリコンを用いたn型TFTは、従来は以下の方法で製造される。
まず、ガラス基板上に下地保護膜、アモルファスシリコン膜を順次形成した後、エキシマレーザを用いたレーザアニール法(以下、ELA法という)により、アモルファスシリコン膜を多結晶シリコン膜とする。この後、シリコン膜をパターニングして島状のシリコン膜とする。次に、シリコン膜および基板の表面にゲート絶縁膜、ゲート電極用導電膜を形成し、この導電膜をパターニングしてゲート電極とする。
次に、ゲート電極をマスクとして、リンイオンなどのn型不純物をシリコン膜に注入する。その結果、シリコン膜にはゲート電極に対して自己整合的(セルフアライン的)にn型のソースおよびドレイン領域が形成される。一方、n型不純物が導入されなかったシリコン膜部分はチャネル領域となる。
次に、ゲート電極および基板表面を覆うように層間絶縁膜を形成し、この層間絶縁膜およびゲート絶縁膜に、高濃度n型領域(ソースおよびドレイン領域)に達するコンタクトホールを形成する。このコンタクトホールを介してソースおよびドレイン領域と電気的に接続するソースおよびドレイン電極を形成する。
また、従来Nd:YAGレーザを照射してシリコンを結晶化させる技術がたとえば特開2001−28448号公報(特許文献1)に開示されている。
特開2001−28448号公報
上述したELA法により多結晶化したシリコン膜の結晶粒径は0.2〜0.3μmと小さく結晶性が高くないことから、リンイオンなどのn型不純物をイオンドーピング法で導入した場合、イオン注入ダメージによって結晶が破壊され、非晶質化しやすいという問題があった。
一旦非晶質化した場合には、この後の工程で加わる熱処理では結晶性が十分に回復せず、ソースおよびドレイン領域の抵抗が高くなり、トランジスタのオン電流の低下などを引起す原因となる。このため、リンイオンなどの不純物をシリコン膜にドーピングする際には、加速電圧やドープ量に制限が加わることになる。
また、特開2001−28448号公報で記載された技術でも、結晶性の高いシリコンを得られないという問題があった。
この発明は上述のような問題点を解決するためになされたものであり、イオン注入条件のマージンを拡大することができ、さらにトランジスタ特性の良好な薄膜トランジスタを有する半導体装置を提供することを目的とする。
この発明に従った半導体装置は、基板と、基板上に形成された薄膜トランジスタとを備える。薄膜トランジスタは、半導体基板の上に形成され、ソースおよびドレイン領域を含み、Nd:YAG(イットリウム−アルミニウム−ガーネット)第2高調波を用いたレーザアニール法により多結晶化されたシリコンを含む半導体膜と、半導体膜を覆う層間絶縁膜とを有する。ソースおよびドレイン領域には、半導体膜を覆う層間絶縁膜を介してイオンドーピング法によりn型不純物がドープされている。n型不純物濃度の深さ方向のピークが半導体膜中に位置する。
このように構成された半導体装置では、YAG法を用いて多結晶シリコン膜の結晶性を高め、イオン注入ダメージによる非晶質化に対する耐性を高めることによって、イオン注入処理条件のマージンを拡大している。さらに、n型不純物濃度の深さ方向のピークが半導体膜中に位置するため、半導体膜中の不純物濃度を高くすることができ、ソースおよびドレイン領域の低抵抗化が実現できる。これにより、トランジスタ特性が向上する。
この発明に従えば、イオン注入処理条件のマージンを拡大し、かつ、トランジスタ特性が向上した半導体装置を提供することができる。
以下、この発明の実施の形態について、図面を参照して説明する。なお、以下の実施の形態において、同一または相当する部分については同一の参照符号を付し、その説明は繰返さない。
(実施の形態1)
図1は、この発明の実施の形態1に従った半導体装置の断面図である。図2は、図1中のIIで囲んだ部分を拡大して示す断面図であり、図2の(A)は半導体装置の断面図であり、図2の(B)は、図2の(A)中のIIB−IIB線に沿った半導体装置内での不純物濃度を示すグラフである。
図1は、この発明の実施の形態1に従った半導体装置の断面図である。図2は、図1中のIIで囲んだ部分を拡大して示す断面図であり、図2の(A)は半導体装置の断面図であり、図2の(B)は、図2の(A)中のIIB−IIB線に沿った半導体装置内での不純物濃度を示すグラフである。
図1および図2を参照して、この発明の実施の形態1に従った半導体装置は、基板としてのガラス基板1と、ガラス基板1上に形成された薄膜トランジスタ19(画素用薄膜電界効果トランジスタ19)とを備える。薄膜トランジスタ19は、ガラス基板1上に形成され、ソースおよびドレイン領域3を含み、Nd:YAG(イットリウム−アルミニウム−ガーネット)第2高調波を用いたレーザアニール法により多結晶化されたシリコンを含む半導体膜4と、半導体膜4を覆うゲート絶縁膜としての層間絶縁膜6とを有する。ソースおよびドレイン領域3には、半導体膜4を覆う層間絶縁膜6を介してイオンドーピング法によりn型不純物がドープされている。n型不純物濃度の深さ方向のピークが半導体膜4中に位置する。
半導体膜4の膜厚が20nm以上70nm以下である。層間絶縁膜6の膜厚が20nm以上100nm以下である。ソースおよびドレイン領域3でのn型不純物のドープ量は5×1014/cm2以上5×1015/cm2以下である。n型不純物はリンである。
図1を参照して、液晶表示装置としての半導体装置100は、表示画素領域において、画素用薄膜電界効果トランジスタとしての薄膜トランジスタ19と容量(図示せず)とが形成されている。薄膜トランジスタ19はn型薄膜電界効果トランジスタである。絶縁性基板としてのガラス基板1上に下地膜2が形成されている。下地膜2としてはシリコン酸化膜を用い、下地膜2の膜厚は約100nmである。下地膜2上には薄膜トランジスタ19が形成されている。薄膜トランジスタ19は、n型不純物拡散領域により構成されるソースおよびドレイン領域3とチャネル領域5とゲート絶縁膜としての作用を有する層間絶縁膜6とゲート電極7とを有する。
下地膜2上には、同一の半導体膜4を用いて形成されたソースおよびドレイン領域3とチャネル領域5とが形成されている。チャネル領域5上にはゲート絶縁膜としての層間絶縁膜6が形成されている。チャネル領域5上に位置する領域においては、層間絶縁膜6上にゲート電極7が形成されている。
薄膜トランジスタ19上にはシリコン酸化膜からなる絶縁膜8が形成されている。ソースおよびドレイン領域3上に位置する領域において絶縁膜8および層間絶縁膜6の一部分を除去することによりコンタクトホール9a,9bが形成されている。コンタクトホール9a,9bの内部から絶縁膜8の上部表面にまで延在するようにメタル配線により構成されるソースおよびドレイン電極10a,10bが形成されている。ソースおよびドレイン電極10a,10b上には、パッシベーション膜(図示せず)が形成されている。このパッシベーション膜上には、平坦化膜としての透明性有機層間絶縁膜11が形成されている。ソースおよびドレイン電極10b上に位置する領域には、透明性有機層間絶縁膜11とパッシベーション膜との一部分を除去することによりコンタクトホール12が形成されている。コンタクトホール12の内部から透明性有機層間絶縁膜11の上部表面上にまで延在するようにITOなどの透明性導電体膜からなる画素電極13が形成されている。画素電極13上には配向膜14aが形成されている。
下地膜2上の図示しない領域には容量が形成されている。また、ガラス基板1の図示しない他の領域には、液晶表示装置の駆動回路領域が形成され、この駆動回路領域には、駆動回路を構成するn型薄膜電界効果トランジスタおよびp型薄膜電界効果トランジスタ(いずれも図示せず)が形成されている。
ガラス基板1に対向するように上ガラス基板16が配置されている。上ガラス基板16のガラス基板1に対向する面上にはカラーフィルタ17が形成されている。カラーフィルタ17のガラス基板1に対向する面上には対向電極18が形成されている。対向電極18のガラス基板1に対向する面上には配向膜14bが形成されている。ガラス基板1と上ガラス基板16との間には液晶15が封止されている。
図2を参照して、半導体装置100では、ソースおよびドレイン領域3に近づくにつれてn型不純物の濃度が徐々に増加している。この図では、ソースおよびドレイン領域3の深さ方向の中央部付近でn型不純物濃度が最大かつ極大となる。しかしながら、ソースおよびドレイン領域3内にn型不純物濃度のピークがあればよく、このピークは、ソースおよびドレイン領域3内において、ソースおよびドレイン電極10aに近い側に位置していてもよく、さらに下地膜2に近い側に位置していてもよい。
図3から図6は、図1および図2で示す半導体装置の製造方法を説明するための断面図である。
図3を参照して、絶縁性基板としてのガラス基板1上に酸化シリコン膜(SiO2)などからなる下地膜2を、約100nmの厚みで形成する。この下地膜2の表面にCVD(化学気相成長法)などを用いてアモルファスシリコン膜を、厚みが約50nmとなるように形成する。次に、YAG法により、このアモルファスシリコン膜にNd:YAGレーザの第2高調波を照射してその後冷却することにより多結晶シリコン膜からなる半導体膜4を得る。YAG法で形成した多結晶シリコン膜は、ELA法などで形成された多結晶シリコン膜と比較して、結晶粒径が10倍程度大きく、結晶性に優れた多結晶シリコン膜となる。
次に、通常のフォトリソグラフィ法を用いて、多結晶シリコン膜を加工し、TFT形成形状に島状に半導体膜4を残存させる。CVD法などを用いて、半導体膜4上に厚みが約75nmのSiO2からなる層間絶縁膜6を形成する。層間絶縁膜6の表面にクロム膜、モリブデン膜などからなるゲート電極形成用金属膜21を形成する。ゲート電極形成用金属膜21上にレジストパターン22を形成する。
図4を参照して、レジストパターン22をマスクとしてゲート電極形成用金属膜21をエッチングすることによりゲート電極7を形成する。
図5を参照して、レジストパターン22を除去した後、ゲート電極7をマスクとして質量非分離型のイオンドーピング法を用いて、加速電圧70kVの条件でn型不純物としてPH3ガスを使用してリンイオンを矢印26で示す方向からドープ量3×1015/cm2程度ドーピングする。このようにドーピングすることにより、n型不純物濃度のピークはソースおよびドレイン領域が形成される半導体膜4中に位置する。
ELA法で形成した多結晶シリコン膜を用いて同様のドーピング処理を行なった場合、多結晶シリコン膜の結晶性が低いために、多結晶シリコン膜が非晶質化して抵抗が高くなりやすく、TFTのオン電流が低下する原因となる。このような非晶質化を抑制するために、ドープするn型不純物濃度を予め少なく設定するなどの制限が加わっていた。
本発明のようにYAG法により形成した多結晶シリコン膜はELA法と比較して結晶性に優れており、イオン注入ダメージによる非晶質化に対する耐性が高いために、ドーピング条件に対してマージンを有する。これにより、n型不純物濃度のピーク位置を半導体膜4中に設定することができる。さらに、ソースおよびドレイン領域3を低抵抗にするために十分なn型不純物をドープすることが可能になる。これにより、半導体膜4を覆う層間絶縁膜6の膜厚がばらついても、半導体膜4中のn型不純物濃度に殆ど影響しない。また、ソースおよびドレイン領域3の低抵抗化に十分なリンイオンをドープできるため、TFT16のオン電流が高くなる。
図6を参照して、ゲート電極7の表面にCVD法などを用いてシリコン酸化膜からなる絶縁膜8を形成した後、ドーピングしたイオンを活性化するために温度500℃程度で熱処理を施す。次に、ドライエッチング法を用いて薄膜トランジスタ19のソースおよびドレイン領域3に達するコンタクトホール9aを層間絶縁膜6に形成する。
クロム膜またはモリブデン膜などの高融点金属とアルミニウム膜とを積層した金属膜を絶縁膜8上に形成し、これをパターニングすることによりソースおよびドレイン電極10a,10bを形成する。
ソースおよびドレイン電極10a,10b上に透明性有機層間絶縁膜11を形成し、透明性有機層間絶縁膜11に、ソースおよびドレイン電極10bに達するコンタクトホール12を形成する。コンタクトホール12に沿うように画素電極13を形成する。
図1を参照して、画素電極13に接触するように配向膜14aを形成する。この配向膜14a上に上ガラス基板16を配置する。上ガラス基板16には、カラーフィルタ17、対向電極18および配向膜14bが形成されている。ガラス基板1および上ガラス基板16間に液晶15を封入することにより半導体装置100が完成する。
このように、この発明の実施の形態1に従った半導体装置では、ソースおよびドレイン領域3内にn型不純物濃度のピークが存在するため、ソースおよびドレイン領域3内でのn型不純物濃度を高く保つことができる。その結果、ソースおよびドレイン領域3の電気抵抗を下げることができ、良好なトランジスタ特性を有する薄膜トランジスタ19および半導体装置100を提供することができる。
また、半導体膜4はYAG法を用いて、多結晶シリコン膜の結晶性を高め、イオン注入ダメージによる非晶質化に対する耐性を高めることによって、イオン注入処理条件のマージンを拡大することができる。
(実施の形態2)
図7は、この発明の実施の形態2に従った半導体装置の一部分を拡大して示す断面図であり、図7の(A)は半導体装置の断面図であり、図7の(B)は、図7の(A)中のVIIB−VIIB線に沿った半導体装置内での不純物濃度を示すグラフである。なお、図7の(A)は、図2の(A)で示す図に相当し、図7の(B)は、図2の(B)で示す図に相当する。図7を参照して、この発明の実施の形態2で示す半導体装置100では、n型不純物の深さ方向のピークが層間絶縁膜6中に位置する点で、実施の形態1に従った半導体装置と異なる。
図7は、この発明の実施の形態2に従った半導体装置の一部分を拡大して示す断面図であり、図7の(A)は半導体装置の断面図であり、図7の(B)は、図7の(A)中のVIIB−VIIB線に沿った半導体装置内での不純物濃度を示すグラフである。なお、図7の(A)は、図2の(A)で示す図に相当し、図7の(B)は、図2の(B)で示す図に相当する。図7を参照して、この発明の実施の形態2で示す半導体装置100では、n型不純物の深さ方向のピークが層間絶縁膜6中に位置する点で、実施の形態1に従った半導体装置と異なる。
すなわち、半導体装置100は、ガラス基板1と、ガラス基板1上に形成された薄膜トランジスタ19とを備える。薄膜トランジスタ19は、ガラス基板1上に形成され、ソースおよびドレイン領域3を含み、Nd:YAG第2高調波を用いたレーザアニール法により多結晶化されたシリコンを含む半導体膜4と、半導体膜4を覆う層間絶縁膜6とを有する。ソースおよびドレイン領域3には、層間絶縁膜6を介してイオンドーピング法によりn型不純物がドープされている。n型不純物濃度の深さ方向のピークが層間絶縁膜6中に位置する。
このように構成された、この発明の実施の形態2に従った半導体装置100では、イオンドーピング中に半導体膜4を突き抜けて下地膜2に到達するn型不純物量を抑えることができる。このような下地膜2へ突き抜けるn型不純物は、半導体膜4中の不純物として寄与せず、半導体膜4にイオン注入ダメージを与える。このような不純物を減少させることで、半導体膜4の非晶質化に対するマージンをさらに拡大することができる。
なお、この発明の実施の形態について説明したが、ここで示した実施の形態はさまざまに変形することが可能である。まず、半導体膜4の厚みは50nmとしたが、20nm以上70nm以下の範囲であればよい。厚みが20nmよりも小さい場合には、薄膜トランジスタ19のオン電流が低くなり、厚みが70nmよりも大きい場合には薄膜トランジスタ19のオフ電流が増大するため好ましくない。
また、層間絶縁膜6の厚みを75nmとしたが、この厚みは20nm以上100nm以下の範囲であればよい。厚みが20nmよりも小さい場合には層間絶縁膜6の耐圧が小さくなる。厚みが100nmよりも大きい場合には、オン電流が低くなるために好ましくない。
また、半導体膜4にドープするn型不純物のドープ量を3×1015/cm2としたが、ドープ量は5×1014/cm2以上5×1015/cm2以下であればよい。ドープ量が5×1014/cm2よりも少ない場合は、ソースおよびドレイン領域3の不純物濃度が小さくなるため抵抗が増大し、薄膜トランジスタ19のオン電流が低下する。また、ドープ量が5×1015/cm2よりも大きい場合には、多結晶シリコン膜である半導体膜4の非晶質化に対するマージンが小さくなり、ソース/ドレイン領域3の抵抗が増大し、薄膜トランジスタ19のオン電流が低下する場合があるため好ましくない。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 ガラス基板、2 下地膜、3 ソースおよびドレイン領域、4 半導体膜、5 チャネル領域、6 層間絶縁膜、7 ゲート電極、8 絶縁膜、9a,9b,12 コンタクトホール、19 薄膜トランジスタ、100 半導体装置。
Claims (6)
- 基板と、
前記基板上に形成された薄膜トランジスタとを備え、
前記薄膜トランジスタは、
前記基板の上に形成され、ソースおよびドレイン領域を含み、Nd:YAG(イットリウム−アルミニウム−ガーネット)第2高調波を用いたレーザアニール法により多結晶化されたシリコンを含む半導体膜と、
前記半導体膜を覆う層間絶縁膜とを含み、
前記ソースおよびドレイン領域には、前記半導体膜を覆う前記層間絶縁膜を介してイオンドーピング法によりn型不純物がドープされており、
前記n型不純物濃度の深さ方向のピークが前記半導体膜中に位置する、半導体装置。 - 基板と、
前記基板上に形成された薄膜トランジスタとを備え、
前記薄膜トランジスタは、
前記基板の上に形成され、ソースおよびドレイン領域を含み、Nd:YAG(イットリウム−アルミニウム−ガーネット)第2高調波を用いたレーザアニール法により多結晶化されたシリコンを含む半導体膜と、
前記半導体膜を覆う層間絶縁膜とを含み、
前記ソースおよびドレイン領域には、前記半導体膜を覆う前記層間絶縁膜を介してイオンドーピング法によりn型不純物がドープされており、
n型不純物濃度の深さ方向のピークが前記層間絶縁膜中に位置する、半導体装置。 - 前記半導体膜の膜厚が20nm以上70nm以下である、請求項1または2に記載の半導体装置。
- 前記層間絶縁膜の膜厚が20nm以上100nm以下である、請求項1から3のいずれか1項に記載の半導体装置。
- 前記n型不純物のドープ量が5×1014/cm2以上5×1015/cm2以下である、請求項1から4のいずれか1項に記載の半導体装置。
- 前記n型不純物はリンである、請求項1から5のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003307262A JP2005079319A (ja) | 2003-08-29 | 2003-08-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003307262A JP2005079319A (ja) | 2003-08-29 | 2003-08-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005079319A true JP2005079319A (ja) | 2005-03-24 |
Family
ID=34410098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003307262A Pending JP2005079319A (ja) | 2003-08-29 | 2003-08-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079319A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008062893A1 (fr) * | 2006-11-24 | 2008-05-29 | Advanced Lcd Technologies Development Center Co., Ltd. | Transistor à couche mince, procédé de fabrication de transistor à couche mince et affichage |
JP2008153641A (ja) * | 2006-11-24 | 2008-07-03 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置 |
JP2008153644A (ja) * | 2006-11-24 | 2008-07-03 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置 |
JP2008153643A (ja) * | 2006-11-24 | 2008-07-03 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置 |
US7642605B2 (en) | 2004-02-10 | 2010-01-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
WO2010084534A1 (ja) * | 2009-01-20 | 2010-07-29 | シャープ株式会社 | 薄膜ダイオード及びその製造方法 |
-
2003
- 2003-08-29 JP JP2003307262A patent/JP2005079319A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7642605B2 (en) | 2004-02-10 | 2010-01-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
WO2008062893A1 (fr) * | 2006-11-24 | 2008-05-29 | Advanced Lcd Technologies Development Center Co., Ltd. | Transistor à couche mince, procédé de fabrication de transistor à couche mince et affichage |
JP2008153641A (ja) * | 2006-11-24 | 2008-07-03 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置 |
JP2008153644A (ja) * | 2006-11-24 | 2008-07-03 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置 |
JP2008153643A (ja) * | 2006-11-24 | 2008-07-03 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置 |
WO2010084534A1 (ja) * | 2009-01-20 | 2010-07-29 | シャープ株式会社 | 薄膜ダイオード及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4309362B2 (ja) | 薄膜トランジスタの製造方法 | |
KR960011183B1 (ko) | 반도체 장치 | |
TWI412130B (zh) | 半導體裝置及其製造方法 | |
WO2016175086A1 (ja) | 半導体装置及びその製造方法 | |
JP2005228819A (ja) | 半導体装置 | |
KR100588174B1 (ko) | 박막 트랜지스터의 제조 방법 | |
JP4364930B2 (ja) | 半導体装置 | |
JP2005079319A (ja) | 半導体装置 | |
JP2805590B2 (ja) | 半導体装置の作製方法 | |
KR20050081227A (ko) | 엘디디 구조를 갖는 박막트랜지스터 | |
JP4657361B2 (ja) | 半導体装置 | |
JP4441299B2 (ja) | 表示装置の製造方法 | |
JP3708836B2 (ja) | 半導体装置 | |
JP5295172B2 (ja) | 半導体装置 | |
JP3765936B2 (ja) | 半導体装置の作製方法 | |
JP5414708B2 (ja) | 半導体装置の製造方法 | |
JP4417327B2 (ja) | 半導体装置の作製方法 | |
JPH1065181A (ja) | 半導体装置およびその作製方法 | |
JP3868735B2 (ja) | 半導体装置 | |
JP2001036097A (ja) | 半導体装置 | |
JPH1079513A (ja) | 薄膜トランジスタ装置およびその製造方法 | |
JP2002026332A (ja) | 薄膜トランジスタの製造方法 | |
JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
JPH0832069A (ja) | 薄膜半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |