JP2002026332A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2002026332A JP2002026332A JP2000208409A JP2000208409A JP2002026332A JP 2002026332 A JP2002026332 A JP 2002026332A JP 2000208409 A JP2000208409 A JP 2000208409A JP 2000208409 A JP2000208409 A JP 2000208409A JP 2002026332 A JP2002026332 A JP 2002026332A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- hydrogen
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタの製造方法に関し、ＬＤＤ
領域の抵抗を許容レベルにまで下げるとともにＴＦＴし
きい値電圧のシフトを防ぐことを目的とする。 【解決手段】 絶縁性基板上に多結晶Ｓｉを形成する工
程と、該多結晶Ｓｉ上にゲート絶縁膜を形成する工程
と、該ゲート絶縁膜上に下層ゲート電極と該下層ゲート
電極より幅の狭い上層ゲート電極から成る２層ゲート電
極を形成する工程と、該２層ゲート電極をマスクにして
３属あるいは５属元素から成る不純物をイオン注入する
工程と、熱処理する工程と、該２層ゲート電極をマスク
にして水素をイオン注入する工程を含むように構成す
る。
領域の抵抗を許容レベルにまで下げるとともにＴＦＴし
きい値電圧のシフトを防ぐことを目的とする。 【解決手段】 絶縁性基板上に多結晶Ｓｉを形成する工
程と、該多結晶Ｓｉ上にゲート絶縁膜を形成する工程
と、該ゲート絶縁膜上に下層ゲート電極と該下層ゲート
電極より幅の狭い上層ゲート電極から成る２層ゲート電
極を形成する工程と、該２層ゲート電極をマスクにして
３属あるいは５属元素から成る不純物をイオン注入する
工程と、熱処理する工程と、該２層ゲート電極をマスク
にして水素をイオン注入する工程を含むように構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トラジスタの製
造方法に関し、特に、アクティブマトリクス型液晶表示
装置の画素スイッチング用素子や周辺駆動回路に用いら
れる薄膜トランジスタの製造方法に関する。
造方法に関し、特に、アクティブマトリクス型液晶表示
装置の画素スイッチング用素子や周辺駆動回路に用いら
れる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置の
画素スイッチング用素子として、アモルファスＳｉ（ａ
−Ｓｉ）をチャネル領域とする薄膜トランジスタ（ＴＦ
Ｔ）が一般に用いられているが、近年における液晶表示
装置の高精細化、高品質化の要求に応えるべく、ａ−Ｓ
ｉに代えて多結晶Ｓｉをチャネル領域とするＴＦＴの開
発が進んでいる。多結晶Ｓｉはａ−Ｓｉに比べて動作速
度や駆動能力の点で優れているため、画素スイッチング
用素子としてのみならず周辺駆動回路にも用いることが
可能であり、これによって液晶表示装置の小型化・低コ
スト化をも達成することができる。
画素スイッチング用素子として、アモルファスＳｉ（ａ
−Ｓｉ）をチャネル領域とする薄膜トランジスタ（ＴＦ
Ｔ）が一般に用いられているが、近年における液晶表示
装置の高精細化、高品質化の要求に応えるべく、ａ−Ｓ
ｉに代えて多結晶Ｓｉをチャネル領域とするＴＦＴの開
発が進んでいる。多結晶Ｓｉはａ−Ｓｉに比べて動作速
度や駆動能力の点で優れているため、画素スイッチング
用素子としてのみならず周辺駆動回路にも用いることが
可能であり、これによって液晶表示装置の小型化・低コ
スト化をも達成することができる。
【０００３】多結晶Ｓｉは、通常、ＳｉＨ4 ガスを用い
た熱ＣＶＤ法により堆積されるが、６００℃以上の熱処
理温度を必要とするため軟化点の低い安価なガラス基板
が用いられる液晶表示装置には適用することができな
い。そのため、ガラス基板上にａ−Ｓｉを低温で堆積し
レーザアニールによって結晶化する方法が用いられる
が、熱ＣＶＤ法によって形成される多結晶Ｓｉに比べて
耐圧が低く、また、リーク電流が大きくなり易い。
た熱ＣＶＤ法により堆積されるが、６００℃以上の熱処
理温度を必要とするため軟化点の低い安価なガラス基板
が用いられる液晶表示装置には適用することができな
い。そのため、ガラス基板上にａ−Ｓｉを低温で堆積し
レーザアニールによって結晶化する方法が用いられる
が、熱ＣＶＤ法によって形成される多結晶Ｓｉに比べて
耐圧が低く、また、リーク電流が大きくなり易い。
【０００４】そこで、チャネル領域とソース・ドレイン
（ＳＤ）領域との間に低濃度のＬＤＤ領域を設けたＴＦ
Ｔ構造が用いられる。ＬＤＤ領域はチャネル領域端部に
おける電界強度を緩和して耐圧を高めるとともにリーク
電流を低減する上でも有効であることが知られている。
（ＳＤ）領域との間に低濃度のＬＤＤ領域を設けたＴＦ
Ｔ構造が用いられる。ＬＤＤ領域はチャネル領域端部に
おける電界強度を緩和して耐圧を高めるとともにリーク
電流を低減する上でも有効であることが知られている。
【０００５】ＬＤＤ領域を有する多結晶ＳｉＴＦＴとし
て、いわゆるＧＯＬＤ（Gate Over-Lapped Drain）構造
のＴＦＴが知られている（特開平７−２０２２１０号公
報）。ＧＯＬＤ−ＴＦＴでは、以下に述べるように、Ｌ
ＤＤ領域がゲート電極直下に形成されているため、ＴＦ
Ｔがオン状態のときＬＤＤ領域もチャネル領域の一部と
して機能しオン電流の低下を防ぐことができる。また、
ＴＦＴがオフ状態のときには、ＬＤＤ領域が単なる抵抗
として働きオフ電流を低いレベルに保つことが可能とな
る。
て、いわゆるＧＯＬＤ（Gate Over-Lapped Drain）構造
のＴＦＴが知られている（特開平７−２０２２１０号公
報）。ＧＯＬＤ−ＴＦＴでは、以下に述べるように、Ｌ
ＤＤ領域がゲート電極直下に形成されているため、ＴＦ
Ｔがオン状態のときＬＤＤ領域もチャネル領域の一部と
して機能しオン電流の低下を防ぐことができる。また、
ＴＦＴがオフ状態のときには、ＬＤＤ領域が単なる抵抗
として働きオフ電流を低いレベルに保つことが可能とな
る。
【０００６】図４はＧＯＬＤ−ＴＦＴの構造を示す模式
断面図である。同図に見られるように、ガラス基板11上
に多結晶Ｓｉ膜12、ゲート絶縁膜13、２層ゲート電極14
が形成されている。２層ゲート電極14は下層ゲート電極
15とそれより幅の狭い上層ゲート電極16から成ってい
る。下層ゲート電極15及び上層ゲート電極16の材料とし
て、通常、モリブデン（Ｍｏ）やアルミニウム（Ａｌ）
等の金属膜が用いられるが、下層ゲート電極材として微
結晶Ｓｉを用いる方法も提案されている（特開平11-307
777 号公報）。この方法は金属膜を用いる方法に比べて
ゲート電極の信頼性を向上させる上で効果があるが、作
成法が難しく且つ金属膜に比べて高抵抗になるという問
題がある。ＧＯＬＤ−ＴＦＴでは、ＬＤＤ領域がチャネ
ル領域の一部として動作するため、その上に形成される
下層ゲート電極の低抵抗化が要求される。
断面図である。同図に見られるように、ガラス基板11上
に多結晶Ｓｉ膜12、ゲート絶縁膜13、２層ゲート電極14
が形成されている。２層ゲート電極14は下層ゲート電極
15とそれより幅の狭い上層ゲート電極16から成ってい
る。下層ゲート電極15及び上層ゲート電極16の材料とし
て、通常、モリブデン（Ｍｏ）やアルミニウム（Ａｌ）
等の金属膜が用いられるが、下層ゲート電極材として微
結晶Ｓｉを用いる方法も提案されている（特開平11-307
777 号公報）。この方法は金属膜を用いる方法に比べて
ゲート電極の信頼性を向上させる上で効果があるが、作
成法が難しく且つ金属膜に比べて高抵抗になるという問
題がある。ＧＯＬＤ−ＴＦＴでは、ＬＤＤ領域がチャネ
ル領域の一部として動作するため、その上に形成される
下層ゲート電極の低抵抗化が要求される。
【０００７】ＳＤ領域17とＬＤＤ領域18は、多結晶Ｓｉ
膜12に対し２層ゲート電極14をマスクにして不純物のイ
オン注入を行うことにより形成される。通常、ｎチャネ
ルＴＦＴを作成する場合にはＰＨ3 ガスを用いたイオン
注入によりリン（Ｐ）をドープし、ｐチャネルＴＦＴを
作成する場合にはＢ2 Ｈ6 ガスを用いたイオン注入によ
りボロン（Ｂ）をドープする。
膜12に対し２層ゲート電極14をマスクにして不純物のイ
オン注入を行うことにより形成される。通常、ｎチャネ
ルＴＦＴを作成する場合にはＰＨ3 ガスを用いたイオン
注入によりリン（Ｐ）をドープし、ｐチャネルＴＦＴを
作成する場合にはＢ2 Ｈ6 ガスを用いたイオン注入によ
りボロン（Ｂ）をドープする。
【０００８】ＧＯＬＤ−ＴＦＴの作成に際して、２層ゲ
ート電極の膜厚が場所により異なることを利用すれば加
速電圧やイオン注入量を適宜選択することにより一回の
イオン注入工程で不純物濃度の高いＳＤ領域と不純物濃
度の低いＬＤＤ領域を同時に形成することができる。即
ち、図４に見られるように、２層ゲート電極14をマスク
にして不純物のイオン注入を行うと、下層ゲート電極15
より外側にはみ出した多結晶Ｓｉ12には不純物が直接イ
オン注入されるため高濃度のＳＤ領域17が形成され、上
層ゲート電極16の外側且つ下層ゲート電極15の内側には
不純物が下層ゲート電極15によってマスクされるためＳ
Ｄ領域17より低濃度のＬＤＤ領域18が形成される。ま
た、上層ゲート電極16の内側には不純物が下層ゲート電
極15と上層ゲート電極16の双方によってマスクされ実質
的に不純物の注入されないチャネル領域19が形成される
ことになる。
ート電極の膜厚が場所により異なることを利用すれば加
速電圧やイオン注入量を適宜選択することにより一回の
イオン注入工程で不純物濃度の高いＳＤ領域と不純物濃
度の低いＬＤＤ領域を同時に形成することができる。即
ち、図４に見られるように、２層ゲート電極14をマスク
にして不純物のイオン注入を行うと、下層ゲート電極15
より外側にはみ出した多結晶Ｓｉ12には不純物が直接イ
オン注入されるため高濃度のＳＤ領域17が形成され、上
層ゲート電極16の外側且つ下層ゲート電極15の内側には
不純物が下層ゲート電極15によってマスクされるためＳ
Ｄ領域17より低濃度のＬＤＤ領域18が形成される。ま
た、上層ゲート電極16の内側には不純物が下層ゲート電
極15と上層ゲート電極16の双方によってマスクされ実質
的に不純物の注入されないチャネル領域19が形成される
ことになる。
【０００９】以上のようにＳＤ領域とＬＤＤ領域に不純
物をイオン注入した後、不純物を活性化して抵抗を下げ
るため熱処理が行われる。不純物の充分な活性化を行う
ためには、通常、６００℃程度の熱処理温度を必要とす
るが、ガラス基板の変形等の問題を生じさせないように
するためにはより低い温度に設定しなければならない。
この場合、不純物の充分な活性化を行うことはできない
ものの、ＳＤ領域に対しては、あらかじめ多量の不純物
をイオン注入しておくことにより熱処理温度を４５０℃
に設定した場合においても実用上許容されるレベルにま
で抵抗を下げることができる。しかしながら、ＬＤＤ領
域はＳＤ領域に比べて不純物の注入量が少ないため抵抗
を許容レベルにまで下げることが難しい。
物をイオン注入した後、不純物を活性化して抵抗を下げ
るため熱処理が行われる。不純物の充分な活性化を行う
ためには、通常、６００℃程度の熱処理温度を必要とす
るが、ガラス基板の変形等の問題を生じさせないように
するためにはより低い温度に設定しなければならない。
この場合、不純物の充分な活性化を行うことはできない
ものの、ＳＤ領域に対しては、あらかじめ多量の不純物
をイオン注入しておくことにより熱処理温度を４５０℃
に設定した場合においても実用上許容されるレベルにま
で抵抗を下げることができる。しかしながら、ＬＤＤ領
域はＳＤ領域に比べて不純物の注入量が少ないため抵抗
を許容レベルにまで下げることが難しい。
【００１０】図５はＰＨ3 ガスを用いてイオン注入を行
った場合におけるＬＤＤ領域のシート抵抗の熱処理温度
依存性を示したものである。同図に見られるように、熱
処理温度が高くなるとともにシート抵抗は増加し、４５
０℃で最大となった後は熱処理温度とともに減少する。
った場合におけるＬＤＤ領域のシート抵抗の熱処理温度
依存性を示したものである。同図に見られるように、熱
処理温度が高くなるとともにシート抵抗は増加し、４５
０℃で最大となった後は熱処理温度とともに減少する。
【００１１】一般に、ＰＨ3 ガスを用いたイオン注入を
行った場合、Ｐと同時に水素も注入される。水素は多結
晶Ｓｉ中でＳｉ原子のダングリングボンドを終端し抵抗
を下げる効果のあることが知られている。従って、Ｐと
水素のドープされた多結晶Ｓｉの熱処理に際して熱処理
温度を高くしていくとＰの活性化が進行し、これはシー
ト抵抗を減少させるが、一方、Ｐと同時に注入された水
素が多結晶Ｓｉから離脱し、これはシート抵抗を増大さ
せる効果をもたらすことになる。図５に示した結果は、
４５０℃以下の熱処理温度ではＰの活性化によるシート
抵抗の減少割合に比べて水素離脱によるシート抵抗の増
加割合が大きく、４５０℃でＬＤＤ領域からほぼ水素が
離脱し、その後Ｐの活性化による抵抗の減少が進行する
ことを示している。
行った場合、Ｐと同時に水素も注入される。水素は多結
晶Ｓｉ中でＳｉ原子のダングリングボンドを終端し抵抗
を下げる効果のあることが知られている。従って、Ｐと
水素のドープされた多結晶Ｓｉの熱処理に際して熱処理
温度を高くしていくとＰの活性化が進行し、これはシー
ト抵抗を減少させるが、一方、Ｐと同時に注入された水
素が多結晶Ｓｉから離脱し、これはシート抵抗を増大さ
せる効果をもたらすことになる。図５に示した結果は、
４５０℃以下の熱処理温度ではＰの活性化によるシート
抵抗の減少割合に比べて水素離脱によるシート抵抗の増
加割合が大きく、４５０℃でＬＤＤ領域からほぼ水素が
離脱し、その後Ｐの活性化による抵抗の減少が進行する
ことを示している。
【００１２】ＴＦＴのオン電流を許容レベルに保持する
ためには、ＬＤＤ領域のシート抵抗を１０5 〜１０6 Ω
／□程度にする必要があり、そのためには図５から明ら
かなように熱処理温度を５５０℃程度に設定しなければ
ならない。
ためには、ＬＤＤ領域のシート抵抗を１０5 〜１０6 Ω
／□程度にする必要があり、そのためには図５から明ら
かなように熱処理温度を５５０℃程度に設定しなければ
ならない。
【００１３】レーザアニールを用いると低温で不純物の
活性化を行うことができるが、ゲート電極材料として用
いる金属膜の剥離や溶融が生じる恐れがあり、また、Ｌ
ＤＤ領域は下層ゲート電極で覆われているためレーザパ
ワーが反射されてしまい活性化することができない。
活性化を行うことができるが、ゲート電極材料として用
いる金属膜の剥離や溶融が生じる恐れがあり、また、Ｌ
ＤＤ領域は下層ゲート電極で覆われているためレーザパ
ワーが反射されてしまい活性化することができない。
【００１４】なお、上述のように２層ゲート電極をマス
クにしてイオン注入を行った場合、ＳＤ領域にもＰと水
素が注入されることになる。しかし、ＳＤ領域のシート
抵抗の熱処理温度依存性を図５と同様な方法で測定する
と、シート抵抗は熱処理温度の増加とともに単調に減少
する。これは、ＬＤＤ領域に比べてＳＤ領域へのＰの注
入量が多いため、水素の離脱による抵抗の増加がＰの活
性化による抵抗の減少に隠されてしまうことによると考
えられる。
クにしてイオン注入を行った場合、ＳＤ領域にもＰと水
素が注入されることになる。しかし、ＳＤ領域のシート
抵抗の熱処理温度依存性を図５と同様な方法で測定する
と、シート抵抗は熱処理温度の増加とともに単調に減少
する。これは、ＬＤＤ領域に比べてＳＤ領域へのＰの注
入量が多いため、水素の離脱による抵抗の増加がＰの活
性化による抵抗の減少に隠されてしまうことによると考
えられる。
【００１５】
【発明が解決しようとする課題】以上のように、イオン
注入後の熱処理に際してガラス基板に影響を与えないよ
うにするためには熱処理温度を６００℃以下に設定する
必要があり、ＳＤ領域に対しては熱処理温度を４５０℃
に設定した場合にも抵抗を許容レベルにまで下げること
ができることがわかった。しかし、この熱処理温度では
ＬＤＤ領域の抵抗を許容レベルにまで下げることはでき
ない。そこで、前述した水素による抵抗低減効果を利用
して多結晶Ｓｉ中にＰと同時に多量の水素を注入する方
法が用いられる。特開平6-104280号公報には、低い熱処
理温度でＳＤ領域の抵抗を下げることを目的として、水
素濃度８０% 以上のＰＨ3 ガスを用いることによりＰイ
オン注入時に充分な量の水素イオンを注入する方法、Ｐ
Ｈ3 ガスを用いたイオン注入に続いて水素イオンを２×
１０15〜２×１０16／cm2 の範囲で注入する方法が開示
されている。
注入後の熱処理に際してガラス基板に影響を与えないよ
うにするためには熱処理温度を６００℃以下に設定する
必要があり、ＳＤ領域に対しては熱処理温度を４５０℃
に設定した場合にも抵抗を許容レベルにまで下げること
ができることがわかった。しかし、この熱処理温度では
ＬＤＤ領域の抵抗を許容レベルにまで下げることはでき
ない。そこで、前述した水素による抵抗低減効果を利用
して多結晶Ｓｉ中にＰと同時に多量の水素を注入する方
法が用いられる。特開平6-104280号公報には、低い熱処
理温度でＳＤ領域の抵抗を下げることを目的として、水
素濃度８０% 以上のＰＨ3 ガスを用いることによりＰイ
オン注入時に充分な量の水素イオンを注入する方法、Ｐ
Ｈ3 ガスを用いたイオン注入に続いて水素イオンを２×
１０15〜２×１０16／cm2 の範囲で注入する方法が開示
されている。
【００１６】上記従来方法はＬＤＤ領域の抵抗を低減す
る上でも有効であり、これによって４５０℃程度の熱処
理温度でＬＤＤ領域の抵抗を許容レベルにまで下げるこ
とが可能となる。しかし、多量の水素イオン注入はＴＦ
Ｔ特性に悪影響を及ぼし、たとえば、ｎチャネルＴＦＴ
のしきい値電圧を負方向へシフトさせてしまう。しきい
値電圧のシフトはＴＦＴのオン／オフ電圧の設定に影響
を与える他、周辺駆動回路においてＴＦＴをＣＭＯＳ構
成にして用いることを難しくする等の問題を生じさせ
る。
る上でも有効であり、これによって４５０℃程度の熱処
理温度でＬＤＤ領域の抵抗を許容レベルにまで下げるこ
とが可能となる。しかし、多量の水素イオン注入はＴＦ
Ｔ特性に悪影響を及ぼし、たとえば、ｎチャネルＴＦＴ
のしきい値電圧を負方向へシフトさせてしまう。しきい
値電圧のシフトはＴＦＴのオン／オフ電圧の設定に影響
を与える他、周辺駆動回路においてＴＦＴをＣＭＯＳ構
成にして用いることを難しくする等の問題を生じさせ
る。
【００１７】そこで、本発明は、ＬＤＤ領域の抵抗を許
容レベルにまで下げるとともにＴＦＴしきい値電圧のシ
フトを防ぐことを目的とする。
容レベルにまで下げるとともにＴＦＴしきい値電圧のシ
フトを防ぐことを目的とする。
【００１８】
【課題を解決するための手段】上記課題の解決は、絶縁
性基板上に多結晶Ｓｉを形成する工程と、該多結晶Ｓｉ
上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上
に下層ゲート電極と該下層ゲート電極より幅の狭い上層
ゲート電極から成る２層ゲート電極を形成する工程と、
該２層ゲート電極をマスクにして３属あるいは５属元素
から成る不純物をイオン注入する工程と、熱処理する工
程と、該２層ゲート電極をマスクにして水素をイオン注
入する工程を含むことを特徴とする薄膜トランジスタの
製造方法、あるいは、熱処理温度を４５０℃以下とする
ことを特徴とする上記薄膜トランジスタの製造方法、あ
るいは、水素イオン注入量を２×１０11／cm2 〜２×１
０12／cm2 とすることを特徴とする上記薄膜トランジス
タの製造方法、あるいは、水素のイオン注入に代えて水
素プラズマ処理を行うことを特徴とする上記薄膜トラン
ジスタの製造方法によって達成される。
性基板上に多結晶Ｓｉを形成する工程と、該多結晶Ｓｉ
上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上
に下層ゲート電極と該下層ゲート電極より幅の狭い上層
ゲート電極から成る２層ゲート電極を形成する工程と、
該２層ゲート電極をマスクにして３属あるいは５属元素
から成る不純物をイオン注入する工程と、熱処理する工
程と、該２層ゲート電極をマスクにして水素をイオン注
入する工程を含むことを特徴とする薄膜トランジスタの
製造方法、あるいは、熱処理温度を４５０℃以下とする
ことを特徴とする上記薄膜トランジスタの製造方法、あ
るいは、水素イオン注入量を２×１０11／cm2 〜２×１
０12／cm2 とすることを特徴とする上記薄膜トランジス
タの製造方法、あるいは、水素のイオン注入に代えて水
素プラズマ処理を行うことを特徴とする上記薄膜トラン
ジスタの製造方法によって達成される。
【００１９】本発明では、２層ゲート電極を形成した
後、これをマスクにしてＳＤ領域とＬＤＤ領域に不純物
のイオン注入を行い、次に、不純物の活性化のための熱
処理を行う。熱処理温度をガラス基板の変形やゲート電
極に用いられる金属膜の溶融等を引き起こさない程度の
低い温度、たとえば４５０℃に設定すると、不純物の活
性化は充分ではないものの、あらかじめＳＤ領域に多量
の不純物を注入しておくことによりＳＤ領域の抵抗を許
容レベルにまで下げることができる。そして、次の水素
イオン注入工程において、ＬＤＤ領域の抵抗を許容レベ
ルにまで下げ且つＴＦＴのしきい値電圧のシフトが生じ
ないように水素のイオン注入量を制御する。
後、これをマスクにしてＳＤ領域とＬＤＤ領域に不純物
のイオン注入を行い、次に、不純物の活性化のための熱
処理を行う。熱処理温度をガラス基板の変形やゲート電
極に用いられる金属膜の溶融等を引き起こさない程度の
低い温度、たとえば４５０℃に設定すると、不純物の活
性化は充分ではないものの、あらかじめＳＤ領域に多量
の不純物を注入しておくことによりＳＤ領域の抵抗を許
容レベルにまで下げることができる。そして、次の水素
イオン注入工程において、ＬＤＤ領域の抵抗を許容レベ
ルにまで下げ且つＴＦＴのしきい値電圧のシフトが生じ
ないように水素のイオン注入量を制御する。
【００２０】発明者は、水素のイオン注入量を２×１０
11／cm2 以下にしたときＬＤＤ領域のシート抵抗が許容
レベルを超えて急激に増加し、２×１０12／cm2 以上に
するとｎチャネルＴＦＴのしきい値電圧が負方向にシフ
トすることを実験により確かめた。このことから、水素
のイオン注入量を２×１０11／cm2 〜２×１０12／cm 2
の範囲に設定することによりＬＤＤ領域の抵抗を許容レ
ベル以下に抑え且つＴＦＴのしきい値電圧のシフトを防
ぐことが可能となる。
11／cm2 以下にしたときＬＤＤ領域のシート抵抗が許容
レベルを超えて急激に増加し、２×１０12／cm2 以上に
するとｎチャネルＴＦＴのしきい値電圧が負方向にシフ
トすることを実験により確かめた。このことから、水素
のイオン注入量を２×１０11／cm2 〜２×１０12／cm 2
の範囲に設定することによりＬＤＤ領域の抵抗を許容レ
ベル以下に抑え且つＴＦＴのしきい値電圧のシフトを防
ぐことが可能となる。
【００２１】また、水素のイオン注入に代えて水素雰囲
気中でのプラズマ処理を行うことにより多結晶Ｓｉ中に
水素を注入することもできる。ＬＤＤ領域への水素の注
入量をプラズマ処理条件で制御することによって前述し
た水素のイオン注入と同じ効果を得ることができる。
気中でのプラズマ処理を行うことにより多結晶Ｓｉ中に
水素を注入することもできる。ＬＤＤ領域への水素の注
入量をプラズマ処理条件で制御することによって前述し
た水素のイオン注入と同じ効果を得ることができる。
【００２２】
【発明の実施の形態】図１は本発明に係るＴＦＴの製造
工程を説明する断面図である。まず、図１（ａ）に示し
たように、ガラス基板１上にＳｉＨ4 を用いたプラズマ
ＣＶＤ法により膜厚５０nmのａ−Ｓｉ膜を堆積する。ガ
ラス基板１上に下地絶縁膜を形成し、この上にａ−Ｓｉ
を形成するようにしてもよい。下地絶縁膜は、例えば、
膜厚２００nmのＳｉＯ2 と膜厚１００nmのＳｉＮから成
り、ＳｉＯ2 の堆積にはＳｉＨ 4 ガスとＮ2 Ｏガスを用
いたプラズマＣＶＤ法を用い、ＳｉＮ膜の堆積にはＳｉ
Ｈ4 とＮＨ3 を用いたプラズマＣＶＤ法を用いる。
工程を説明する断面図である。まず、図１（ａ）に示し
たように、ガラス基板１上にＳｉＨ4 を用いたプラズマ
ＣＶＤ法により膜厚５０nmのａ−Ｓｉ膜を堆積する。ガ
ラス基板１上に下地絶縁膜を形成し、この上にａ−Ｓｉ
を形成するようにしてもよい。下地絶縁膜は、例えば、
膜厚２００nmのＳｉＯ2 と膜厚１００nmのＳｉＮから成
り、ＳｉＯ2 の堆積にはＳｉＨ 4 ガスとＮ2 Ｏガスを用
いたプラズマＣＶＤ法を用い、ＳｉＮ膜の堆積にはＳｉ
Ｈ4 とＮＨ3 を用いたプラズマＣＶＤ法を用いる。
【００２３】ついで、窒素雰囲気中において、４５０
℃、２時間の熱処理を行った後、４００mJ／cm2 のパワ
ーでレーザアニールを行い、これによりａ−Ｓｉを結晶
化させ多結晶Ｓｉ膜２を形成する。多結晶Ｓｉ膜２はフ
ォトレジスト法により島状にパターニングする。
℃、２時間の熱処理を行った後、４００mJ／cm2 のパワ
ーでレーザアニールを行い、これによりａ−Ｓｉを結晶
化させ多結晶Ｓｉ膜２を形成する。多結晶Ｓｉ膜２はフ
ォトレジスト法により島状にパターニングする。
【００２４】ついで、この上に膜厚６０nmのＳｉＯ2 か
ら成るゲート絶縁膜３をプラズマＣＶＤ法により堆積
し、続けて、膜厚５０nmのＭｏ膜４、膜厚２５０nmのＡ
ｌ膜５をスパッタ法により堆積する。さらに、Ａｌ膜５
の上に５μｍ幅のレジストパターン６を形成する。
ら成るゲート絶縁膜３をプラズマＣＶＤ法により堆積
し、続けて、膜厚５０nmのＭｏ膜４、膜厚２５０nmのＡ
ｌ膜５をスパッタ法により堆積する。さらに、Ａｌ膜５
の上に５μｍ幅のレジストパターン６を形成する。
【００２５】ついで、図１（ｂ）に示したように、レジ
ストパターン６をマスクにしてＡｌ膜５をウェットエッ
チングする。Ｈ3 ＰＯ4 とＣＨ3 ＣＯＯＨから成るエッ
チング液を用い、オーバーエッチングによりＡｌ膜５の
幅をレジストパターン６の幅より０．６μm だけ狭くす
る。その後、レジストパターン６をマスクにしてＣＦ 4
ガスとＯ2 ガスを用いた異方性ドライエッチングにより
Ｍｏ膜４をレジストパターン６と同じ幅にパターニング
し、続けて、レジストパターン６をマスクにしてＣＨＦ
3 ガスを用いた異方性ドライエッチングによりゲート絶
縁膜３をパターニングする。以上の工程によりＭｏ膜４
とこれより幅の狭いＡｌ膜５からなる２層ゲート電極７
及びＭｏ膜４と同じ幅のゲート絶縁膜３が形成される。
その後レジストパターン６を剥離する。
ストパターン６をマスクにしてＡｌ膜５をウェットエッ
チングする。Ｈ3 ＰＯ4 とＣＨ3 ＣＯＯＨから成るエッ
チング液を用い、オーバーエッチングによりＡｌ膜５の
幅をレジストパターン６の幅より０．６μm だけ狭くす
る。その後、レジストパターン６をマスクにしてＣＦ 4
ガスとＯ2 ガスを用いた異方性ドライエッチングにより
Ｍｏ膜４をレジストパターン６と同じ幅にパターニング
し、続けて、レジストパターン６をマスクにしてＣＨＦ
3 ガスを用いた異方性ドライエッチングによりゲート絶
縁膜３をパターニングする。以上の工程によりＭｏ膜４
とこれより幅の狭いＡｌ膜５からなる２層ゲート電極７
及びＭｏ膜４と同じ幅のゲート絶縁膜３が形成される。
その後レジストパターン６を剥離する。
【００２６】ついで、図１（ｃ）に示したように、ＰＨ
3 ガスを用い加速電圧７０keV 、注入量１０14／cm2 の
条件で１回目のイオン注入を行う。このイオン注入条件
はゲート絶縁膜３とＬＤＤ領域９の界面にＰ濃度のピー
クがくるように設定したものであり、ＰイオンはＳＤ領
域８を突き抜けてガラス基板１に到達するためＳＤ領域
８には注入されることがない。また、チャネル層10に対
しては、Ａｌ膜５、Ｍｏ膜４及びゲート絶縁膜３によっ
てＰイオンはマスクされ、その結果、ＬＤＤ領域９にの
みＰイオンが注入されることになる。
3 ガスを用い加速電圧７０keV 、注入量１０14／cm2 の
条件で１回目のイオン注入を行う。このイオン注入条件
はゲート絶縁膜３とＬＤＤ領域９の界面にＰ濃度のピー
クがくるように設定したものであり、ＰイオンはＳＤ領
域８を突き抜けてガラス基板１に到達するためＳＤ領域
８には注入されることがない。また、チャネル層10に対
しては、Ａｌ膜５、Ｍｏ膜４及びゲート絶縁膜３によっ
てＰイオンはマスクされ、その結果、ＬＤＤ領域９にの
みＰイオンが注入されることになる。
【００２７】続けて、ＰＨ3 ガスを用いて加速電圧１０
keV 、注入量１０15／cm2 の条件で２回目のイオン注入
を行う。この２回目のイオン注入ではＳＤ領域８にのみ
Ｐイオンが注入され、ＬＤＤ領域９に対してはＭｏ膜４
とゲート絶縁膜３がマスクとなってＰイオンは注入され
ず、また、チャネル領域10に対してもＭｏ膜４、Ａｌ膜
５及びゲート絶縁膜３がマスクとなってＰイオンは注入
されない。
keV 、注入量１０15／cm2 の条件で２回目のイオン注入
を行う。この２回目のイオン注入ではＳＤ領域８にのみ
Ｐイオンが注入され、ＬＤＤ領域９に対してはＭｏ膜４
とゲート絶縁膜３がマスクとなってＰイオンは注入され
ず、また、チャネル領域10に対してもＭｏ膜４、Ａｌ膜
５及びゲート絶縁膜３がマスクとなってＰイオンは注入
されない。
【００２８】以上のように、本実施例では１回目のイオ
ン注入でＬＤＤ領域９にＰイオンを注入し、次の２回目
のイオン注入でＳＤ領域８へＰイオンを注入するように
しているが、イオン注入の順序を逆にして最初にＳＤ領
域８へＰイオンを注入し、次にＬＤＤ領域９へＰイオン
を注入することもできる。
ン注入でＬＤＤ領域９にＰイオンを注入し、次の２回目
のイオン注入でＳＤ領域８へＰイオンを注入するように
しているが、イオン注入の順序を逆にして最初にＳＤ領
域８へＰイオンを注入し、次にＬＤＤ領域９へＰイオン
を注入することもできる。
【００２９】続いて、窒素雰囲気中で４５０℃、２時間
の熱処理を行い、これによりＳＤ領域８とＬＤＤ領域９
に注入されたＰイオンの活性化を行う。２回目のイオン
注入によりＳＤ領域８には充分な量のＰが注入されてお
り、そのため上記熱処理によりＳＤ領域の抵抗を許容レ
ベルにまで下げることができる。一方、ＬＤＤ領域９に
対するＰのイオン注入量はＳＤ領域８に比べて少なく抵
抗は許容レベルを超えて高くなっている。そこで、上記
熱処理に続いて水素のイオン注入を行い、これによりＬ
ＤＤ領域９の抵抗を低減する。
の熱処理を行い、これによりＳＤ領域８とＬＤＤ領域９
に注入されたＰイオンの活性化を行う。２回目のイオン
注入によりＳＤ領域８には充分な量のＰが注入されてお
り、そのため上記熱処理によりＳＤ領域の抵抗を許容レ
ベルにまで下げることができる。一方、ＬＤＤ領域９に
対するＰのイオン注入量はＳＤ領域８に比べて少なく抵
抗は許容レベルを超えて高くなっている。そこで、上記
熱処理に続いて水素のイオン注入を行い、これによりＬ
ＤＤ領域９の抵抗を低減する。
【００３０】図２はＬＤＤ領域９のシート抵抗の水素イ
オン注入量依存性を示したものであり、ＬＤＤ領域９の
シート抵抗は水素イオン注入量が２×１０11／cm2 以下
になると急激に増加することがわかる。同図から、水素
イオン注入量を２×１０11／cm2 以上に設定すればＬＤ
Ｄ領域９のシート抵抗を１０5 〜１０6 Ω／□の許容レ
ベルにまで下げることができる。
オン注入量依存性を示したものであり、ＬＤＤ領域９の
シート抵抗は水素イオン注入量が２×１０11／cm2 以下
になると急激に増加することがわかる。同図から、水素
イオン注入量を２×１０11／cm2 以上に設定すればＬＤ
Ｄ領域９のシート抵抗を１０5 〜１０6 Ω／□の許容レ
ベルにまで下げることができる。
【００３１】図３はｎチャネルＴＦＴのしきい値電圧の
水素イオン注入量依存性を示したものであり、水素イオ
ン注入量の増加とともにしきい値電圧が負方向へシフト
し、２×１０12／cm2 以上になるとしきい値電圧が負に
なることがわかる。このことから水素イオン注入量を２
×１０12／cm2 以下に設定することによりＴＦＴのしき
い値電圧のシフトを防ぐことができる。
水素イオン注入量依存性を示したものであり、水素イオ
ン注入量の増加とともにしきい値電圧が負方向へシフト
し、２×１０12／cm2 以上になるとしきい値電圧が負に
なることがわかる。このことから水素イオン注入量を２
×１０12／cm2 以下に設定することによりＴＦＴのしき
い値電圧のシフトを防ぐことができる。
【００３２】以上の工程を経た後、通常の配線形成工程
（図示せず）を行ってＴＦＴを完成させる。即ち、図１
（ｃ）に示した工程に続いて層間膜を堆積し、ＳＤ領域
８と２層ゲート電極７上にコンタクトホールを形成す
る。さらに、この上にＴｉ／Ａｌ／Ｔｉをスパッタ法に
より堆積しパターニングして配線を形成する。
（図示せず）を行ってＴＦＴを完成させる。即ち、図１
（ｃ）に示した工程に続いて層間膜を堆積し、ＳＤ領域
８と２層ゲート電極７上にコンタクトホールを形成す
る。さらに、この上にＴｉ／Ａｌ／Ｔｉをスパッタ法に
より堆積しパターニングして配線を形成する。
【００３３】本実施例では、水素のイオン注入を用いて
いるが、これに代えて水素雰囲気中でプラズマ処理する
ことによりＬＤＤ領域に水素をドープすることもでき
る。水素のドープ量は水素ガスの分圧やプラズマパワー
等によって制御する。
いるが、これに代えて水素雰囲気中でプラズマ処理する
ことによりＬＤＤ領域に水素をドープすることもでき
る。水素のドープ量は水素ガスの分圧やプラズマパワー
等によって制御する。
【００３４】
【発明の効果】本発明によれば、多結晶Ｓｉを用いたＧ
ＯＬＤ−ＴＦＴの製造に際して、ガラス基板に影響を与
えない程度の低い熱処理温度でＬＤＤ領域の抵抗を許容
レベルにまで下げることが可能となり、さらにＴＦＴの
しきい値電圧のシフトをも防ぐことができるのでアクテ
ィブマトリクス型液晶表示装置の高性能化を達成する上
で有益である。
ＯＬＤ−ＴＦＴの製造に際して、ガラス基板に影響を与
えない程度の低い熱処理温度でＬＤＤ領域の抵抗を許容
レベルにまで下げることが可能となり、さらにＴＦＴの
しきい値電圧のシフトをも防ぐことができるのでアクテ
ィブマトリクス型液晶表示装置の高性能化を達成する上
で有益である。
【図１】 本発明の実施例を示す断面図
【図２】 ＬＤＤ領域のシート抵抗の水素イオン注入量
依存性を示す図
依存性を示す図
【図３】 ＴＦＴのしきい値電圧の水素イオン注入量依
存性を示す図
存性を示す図
【図４】 ＧＯＬＤ−ＴＦＴの構造を示す断面図
【図５】 ＬＤＤ領域のシート抵抗の熱処理温度依存性
を示す図
を示す図
１、11 ガラス基板 ２、12 多結晶Ｓｉ膜 ３、13 ゲート絶縁膜 ４、15 Ｍｏ膜 ５、16 Ａｌ膜 ６ レジストパターン ７、14 ２層ゲート電極 ８、17 ＳＤ領域 ９、18 ＬＤＤ領域 10、19 チャネル領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/265 ６０２ Ｈ０１Ｌ 21/265 Ｆ ６０４ 29/78 ６１７Ｌ ６２７Ｃ ６２７Ｅ Ｆターム(参考） 2H092 JA25 JA38 JA40 KA04 KA12 KA18 MA05 MA08 MA17 MA27 MA30 NA24 PA01 5F110 AA08 AA14 AA17 AA19 AA30 BB02 DD02 DD13 DD14 DD17 EE03 EE04 EE14 EE24 EE25 EE44 FF02 FF30 GG02 GG13 GG25 GG45 HJ01 HJ02 HJ04 HJ12 HJ13 HJ22 HJ23 HL03 HL04 HL12 HL23 HM15 NN02 PP03 PP10 PP13 PP29 PP31 QQ05 QQ11 QQ25 QQ26 5G435 AA16 BB12 EE33 KK05
Claims (4)
- 【請求項１】 絶縁性基板上に多結晶Ｓｉを形成する工
程と、 該多結晶Ｓｉ上にゲート絶縁膜を形成する工程と、 該ゲート絶縁膜上に下層ゲート電極と該下層ゲート電極
より幅の狭い上層ゲート電極から成る２層ゲート電極を
形成する工程と、 該２層ゲート電極をマスクにして３属あるいは５属元素
から成る不純物をイオン注入する工程と、 熱処理する工程と、 該２層ゲート電極をマスクにして水素をイオン注入する
工程を含むことを特徴とする薄膜トランジスタの製造方
法。 - 【請求項２】 熱処理温度を４５０℃以下とすることを
特徴とする請求項１記載の薄膜トランジスタの製造方
法。 - 【請求項３】 水素イオン注入量を２×１０11／cm2 〜
２×１０12／cm2 とすることを特徴とする請求項１記載
の薄膜トランジスタの製造方法。 - 【請求項４】 水素のイオン注入に代えて水素プラズマ
処理を行うことを特徴とする請求項１記載の薄膜トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000208409A JP4354099B2 (ja) | 2000-07-10 | 2000-07-10 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000208409A JP4354099B2 (ja) | 2000-07-10 | 2000-07-10 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026332A true JP2002026332A (ja) | 2002-01-25 |
| JP4354099B2 JP4354099B2 (ja) | 2009-10-28 |
Family
ID=18704996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000208409A Expired - Fee Related JP4354099B2 (ja) | 2000-07-10 | 2000-07-10 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4354099B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707175B1 (ko) | 2005-01-13 | 2007-04-13 | 삼성전자주식회사 | 복층 구조의 게이트 전극을 갖는 박막 트랜지스터 및 그제조 방법 |
| JP2007200936A (ja) * | 2006-01-23 | 2007-08-09 | Nec Corp | 薄膜トランジスタ及びその製造方法並びに液晶表示装置 |
| CN107579003A (zh) * | 2017-08-31 | 2018-01-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示基板及制作方法、显示装置 |
| WO2020108196A1 (zh) * | 2018-11-27 | 2020-06-04 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
-
2000
- 2000-07-10 JP JP2000208409A patent/JP4354099B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707175B1 (ko) | 2005-01-13 | 2007-04-13 | 삼성전자주식회사 | 복층 구조의 게이트 전극을 갖는 박막 트랜지스터 및 그제조 방법 |
| US7629205B2 (en) | 2005-01-13 | 2009-12-08 | Samsung Electronics Co., Ltd. | Thin film transistor having double-layered gate electrode and method of manufacturing the thin film transistor |
| JP2007200936A (ja) * | 2006-01-23 | 2007-08-09 | Nec Corp | 薄膜トランジスタ及びその製造方法並びに液晶表示装置 |
| US7618881B2 (en) | 2006-01-23 | 2009-11-17 | Nec Corporation | Thin-film transistor and manufacturing method thereof |
| CN107579003A (zh) * | 2017-08-31 | 2018-01-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示基板及制作方法、显示装置 |
| CN107579003B (zh) * | 2017-08-31 | 2023-10-31 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示基板及制作方法、显示装置 |
| WO2020108196A1 (zh) * | 2018-11-27 | 2020-06-04 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| US11469260B2 (en) | 2018-11-27 | 2022-10-11 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Display substrate, method for preparing the same, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4354099B2 (ja) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100439345B1 (ko) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 | |
| KR100390522B1 (ko) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법 | |
| JP2564725B2 (ja) | Ｍｏｓ型トランジスタの作製方法 | |
| US7772645B2 (en) | Semiconductor device having semiconductor layer on insulating structure and method of manufacturing the same | |
| KR100426381B1 (ko) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법 | |
| JP2006024887A (ja) | 半導体装置及びその製造方法 | |
| US6833561B2 (en) | Storage capacitor structure for LCD and OELD panels | |
| KR100588174B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100246984B1 (ko) | 반도체 장치의 제조 방법 및 액정표시장치의 제조방법 | |
| US20030003616A1 (en) | Method of manufacturing thin-film transistor, and liquid-crystal display | |
| KR20000076809A (ko) | 박막 트랜지스터의 제조 방법 | |
| JP4354099B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001345448A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| KR100482462B1 (ko) | 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3398665B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR100552936B1 (ko) | 금속 오프셋 영역을 포함하는 결정질 박막트랜지스터의제조 방법 | |
| KR100566893B1 (ko) | 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| KR20020076791A (ko) | 실리콘 박막의 결정화 방법 및 이를 이용한박막트랜지스터 제조 방법 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
| KR19990080890A (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |