JP4354099B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4354099B2 JP4354099B2 JP2000208409A JP2000208409A JP4354099B2 JP 4354099 B2 JP4354099 B2 JP 4354099B2 JP 2000208409 A JP2000208409 A JP 2000208409A JP 2000208409 A JP2000208409 A JP 2000208409A JP 4354099 B2 JP4354099 B2 JP 4354099B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- hydrogen
- region
- ion implantation
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トラジスタの製造方法に関し、特に、アクティブマトリクス型液晶表示装置の画素スイッチング用素子や周辺駆動回路に用いられる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置の画素スイッチング用素子として、アモルファスＳｉ（ａ−Ｓｉ）をチャネル領域とする薄膜トランジスタ（ＴＦＴ）が一般に用いられているが、近年における液晶表示装置の高精細化、高品質化の要求に応えるべく、ａ−Ｓｉに代えて多結晶Ｓｉをチャネル領域とするＴＦＴの開発が進んでいる。多結晶Ｓｉはａ−Ｓｉに比べて動作速度や駆動能力の点で優れているため、画素スイッチング用素子としてのみならず周辺駆動回路にも用いることが可能であり、これによって液晶表示装置の小型化・低コスト化をも達成することができる。
【０００３】
多結晶Ｓｉは、通常、ＳｉＨ4 ガスを用いた熱ＣＶＤ法により堆積されるが、６００℃以上の熱処理温度を必要とするため軟化点の低い安価なガラス基板が用いられる液晶表示装置には適用することができない。そのため、ガラス基板上にａ−Ｓｉを低温で堆積しレーザアニールによって結晶化する方法が用いられるが、熱ＣＶＤ法によって形成される多結晶Ｓｉに比べて耐圧が低く、また、リーク電流が大きくなり易い。
【０００４】
そこで、チャネル領域とソース・ドレイン（ＳＤ）領域との間に低濃度のＬＤＤ領域を設けたＴＦＴ構造が用いられる。ＬＤＤ領域はチャネル領域端部における電界強度を緩和して耐圧を高めるとともにリーク電流を低減する上でも有効であることが知られている。
【０００５】
ＬＤＤ領域を有する多結晶ＳｉＴＦＴとして、いわゆるＧＯＬＤ（Gate Over-Lapped Drain）構造のＴＦＴが知られている（特開平７−２０２２１０号公報）。ＧＯＬＤ−ＴＦＴでは、以下に述べるように、ＬＤＤ領域がゲート電極直下に形成されているため、ＴＦＴがオン状態のときＬＤＤ領域もチャネル領域の一部として機能しオン電流の低下を防ぐことができる。また、ＴＦＴがオフ状態のときには、ＬＤＤ領域が単なる抵抗として働きオフ電流を低いレベルに保つことが可能となる。
【０００６】
図４はＧＯＬＤ−ＴＦＴの構造を示す模式断面図である。同図に見られるように、ガラス基板11上に多結晶Ｓｉ膜12、ゲート絶縁膜13、２層ゲート電極14が形成されている。２層ゲート電極14は下層ゲート電極15とそれより幅の狭い上層ゲート電極16から成っている。下層ゲート電極15及び上層ゲート電極16の材料として、通常、モリブデン（Ｍｏ）やアルミニウム（Ａｌ）等の金属膜が用いられるが、下層ゲート電極材として微結晶Ｓｉを用いる方法も提案されている（特開平11-307777 号公報）。この方法は金属膜を用いる方法に比べてゲート電極の信頼性を向上させる上で効果があるが、作成法が難しく且つ金属膜に比べて高抵抗になるという問題がある。ＧＯＬＤ−ＴＦＴでは、ＬＤＤ領域がチャネル領域の一部として動作するため、その上に形成される下層ゲート電極の低抵抗化が要求される。
【０００７】
ＳＤ領域17とＬＤＤ領域18は、多結晶Ｓｉ膜12に対し２層ゲート電極14をマスクにして不純物のイオン注入を行うことにより形成される。通常、ｎチャネルＴＦＴを作成する場合にはＰＨ3 ガスを用いたイオン注入によりリン（Ｐ）をドープし、ｐチャネルＴＦＴを作成する場合にはＢ2 Ｈ6 ガスを用いたイオン注入によりボロン（Ｂ）をドープする。
【０００８】
ＧＯＬＤ−ＴＦＴの作成に際して、２層ゲート電極の膜厚が場所により異なることを利用すれば加速電圧やイオン注入量を適宜選択することにより一回のイオン注入工程で不純物濃度の高いＳＤ領域と不純物濃度の低いＬＤＤ領域を同時に形成することができる。即ち、図４に見られるように、２層ゲート電極14をマスクにして不純物のイオン注入を行うと、下層ゲート電極15より外側にはみ出した多結晶Ｓｉ12には不純物が直接イオン注入されるため高濃度のＳＤ領域17が形成され、上層ゲート電極16の外側且つ下層ゲート電極15の内側には不純物が下層ゲート電極15によってマスクされるためＳＤ領域17より低濃度のＬＤＤ領域18が形成される。また、上層ゲート電極16の内側には不純物が下層ゲート電極15と上層ゲート電極16の双方によってマスクされ実質的に不純物の注入されないチャネル領域19が形成されることになる。
【０００９】
以上のようにＳＤ領域とＬＤＤ領域に不純物をイオン注入した後、不純物を活性化して抵抗を下げるため熱処理が行われる。不純物の充分な活性化を行うためには、通常、６００℃程度の熱処理温度を必要とするが、ガラス基板の変形等の問題を生じさせないようにするためにはより低い温度に設定しなければならない。この場合、不純物の充分な活性化を行うことはできないものの、ＳＤ領域に対しては、あらかじめ多量の不純物をイオン注入しておくことにより熱処理温度を４５０℃に設定した場合においても実用上許容されるレベルにまで抵抗を下げることができる。しかしながら、ＬＤＤ領域はＳＤ領域に比べて不純物の注入量が少ないため抵抗を許容レベルにまで下げることが難しい。
【００１０】
図５はＰＨ3 ガスを用いてイオン注入を行った場合におけるＬＤＤ領域のシート抵抗の熱処理温度依存性を示したものである。同図に見られるように、熱処理温度が高くなるとともにシート抵抗は増加し、４５０℃で最大となった後は熱処理温度とともに減少する。
【００１１】
一般に、ＰＨ3 ガスを用いたイオン注入を行った場合、Ｐと同時に水素も注入される。水素は多結晶Ｓｉ中でＳｉ原子のダングリングボンドを終端し抵抗を下げる効果のあることが知られている。従って、Ｐと水素のドープされた多結晶Ｓｉの熱処理に際して熱処理温度を高くしていくとＰの活性化が進行し、これはシート抵抗を減少させるが、一方、Ｐと同時に注入された水素が多結晶Ｓｉから離脱し、これはシート抵抗を増大させる効果をもたらすことになる。図５に示した結果は、４５０℃以下の熱処理温度ではＰの活性化によるシート抵抗の減少割合に比べて水素離脱によるシート抵抗の増加割合が大きく、４５０℃でＬＤＤ領域からほぼ水素が離脱し、その後Ｐの活性化による抵抗の減少が進行することを示している。
【００１２】
ＴＦＴのオン電流を許容レベルに保持するためには、ＬＤＤ領域のシート抵抗を１０5 〜１０6 Ω／□程度にする必要があり、そのためには図５から明らかなように熱処理温度を５５０℃程度に設定しなければならない。
【００１３】
レーザアニールを用いると低温で不純物の活性化を行うことができるが、ゲート電極材料として用いる金属膜の剥離や溶融が生じる恐れがあり、また、ＬＤＤ領域は下層ゲート電極で覆われているためレーザパワーが反射されてしまい活性化することができない。
【００１４】
なお、上述のように２層ゲート電極をマスクにしてイオン注入を行った場合、ＳＤ領域にもＰと水素が注入されることになる。しかし、ＳＤ領域のシート抵抗の熱処理温度依存性を図５と同様な方法で測定すると、シート抵抗は熱処理温度の増加とともに単調に減少する。これは、ＬＤＤ領域に比べてＳＤ領域へのＰの注入量が多いため、水素の離脱による抵抗の増加がＰの活性化による抵抗の減少に隠されてしまうことによると考えられる。
【００１５】
【発明が解決しようとする課題】
以上のように、イオン注入後の熱処理に際してガラス基板に影響を与えないようにするためには熱処理温度を６００℃以下に設定する必要があり、ＳＤ領域に対しては熱処理温度を４５０℃に設定した場合にも抵抗を許容レベルにまで下げることができることがわかった。しかし、この熱処理温度ではＬＤＤ領域の抵抗を許容レベルにまで下げることはできない。そこで、前述した水素による抵抗低減効果を利用して多結晶Ｓｉ中にＰと同時に多量の水素を注入する方法が用いられる。特開平6-104280号公報には、低い熱処理温度でＳＤ領域の抵抗を下げることを目的として、水素濃度８０% 以上のＰＨ3 ガスを用いることによりＰイオン注入時に充分な量の水素イオンを注入する方法、ＰＨ3 ガスを用いたイオン注入に続いて水素イオンを２×１０15〜２×１０16／cm2 の範囲で注入する方法が開示されている。
【００１６】
上記従来方法はＬＤＤ領域の抵抗を低減する上でも有効であり、これによって４５０℃程度の熱処理温度でＬＤＤ領域の抵抗を許容レベルにまで下げることが可能となる。しかし、多量の水素イオン注入はＴＦＴ特性に悪影響を及ぼし、たとえば、ｎチャネルＴＦＴのしきい値電圧を負方向へシフトさせてしまう。しきい値電圧のシフトはＴＦＴのオン／オフ電圧の設定に影響を与える他、周辺駆動回路においてＴＦＴをＣＭＯＳ構成にして用いることを難しくする等の問題を生じさせる。
【００１７】
そこで、本発明は、ＬＤＤ領域の抵抗を許容レベルにまで下げるとともにＴＦＴしきい値電圧のシフトを防ぐことを目的とする。
【００１８】
【課題を解決するための手段】
上記課題の解決は、絶縁性基板上に多結晶Ｓｉを形成する工程と、該多結晶Ｓｉ上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に下層ゲート電極と該下層ゲート電極より幅の狭い上層ゲート電極から成る２層ゲート電極を形成する工程と、該２層ゲート電極をマスクにして３属あるいは５属元素から成る不純物をイオン注入する工程と、熱処理する工程と、該２層ゲート電極をマスクにして水素をイオン注入する工程を含むことを特徴とする薄膜トランジスタの製造方法、
あるいは、熱処理温度を４５０℃以下とすることを特徴とする上記薄膜トランジスタの製造方法、
あるいは、水素イオン注入量を２×１０11／cm2 〜２×１０12／cm2 とすることを特徴とする上記薄膜トランジスタの製造方法、
あるいは、水素のイオン注入に代えて水素プラズマ処理を行うことを特徴とする上記薄膜トランジスタの製造方法によって達成される。
【００１９】
本発明では、２層ゲート電極を形成した後、これをマスクにしてＳＤ領域とＬＤＤ領域に不純物のイオン注入を行い、次に、不純物の活性化のための熱処理を行う。熱処理温度をガラス基板の変形やゲート電極に用いられる金属膜の溶融等を引き起こさない程度の低い温度、たとえば４５０℃に設定すると、不純物の活性化は充分ではないものの、あらかじめＳＤ領域に多量の不純物を注入しておくことによりＳＤ領域の抵抗を許容レベルにまで下げることができる。そして、次の水素イオン注入工程において、ＬＤＤ領域の抵抗を許容レベルにまで下げ且つＴＦＴのしきい値電圧のシフトが生じないように水素のイオン注入量を制御する。
【００２０】
発明者は、水素のイオン注入量を２×１０11／cm2 以下にしたときＬＤＤ領域のシート抵抗が許容レベルを超えて急激に増加し、２×１０12／cm2 以上にするとｎチャネルＴＦＴのしきい値電圧が負方向にシフトすることを実験により確かめた。このことから、水素のイオン注入量を２×１０11／cm2 〜２×１０12／cm2 の範囲に設定することによりＬＤＤ領域の抵抗を許容レベル以下に抑え且つＴＦＴのしきい値電圧のシフトを防ぐことが可能となる。
【００２１】
また、水素のイオン注入に代えて水素雰囲気中でのプラズマ処理を行うことにより多結晶Ｓｉ中に水素を注入することもできる。ＬＤＤ領域への水素の注入量をプラズマ処理条件で制御することによって前述した水素のイオン注入と同じ効果を得ることができる。
【００２２】
【発明の実施の形態】
図１は本発明に係るＴＦＴの製造工程を説明する断面図である。まず、図１（ａ）に示したように、ガラス基板１上にＳｉＨ4 を用いたプラズマＣＶＤ法により膜厚５０nmのａ−Ｓｉ膜を堆積する。ガラス基板１上に下地絶縁膜を形成し、この上にａ−Ｓｉを形成するようにしてもよい。下地絶縁膜は、例えば、膜厚２００nmのＳｉＯ2 と膜厚１００nmのＳｉＮから成り、ＳｉＯ2 の堆積にはＳｉＨ4 ガスとＮ2 Ｏガスを用いたプラズマＣＶＤ法を用い、ＳｉＮ膜の堆積にはＳｉＨ4 とＮＨ3 を用いたプラズマＣＶＤ法を用いる。
【００２３】
ついで、窒素雰囲気中において、４５０℃、２時間の熱処理を行った後、４００mJ／cm2 のパワーでレーザアニールを行い、これによりａ−Ｓｉを結晶化させ多結晶Ｓｉ膜２を形成する。多結晶Ｓｉ膜２はフォトレジスト法により島状にパターニングする。
【００２４】
ついで、この上に膜厚６０nmのＳｉＯ2 から成るゲート絶縁膜３をプラズマＣＶＤ法により堆積し、続けて、膜厚５０nmのＭｏ膜４、膜厚２５０nmのＡｌ膜５をスパッタ法により堆積する。さらに、Ａｌ膜５の上に５μｍ幅のレジストパターン６を形成する。
【００２５】
ついで、図１（ｂ）に示したように、レジストパターン６をマスクにしてＡｌ膜５をウェットエッチングする。Ｈ3 ＰＯ4 とＣＨ3 ＣＯＯＨから成るエッチング液を用い、オーバーエッチングによりＡｌ膜５の幅をレジストパターン６の幅より０．６μm だけ狭くする。その後、レジストパターン６をマスクにしてＣＦ4 ガスとＯ2 ガスを用いた異方性ドライエッチングによりＭｏ膜４をレジストパターン６と同じ幅にパターニングし、続けて、レジストパターン６をマスクにしてＣＨＦ3 ガスを用いた異方性ドライエッチングによりゲート絶縁膜３をパターニングする。以上の工程によりＭｏ膜４とこれより幅の狭いＡｌ膜５からなる２層ゲート電極７及びＭｏ膜４と同じ幅のゲート絶縁膜３が形成される。その後レジストパターン６を剥離する。
【００２６】
ついで、図１（ｃ）に示したように、ＰＨ3 ガスを用い加速電圧７０keV 、注入量１０14／cm2 の条件で１回目のイオン注入を行う。このイオン注入条件はゲート絶縁膜３とＬＤＤ領域９の界面にＰ濃度のピークがくるように設定したものであり、ＰイオンはＳＤ領域８を突き抜けてガラス基板１に到達するためＳＤ領域８には注入されることがない。また、チャネル層10に対しては、Ａｌ膜５、Ｍｏ膜４及びゲート絶縁膜３によってＰイオンはマスクされ、その結果、ＬＤＤ領域９にのみＰイオンが注入されることになる。
【００２７】
続けて、ＰＨ3 ガスを用いて加速電圧１０keV 、注入量１０15／cm2 の条件で２回目のイオン注入を行う。この２回目のイオン注入ではＳＤ領域８にのみＰイオンが注入され、ＬＤＤ領域９に対してはＭｏ膜４とゲート絶縁膜３がマスクとなってＰイオンは注入されず、また、チャネル領域10に対してもＭｏ膜４、Ａｌ膜５及びゲート絶縁膜３がマスクとなってＰイオンは注入されない。
【００２８】
以上のように、本実施例では１回目のイオン注入でＬＤＤ領域９にＰイオンを注入し、次の２回目のイオン注入でＳＤ領域８へＰイオンを注入するようにしているが、イオン注入の順序を逆にして最初にＳＤ領域８へＰイオンを注入し、次にＬＤＤ領域９へＰイオンを注入することもできる。
【００２９】
続いて、窒素雰囲気中で４５０℃、２時間の熱処理を行い、これによりＳＤ領域８とＬＤＤ領域９に注入されたＰイオンの活性化を行う。２回目のイオン注入によりＳＤ領域８には充分な量のＰが注入されており、そのため上記熱処理によりＳＤ領域の抵抗を許容レベルにまで下げることができる。一方、ＬＤＤ領域９に対するＰのイオン注入量はＳＤ領域８に比べて少なく抵抗は許容レベルを超えて高くなっている。そこで、上記熱処理に続いて水素のイオン注入を行い、これによりＬＤＤ領域９の抵抗を低減する。
【００３０】
図２はＬＤＤ領域９のシート抵抗の水素イオン注入量依存性を示したものであり、ＬＤＤ領域９のシート抵抗は水素イオン注入量が２×１０11／cm2 以下になると急激に増加することがわかる。同図から、水素イオン注入量を２×１０11／cm2 以上に設定すればＬＤＤ領域９のシート抵抗を１０5 〜１０6 Ω／□の許容レベルにまで下げることができる。
【００３１】
図３はｎチャネルＴＦＴのしきい値電圧の水素イオン注入量依存性を示したものであり、水素イオン注入量の増加とともにしきい値電圧が負方向へシフトし、２×１０12／cm2 以上になるとしきい値電圧が負になることがわかる。このことから水素イオン注入量を２×１０12／cm2 以下に設定することによりＴＦＴのしきい値電圧のシフトを防ぐことができる。
【００３２】
以上の工程を経た後、通常の配線形成工程（図示せず）を行ってＴＦＴを完成させる。即ち、図１（ｃ）に示した工程に続いて層間膜を堆積し、ＳＤ領域８と２層ゲート電極７上にコンタクトホールを形成する。さらに、この上にＴｉ／Ａｌ／Ｔｉをスパッタ法により堆積しパターニングして配線を形成する。
【００３３】
本実施例では、水素のイオン注入を用いているが、これに代えて水素雰囲気中でプラズマ処理することによりＬＤＤ領域に水素をドープすることもできる。水素のドープ量は水素ガスの分圧やプラズマパワー等によって制御する。
【００３４】
【発明の効果】
本発明によれば、多結晶Ｓｉを用いたＧＯＬＤ−ＴＦＴの製造に際して、ガラス基板に影響を与えない程度の低い熱処理温度でＬＤＤ領域の抵抗を許容レベルにまで下げることが可能となり、さらにＴＦＴのしきい値電圧のシフトをも防ぐことができるのでアクティブマトリクス型液晶表示装置の高性能化を達成する上で有益である。
【図面の簡単な説明】
【図１】 本発明の実施例を示す断面図
【図２】 ＬＤＤ領域のシート抵抗の水素イオン注入量依存性を示す図
【図３】 ＴＦＴのしきい値電圧の水素イオン注入量依存性を示す図
【図４】 ＧＯＬＤ−ＴＦＴの構造を示す断面図
【図５】 ＬＤＤ領域のシート抵抗の熱処理温度依存性を示す図
【符号の説明】
１、11 ガラス基板
２、12 多結晶Ｓｉ膜
３、13 ゲート絶縁膜
４、15 Ｍｏ膜
５、16 Ａｌ膜
６ レジストパターン
７、14 ２層ゲート電極
８、17 ＳＤ領域
９、18 ＬＤＤ領域
10、19 チャネル領域
【発明の属する技術分野】
本発明は薄膜トラジスタの製造方法に関し、特に、アクティブマトリクス型液晶表示装置の画素スイッチング用素子や周辺駆動回路に用いられる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置の画素スイッチング用素子として、アモルファスＳｉ（ａ−Ｓｉ）をチャネル領域とする薄膜トランジスタ（ＴＦＴ）が一般に用いられているが、近年における液晶表示装置の高精細化、高品質化の要求に応えるべく、ａ−Ｓｉに代えて多結晶Ｓｉをチャネル領域とするＴＦＴの開発が進んでいる。多結晶Ｓｉはａ−Ｓｉに比べて動作速度や駆動能力の点で優れているため、画素スイッチング用素子としてのみならず周辺駆動回路にも用いることが可能であり、これによって液晶表示装置の小型化・低コスト化をも達成することができる。
【０００３】
多結晶Ｓｉは、通常、ＳｉＨ4 ガスを用いた熱ＣＶＤ法により堆積されるが、６００℃以上の熱処理温度を必要とするため軟化点の低い安価なガラス基板が用いられる液晶表示装置には適用することができない。そのため、ガラス基板上にａ−Ｓｉを低温で堆積しレーザアニールによって結晶化する方法が用いられるが、熱ＣＶＤ法によって形成される多結晶Ｓｉに比べて耐圧が低く、また、リーク電流が大きくなり易い。
【０００４】
そこで、チャネル領域とソース・ドレイン（ＳＤ）領域との間に低濃度のＬＤＤ領域を設けたＴＦＴ構造が用いられる。ＬＤＤ領域はチャネル領域端部における電界強度を緩和して耐圧を高めるとともにリーク電流を低減する上でも有効であることが知られている。
【０００５】
ＬＤＤ領域を有する多結晶ＳｉＴＦＴとして、いわゆるＧＯＬＤ（Gate Over-Lapped Drain）構造のＴＦＴが知られている（特開平７−２０２２１０号公報）。ＧＯＬＤ−ＴＦＴでは、以下に述べるように、ＬＤＤ領域がゲート電極直下に形成されているため、ＴＦＴがオン状態のときＬＤＤ領域もチャネル領域の一部として機能しオン電流の低下を防ぐことができる。また、ＴＦＴがオフ状態のときには、ＬＤＤ領域が単なる抵抗として働きオフ電流を低いレベルに保つことが可能となる。
【０００６】
図４はＧＯＬＤ−ＴＦＴの構造を示す模式断面図である。同図に見られるように、ガラス基板11上に多結晶Ｓｉ膜12、ゲート絶縁膜13、２層ゲート電極14が形成されている。２層ゲート電極14は下層ゲート電極15とそれより幅の狭い上層ゲート電極16から成っている。下層ゲート電極15及び上層ゲート電極16の材料として、通常、モリブデン（Ｍｏ）やアルミニウム（Ａｌ）等の金属膜が用いられるが、下層ゲート電極材として微結晶Ｓｉを用いる方法も提案されている（特開平11-307777 号公報）。この方法は金属膜を用いる方法に比べてゲート電極の信頼性を向上させる上で効果があるが、作成法が難しく且つ金属膜に比べて高抵抗になるという問題がある。ＧＯＬＤ−ＴＦＴでは、ＬＤＤ領域がチャネル領域の一部として動作するため、その上に形成される下層ゲート電極の低抵抗化が要求される。
【０００７】
ＳＤ領域17とＬＤＤ領域18は、多結晶Ｓｉ膜12に対し２層ゲート電極14をマスクにして不純物のイオン注入を行うことにより形成される。通常、ｎチャネルＴＦＴを作成する場合にはＰＨ3 ガスを用いたイオン注入によりリン（Ｐ）をドープし、ｐチャネルＴＦＴを作成する場合にはＢ2 Ｈ6 ガスを用いたイオン注入によりボロン（Ｂ）をドープする。
【０００８】
ＧＯＬＤ−ＴＦＴの作成に際して、２層ゲート電極の膜厚が場所により異なることを利用すれば加速電圧やイオン注入量を適宜選択することにより一回のイオン注入工程で不純物濃度の高いＳＤ領域と不純物濃度の低いＬＤＤ領域を同時に形成することができる。即ち、図４に見られるように、２層ゲート電極14をマスクにして不純物のイオン注入を行うと、下層ゲート電極15より外側にはみ出した多結晶Ｓｉ12には不純物が直接イオン注入されるため高濃度のＳＤ領域17が形成され、上層ゲート電極16の外側且つ下層ゲート電極15の内側には不純物が下層ゲート電極15によってマスクされるためＳＤ領域17より低濃度のＬＤＤ領域18が形成される。また、上層ゲート電極16の内側には不純物が下層ゲート電極15と上層ゲート電極16の双方によってマスクされ実質的に不純物の注入されないチャネル領域19が形成されることになる。
【０００９】
以上のようにＳＤ領域とＬＤＤ領域に不純物をイオン注入した後、不純物を活性化して抵抗を下げるため熱処理が行われる。不純物の充分な活性化を行うためには、通常、６００℃程度の熱処理温度を必要とするが、ガラス基板の変形等の問題を生じさせないようにするためにはより低い温度に設定しなければならない。この場合、不純物の充分な活性化を行うことはできないものの、ＳＤ領域に対しては、あらかじめ多量の不純物をイオン注入しておくことにより熱処理温度を４５０℃に設定した場合においても実用上許容されるレベルにまで抵抗を下げることができる。しかしながら、ＬＤＤ領域はＳＤ領域に比べて不純物の注入量が少ないため抵抗を許容レベルにまで下げることが難しい。
【００１０】
図５はＰＨ3 ガスを用いてイオン注入を行った場合におけるＬＤＤ領域のシート抵抗の熱処理温度依存性を示したものである。同図に見られるように、熱処理温度が高くなるとともにシート抵抗は増加し、４５０℃で最大となった後は熱処理温度とともに減少する。
【００１１】
一般に、ＰＨ3 ガスを用いたイオン注入を行った場合、Ｐと同時に水素も注入される。水素は多結晶Ｓｉ中でＳｉ原子のダングリングボンドを終端し抵抗を下げる効果のあることが知られている。従って、Ｐと水素のドープされた多結晶Ｓｉの熱処理に際して熱処理温度を高くしていくとＰの活性化が進行し、これはシート抵抗を減少させるが、一方、Ｐと同時に注入された水素が多結晶Ｓｉから離脱し、これはシート抵抗を増大させる効果をもたらすことになる。図５に示した結果は、４５０℃以下の熱処理温度ではＰの活性化によるシート抵抗の減少割合に比べて水素離脱によるシート抵抗の増加割合が大きく、４５０℃でＬＤＤ領域からほぼ水素が離脱し、その後Ｐの活性化による抵抗の減少が進行することを示している。
【００１２】
ＴＦＴのオン電流を許容レベルに保持するためには、ＬＤＤ領域のシート抵抗を１０5 〜１０6 Ω／□程度にする必要があり、そのためには図５から明らかなように熱処理温度を５５０℃程度に設定しなければならない。
【００１３】
レーザアニールを用いると低温で不純物の活性化を行うことができるが、ゲート電極材料として用いる金属膜の剥離や溶融が生じる恐れがあり、また、ＬＤＤ領域は下層ゲート電極で覆われているためレーザパワーが反射されてしまい活性化することができない。
【００１４】
なお、上述のように２層ゲート電極をマスクにしてイオン注入を行った場合、ＳＤ領域にもＰと水素が注入されることになる。しかし、ＳＤ領域のシート抵抗の熱処理温度依存性を図５と同様な方法で測定すると、シート抵抗は熱処理温度の増加とともに単調に減少する。これは、ＬＤＤ領域に比べてＳＤ領域へのＰの注入量が多いため、水素の離脱による抵抗の増加がＰの活性化による抵抗の減少に隠されてしまうことによると考えられる。
【００１５】
【発明が解決しようとする課題】
以上のように、イオン注入後の熱処理に際してガラス基板に影響を与えないようにするためには熱処理温度を６００℃以下に設定する必要があり、ＳＤ領域に対しては熱処理温度を４５０℃に設定した場合にも抵抗を許容レベルにまで下げることができることがわかった。しかし、この熱処理温度ではＬＤＤ領域の抵抗を許容レベルにまで下げることはできない。そこで、前述した水素による抵抗低減効果を利用して多結晶Ｓｉ中にＰと同時に多量の水素を注入する方法が用いられる。特開平6-104280号公報には、低い熱処理温度でＳＤ領域の抵抗を下げることを目的として、水素濃度８０% 以上のＰＨ3 ガスを用いることによりＰイオン注入時に充分な量の水素イオンを注入する方法、ＰＨ3 ガスを用いたイオン注入に続いて水素イオンを２×１０15〜２×１０16／cm2 の範囲で注入する方法が開示されている。
【００１６】
上記従来方法はＬＤＤ領域の抵抗を低減する上でも有効であり、これによって４５０℃程度の熱処理温度でＬＤＤ領域の抵抗を許容レベルにまで下げることが可能となる。しかし、多量の水素イオン注入はＴＦＴ特性に悪影響を及ぼし、たとえば、ｎチャネルＴＦＴのしきい値電圧を負方向へシフトさせてしまう。しきい値電圧のシフトはＴＦＴのオン／オフ電圧の設定に影響を与える他、周辺駆動回路においてＴＦＴをＣＭＯＳ構成にして用いることを難しくする等の問題を生じさせる。
【００１７】
そこで、本発明は、ＬＤＤ領域の抵抗を許容レベルにまで下げるとともにＴＦＴしきい値電圧のシフトを防ぐことを目的とする。
【００１８】
【課題を解決するための手段】
上記課題の解決は、絶縁性基板上に多結晶Ｓｉを形成する工程と、該多結晶Ｓｉ上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に下層ゲート電極と該下層ゲート電極より幅の狭い上層ゲート電極から成る２層ゲート電極を形成する工程と、該２層ゲート電極をマスクにして３属あるいは５属元素から成る不純物をイオン注入する工程と、熱処理する工程と、該２層ゲート電極をマスクにして水素をイオン注入する工程を含むことを特徴とする薄膜トランジスタの製造方法、
あるいは、熱処理温度を４５０℃以下とすることを特徴とする上記薄膜トランジスタの製造方法、
あるいは、水素イオン注入量を２×１０11／cm2 〜２×１０12／cm2 とすることを特徴とする上記薄膜トランジスタの製造方法、
あるいは、水素のイオン注入に代えて水素プラズマ処理を行うことを特徴とする上記薄膜トランジスタの製造方法によって達成される。
【００１９】
本発明では、２層ゲート電極を形成した後、これをマスクにしてＳＤ領域とＬＤＤ領域に不純物のイオン注入を行い、次に、不純物の活性化のための熱処理を行う。熱処理温度をガラス基板の変形やゲート電極に用いられる金属膜の溶融等を引き起こさない程度の低い温度、たとえば４５０℃に設定すると、不純物の活性化は充分ではないものの、あらかじめＳＤ領域に多量の不純物を注入しておくことによりＳＤ領域の抵抗を許容レベルにまで下げることができる。そして、次の水素イオン注入工程において、ＬＤＤ領域の抵抗を許容レベルにまで下げ且つＴＦＴのしきい値電圧のシフトが生じないように水素のイオン注入量を制御する。
【００２０】
発明者は、水素のイオン注入量を２×１０11／cm2 以下にしたときＬＤＤ領域のシート抵抗が許容レベルを超えて急激に増加し、２×１０12／cm2 以上にするとｎチャネルＴＦＴのしきい値電圧が負方向にシフトすることを実験により確かめた。このことから、水素のイオン注入量を２×１０11／cm2 〜２×１０12／cm2 の範囲に設定することによりＬＤＤ領域の抵抗を許容レベル以下に抑え且つＴＦＴのしきい値電圧のシフトを防ぐことが可能となる。
【００２１】
また、水素のイオン注入に代えて水素雰囲気中でのプラズマ処理を行うことにより多結晶Ｓｉ中に水素を注入することもできる。ＬＤＤ領域への水素の注入量をプラズマ処理条件で制御することによって前述した水素のイオン注入と同じ効果を得ることができる。
【００２２】
【発明の実施の形態】
図１は本発明に係るＴＦＴの製造工程を説明する断面図である。まず、図１（ａ）に示したように、ガラス基板１上にＳｉＨ4 を用いたプラズマＣＶＤ法により膜厚５０nmのａ−Ｓｉ膜を堆積する。ガラス基板１上に下地絶縁膜を形成し、この上にａ−Ｓｉを形成するようにしてもよい。下地絶縁膜は、例えば、膜厚２００nmのＳｉＯ2 と膜厚１００nmのＳｉＮから成り、ＳｉＯ2 の堆積にはＳｉＨ4 ガスとＮ2 Ｏガスを用いたプラズマＣＶＤ法を用い、ＳｉＮ膜の堆積にはＳｉＨ4 とＮＨ3 を用いたプラズマＣＶＤ法を用いる。
【００２３】
ついで、窒素雰囲気中において、４５０℃、２時間の熱処理を行った後、４００mJ／cm2 のパワーでレーザアニールを行い、これによりａ−Ｓｉを結晶化させ多結晶Ｓｉ膜２を形成する。多結晶Ｓｉ膜２はフォトレジスト法により島状にパターニングする。
【００２４】
ついで、この上に膜厚６０nmのＳｉＯ2 から成るゲート絶縁膜３をプラズマＣＶＤ法により堆積し、続けて、膜厚５０nmのＭｏ膜４、膜厚２５０nmのＡｌ膜５をスパッタ法により堆積する。さらに、Ａｌ膜５の上に５μｍ幅のレジストパターン６を形成する。
【００２５】
ついで、図１（ｂ）に示したように、レジストパターン６をマスクにしてＡｌ膜５をウェットエッチングする。Ｈ3 ＰＯ4 とＣＨ3 ＣＯＯＨから成るエッチング液を用い、オーバーエッチングによりＡｌ膜５の幅をレジストパターン６の幅より０．６μm だけ狭くする。その後、レジストパターン６をマスクにしてＣＦ4 ガスとＯ2 ガスを用いた異方性ドライエッチングによりＭｏ膜４をレジストパターン６と同じ幅にパターニングし、続けて、レジストパターン６をマスクにしてＣＨＦ3 ガスを用いた異方性ドライエッチングによりゲート絶縁膜３をパターニングする。以上の工程によりＭｏ膜４とこれより幅の狭いＡｌ膜５からなる２層ゲート電極７及びＭｏ膜４と同じ幅のゲート絶縁膜３が形成される。その後レジストパターン６を剥離する。
【００２６】
ついで、図１（ｃ）に示したように、ＰＨ3 ガスを用い加速電圧７０keV 、注入量１０14／cm2 の条件で１回目のイオン注入を行う。このイオン注入条件はゲート絶縁膜３とＬＤＤ領域９の界面にＰ濃度のピークがくるように設定したものであり、ＰイオンはＳＤ領域８を突き抜けてガラス基板１に到達するためＳＤ領域８には注入されることがない。また、チャネル層10に対しては、Ａｌ膜５、Ｍｏ膜４及びゲート絶縁膜３によってＰイオンはマスクされ、その結果、ＬＤＤ領域９にのみＰイオンが注入されることになる。
【００２７】
続けて、ＰＨ3 ガスを用いて加速電圧１０keV 、注入量１０15／cm2 の条件で２回目のイオン注入を行う。この２回目のイオン注入ではＳＤ領域８にのみＰイオンが注入され、ＬＤＤ領域９に対してはＭｏ膜４とゲート絶縁膜３がマスクとなってＰイオンは注入されず、また、チャネル領域10に対してもＭｏ膜４、Ａｌ膜５及びゲート絶縁膜３がマスクとなってＰイオンは注入されない。
【００２８】
以上のように、本実施例では１回目のイオン注入でＬＤＤ領域９にＰイオンを注入し、次の２回目のイオン注入でＳＤ領域８へＰイオンを注入するようにしているが、イオン注入の順序を逆にして最初にＳＤ領域８へＰイオンを注入し、次にＬＤＤ領域９へＰイオンを注入することもできる。
【００２９】
続いて、窒素雰囲気中で４５０℃、２時間の熱処理を行い、これによりＳＤ領域８とＬＤＤ領域９に注入されたＰイオンの活性化を行う。２回目のイオン注入によりＳＤ領域８には充分な量のＰが注入されており、そのため上記熱処理によりＳＤ領域の抵抗を許容レベルにまで下げることができる。一方、ＬＤＤ領域９に対するＰのイオン注入量はＳＤ領域８に比べて少なく抵抗は許容レベルを超えて高くなっている。そこで、上記熱処理に続いて水素のイオン注入を行い、これによりＬＤＤ領域９の抵抗を低減する。
【００３０】
図２はＬＤＤ領域９のシート抵抗の水素イオン注入量依存性を示したものであり、ＬＤＤ領域９のシート抵抗は水素イオン注入量が２×１０11／cm2 以下になると急激に増加することがわかる。同図から、水素イオン注入量を２×１０11／cm2 以上に設定すればＬＤＤ領域９のシート抵抗を１０5 〜１０6 Ω／□の許容レベルにまで下げることができる。
【００３１】
図３はｎチャネルＴＦＴのしきい値電圧の水素イオン注入量依存性を示したものであり、水素イオン注入量の増加とともにしきい値電圧が負方向へシフトし、２×１０12／cm2 以上になるとしきい値電圧が負になることがわかる。このことから水素イオン注入量を２×１０12／cm2 以下に設定することによりＴＦＴのしきい値電圧のシフトを防ぐことができる。
【００３２】
以上の工程を経た後、通常の配線形成工程（図示せず）を行ってＴＦＴを完成させる。即ち、図１（ｃ）に示した工程に続いて層間膜を堆積し、ＳＤ領域８と２層ゲート電極７上にコンタクトホールを形成する。さらに、この上にＴｉ／Ａｌ／Ｔｉをスパッタ法により堆積しパターニングして配線を形成する。
【００３３】
本実施例では、水素のイオン注入を用いているが、これに代えて水素雰囲気中でプラズマ処理することによりＬＤＤ領域に水素をドープすることもできる。水素のドープ量は水素ガスの分圧やプラズマパワー等によって制御する。
【００３４】
【発明の効果】
本発明によれば、多結晶Ｓｉを用いたＧＯＬＤ−ＴＦＴの製造に際して、ガラス基板に影響を与えない程度の低い熱処理温度でＬＤＤ領域の抵抗を許容レベルにまで下げることが可能となり、さらにＴＦＴのしきい値電圧のシフトをも防ぐことができるのでアクティブマトリクス型液晶表示装置の高性能化を達成する上で有益である。
【図面の簡単な説明】
【図１】 本発明の実施例を示す断面図
【図２】 ＬＤＤ領域のシート抵抗の水素イオン注入量依存性を示す図
【図３】 ＴＦＴのしきい値電圧の水素イオン注入量依存性を示す図
【図４】 ＧＯＬＤ−ＴＦＴの構造を示す断面図
【図５】 ＬＤＤ領域のシート抵抗の熱処理温度依存性を示す図
【符号の説明】
１、11 ガラス基板
２、12 多結晶Ｓｉ膜
３、13 ゲート絶縁膜
４、15 Ｍｏ膜
５、16 Ａｌ膜
６ レジストパターン
７、14 ２層ゲート電極
８、17 ＳＤ領域
９、18 ＬＤＤ領域
10、19 チャネル領域
Claims (4)
- 絶縁性基板上に多結晶Ｓｉを形成する工程と、
該多結晶Ｓｉ上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に下層ゲート電極と該下層ゲート電極より幅の狭い上層ゲート電極から成る２層ゲート電極を形成する工程と、
該ゲート絶縁膜とＬＤＤ領域となる該多結晶Ｓｉの領域との界面に３属あるいは５属元素から成る不純物の濃度のピークがくるように設定された条件と、ソース・ドレイン領域となる該多結晶Ｓｉの領域にのみ該不純物を注入するように設定された条件とで、該２層ゲート電極をマスクにして該不純物をそれぞれイオン注入する工程と、
熱処理を行って該不純物を活性化する工程と、
該不純物を活性化する該工程に続いて該２層ゲート電極をマスクにして水素をイオン注入する工程と
を含むことを特徴とする薄膜トランジスタの製造方法。 - 該熱処理の熱処理温度を４５０℃以下とすることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
- 該水素をイオン注入する該工程での水素イオン注入量を２×１０１１／ｃｍ２〜２×１０１２／ｃｍ２とすることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
- 該水素のイオン注入に代えて水素プラズマ処理を行うことを特徴とする請求項１記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000208409A JP4354099B2 (ja) | 2000-07-10 | 2000-07-10 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000208409A JP4354099B2 (ja) | 2000-07-10 | 2000-07-10 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026332A JP2002026332A (ja) | 2002-01-25 |
| JP4354099B2 true JP4354099B2 (ja) | 2009-10-28 |
Family
ID=18704996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000208409A Expired - Fee Related JP4354099B2 (ja) | 2000-07-10 | 2000-07-10 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4354099B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707175B1 (ko) | 2005-01-13 | 2007-04-13 | 삼성전자주식회사 | 복층 구조의 게이트 전극을 갖는 박막 트랜지스터 및 그제조 방법 |
| JP2007200936A (ja) * | 2006-01-23 | 2007-08-09 | Nec Corp | 薄膜トランジスタ及びその製造方法並びに液晶表示装置 |
| CN107579003B (zh) * | 2017-08-31 | 2023-10-31 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示基板及制作方法、显示装置 |
| CN109712930B (zh) | 2018-11-27 | 2020-10-30 | 合肥鑫晟光电科技有限公司 | 显示基板及其制作方法、显示装置 |
-
2000
- 2000-07-10 JP JP2000208409A patent/JP4354099B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002026332A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| KR20020033373A (ko) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 | |
| EP0532314B1 (en) | A semiconductor device and a process for fabricating same | |
| JP2006024887A (ja) | 半導体装置及びその製造方法 | |
| US6479867B2 (en) | Thin film transistor | |
| JP2004040108A (ja) | Ｌｄｄ構造を有する薄膜トランジスタとその製造方法 | |
| KR100653298B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP4354099B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20060051905A1 (en) | Method of fabricating planarized poly-silicon thin film transistors | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| US20020115272A1 (en) | Manufacturing method for improving reliability of polysilicon thin film transistors | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR100552936B1 (ko) | 금속 오프셋 영역을 포함하는 결정질 박막트랜지스터의제조 방법 | |
| KR100566893B1 (ko) | 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 | |
| JP2001274413A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000332258A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JP2004241504A (ja) | 半導体装置の製造方法 | |
| KR20030047185A (ko) | 다결정 실리콘 박막트랜지스터의 제조 방법 | |
| JPH06132535A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
| KR100531556B1 (ko) | 반도체장치제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |