JPH1079513A - 薄膜トランジスタ装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 薄膜トランジスタを、簡便な方法で、オン時
のドレイン電流をそれほと減ずることなく、オフ時のド
レイン電流を効果的に減ずる。 【解決手段】 基板１上の多結晶半導体層２にゲート絶
縁膜５、ゲート電極６を形成したトップゲート型薄膜ト
ランジスタにおいて、ソース・ドレイン領域４ｓ、４ｄ
のチャンネル領域３側にＬＤＤ（Lightly Doped Drain
）領域７ｓ、７ｄを形成し、このＬＤＤ領域とゲート
電極直下のチャンネル領域との間に不純物が拡散されな
い領域８を介在させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタ装
置およびその製造方法に関する。

【０００２】

【従来の技術】絶縁性基板、あるいは絶縁性薄膜上に形
成する薄膜トランジスタ装置において、そのリーク電流
を抑制するための１つの方策として、ソース・ドレイン
領域とチャネル領域の間にＬＤＤ（Light1y Doped Drai
n ）領域と呼ばれる低濃度不純物拡散領域を形成するこ
とが行われていた。その際、例えば次のような方法でＬ
ＤＤ領域を形成していた。

【０００３】例えば特公平3-38755 号公報の実施例のよ
うに、薄膜トランジスタのゲート電極を形成した後、ソ
ース・ドレイン領域に高濃度の不純物を注入し、続いて
ゲート電極を再度加エして細くした後に、前記の注入量
よりも少ない量の不純物を注入する。このようにして、
ゲート電極の終端部にあつて高電界がかかるドレイン端
部の電界を緩和する方法が取られていた。しかし、この
方法だと、不純物注入として、異なる条件で２回の注入
を行わねばならなかった。また、ＬＤＤ領域に注入する
不純物量が多すぎると、効果的にオフ時のドレイン電流
を低減出来なくなるという問題があった。また反対にＬ
ＤＤ領域に注入する不純物量が少なすぎると、オン時の
ドレイン電流をも低減されてしまい、薄膜トランジスタ
の性能低下をきたすといった問題があった。

【０００４】また、別の方法としては、例えば（特開平
6-333948号公報）のように、薄膜トランジスタのゲート
電極とそれよりも幅の広い絶縁膜を介して、不純物注入
を行う方法があつた。この方法だと、不純物注入は１回
だけで済むが、絶縁膜を介して注入される領域と、直接
半導体膜に注入される領域とで、注入された不純物の半
導体内の深さ方向濃度分布が異なってしまう。このた
め、どちらの領域に対しても必要十分な不純物を注入す
るための条件を選択することが難しかった。

【０００５】

【発明が解決しようとする課題】本発明は、このような
問題を解決するためになされたものである。すなわち、
本発明は、簡便な方法で、オン時のドレイン電流をそれ
ほど減ずることなく、オフ時のドレイン電流を効果的に
減ずることができる薄膜トランジスタ装置とその製造方
法を提供するものである。

【０００６】

【課題を解決するための手段】本発明の薄膜トランジス
タ装置は、絶縁基板と、この基板上に形成された半導体
層と、この半導体層に形成された第１の導電型のチャン
ネルの領域と、前記半導体層に前記チャンネル領域を挟
むように不純物注入により形成され不純物濃度が５×１
０¹⁹ｃｍ^-3以上の第２の導電型のソース領域および第２
の導電型の第１のドレイン領域と、前記チャンネル領域
上に設けられたゲート絶縁層と、このゲート絶縁層上に
設けられたゲート電極と、前記ソース領域およびドレイ
ン領域の少なくともドレイン領域の前記チャンネル領域
側に形成され前記ドレイン領域よりも低濃度不純物でか
つ第２の導電型の第２のドレイン領域とを具備してなる
薄膜トランジスタ装置において、前記半導体層の前記第
２のドレイン領域と前記ゲート電極直下のチャンネル領
域間にこのチャンネル領域と同導電型で不純物濃度が５
×１０¹⁷ｃｍ^-3以下の領域を介在させてなることを特徴
とする薄膜トランジスタ装置にある。

【０００７】またその製造方法としては、絶縁基板上
に、ソース・ドレイン領域とこの領域に挟まれるチャン
ネル領域を有する半導体層、この半導体層上に形成され
るゲート絶縁膜、このゲート絶縁膜上に形成されるゲー
ト電極とを有するトップゲート型薄膜トランジスタ装置
を形成する方法において、前記絶縁基板上に半導体層、
この半導体層上にゲート絶縁膜、このゲート絶縁膜上に
ゲート電極を形成する第１の工程と、前記ゲート電極を
所定のパターンに加工する第２の工程と、前記ゲート電
極をマスクとして不純物を注入して第１のソース・ドレ
イン領域を形成する第３の工程と、前記ゲート電極を再
加工して、ゲート電極の幅を片側あたり０．５μｍ以上
５μｍ以下の範囲で前記不純物注入以前のサイズよりも
短くする第４の工程と、前記ゲート電極側からエネルギ
ービームアニールを行い、前記第１のソース・ドレイン
領域に注入した不純物を活性化すると同時に、前記第１
のソース・ドレインから半導体層の横方向に不純物を拡
散させることにより、前記第１のソース・ドレイン領域
より次第に不純物濃度が低減している第２のソース・ド
レイン領域を形成し、また同時にこの第２のソース・ド
レイン領域とチャネル領域間にこのチャンネル領域に隣
接して前記不純物が拡散していない長さ１μｍ以下の第
３の領域を形成する第５の工程とを具備する。

【０００８】本発明によれば、薄膜トランジスタ装置の
オン時のドレイン電流値が大きく抑制されることなく、
しかも効果的にオフ時のドレイン電流値を低減すること
かできる。しかも、Ｎ型、Ｐ型の各導電型の薄膜トラン
ジスタ装置に対して、それぞれイオン注入工程が１回で
済むという利点がある。

【０００９】

【発明の実施の形態】本発明の実施の形態について説明
する。

【００１０】図１は本発明の薄膜トランジスタ装置の実
施の形態を示すものであり、高耐熱ガラスの絶縁基板１
上に一導電型例えばＩ型の半導体層２、半導体層２に形
成された一導電型のチャンネル領域３、前記半導体層２
に前記チャンネル領域３を挟むように不純物注入により
形成された他の導電型例えばＮ型の高不純物のソース領
域４ｓおよび他の導電型の第１のドレイン領域４ｄとを
形成する。

【００１１】前記チャンネル領域３上にゲート絶縁層
５、およびこのゲート絶縁層５上にゲート電極６を堆積
する。さらに前記ソース領域４ｓおよびドレイン領域４
ｄの少なくともドレイン領域４ｄの前記チャンネル領域
３側に、前記ドレイン領域よりも低濃度不純物でかつ同
じ他の導電型の例えばＮ^- 型ＬＬＤの第２のドレイン領
域７ｄを形成する。

【００１２】前記半導体層１の前記第２のドレイン領域
７ｄと前記ゲート電極６直下のチャンネル領域３間に
は、このチャンネル領域と同じＩ型の不純物が拡散して
いない領域８を介在させる。

【００１３】ゲート絶縁膜５およびゲート電極６上に層
間絶縁膜９を堆積し、ソース・ドレイン領域４ｓ、４ｄ
上の絶縁膜にコンタクトホールを設けて、ソース・ドレ
イン電極１０ｓ、１０ｄを引き出す。

【００１４】さらに具体的には、高耐熱基板１として、
ガラス基板上に、イオンをブロックするアンダーコート
絶縁膜１ａが形成されたものを用いる。

【００１５】さらに、ソース・ドレイン領域４ｓ、４ｄ
は高濃度に不純物が注入された第１のソース・ドレイン
領域であり、この第１のソース・ドレイン領域における
不純物の面内濃度分布は一様で±３０％以内である。

【００１６】この第１のソース・ドレイン領域に隣接し
て第２のソース・ドレイン領域７ｓ、７ｄがあり、第２
のソース・ドレイン領域７ｓ、７ｄは、ソース・ドレイ
ン領域間の電流が流れる方向に対して、その長さが０．
５μｍ以上５μｍ以下であり、この第２のソース・ドレ
イン領域における不純物の濃度は、第１のソース・ドレ
イン領域４ｓ、４ｄと接しているところで最も濃度が高
く、そこから遠ざかるに従つて不純物の濃度が単調減少
しており、かつこの第２のソース・ドレイン領域の不純
物濃度は、第１のソース・ドレイン領域と接していると
ころで５×１０¹⁹ｃｍ^-3以上である。

【００１７】第２の不純物領域とチャネル領域との間の
不純物が拡散していない領域８は不純物濃度が５×１０
¹⁷ｃｍ^-3以下であり、その長さは０．５μｍ以下であ
る。

【００１８】次に本発明の薄膜トランジスタの製造方法
の一実施の形態について説明する。

【００１９】図２に示すように、高耐熱ガラス基板上１
にアンダ−コート層１ａとして窒化シリコン膜および酸
化シリコン膜の２層をそれぞれプラズマＣＶＤ法および
常圧ＣＶＤ法で成膜する。次にこの膜１ａを５００℃、
１時間だけ加熱処理を施し絶縁基板を得る。

【００２０】続いてその上にプラズマＣＶＤ法で膜厚５
０ｎｍのアモルフアスシリコン薄膜を堆積する。次に４
５０℃、１時間の加熱処理によつてアモルファスシリコ
ン薄膜内の余分な水素元素を脱離させ、引き続いてこの
アモルフアスシリコン薄膜に対してエキシマレーザビー
ムを照射して結晶化させて、多結晶シリコン薄膜の半導
体層２を形成する。この半導体層２を所望の形状に加工
した後、この上にゲー卜絶縁膜５として酸化シリコン膜
を常圧ＣＶＤ法で成膜する。この上にモリブデンとタン
グステンの合金からなる金属膜をスバッタ法により成膜
し、所望の形状に加工することによってゲート電極６を
形成する。

【００２１】図２ではさらにゲート電極６をマスクとし
てイオンドーピング装置を用いてイオンドーピング１１
を実施することによってＮ型の薄膜電界効果トランジス
タを形成するための不純物である燐が水素とともに半導
体層２に注入され第１のソース・ドレイン領域４ｓ、４
ｄを形成する。

【００２２】次に図３に示すように、ゲート電極を、不
純物注入された第１のソース・ドレイン領域４ｓ、４ｄ
の両端から３μｍずつ細くなるように再加工し、層間絶
縁膜９となるシリコン酸化膜をこの上に堆積した後に、
上面からエキシマレーザ１２を照射して第１のソース・
ドレイン領域の不純物を活性化すると同時に、不純物を
半導体層２の横方向に拡散させることによつて第２のソ
ース・ドレイン領域７ｓ、７ｄを形成するとともに、第
２のソース・ドレイン領域とチャネル領域３との間に
は、不純物が拡散していない半導体領域８を残す。これ
は、図３のゲート電極の再加工時の幅と、エキシマレー
ザの照射条件を最適化することで実施できる。

【００２３】本実施の形態では、第２のソース・ドレイ
ン領域７ｓ、７ｄの長さは２．２μｍであり、そしてチ
ャネル領域と第２のソース・ドレイン領域との間に挟ま
れた領域の幅は０．８μｍとなるような条件をシミュレ
ーションから算出して、その条件でエキシマレーザを照
射した。

【００２４】なお、エキシマーレーザ照射は、図３のゲ
ート電極の再加工の前に行っても良い。この場合、第２
のソース・ドレイン領域となる部分はゲート電極で覆わ
れているため、レーザビームが直接照射されないので高
温にならず、このために第２のソース・ドレイン領域２
の幅をより狭くすることができる。

【００２５】図４はこのようにして形成した薄膜トラン
ジスタの特性の一例であり、ドレイン電流とゲート電圧
の関係が示されている。同じゲート電極の幅と長さを持
ち、従来の製造方法で形成した簿膜トランジスタの特性
と比較して、オフ時のドレイン電流が最大で２０分の１
に低減されている。これに対して、オン時のドレイン電
流については大きな低下は見られておらず、本発明の効
果が現れている。

【００２６】なお、本発明は前記実施の形態のＮ型トラ
ンジスタ装置のみならず、Ｐ型トランジスタ装置や相補
型トランジスタ装置に適用できることはいうまでもな
い。

【００２７】

【発明の効果】以上のように本発明によれば、不純物の
注入工程を複数回行うことをせずに、簡便な方法で、オ
ン時のドレイン電流をそれほと減ずることなく、オフ時
のドレイン電流を効果的に減ずることができる薄膜トラ
ンジスタ装置とその製造方法を提供できる。

【図面の簡単な説明】

【図１】本実施例の薄膜トランジスタ装置の一実施の形
態の断面図、

【図２】本実施例の薄膜トランジスタの一実施の形態の
製造工程を説明する断面図、

【図３】本実施例の薄膜トランジスタの一実施の形態の
製造工程を説明する断面図、

【図４】本実施例の薄膜トランジスタの一実施の形態の
電流一電圧特性を示す曲線図。

【符号の説明】

１： 絶縁基板 ２： 半導体層 ３： チャンネル領域 ４ｓ、４ｄ： 第１のソース・ドレイン領域 ５： ゲート絶縁膜 ６： ゲート電極 ７ｓ、７ｄ： 第２のソース・ドレイン領域 ８： 不純物が拡散していない領域 ９： 層間絶縁膜 １０ｓ、１０ｄ： ソース・ドレイン電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】 絶縁基板と、この基板上に形成された半
   導体層と、この半導体層に形成された第１の導電型のチ
   ャンネルの領域と、前記半導体層に前記チャンネル領域
   を挟むように不純物注入により形成され不純物濃度が５
   ×１０¹⁹ｃｍ^-3以上の第２の導電型のソース領域および
   第２の導電型の第１のドレイン領域と、前記チャンネル
   領域上に設けられたゲート絶縁層と、このゲート絶縁層
   上に設けられたゲート電極と、前記ソース領域およびド
   レイン領域の少なくともドレイン領域の前記チャンネル
   領域側に形成され前記ドレイン領域よりも低濃度不純物
   でかつ第２の導電型の第２のドレイン領域とを具備して
   なる薄膜トランジスタ装置において、 前記半導体層の前記第２のドレイン領域と前記ゲート電
   極直下のチャンネル領域間にこのチャンネル領域と同導
   電型で不純物濃度が５×１０¹⁷ｃｍ^-3以下の領域を介在
   させてなることを特徴とする薄膜トランジスタ装置。
2. 【請求項２】 絶縁性基板、あるいは絶縁性薄膜上の半
   導体層上にゲート絶縁膜とゲート電極を形成するトップ
   ゲート型の薄膜トランジスタ装置において、半導体層に
   形成するソース・ドレイン領域は、高濃度に不純物が注
   入された第１のソース・ドレイン領域があり、この第１
   のソース・ドレイン領域における不純物の面内濃度分布
   は±３０％以内であり、 この第１のソース・ドレイン領域に隣接して第２のソー
   ス・ドレイン領域があり、第２のソース・ドレイン領域
   は、ソース・ドレイン領域間の電流が流れる方向に対し
   て、その長さが０．５μｍ以上５μｍ以下であり、この
   第２のソース・ドレイン領域における不純物の濃度は、
   第１のソース・ドレイン領域と接しているところで最も
   濃度が高く、そこから遠ざかるに従つて不純物の濃度が
   単調減少しており、かつこの第２のソース・ドレイン領
   域の不純物濃度は、第１のソース・ドレイン領域と接し
   ているところで５×１０¹⁹ｃｍ^-3以上であり、 第２の不純物領域とチャネル領域との間には、不純物が
   拡散していない領域があり、この領域の不純物濃度は５
   ×１０¹⁷ｃｍ^-3以下であり、その長さは０．５μｍ以下
   であることを特徴とする薄膜トランジスタ装置。
3. 【請求項３】 絶縁基板上に、ソース・ドレイン領域と
   この領域に挟まれるチャンネル領域を有する半導体層、
   この半導体層上に形成されるゲート絶縁膜、このゲート
   絶縁膜上に形成されるゲート電極とを有するトップゲー
   ト型薄膜トランジスタ装置を形成する方法において、 前記絶縁基板上に半導体層、この半導体層上にゲート絶
   縁膜、このゲート絶縁膜上にゲート電極を形成する第１
   の工程と、 前記ゲート電極を所定のパターンに加工する第２の工程
   と、 前記ゲート電極をマスクとして不純物を注入して第１の
   ソース・ドレイン領域を形成する第３の工程と、 前記ゲート電極を再加工して、ゲート電極の幅を片側あ
   たり０．５μｍ以上５μｍ以下の範囲で前記不純物注入
   以前のサイズよりも短くする第４の工程と、 前記ゲート電極側からエネルギービームアニールを行
   い、前記第１のソース・ドレイン領域に注入した不純物
   を活性化すると同時に、前記第１のソース・ドレインか
   ら半導体層の横方向に不純物を拡散させることにより、
   前記第１のソース・ドレイン領域より次第に不純物濃度
   が低減している第２のソース・ドレイン領域を形成し、
   また同時にこの第２のソース・ドレイン領域とチャネル
   領域間にこのチャンネル領域に隣接して前記不純物が拡
   散していない長さ１μｍ以下の第３の領域を形成する第
   ５の工程とを具備することを特徴とする薄膜トランジス
   タ装置の製造方法。