JPH08286212A - 表示装置の作製方法 - Google Patents

表示装置の作製方法

Info

Publication number
JPH08286212A
JPH08286212A JP11357295A JP11357295A JPH08286212A JP H08286212 A JPH08286212 A JP H08286212A JP 11357295 A JP11357295 A JP 11357295A JP 11357295 A JP11357295 A JP 11357295A JP H08286212 A JPH08286212 A JP H08286212A
Authority
JP
Japan
Prior art keywords
wiring
gate
film
region
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11357295A
Other languages
English (en)
Inventor
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP11357295A priority Critical patent/JPH08286212A/ja
Priority to TW085104230A priority patent/TW315425B/zh
Priority to US08/631,844 priority patent/US5936698A/en
Priority to KR1019960011127A priority patent/KR100326528B1/ko
Priority to CNB96107275XA priority patent/CN1135425C/zh
Publication of JPH08286212A publication Critical patent/JPH08286212A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 アルミニウムまたはアルミニウムを主成分と
した配線を用いた集積回路において、ヒロックやウィス
カーの発生による不良の発生を抑制する。 【構成】 アクティブマトリクス型の液晶表示装置にお
いて、薄膜トランジスタで構成された薄膜集積回路にお
いて、ゲイト配線をアルミニウムで構成する。このゲイ
ト配線を形成する際、ゲイト配線を構成する出発膜をパ
ターニングする前にヒロックやウィスカーの発生によっ
てクロストークやショートが発生してしまいそうな場所
にスリットを形成し、その中側を陽極酸化する。そして
このスリットを形成した場所を利用して配線を構成す
る。こうすることで、陽極酸化時に不要な応力が発生し
たり、配線パターンが複雑過ぎて陽極酸化に必要な電流
を供給できないというような問題を解決することができ
る。また、画素領域におけるゲイト配線は別の陽極酸化
工程で行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本明細書で開示する発明は、金属
電極や金属配線を用いた集積回路を有したアクティブマ
トリクス型の液晶表示装置に関する。さらにまた、マト
リクス状に配置された画素領域と、該画素領域に配置さ
れたスイッチング素子を駆動する駆動回路とを一体化し
た表示装置に関する。
【0002】
【従来の技術】アクティブマトリクス型の液晶表示装置
が知られている。これは、数百×数百のマトリクス状に
配置された多数の画素を有する画素領域を有し、この画
素の一つ一つに薄膜トランジスタを配置して、画素電極
に出入りする電荷を制御することを特徴としている。
【0003】現状においては、画素領域に配置された薄
膜トランジスタを駆動するための周辺駆動回路を外付け
のIC回路で構成している。この外付けのIC回路は単
結晶ウエハーを利用して構成されたものが使用される。
これは、周辺駆動回路には、高い特性を有するトランジ
スタ回路が必要とされるからである。
【0004】一方、次世代型のアクティブマトリクス型
の液晶表示装置として、周辺駆動回路と画素領域とを同
一の基板(一般にガラス基板が利用される)上に集積化
した構成が必要とされている。この場合、ガラス基板上
に形成された薄膜トランジスタでもって、周辺駆動回路
を構成する必要が生じる。
【0005】また、周辺駆動回路を一体化したアクティ
ブマトリクス型の液晶表示装置は、画素領域以外の専有
面積を極力小さくする必要から、周辺駆動回路の専有面
積を極力小さくすることが要求されている。
【0006】このように、デザインルールの縮小が要求
されることで、配線作製技術の困難が増大する。また、
微細化が進行するに従って、配線そのものの持つ抵抗が
無視できなくなるので、なるべく抵抗の小さい材料を配
線に利用する必要が要求されている。抵抗の小さな配線
材料としては、アルミニウムやアルミニウムを主成分と
する材料を挙げることができる。
【0007】しかし、配線としてアルミニウムを主成分
とする金属材料を用いた場合には、ヒロックやウィスカ
ーのようにアルミニウム成分の異常成長による配線形状
の変形や意図しない形状の形成が問題となる。
【0008】これらヒロックやウィスカーは、成膜時の
加熱やレジストのアッシング(酸素プラズマによるレジ
ストの除去)時の加熱、さらにはアニールに用いるレー
ザー光の照射に従う加熱等によって、発生してしまう。
【0009】ヒロックとは、アルミニウムの異常成長が
生じることにより生じる。具体的には、アルミニウム成
分の部分的な異常成長が生じる際に、その成長部分同士
がぶつかり合い、山型の盛り上がりが生じてしまうこと
いう。またウィスカーとは、アルミニウムの異常成長に
よって、刺型あるいは角型の突起が成長してしまうこと
をいう。ヒロックヤウイスカーが生じてしまう原因は正
確には明らかではないが、アルミニウム中の何らかの不
純物が原因となることや、アルミニウムの結晶構造の不
均一性に起因するものと考えられている。
【0010】これらヒロックやウィスカーは、数μm以
上の長さに渡り成長するので、数μmの間隔でもって配
線や素子を集積化させる集積回路を構成する場合に大き
な障害となる。
【0011】ヒロックやウィスカーの発生を抑制するた
めには、アルミニウム中に稀土類元素やシリコン等の元
素を微量に混入する方法がある。しかし、400℃程度
以上の温度に加熱した場合、やはりヒロックやウィスカ
ーが発生してしまう。
【0012】さらに、アルミニウム配線をゲイト配線の
ようにプロセスの初期に形成する必要も高まっている。
このような場合にはヒロックやウィスカーの問題はより
深刻となる。これは、プロセス中の加熱工程、またはイ
オン注入等の不可避に加熱が行われる工程にアルミニウ
ムの配線が必然的に多く曝されることになるからであ
る。
【0013】ヒロックやウィスカーが問題となるのは、
これによって、上下の配線、もしくは隣接する配線がシ
ョートする可能性があるためである。デザインルールが
縮小し、配線間ピッチが小さくなるにつれ、この問題は
顕在化する。特に、配線間のピッチが2μm以下となる
と、横方向のヒロックやウィスカーによる隣接配線間お
よび上下配線間でのショートが問題となる。
【0014】また、配線が上下に交差するような場所で
は、下側の配線の上に層間絶縁膜(例えば酸化珪素膜)
を形成し、その上に上側の配線を形成する必要がある。
この場合、層間絶縁膜のスッテプカバレージ(段差被覆
性)が良好でないと、上側配線の段切れや局部的な抵抗
の増加を招いてしまう。アルミニウムやアルミニウムを
主成分とする配線を形成した後に層間絶縁膜を成膜し、
さらに2層目の配線を形成した場合、前述の不可避に発
生してしまうヒロックやウィスカーの存在によって、層
間絶縁膜のステップカバレージが悪化してしまう。この
結果、層間絶縁膜上に形成される2層目の配線には、段
切れ等の問題が発生してしまう。
【0015】このような問題を解決する技術としては、
アルミニウムの配線を形成したのち、これを陽極とし
て、陽極酸化をおこない、露呈したアルミニウム配線の
表面に陽極酸化物被膜を形成する技術が提案されてい
る。例えば、配線材料としてアルミニウムまたはアルミ
ニウムを主成分とする材料を用いた場合、陽極酸化によ
って、配線の上面および側面にアルミニウムまたはアル
ミニウムを主成分とする酸化膜を形成することで、ヒロ
ックやウィスカーの発生を抑えることができる。
【0016】しかし、陽極酸化を行うためには、全ての
配線に電流が供給できるように、実際の回路の配線パタ
ーンとは異なるパターンを形成し、陽極酸化の後に、必
要とする配線パターンにエッチングする必要がある。こ
れは、作製工程が増えることを意味し、好ましいことで
はない。特にこのパターニングは、回路の配線が形成さ
れた後に行われるものであるので、不要なエッチングを
招きやすく、生産歩留りの点から見て好ましいものでは
ない。
【0017】また、デザインルールが縮小し、配線幅が
細くなるに従って、陽極酸化時のストレスによって、配
線が変形・断絶する不良モードが頻発するという問題も
生じる。この問題は、特に配線の形状が複雑になると顕
在化する。
【0018】また、デザインルールが縮小し、配線幅が
細くなるに従って、配線の抵抗に起因する陽極酸化時に
おける電圧降下の影響が現れる。即ち、電圧降下に従っ
て、形成される陽極酸化膜の厚さに違いが現れてしま
う。
【0019】この問題を解決するには、陽極酸化時にお
ける配線の電圧降下を緩和するために配線の断面を必要
以上に大きなものとすればよい。しかし、配線の断面を
大きくすることは、回路を集積化するための障害となっ
てしまう。
【0020】陽極酸化技術は、アルミニウムまたはアル
ミニウムを主成分とする材料を用いて配線や電極を形成
する際に、ヒロックやウィスカーが発生してしまうこと
を防ぐことができる。しかし一方で上述したように、上
記ような数々の問題が発生してしまう。またアルミニウ
ム以外でもタンタル等の陽極酸化が可能な導電材料が知
られているが、このような材料を用いた場合でも、上記
のような問題は存在する。
【0021】
【発明が解決しようとする課題】本明細書で開示する発
明は、アルミニウムやアルミニウムを主成分とする材料
を用いて配線や電極を構成した場合に発生するヒロック
やウィスカーを陽極酸化技術を利用することにって抑制
する技術を提供することを課題とする。また広く陽極酸
化可能な材料を用いて配線を形成する際、上述した陽極
酸化を行うに当たっての問題を解決する技術を提供する
ことを課題とする。特に、周辺駆動回路と画素領域とを
一体化した構成したを有するアクティブマトリクス型の
表示装置において、陽極酸化技術を有効に利用した技術
を提供することを課題とする。
【0022】例えば、周辺駆動回路をガラス基板上に一
体化したアクティブマトリクス型の液晶表示装置におい
て、陽極酸化技術を有効に利用する技術を提供すること
を課題とする。
【0023】
【課題を解決するための手段】本明細書で開示する発明
は、第1の透光性基板と第2の透光性基板との間に液晶
を保持した構成を有し、前記第1の透光性基板上に画素
領域と周辺駆動回路領域とを集積化した構成を有する表
示装置の作製方法であって、陽極酸化可能な材料でなる
膜を成膜する工程と、少なくとも周辺駆動回路領域にお
いて前記膜の所定の領域にスリットを形成すると同時に
前記膜を周辺駆動回路領域と画素領域とに分離する工程
と、周辺駆動回路領域における前記膜を陽極として電解
溶液中で陽極酸化を行う工程と、前記膜に対してパター
ニングを行い画素領域のゲイト配線に共通に接続された
配線を形成する工程と、画素領域における前記膜を陽極
として電解溶液中で陽極酸化を行う工程と、前記ゲイト
配線に共通に接続された配線を利用して前記画素領域に
おけるゲイト配線を陽極とした陽極酸化を行う工程と、
第2の透光性基板と前記第1の透光性基板との間に液晶
材料を充填する工程と、前記ゲイト配線に共通に接続さ
れた配線とゲイト配線とを切断する工程と、を有するこ
とを特徴とする。
【0024】上記構成において、陽極酸化可能な材料と
してアルミニウムまたはアルミニウムを主成分とする材
料を用いることができる。またタンタル等を用いること
もできる。しかし、材料の抵抗を考慮した場合、アルミ
ニウムまたはアルミニウムを主成分とする材料を用いる
ことが最も好ましい。
【0025】上記構成において、スリットが形成される
所定の領域として、他の領域よりも集積密度の高い領域
を選んだ場合に、スリットを形成することの効果を最も
よく得ることができる。
【0026】
【作用】配線のパターニングを行う前に必要とする部分
だけにスリットを設けて、陽極酸化を行うことで、形成
される陽極酸化膜の膜厚の不均一性やストレスの発生を
防ぐことができる。
【0027】陽極酸化膜の不均一性を防ぐことができる
のは、配線を構成するための出発膜の一部分(大部分は
膜として残存している)にスリットが形成された状態で
陽極酸化が行われるので、陽極酸化時に流れる電流の電
圧降下をほとんど無視できるからである。
【0028】また、ストレスの発生を防ぐことができる
のは、複雑で細い配線がパターニングされた後に陽極酸
化を行う場合と異なり、膜の特定部分に部分的なスリッ
トが形成された状態で陽極酸化が行われるので、発生す
る応力がほとんど問題とならないためである。
【0029】また、周辺駆動回路を設けられる配線と、
画素領域に配置される配線とに対して別々の条件で陽極
酸化を行うことで、周辺駆動回路には、ヒロックやウィ
スカーの発生を抑える程度の薄い陽極酸化膜を形成し、
画素領域には、オフセットゲイト領域を形成できる程度
の厚い陽極酸化膜を形成することができる。このような
構成とすることで、周辺駆動回路では厚い陽極酸化膜の
形成時の応力の発生に従う不良の発生(微細なパターン
で、しかも厚い陽極酸化膜を形成する場合程、応力の影
響を受けやすくなる)を抑えることができ、かつ同時に
画素領域においては、必要なOFF電流特性を得ること
ができる。
【0030】
【実施例】
〔実施例1〕本実施例では、周辺駆動回路を内蔵したア
クティブマトリクス型の液晶表示装置の作製工程におい
て、集積化が要求される周辺駆動回路には、部分的にし
かも薄い陽極酸化膜を形成し、これとは別に低いOFF
電流特性を必要とされる画素領域においては、オフセッ
トゲイト領域を形成するための厚い陽極酸化膜を形成す
る技術について説明する。
【0031】図6に本実施例に示すアクティブマトリク
ス型の液晶表示装置のブロック構成図を示す。本実施例
に示すアクティブマトリクス型の液晶表示装置は、マト
リクス状に配置された各画素に画素薄膜トランジスタ
(画素TFT)が一つ配置される構成を有している。そ
して、各画素に配置された薄膜トランジスタを駆動する
ための周辺駆動回路として、ソースドライバー回路とゲ
イトドライバー回路とが配置されている。
【0032】また画素領域と周辺駆動回路領域とは、1
枚のガラス基板上に形成されており、一体化されてい
る。周辺駆動回路領域の幅は数ミリ程度であり、高い密
度でもって集積化されている。
【0033】また、図7に示すのが、図6に示すアクテ
ィブマトリクス型の液晶表示装置の概要を示すものであ
る。図7において、701がソースドライバー回路であ
り、702がゲイトドライバー回路である。また、70
3が画素領域である。
【0034】また、704で示されるのが、ショートリ
ングと呼ばれるもので、作製時においては、全てのゲイ
ト線に共通に接続されている配線パターンである。この
ショートリングは、ゲイト線の形成と同時に形成され
る。そして、作製工程中は、全てのゲイト線をショート
した状態とするために機能する。このショートリング
は、数十万以上の画素薄膜トランジスタの各ゲイト電極
を同電位とするために機能する。
【0035】薄膜トランジスタの作製工程や液晶表示装
置のパネル組の段階においては、静電気の影響によっ
て、一つの薄膜トランジスタに高い静電気が加わってし
まうことがある。特に、個々の薄膜トランジスタは、寸
法が極めて小さいので、極わずかな帯電によって、静電
破壊を起こしたり、不良が発生することがある。ショー
トリングは、このようなことを防ぐために機能するもの
である。
【0036】また、ショートリングは、液晶表示装置の
完成後には不要となるので、最終工程において、レーザ
ー光の照射によってゲイト線から切り離される。本実施
例に示す構成においては、このショートリングを用いて
画素領域に配置される画素薄膜トランジスタのゲイト線
の周囲に陽極酸化を行うことを特徴とする。
【0037】図1に図6に示すアナログバッファー回路
の例を示す。図1に示すのは、基本的なアナログバッフ
ァー回路の例であるが、実際のアナログバッファー回路
も図1に示すような構成を基本として構成される。図1
に示すのは、Nチャネル型とPチャネル型の薄膜トラン
ジスタとを組み合わせたインバータ回路が2段直列にな
った構成を示すものでもある。シフトレジスタ回路やそ
の他集積回路には、このインバータ回路が利用される。
【0038】図1において、(B)に示すのは、(A)
の等価回路である。図1に示す回路においては、101
で示される斜線部分がゲイト配線(延在した一部でゲイ
ト電極を構成している)である。また、103で示され
るのが、1段目のインバータ回路の出力と2段目のイン
バータ回路の入力とを接続する配線である。この配線1
03は、ゲイト配線101の上に形成された層間絶縁膜
(図示せず)上に形成された2層目の配線となる。便宜
上101を1層目の配線といい、103を2層目の配線
という。
【0039】一般に層間絶縁膜の厚さは5000Å以上
ある。従って、1層目の配線であるゲイト配線101と
2層目の配線である配線103とは層間絶縁膜を挟んで
5000Å以上の間隔を保って、上下に離間しているこ
ととなる。
【0040】図2以下に図1に示す薄膜半導体回路の作
製工程を示す。また同時に画素領域に配置される薄膜ト
ランジスタの作製工程を示す。本実施例では、基板とし
てガラス基板を用いた場合の例を示す。なお、液晶電気
光学装置においては、基板に透光性が要求されるので、
一般にガラス基板や石英基板が利用される。
【0041】まず、ガラス基板(図2には図示せず)上
に下地膜として酸化珪素膜を成膜し、さらにその上にプ
ラズマCVD法または減圧熱CVD法により、非晶質珪
素膜(アモルファスシリコン膜)(図示せず)を成膜す
る。下地膜の厚さは、例えば3000Åとし、非晶質珪
素膜の膜厚は例えば500Åとする。そして加熱処理ま
たはレーザー光の照射、またはそれらを組み合わせた方
法により、非晶質珪素膜を結晶化させる。
【0042】次に結晶性珪素膜をパターニングすること
により、図2(A)に示すように薄膜トランジスタの活
性層となる島状の領域201〜204を形成する。パタ
ーニングは、公知のフォトリソグラフィー工程を用いれ
ばよい。即ち、レジストマスクを形成し、ウエットエッ
チングまたはドライエッチングによって、不要な結晶性
珪素膜を除去することによって、島状の領域を形成すれ
ばよい。この工程によって、201〜204で示される
島状の領域が形成される。またこの工程と同時に図8
(A)に示すように画素薄膜トランジスタの活性層80
1が形成される。
【0043】図2(A)における状態において、A−
A’で切り取られる断面を図4(A)に示す。図4
(A)において、401がガラス基板であり、402は
ガラス基板上に成膜された下地の酸化珪素膜である。
【0044】次にゲイト絶縁膜として酸化珪素膜(図2
には図示せず)をプラズマCVD法やスパッタ法によっ
て成膜する。この酸化珪素膜の厚さは、一般的に100
0〜1500Å程度とされる。
【0045】次にゲイト電極とゲイト電極から延在した
配線を構成するためのアルミニウムを主成分とする膜を
スパッタ法または電子ビーム蒸着法により成膜する。こ
のアルミニウムを主成分とする膜の膜厚は、例えば50
00Åとする。
【0046】ここでは、アルミニウムを主成分とする材
料として、アルミニウム中にスカンジウムを0.2wt %含
有させたもの用いる。これは、後の工程における加熱や
レーザー光の照射によって、ヒロックやウィスカーが発
生することを抑えるためである。このようにアルミニウ
ム中に稀土類元素を含ませることにより、ヒロックやウ
ィスカーの発生を抑えることができるが皆無にするとは
できない。また稀土類元素の代わりに珪素を用いること
もできる。
【0047】全面にアルミニウムを主成分とする膜を成
膜したら、後にヒロックやウィスカーが発生したら困る
部分にスリットを形成する。これは、スリットを形成し
ようとする領域をレジストマスクによって部分的に露呈
させ、ウェットエッチンまたはドライエッチングを施す
ことにより行う。本実施例では、図2(B)の205で
示す斜線部分がスリット部分となる。このスリットはそ
の幅を1〜30μm程度とすればよい。なおこの寸法
は、デザインルールにより適時選択すればよい。なおス
リット205が形成されていない部分には、全面にアル
ミニウムを主成分とする膜206が存在している。
【0048】また207で示されるのが、後にアルミニ
ウムを主成分とする膜206をパターニングすることに
よって得られる配線パターンである。(当然この状態で
はパターニングは行われれていない)
【0049】図2(B)を見れば分かるように、配線パ
ターンの一部の側面が露呈するようにスリットを形成す
る。これは、配線パターンの一部に選択的に陽極酸化膜
を形成するためである。
【0050】また、このスリットの形成は、画素領域に
形成される薄膜トランジスタ部分では行わない。従って
画素領域においては、全面にアルミニウム膜が形成され
た状態となっている。
【0051】この状態で電解溶液中でアルミニウムを主
成分とする膜を陽極として陽極酸化を行う。この陽極酸
化によって、600Å程度の緻密な陽極酸化膜をその表
面に形成する。ここでは、電解溶液として、3%酒石酸
をアンモニアで中和した溶液をエチレングリコールで1
0倍に希釈したものを用いる。陽極酸化は、最高印加電
圧を40Vとする。形成された陽極酸化膜は、Al2
3 を主成分とするもので、緻密で固い絶縁膜となる。
【0052】この陽極酸化工程において、スリット20
5の内部にも陽極酸化膜が形成される。この陽極酸化工
程においては、大部分の領域において、アルミニウムを
主成分とする膜が存在しているので、・陽極酸化時の応
力の発生に起因するパターンの変形・電圧降下に起因す
る形成される陽極酸化膜の不均一性といった問題を抑制
することができる。
【0053】特に長い配線を引き回した部分に陽極酸化
膜を形成するのでないので、電圧降下に起因する問題を
抑制することができる。また、この電圧降下の問題を抑
制することができるので、最終的に微細なパターンを形
成することが可能となる。
【0054】図2(B)に示す状態において、B−B’
で切り取られた断面の状態を図4(B)に示す。図4
(B)において、403がゲイト絶縁膜として機能する
酸化珪素膜であり、404は後にゲイト電極を構成する
アルミニウムを主成分とする膜である。図4(B)に示
されるように、大部分にアルミニウムを主成分とする膜
404が残存しているので、上述したように、応力の発
生や電圧降下の問題を抑制することができる。
【0055】また図2(B)において、C−C’で切り
取られた断面を図4(C)に示す。図4(C)におい
て、302で示されるのが、図2(B)には示されてい
ないが、陽極酸化工程において形成された陽極酸化膜で
ある。そして、205で示されるが、スリット部分であ
る。
【0056】陽極酸化が終了した後、207で示される
ようなパターンに配線を形成するためにアルミニウムを
主成分とする膜に対してパターニングを行う。このパタ
ーニングによって、必要とする配線パターンが形成され
る。このパターニングと同時に画素領域においては、ゲ
イト線の形成が行われる。また、全てのゲイト線が接続
された配線であるショートリングも同時に形成される。
なお、この状態においては、画素領域のゲイト線とゲイ
トドライバー回路とは接続しない状態とする。即ち、こ
のパターニング工程において、スリットを形成すると同
時に、このアルミニウムを主成分とする膜を周辺駆動回
路領域と画素領域とで分離する。これは、それぞれの領
域において個別に陽極酸化を行うためである。
【0057】また、ゲイト配線のパターンは陽極酸化時
の電圧降下を考慮して多少太いものとしてよい。これ
は、画素領域においては、周辺駆動回路程の集積化をは
かる必要がないからである。
【0058】こうして、図3(A)に示すように301
と303で示されるゲイト配線が形成される。このゲイ
ト配線には、302で示されるように、その側面に選択
的に陽極酸化膜が形成されている。なお、ゲイト配線の
上面には、その全面に陽極酸化膜が形成されている。こ
うして図3(A)に状態を得る。
【0059】この状態において、図7のショートリング
704に電源を加えて、前述の電解溶液中において、再
度の陽極酸化を行う。この陽極酸化は、150V程度の
比較的高い電圧を加えることによって行う。この陽極酸
化工程によって、ゲイト線の周囲には、2000Å程度
の陽極酸化膜が形成される。
【0060】この状態における画素薄膜トランジスタの
様子を図8(B)に示す。図8(B)には、ゲイト線か
ら延在したゲイト配線802と、その周囲に形成された
陽極酸化膜803とが示されている。
【0061】次に全面にP(リン)イオンの注入を行
う。次に202と204の領域をレジストマククで覆っ
てBイオンの注入を行う。こうして、活性層201と2
03とにはN型のソース/ドレイン領域が形成され、2
02と204とには、P型のソース/ドレイン領域が形
成される。また、画素領域に配置される薄膜トランジス
タの活性層801には、N型のソース/ドレイン領域が
形成される。
【0062】また、この不純物イオンの注入工程におい
て、2000Å厚さの陽極酸化膜803が存在すること
で、81の領域には不純物イオンが注入されず、オフセ
ットゲイト領域を形成することができる。このオフセッ
トゲイト領域を形成することで、画素薄膜トランジスタ
は、OFF電流の低いものとすることができる。
【0063】イオンの注入の終了後、レーザー光の照射
を行うことにより、注入されたイオンの活性化とイオン
の注入に従う活性層の損傷のアニールを行う。こうし
て、Nチャネル型とPチャネル型の薄膜トランジスタを
形成する。こうして、図1(B)に示すようなインバー
タ回路を構成するためのPおよびN型の薄膜トランジス
タを2組形成する。また、画素領域には、Nチャネル型
の薄膜トランジスタが形成されることとなる。
【0064】図3(A)において、201と203で示
されるのが、Nチャネル型の薄膜トランジスタの活性層
であり、202と204で示されるのが、Pチャネル型
の薄膜トランジスタの活性層である。
【0065】図3(A)に示す状態において、D−D’
で切った断面を図4(D)に示す。
【0066】上記イオンの注入時やレーザー光の照射の
際、ゲイト配線は加熱されることとなるが、302で示
される陽極酸化膜が形成された部分には、ヒロックやウ
ィスカーは発生しない。一方、陽極酸化膜302が形成
されていない部分では、ヒロックやウィスカーが発生し
てしまう。
【0067】ここで重要なことは、ヒロックやウィスカ
ーが発生することのよって、隣合う配線同士でショート
をしたり、また上下の配線で上下ショートが生じてしま
う可能性のある領域においてのみ、302で示されるよ
うな陽極酸化膜が形成されていることである。
【0068】図3(A)に示す状態を得たら、層間絶縁
膜(図3には図示せず)として酸化珪素膜を成膜する。
この酸化珪素膜によってゲイト配線301と303は覆
われる。この酸化珪素膜は、プラズマCVD法を用い、
6000Å程度の厚さに成膜する。この酸化珪素膜は、
ステップカバレージのよい成膜方法で成膜する必要があ
る。
【0069】次にゲイト配線や活性層のソース/ドレイ
ン領域に通じるコンタクホールを形成する。コンタクホ
ールは、例えば図3(B)の300、304〜306で
示される。300は活性層201のドレイン領域に通じ
るコンタクトホールである。また304は、活性層20
2のドレイン領域に通じるコンタクトホールである。ま
た、305はゲイト配線301に通じるコンタクトホー
ルである。また、306は、活性層204のソース領域
に通じるコンタククトホールである。
【0070】そして、全面に2層目の配線を形成するた
めのアルミニウムを主成分とする膜(図4には図示せ
ず)を成膜する。なお、ここで1層目の配線は、ゲイト
配線301と303ということとなる。さらにこのアル
ミニウムを主成分とする膜をパターニングして、307
〜309で示される2層目の配線を形成する。
【0071】図3(B)において、この2層面の配線の
一部は、307〜309で示されている。307は、P
チャネル型の薄膜トランジスタのソース領域につながる
電極(配線)である。また、308で示される配線は、
300と304で示されるコンタクトホールを通じて、
1断面のインバータ回路を構成する上下の薄膜トランジ
スタのドレイン領域にコンタクトしていると同時に、ゲ
イト配線301にコンタクトしている。この308で示
される配線は、1段目のインバータ回路の出力と2段目
のインバータ回路の入力とを接続するものである。30
9で示される配線は、2段目のインバータ回路の出力に
つながる配線である。
【0072】この307〜309で示される配線は、薄
膜トランジスタのソース/ドレイン領域につながる配線
となる。また、これら307〜309で示される配線
は、図示しない層間絶縁膜上に形成されるもので、30
1と303で示されるゲイト配線とは、層間絶縁膜を介
して上下に隔離されて存在している。
【0073】図3(B)に示す状態において、F−F’
で切った断面を図5(A)に示す。また、図3(B)の
G−G’で切った断面を図5(B)に示す。図5(A)
において、404で示されるのが、酸化珪素膜でなる層
間絶縁膜である。
【0074】この状態における画素薄膜トランジスタの
様子を図8(C)に示す。図8(C)には、層間絶縁膜
404とその上に形成されたソース電極807(ソース
線から延在して形成されている)とITOでなる画素電
極805に接続されたドレイン電極806が示されて
る。ソース電極807とドレイン電極806とは、2層
目の配線を構成する材料でもって、2層目の配線と同時
に形成される。
【0075】なお、2層目の配線となる307〜309
で示される配線には、ヒロックやウィスカーが発生する
ことがない。これは、2層目の配線の形成後には、ヒロ
ックやウィスカーが発生するような加熱処理やレーザー
光の照射が行われないからである。また、2層目の配線
を形成後に、水素雰囲気中において加熱処理を行うこと
により、素子の特性を高める工程を実施するこは有効で
あるが、この加熱処理は、350℃、1時間程度の条件
で行われるので、2層目の配線にヒロックが発生するこ
とはない。
【0076】このようにして、図3(B)に示すような
回路(図1(A)に示すものと等価)が完成する。図3
(B)に示すような回路を構成した場合、ゲイト配線3
01と303とが、ヒロックやウィスカーの存在によっ
て、ショートしてしまうことを防ぐことができる。これ
は、ヒロックやウィスカーが発生することによって、ゲ
イト配線301と303とがショートしてしまう可能性
のある部分に陽極酸化膜302が形成されており、その
部分では陽極酸化膜がバリアとなって、ヒロックやウィ
スカーが発生しないからである。
【0077】そしてその結果として、1段目インバータ
と2段目のインバータとを近づけて配置することができ
る。即ち、図5(B)の501で示される距離を短くす
ることができる。これは、集積回路の集積度を高める上
で重要なこととなる。
【0078】なお図5(B)は、図3(B)のG−G’
で切った断面を示すものである。
【0079】また、ゲイト配線303と301の一部分
に形成されている陽極酸化膜302によって、配線30
3と301で示されるゲイト配線と307〜309で示
される2層目の配線とが、上下ショートしてしまうこと
を防ぐことができる。これは、上面(または下面)から
みて、303と301で示されるゲイト配線と307〜
309で示される2層目の配線とが近づく部分のゲイト
配線の上面および側面に陽極酸化膜が形成されているか
らである。即ち、この部分では、ゲイト配線部でのヒロ
ックやウィスカーの発生が陽極酸化膜によって抑制され
るので、この部分でのゲイト配線と2層目の配線とが接
触してしまうことを防ぐことができる。
【0080】例えば、アルミニウムをゲイト配線(ゲイ
ト電極)の材料として用いた場合には、ソース/ドレイ
ン領域の形成のための不純物イオンの注入やソース/ド
レイン領域の活性化のためのレーザー光の照射や熱アニ
ール時において、不可避に加熱した状態となってしまい
ゲイト配線301の側面にヒロックやウィスカーが発生
してしまう。この結果、図5(A)で示されるゲイト配
線301(1層目の配線)とコンタクトホール306内
部に延在した2層目の配線307とがショートしてしま
う自体が往々にして発生してしまう。
【0081】しかし、本実施例に示すような構成を採用
した場合、陽極酸化膜302が存在することで、図5
(A)に示す断面部分においては、ゲイト配線301に
おけるヒロックやウィスカーの発生を抑えることができ
る。従って、ゲイト配線301と2層目の配線307と
のショートを防ぐことができる。また、ゲイト配線30
1に発生したヒロックやウィスカーが存在することが原
因でコンタクトホール306の形成が困難になったり、
コンタクトホール306での配線307と活性層203
との接触(ここではソース領域)が不良になってしまう
ことを防ぐことができる。
【0082】このことも、薄膜トランジスタを小型化し
たり、また集積化をはかる上で有効なこととなる。
【0083】図3(B)や図8(C)に示す状態を得た
ら、さらに層間絶縁膜となる酸化珪素膜をプラズマCV
D法等で成膜する。この層間絶縁膜は、公知のリフロー
膜等を利用してもよい。さらにその上に有機樹脂膜で配
向膜を形成する。そして対向電極を形成した他方のガラ
ス基板と、以上説明した回路を形成したガラス基板40
1とを張り合わせ、その隙間に液晶を注入し、液晶パネ
ルのセル組を行う。
【0084】そして、ゲイト配線とショートリングとの
接続部分705をYAGレーザーの照射によって切断す
る。この接続部分は、2枚のガラス基板を数ミリずらす
ことにより、外部に露呈させ、その部分にYAGレーザ
ーを照射する。
【0085】以上のようにして作製されたアクティブマ
トリクス型の液晶パネルは、高密度がはかられる周辺駆
動回路においては、陽極酸化によって生じる困難を抑制
させることができる。また、同時に画素領域において
は、陽極酸化を利用して、オフセットゲイト領域を形成
することができ、OFF電流特性の良好な薄膜トランジ
スタを形成することができる。
【0086】また、画素薄膜トランジスタを形成する時
に利用した図7に示す配線705は、最終段階でレーザ
ー光によって切断されるので、特に工程の増加を招くこ
とがないもとすることができる。
【0087】〔実施例2〕本実施例は、実施例1に示す
工程において、画素薄膜トランジスタのゲイト配線(ゲ
イト線)を形成する際においても、スリットを形成する
ことを特徴とするものである。実施例1において、陽極
酸化は2回に分けて行った。1回目は、周辺駆動回路の
ゲイト配線のスリットの設けられた部分に行い、2回目
は、画素領域に形成されたゲイト線の全体に対して行っ
た。
【0088】実施例1に示す工程においては、画素領域
におけるゲイト線を形成した後に、ゲイト線の全体に陽
極酸化膜を形成していた。このような構成を採用した場
合、画素領域の大面積化をはかった場合に、ゲイト線の
電圧降下に起因して、陽極酸化膜の厚さに不均一性が生
じてしまうことが懸念される。特に、今後の技術の進歩
に従って、40インチ型以上というような大面積を有す
る液晶表示装置を作製する場合にこのことが問題とな
る。
【0089】そこで、本実施例においては、画素領域の
ゲイト線に対しても、スリットの形成による部分的な陽
極酸化を行うことを特徴とする。本実施例においても陽
極酸化は2回に分けて行われる。
【0090】本実施例に示す工程において特徴的なこと
は、まず陽極酸化を行う前のスリットの形成時に、ゲイ
ト線(ゲイト配線)を形成するためのアルミニウムを主
成分とする膜を周辺駆動回路領域と画素領域とに分離す
ることである。こうすることで、2回に分ける陽極酸化
をそれぞれの領域において行うことができる。
【0091】画素領域におけるスリットの形成は、オフ
ットゲイト領域を形成する必要がある部分に行えばよ
い。陽極酸化は2回に分けて行う。例えば、まず周辺駆
動回路領域に対して行い、次に条件を変えて画素領域に
対して行う。この際、画素領域に対する陽極酸化は、シ
ョートリングから電流を供給することによって行う。各
陽極酸化工程の条件は、実施例1に記載ものと同じとす
ればよい。
【0092】
【発明の効果】配線を形成するためのパターニングを行
う前の段階で、必要とする箇所のみにスリットを形成
し、そして陽極酸化を行うことで、陽極酸化時の電圧降
下に起因する陽極酸化膜の厚さの不均一性や、微細なパ
ターンを形成した後に陽極酸化を行うことで生じるスト
レスの発生を抑制することができる。そして、配線や電
極の周囲に陽極酸化膜を形成することで得られる優位性
を得ると同時に、陽極酸化を行うことによって生じる困
難性を排除することができる。
【0093】また、周辺駆動回路と画素領域とを一体化
した構成したを有するアクティブマトリクス型の表示装
置の作製工程において、周辺駆動回路の形成に陽極酸化
技術を利用することで、集積化を容易とすることができ
る。特に低抵抗を有するアルミニウムまたはアルミニウ
ムを主成分とする材料を用いた配線を用いた場合に、回
路の集積化をはかることができる。
【0094】また同時に、画素領域に配置される薄膜ト
ランジスタの形成に際して、陽極酸化技術を有効に利用
することで、OFF電流の小さい薄膜トランジスタを作
製することができる。
【図面の簡単な説明】
【図1】実施例の薄膜集積回路の例を示す図。
【図2】実施例の薄膜集積回路の作製工程を示す図。
【図3】実施例の薄膜集積回路の作製工程を示す図。
【図4】実施例の薄膜集積回路の作製工程を示す図。
【図5】実施例の薄膜集積回路の作製工程を示す図。
【図6】アクティブマトリクス型の液晶表示装置の概略
の構成を示す。
【図7】アクティブマトリクス型の液晶表示装置の概略
の構成を示す。
【図8】画素薄膜トランジスタの作製工程を示す。
【符号の説明】
101 ゲイト配線 103 2層目の配線 104 2層目の配線 201〜204 活性層 205 スリット 206 アルミニウムを主成
分とする膜 207 ゲイト配線パターン 301、303 ゲイト配線 302 陽極酸化膜 304〜306 コンタクトホール 307〜309 2層目の配線 401 ガラス基板 402 下地膜(酸化珪素
膜) 403 ゲイト絶縁膜(酸化
珪素膜) 404 層間絶縁膜(酸化珪
素膜) 701 周辺駆動回路(ソー
スドライバ) 702 周辺駆動回路(ゲイ
トドライバ) 703 画素領域 704 ショートリング 801 活性層 802 ゲイト電極 803 陽極酸化膜 805 画素電極(ITO電
極) 806 ドレイン電極 807 ソース電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】第1の透光性基板と第2の透光性基板との
    間に液晶を保持した構成を有し、前記第1の透光性基板
    上に画素領域と周辺駆動回路領域とを集積化した構成を
    有する表示装置の作製方法であって、 陽極酸化可能な材料でなる膜を成膜する工程と、 少なくとも周辺駆動回路領域において前記膜の所定の領
    域にスリットを形成すると同時に前記膜を周辺駆動回路
    領域と画素領域とに分離する工程と、 周辺駆動回路領域における前記膜を陽極として電解溶液
    中で陽極酸化を行う工程と、 前記膜に対してパターニングを行い画素領域のゲイト配
    線に共通に接続された配線を形成する工程と、 画素領域における前記膜を陽極として電解溶液中で陽極
    酸化を行う工程と、 前記ゲイト配線に共通に接続された配線を利用して前記
    画素領域におけるゲイト配線を陽極とした陽極酸化を行
    う工程と、 第2の透光性基板と前記第1の透光性基板との間に液晶
    材料を充填する工程と、 前記ゲイト配線に共通に接続された配線と画素領域にお
    けるゲイト配線とを切断する工程と、 を有することを特徴とする表示装置の作製方法。
  2. 【請求項2】請求項1において、陽極酸化可能な材料と
    してアルミニウムまたはアルミニウムを主成分とする材
    料を用いることを特徴とする表示装置の作製方法。
  3. 【請求項3】請求項1において、スリットが形成される
    所定の領域は、他の領域よりも集積密度の高い領域であ
    ることを特徴とする表示装置の作製方法。
JP11357295A 1995-04-14 1995-04-14 表示装置の作製方法 Pending JPH08286212A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11357295A JPH08286212A (ja) 1995-04-14 1995-04-14 表示装置の作製方法
TW085104230A TW315425B (ja) 1995-04-14 1996-04-10
US08/631,844 US5936698A (en) 1995-04-14 1996-04-12 Manufacturing a display device using anodization
KR1019960011127A KR100326528B1 (ko) 1995-04-14 1996-04-13 표시장치의제조방법
CNB96107275XA CN1135425C (zh) 1995-04-14 1996-04-13 显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11357295A JPH08286212A (ja) 1995-04-14 1995-04-14 表示装置の作製方法

Publications (1)

Publication Number Publication Date
JPH08286212A true JPH08286212A (ja) 1996-11-01

Family

ID=14615647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11357295A Pending JPH08286212A (ja) 1995-04-14 1995-04-14 表示装置の作製方法

Country Status (5)

Country Link
US (1) US5936698A (ja)
JP (1) JPH08286212A (ja)
KR (1) KR100326528B1 (ja)
CN (1) CN1135425C (ja)
TW (1) TW315425B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027619A (ja) * 2014-05-09 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP2018191004A (ja) * 2013-09-19 2018-11-29 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011607A (en) * 1995-02-15 2000-01-04 Semiconductor Energy Laboratory Co., Active matrix display with sealing material
JP3477301B2 (ja) * 1995-12-19 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置及びその製造方法
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
GB9825314D0 (en) * 1998-11-20 1999-01-13 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
KR100679521B1 (ko) * 2000-02-18 2007-02-07 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
US6927753B2 (en) * 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US7015422B2 (en) * 2000-12-21 2006-03-21 Mattson Technology, Inc. System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy
JP2005158860A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp 電気光学装置の製造方法及び透明基板用アニール装置
US7183147B2 (en) 2004-03-25 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method for manufacturing thereof and electronic appliance
JP2007294672A (ja) * 2006-04-25 2007-11-08 Mitsubishi Electric Corp 配線基板、表示装置及びそれらの製造方法
TWI393972B (zh) * 2009-03-27 2013-04-21 Chunghwa Picture Tubes Ltd 主動元件陣列基板及液晶顯示面板
US10068918B2 (en) 2015-09-21 2018-09-04 Globalfoundries Inc. Contacting SOI subsrates

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317069A (en) * 1976-07-30 1978-02-16 Fujitsu Ltd Semiconductor device and its production
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6281734A (ja) * 1985-10-07 1987-04-15 Fuji Xerox Co Ltd 半導体装置
JPS63138752A (ja) * 1986-12-01 1988-06-10 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH03211731A (ja) * 1990-01-16 1991-09-17 Sharp Corp 半導体装置
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JP3133140B2 (ja) * 1992-04-01 2001-02-05 株式会社半導体エネルギー研究所 表示装置
JPH05315329A (ja) * 1992-05-11 1993-11-26 Fujitsu Ltd アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法
JP2790002B2 (ja) * 1993-06-14 1998-08-27 カシオ計算機株式会社 薄膜トランジスタパネル
JP2789293B2 (ja) * 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018191004A (ja) * 2013-09-19 2018-11-29 株式会社半導体エネルギー研究所 半導体装置
JP2016027619A (ja) * 2014-05-09 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP2019212925A (ja) * 2014-05-09 2019-12-12 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US5936698A (en) 1999-08-10
KR100326528B1 (ko) 2002-07-03
CN1135425C (zh) 2004-01-21
TW315425B (ja) 1997-09-11
CN1153915A (zh) 1997-07-09

Similar Documents

Publication Publication Date Title
KR100446272B1 (ko) 반도체 장치
JP3614671B2 (ja) アクティブマトリクス表示装置
US5923961A (en) Method of making an active matrix type display
US7425999B2 (en) Electro-optical device and manufacturing method thereof
JPH08286212A (ja) 表示装置の作製方法
JPH09105954A (ja) 半導体装置の作製方法
KR100252725B1 (ko) 집적회로와 그 제조방법
JPH09197390A (ja) 表示装置
KR100297064B1 (ko) 반도체 장치의 제작방법
JPH0818055A (ja) 半導体集積回路およびその作製方法
JP2001125510A (ja) アクティブマトリクス型el表示装置
JPH07254711A (ja) 液晶表示基板の製造方法
JP3375814B2 (ja) アクティブマトリクス表示装置
US5861326A (en) Method for manufacturing semiconductor integrated circuit
KR100544115B1 (ko) 박막트랜지스터 제조방법
JP3431741B2 (ja) 半導体装置
JP4197270B2 (ja) 半導体集積回路の作製方法
JP2007298992A (ja) 半導体装置
JPH0936378A (ja) 半導体装置
JP4024326B2 (ja) 半導体装置の作製方法
JP2005338854A (ja) アクティブマトリクス型表示装置
JPH08340121A (ja) 半導体集積回路及びその作製方法
JP4479994B2 (ja) 半導体装置の作製方法
JP3961403B2 (ja) アクティブマトリクス表示装置
JP3963663B2 (ja) 半導体装置