JPH08340121A - 半導体集積回路及びその作製方法 - Google Patents

半導体集積回路及びその作製方法

Info

Publication number
JPH08340121A
JPH08340121A JP8087176A JP8717696A JPH08340121A JP H08340121 A JPH08340121 A JP H08340121A JP 8087176 A JP8087176 A JP 8087176A JP 8717696 A JP8717696 A JP 8717696A JP H08340121 A JPH08340121 A JP H08340121A
Authority
JP
Japan
Prior art keywords
film
wiring
forming
integrated circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8087176A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Toshimitsu Konuma
利光 小沼
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP8087176A priority Critical patent/JPH08340121A/ja
Publication of JPH08340121A publication Critical patent/JPH08340121A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 アルミニウムを主成分とする配線を用いた集
積回路において、ヒロック、ウィスカーによる不良の発
生を防止する。 【解決手段】 アルミニウム等の陽極酸化可能な金属被
膜1を形成した後、第1のマスク9によって、金属被膜
1をエッチングし、特に配線間隔の小さな領域13にス
リット部2を形成する。金属被膜2を陽極酸化して、バ
リヤ型の陽極酸化物被膜4、5を金属被膜2の表面に形
成する。この際には、前記第1のマスク9によって孔の
開けられた部分では、金属被膜2の側面にも陽極酸化物
被膜5ができる。その後、第2のマスク10によって、
配線のパターンを形成する。このようにして得られた配
線には、その上面に側面に陽極酸化物被膜4、5が存在
するため、ヒロック、ウィスカーが発生しない。このた
め、ヒロックやウィスカーによる隣接配線とのショート
が防止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本明細書で開示する発明は、
金属電極や金属配線を用いた半導体集積回路の構成に関
する。またそのような半導体集積回路の作製方法に関す
る。
【0002】
【従来の技術】デザインルールの縮小に伴って、配線作
製技術も困難が増大している。また、微細化が進行する
に従って、配線そのものの持つ抵抗が無視できなくなる
ので、なるべく抵抗の小さい材料を配線に利用する必要
が要求されている。抵抗の小さな配線材料としては、ア
ルミニウムやアルミニウムを主成分とする材料を挙げる
ことができる。
【0003】しかし、配線としてアルミニウムを主成分
とする金属材料を用いた場合には、ヒロックやウィスカ
ーのようにアルミニウム成分の異常成長による配線形状
の変形や意図しない形状の形成が問題となる。
【0004】これらヒロックやウィスカーは、成膜時の
加熱やレジストのアッシング(酸素プラズマによるレジ
ストの除去)時の加熱、さらにはアニールに用いるレー
ザー光の照射に従う加熱等によって、発生してしまう。
【0005】ヒロックとは、アルミニウムの異常成長が
生じることにより生じる。具体的には、アルミニウム成
分の部分的な異常成長が生じる際に、その成長部分同士
がぶつかり合い、山型の盛り上がりが生じてしまうこと
いう。またウィスカーとは、アルミニウムの異常成長に
よって、刺型あるいは角型の突起が成長してしまうこと
をいう。ヒロックヤウイスカーが生じてしまう原因は正
確には明らかではないが、アルミニウム中の何らかの不
純物が原因となることや、アルミニウムの結晶構造の不
均一性に起因するものと考えられている。
【0006】これらヒロックやウィスカーは、数μm以
上の長さに渡り成長するので、数μmの間隔でもって配
線や素子を集積化させる集積回路を構成する場合に大き
な障害となる。
【0007】ヒロックやウィスカーの発生を抑制するた
めには、アルミニウム中に稀土類元素やシリコン等の元
素を微量に混入する方法がある。しかし、400℃程度
以上の温度に加熱した場合、やはりヒロックやウィスカ
ーが発生してしまう。
【0008】さらに、アルミニウム配線をゲイト配線の
ようにプロセスの初期に形成する必要も高まっている。
このような場合にはヒロックやウィスカーの問題はより
深刻となる。これは、プロセス中の加熱工程、またはイ
オン注入等の不可避に加熱が行われる工程にアルミニウ
ムの配線が必然的に多く曝されることになるからであ
る。
【0009】ヒロックやウィスカーが問題となるのは、
これによって、上下の配線、もしくは隣接する配線がシ
ョートする可能性があるためである。デザインルールが
縮小し、配線間ピッチが小さくなるにつれ、この問題は
顕在化する。特に、配線間のピッチが2μm以下となる
と、横方向のヒロックやウィスカーによる隣接配線間お
よび上下配線間でのショートが問題となる。
【0010】また、配線が上下に交差するような場所で
は、下側の配線の上に層間絶縁膜(例えば酸化珪素膜)
を形成し、その上に上側の配線を形成する必要がある。
この場合、層間絶縁膜のスッテプカバレージ(段差被覆
性)が良好でないと、上側配線の段切れや局部的な抵抗
の増加を招いてしまう。アルミニウムやアルミニウムを
主成分とする配線を形成した後に層間絶縁膜を成膜し、
さらに2層目の配線を形成した場合、前述の不可避に発
生してしまうヒロックやウィスカーの存在によって、層
間絶縁膜のステップカバレージが悪化してしまう。この
結果、層間絶縁膜上に形成される2層目の配線には、段
切れ等の問題が発生してしまう。
【0011】このような問題を解決する技術としては、
アルミニウム等の陽極酸化可能な金属材料により配線を
形成して、これを陽極として、陽極酸化をおこない、露
呈した配線の表面に陽極酸化物被膜を形成する技術が提
案されている。例えば、配線材料としてアルミニウムま
たはアルミニウムを主成分とする材料を用いた場合に
は、陽極酸化によって、配線の上面および側面にアルミ
ニウムまたはアルミニウムを主成分とする酸化膜が形成
されるため、配線の上面、側面が強化されるため、ヒロ
ックやウィスカーの発生が抑制される。
【0012】
【発明が解決しようとする課題】しかしながら、配線の
上面および側面あ陽極酸化するためには、全ての配線に
電流が供給できるように、実際の回路の配線パターンと
は異なるパターンを形成し、陽極酸化の後に、必要とす
る配線パターンにエッチングする必要がある。これは、
作製工程が増えることを意味し、好ましいことではな
い。特にこのパターニングは、回路の配線が形成された
後に行われるものであるので、不要なエッチングを招き
やすく、生産歩留りの点から見て好ましいものではな
い。
【0013】また、デザインルールが縮小し、配線幅が
細くなるに従って、陽極酸化時のストレスによって、配
線が変形・断絶する不良モードが頻発するという問題も
生じる。この問題は、特に配線の形状が複雑になると顕
在化する。
【0014】更に、デザインルールが縮小し、配線幅が
細くなるに従って、配線の抵抗に起因する陽極酸化時に
おける電圧降下の影響が現れる。即ち、電圧降下に従っ
て、形成される陽極酸化膜の厚さに違いが現れてしま
う。
【0015】この問題を解決するには、陽極酸化時にお
ける配線の電圧降下を緩和するために配線の断面を必要
以上に大きなものとすればよい。しかし、配線の断面を
大きくすることは、回路を集積化するための障害となっ
てしまう。
【0016】陽極酸化技術は、アルミニウムまたはアル
ミニウムを主成分とする材料を用いて配線や電極を形成
する際に、ヒロックやウィスカーが発生してしまうこと
を防ぐことができる。しかし一方で上述したように、上
記ような数々の問題が発生してしまう。またアルミニウ
ム以外でもタンタル等の陽極酸化が可能な導電材料が知
られているが、このような材料を用いた場合でも、上記
のような問題は存在する。
【0017】本明細書で開示する発明は、アルミニウム
やアルミニウムを主成分とする材料を用いて配線や電極
を構成した場合に、発生するヒロックやウィスカーを陽
極酸化技術を利用することにって抑制する技術を提供す
ることを課題とする。更に、広く陽極酸化可能な材料を
用いて配線を形成する際に、上述した陽極酸化を行うに
当たっての問題を解決する技術を提供することを課題と
する。
【0018】例えば、陽極酸化技術を利用しても集積回
路の集積化が損なわれないような技術を提供することを
課題とする。
【課題を解決するための手段】本発明は、 (1)基板上にアルミニウムを主成分とする金属被膜等
の陽極酸化可能な金属被膜を形成する工程 (2)前記金属被膜を第1のマスクを用いてエッチング
し、スリット部を形成する工程 (3)前記金属被膜を陽極酸化することにより、前記金
属被膜の表面、およびスリット部の側面にバリヤ型の陽
極酸化物被膜を形成する工程 (4)前記金属被膜を第2のマスクを用いてエッチング
し、配線パターンを形成する工程 を有することを特徴とする。
【0019】ここで、スリット部とは、後の配線パター
ンにおいて、配線が極度に隣接する部分、典型的には配
線間のピッチが2μm以下となる部分、もしくは、上層
の配線と交差する部分を中心に設ける。この場合には、
スリット幅が配線間ピッチと同義となる。また、前記ス
リット部は、長方形等の可能な限り単純な形状とせし
め、工程(3)における陽極酸化時のストレスによる変
形を極力低減する構造とする。
【0020】また、スリット部の内部には、(エッチン
グ残り等により、非意図的な場合を除き)実質的に金属
被膜が残存しないようにする。これは、スリットの両端
の金属被膜の側面がともに陽極酸化される必要があるた
めである。金属被膜としてアルミニウムを用いる場合に
は、0.1〜0.5重量%のスカンジウムもしくはイッ
トリウムもしくはジルコニウムを混入させてもよい。
【0021】本発明をモノリシック型アクティブマトリ
クス回路(アクティブマトリクス回路と、それを駆動す
るドライバー回路が同一プロセスで形成された半導体集
積回路)に適用した場合には、以下の工程を有する作製
方法を採用することができる。
【0022】すなわち、 (1)基板上に陽極酸化可能な金属被膜を形成する工程 (2)前記金属被膜を第1のマスクを用いてエッチング
し、ドライバー回路の領域のみにスリット部を形成する
工程 (3)前記金属被膜を陽極酸化することにより、前記金
属被膜の表面、およびスリット部の側面にバリヤ型の陽
極酸化物被膜を形成する工程 (4)前記金属被膜を第2のマスクを用いてエッチング
し、ドライバー回路およびアクティブマトリクス回路の
配線パターンを形成する工程 (5)前記アクティブマトリクス回路の配線のみを陽極
酸化する工程 である。
【0023】この結果、例えば、特開平5−11472
4もしくは同5−267667に開示されるように、ゲ
イト電極の側面に陽極酸化物を設け、これを用いてオフ
セット構造が形成された薄膜トランジスタをアクティブ
マトリクス回路にのみ選択的に形成できる。更に、周辺
回路を構成する薄膜トランジスタの構造を選択的にオフ
セット構造とすることもできる。詳細は実施例1に記
す。
【0024】更に、本明細書で開示する発明は、陽極酸
化可能な材料でなる膜を形成する工程と、前記膜の所定
の領域にスリットを形成する工程と、前記膜を陽極とし
て電解溶液中で陽極酸化を行う工程と、前記膜をパター
ニングして所定の配線パターンを形成する工程と、を有
することを特徴とする。
【0025】上記構成において、陽極酸化可能な材料と
しては、アルミニウムまたはアルミニウムを主成分とす
る材料を挙げることができる。また、タンタル等の材料
を挙げることもできる。しかし、抵抗値の低さからアル
ミニウムまたは物性の制御のためにアルミニウムに微量
に不純物を含有させたアルミニウムを主成分とする材料
を用いることが好ましい。
【0026】上記構成において、選択的に陽極酸化が行
われる所定の領域として、配線パターンの密度が高い領
域が選ばれることが必要である。
【0027】上記構成を利用して得られる具体的な薄膜
集積回路の回路パターンを図9(B)に示す。図9
(B)に示すのは、図7(B)に示される等価回路の実
際の配線パターンの上面図である。図9(B)におい
て、303と301で示されるのが、アルミニウムを主
成分とする配線パターンである。この配線パターンは、
ガラス基板上に形成された薄膜トランジスタのゲイト配
線とゲイト電極(ゲイト配線の一部が兼ねている)を構
成している。
【0028】そして、ヒロックやウィスカーが発生して
は困る場所に選択的に陽極酸化膜302が形成されてい
る。陽極酸化膜302が形成されている部分には、ヒロ
ックやウィスカーが発生することがないので、隣接する
配線間でクロストークが発生したりショートが発生する
ことがないものとすることができる。陽極酸化膜が形成
される領域は、特に配線の密度が高い領域が選ばれる。
【0029】他の発明の構成は、陽極酸化可能な材料で
なる膜を形成する工程と、前記膜の所定の領域にスリッ
トを形成する工程と、前記膜を陽極として電解溶液中で
陽極酸化を行う工程と、前記膜をパターニングして所定
の配線パターンを形成する工程と、該工程以後に加熱が
なされる工程と、を有することを特徴とする。
【0030】上記構成は、配線パターンの形成後に加熱
処理または結果的に加熱がされてしまう工程が存在する
場合に、必要とする配線の部分に陽極酸化を行っておく
ことで、その部分には、ヒロックやウィスカーが形成さ
れないようするものである。
【0031】他の発明の構成は、アルミニウムまたはア
ルミニウムを主成分とする膜を成膜する工程と、前記膜
の領域にスリットを形成する工程と、前記膜を陽極とし
て電解溶液中で陽極酸化を行う工程と、前記膜をパター
ニングして所定の配線パターンを形成する工程と、該工
程以後に加熱がなされ、前記陽極酸化が行われた領域以
外に表面にヒロックおよび/またはウィスカーが形成さ
れる工程と、を有することを特徴とする。
【0032】上記構成は、所定の領域に陽極酸化膜が形
成された後に加熱が行われてしまう工程が存在すること
により、ヒロックやウィスカーが発生しても、その存在
によって、不都合が生じる領域に先の陽極酸化によって
陽極酸化膜が形成されてあるので、不良の発生を抑える
ことができることを特徴とする。即ち、ヒロックやウィ
スカーが発生しても構わない領域には、陽極酸化を行わ
ず、陽極酸化が必要な領域にのみ、スリットを形成して
陽極酸化を行うことにより、形成される配線の必要とす
る側面にのみ陽極酸化膜を形成することを特徴とする。
こうすることで、陽極酸化を行う際に生じる困難を避け
ることができる。即ち、陽極酸化に従う不要な応力の発
生や、電圧降下に起因する陽極酸化膜の膜厚の不均一性
を回避することができる。
【0033】他の発明の構成は、陽極酸化可能な材料で
なる配線パターンを有し、前記配線パターンの一部には
陽極酸化膜が形成されており、前記陽極酸化膜が形成さ
れていない領域には、ヒロックおよび/またはウィスカ
ーが形成されていることを特徴とする。
【0034】
【発明の実施の形態】本発明の実施の形態を図1を用い
て説明する。まず、図1(A)に示すように基板1上に
陽極酸化可能な金属被膜2を形成する。そして、第1の
マスクを用いて、金属被膜2をエッチングし、スリット
部3を形成する。(図1(A))
【0035】そして、バリヤ型の陽極酸化をおこない、
金属被膜2の表面に陽極酸化物被膜4を形成する。この
際には、スリット部3に面した金属被膜の側面にも、陽
極酸化物被膜5が形成される。本発明においては、複雑
な配線表面を陽極酸化するのではないので、陽極酸化時
のストレスにより、金属被膜2やスリット部3の変形は
ほとんど生じない。(図1(B))
【0036】その後、第2のマスクを用いて、陽極酸化
物被膜と金属被膜をエッチングし、配線7、8を形成す
る。図において点線6はスリット部の設けられた状態
(図1(A))における金属被膜を示す。(図1
(C))
【0037】第1および第2のマスクを上方より見た様
子を図1(D)に示す。点線6は、図1(C)の点線に
対応する。一点鎖線9は第1のマスクを、実線10は第
2のマスクを表す。(図1(D))
【0038】また、図1(C)を上方より見た様子を図
1(E)に示す。配線7、8の側面のうち、互いに近接
する部分においては、配線の側面にも陽極酸化物被膜5
が形成されている。他の側面では、金属配線がむきだし
となっている。(図1(E))
【0039】図1(C)、図1(E)に示す状態の配線
に熱処理をおこなうと、図1(F)に示すように、配線
の側面にヒロック・ウィスカー11、12が発生する。
これは、この部分においては、配線の側面には陽極酸化
物被膜5が形成されていないからである。しかしなが
ら、これらの部分にヒロック・ウィスカーが発生して
も、配線間隔が大きいこともあって、不良の原因となる
ことは少ない。そして、配線間隔の狭い部分13におい
ては、配線の側面に陽極酸化物被膜5が存在するため、
ヒロック・ウィスカーは発生しない。(図1(F))
【0040】もし、陽極酸化物被膜5が存在しないと、
図1(G)に示すように、配線の間隔の近いところに、
ヒロック・ウィスカー16が発生し、配線7と8がショ
ートする。(図1(G))
【0041】もちろん、本発明においては、金属配線の
上面には全て陽極酸化物被膜4が存在するため、縦方向
のヒロック・ウィスカーが発生することも少なく、層間
ショートによる不良も低減できる。
【0042】配線の表面に陽極酸化物被膜を形成して、
ヒロック・ウィスカーを防止することにより、配線ショ
ートを防止するには、以下の2つの場所に陽極酸化物被
膜が必要であった。すなわち、 (1)配線の上面のうち、少なくとも上層の配線と交差
する部分 (2)配線の側面のうち、少なくとも近くに他の配線の
ある部分と上層の配線と交差する部分 である。
【0043】前者は層間ショートを防止し、後者は隣接
配線間ショートおよび層間ショートを防止する上で必要
である。この課題に対し、従来の方法は、配線の上面全
体と、配線の側面全体に陽極酸化物被膜を形成すること
を意図したために、指摘したような問題があった。
【0044】これに対し、本発明では、配線のパターニ
ングを行う前に必要とする部分のみにスリットを設け
て、配線の上面全体に陽極酸化物被膜を形成するもの
の、配線の側面は必要最小限の部分にしか、陽極酸化物
被膜を形成しない。このため、従来の方法よりも自由度
が増加し、問題の解決を容易とする。更に、形成される
陽極酸化膜の膜厚の不均一性やストレスの発生を防ぐこ
とができる。
【0045】陽極酸化膜の不均一性を防ぐことができる
のは、配線を構成するための出発膜の一部分(大部分は
膜として残存している)にスリットが形成された状態で
陽極酸化が行われるので、陽極酸化時に流れる電流の電
圧降下をほとんど無視できるからである。
【0046】また、ストレスの発生を防ぐことができる
のは、複雑で細い配線がパターニングされた後に陽極酸
化を行う場合と異なり、膜の特定部分に部分的なスリッ
トが形成された状態で陽極酸化が行われるので、発生す
る応力がほとんど問題とならないためである。
【0047】
【実施例】
〔実施例1〕 本実施例を図2〜図4を用いて説明す
る。本実施例は図3に示されるような構成を有するモノ
リシック型アクティブマトリクス回路を用いた液晶ディ
スプレーに関する。 図2はゲイト/ソースドライバー
と画素の薄膜トランジスタ(TFT)を含む部分を中心
に示したものである。また、本実施例のアクティブマト
リクス回路の概観は図4(A)に示すようになる。
【0048】本実施例では、画素のスイッチングトラン
ジスタ(画素TFT)には、特開平5−114724も
しくは同5−267667のように、ゲイト電極の側面
に陽極酸化物を設ける構造とした。このことによって得
られる最大の特徴は、前記明細書中にも示されている通
り、オフセットの効果によってゲイトに逆電圧が印加さ
れたとき(オフ状態)のリーク電流を著しく低減できる
ということであった。このような特性は、キャパシタや
画素の電圧を確実に保持する必要があり、ダイナミック
な動作をするアクティブマトリクス回路のスイッチング
用のTFTには必要なことであった。
【0049】しかしながら、周辺論理回路においては、
特にスタティックもしくは半スタティックな動作をおこ
なう回路であれば、リーク電流はそれほど問題とならな
い。特にインバータ回路においては、ゲイト電極に逆バ
イアスの大きな電圧が印加されることはないので、ゲイ
ト電極の電位が0の場合のリーク電流が実用十分な程度
に小さければよい。すなわち、オフセット構造としなく
ても十分に回路は動作する。
【0050】また、アクティブマトリクス部のゲイト配
線は極めて単純な構成であるのに対し、一般に、周辺論
理回路の構成・配線とその接続は複雑であり、金属電極
を陽極酸化物によって被覆する構成を取ろうとしても、
配線の複雑さのために電流を給電することができなかっ
た。また、無理に陽極酸化のためだけに配線を形成する
と、集積度を著しく低下させることとなった。特にデザ
インルールを3μm以下とすることは極めて困難であっ
た。
【0051】そこで本実施例では、画素TFTのみに、
特開平5−114724もしくは同5−267667に
開示される陽極酸化物を用いたオフセットゲイト型を採
用し、ドライバー回路のTFTには、意図的にオフセッ
トゲイト構造としない通常のものを用いた。
【0052】以下、本実施例のモノリシック型アクティ
ブマトリクス回路を得る作製工程について、図2を用い
て説明する。まず、基板(コーニング7059、300
mm×300mmもしくは100mm×100mm)2
01上に下地酸化膜202として厚さ1000〜300
0Åの酸化珪素膜を形成した。この酸化珪素膜の形成方
法としては、酸素雰囲気中でのスパッタ法やプラズマC
VD法を用いればよい。
【0053】その後、プラズマCVD法やLPCVD法
によってアモルファス状もしくは結晶性のシリコン膜を
300〜1500Å、好ましくは500〜1000Å形
成した。結晶性シリコン膜を得るには、アモルファスシ
リコン膜を形成した後、レーザーもしくはそれと同等な
強光を照射する(光アニール)か、500℃以上の温度
で長時間の熱アニールをおこなえばよい。熱アニールに
よって結晶化させたのち、光アニールをおこなって、さ
らに結晶性を高めてもよい。また、熱アニールによる結
晶化の際に、特開平6−244103、同6−2441
04に記述されているように、ニッケル等のシリコンの
結晶化を促進させる元素(触媒元素)を添加してもよ
い。
【0054】次にシリコン膜をエッチングして、TFT
活性層203(ドライバー回路TFT用)と204(画
素TFT用)を形成した。さらに、酸素雰囲気中でのス
パッタ法によって、厚さ500〜2000Åの酸化珪素
のゲイト絶縁膜205を形成した。ゲイト絶縁膜を構成
する酸化珪素膜の形成方法としては、プラズマCVD法
を用いてもよい。
【0055】本発明においてはゲイト絶縁膜205は耐
圧が十分に高いことが好ましい。これは陽極酸化工程の
際に、ゲイト電極とシリコン活性層の間に高い電界が印
加されるためである。したがって、プラズマCVD法に
よって得られる酸化珪素膜によってゲイト絶縁膜を形成
する場合には、原料ガスとして、一酸化二窒素(N
2O)もしくは酸素(O2 )とモンシラン(SiH4
を用いることが好ましかった。(図2(A))
【0056】その後、厚さ2000Å〜5μm、好まし
くは2000〜6000Åのアルミニウム膜206
(0.1〜0.5重量%のスカンジウムを含有する)を
スパッタ法によって基板全面に形成した。
【0057】そして、図2(B)に示すように、第1の
マスクを用いて、配線が隣接する部分のアルミニウム膜
206をエッチングし、スリット部207、200を形
成した。その後、基板を電解溶液中に置き、アルミニウ
ム膜206に電流を通じてその表面、およびスリット部
207、200の側面に陽極酸化物被膜208を形成し
た。陽極酸化の条件は、陽極酸化電圧を40Vとする以
外は、特開平5−267667に示される条件と同じ条
件でおこなった。この結果、得られた陽極酸化物被膜2
08の厚さは約700Åであった。(図2(B))
【0058】次に、図2(C)に示すように、第2のマ
スクを用いて、アルミニウム膜206と陽極酸化物被膜
208をエッチングし、配線209、210、ゲイト電
極・配線211、212を形成した。この際に、図2
(C)では不明であるが、画素TFTのゲイト電極・配
線212は全て陽極酸化用給電線につながるように設計
されている。他方、周辺論理回路のゲイト電極・配線2
09〜211は陽極酸化用給電線とは電気的に絶縁され
るようにした。
【0059】前記のゲイト電極・配線212の陽極酸化
工程においては、図4(B)に示すように陽極酸化用給
電線を鰐口クリップ等の給電クリップではさむことによ
って電流を供給した。この結果、図2(D)に示すよう
に、陽極酸化用給電線につながるゲイト配線・電極21
2の上面および側面全体に陽極酸化物被膜213が得ら
れる。周辺理論回路のゲイト電極・配線209〜211
は陽極酸化されない。なお、陽極酸化の条件は、陽極酸
化電圧を80Vとする以外は、特開平5−267667
に示される条件を使用した。この結果、得られた陽極酸
化物被膜213の厚さは約1400Åであった。
【0060】このようにほぼ中性の溶液での陽極酸化に
よって得られる陽極酸化物213は緻密で硬く、耐圧も
高い。耐圧は陽極酸化時に印加した最高電圧の70%以
上である。このような陽極酸化物はバリヤ型陽極酸化物
と呼ばれる。
【0061】なお、最終的には、ゲイト電極・配線21
2と陽極酸化用給電線の境界部分にダイヤモンドカッタ
ーで溝を形成することにより、ゲイト電極・配線212
と陽極酸化用給電線を切断される。この工程は、レーザ
ースクライビング技術を用いてもよい。
【0062】その後、イオンドーピング法によって、各
TFTの島状の活性層203、204中に、ゲイト電極
部(すなわちゲイト電極やその周囲の陽極酸化物被膜)
をマスクとして自己整合的に不純物を注入した。ドライ
バー回路としてCMOS回路を用いるのであれば、公知
のCMOS作製技術によって、ドーピングをおこなえば
よい。本実施例では、最初に全面にフォスフィン(PH
3 )をドーピングガスとして燐を注入し、その後、N型
領域を形成する部分だけをフォトレジストで覆って、ジ
ボラン(B26 )をドーピングガスとして硼素を注入
した。
【0063】本実施例における、ドーピング条件として
は、ドーズ量が、燐は4×1014〜4×1015原子/c
2 、硼素は1〜8×1015原子/cm2 とし、硼素の
ドーズ量が燐を上回るように設定し、加速電圧は燐は8
0〜95kV、硼素は60〜75kVとした。この結
果、ドライバー回路のN型領域214、画素TFTのN
型領域215が形成された。図では示されていないが、
ドライバー回路のP型領域も同様に形成された。(図2
(D))
【0064】その後、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、上記
不純物領域の導入によって、結晶性の劣化した部分の結
晶性を改善させた。レーザーのエネルギー密度は200
〜400mJ/cm2 、好ましくは250〜300mJ
/cm2 とした。この結果、N型およびP型領域が活性
化された。これらの領域のシート抵抗は200〜800
Ω/□であった。
【0065】その後、全面に層間絶縁物216として、
プラズマCVD法によって酸化珪素膜を厚さ3000〜
6000Å形成した。これは、窒化珪素膜あるいは酸化
珪素膜と窒化珪素膜の多層膜であってもよい。そして、
層間絶縁物216をウェットエッチング法によってエッ
チングして、N型領域、P型領域にコンタクトホールを
形成した。そして、スパッタ法によって、厚さ2000
〜6000Åのチタン膜を形成し、これをエッチングし
て、ドライバー回路の電極・配線218、219、画素
TFTの電極220、221を形成した。このようにし
て、周辺論理回路とアクティブマトリクス回路を一体化
して形成できた。(図2(E))
【0066】さらに、スパッタ法でITO(インディウ
ム錫酸化物)等の透明導電性膜によって、画素電極を形
成すれば、アクティブマトリクス型表示装置の所謂TF
T基板が完成する。本実施例に示す構成においては、例
えば配線209と210とがショートすることを、その
側面に形成された陽極酸化物被膜208の存在によって
防ぐことができる。特に、本実施例のように、アルミニ
ウム配線を陽極酸化して、1000Åを越えるような比
較的厚い陽極酸化物被膜を形成する必要のある部分、例
えば画素TFTのゲイト電極・配線212が、一部にで
も存在する回路においては、本実施例を用いることが効
果的である。
【0067】すなわち、従来では、ヒロック・ウィスカ
ーを抑制するために、ゲイト電極・配線を構成するアル
ミニウムにシリコンを混入していたが、オフセット構造
を可能とするような厚い陽極酸化物被膜を形成するため
には、アルミニウムに多量のシリコンを混入することが
適切でないからである。通常は本実施例に示したよう
に、陽極酸化を容易にするために、低濃度の不純物をア
ルミニウムに添加して用いている。そのため、厚い陽極
酸化物被膜の形成される部分以外の配線(本実施例で
は、ドライバー回路)においては、ヒロック・ウィスカ
ーが多発する傾向があった。本発明はこのような矛盾を
解決する上でも有効であった。
【0068】本実施例では、ドライバー回路のTFTの
電極・配線の側面を部分的に陽極酸化して、最小限の陽
極酸化物を形成するようにしたが、ドライバー回路のT
FTにおいて、特に集積度が高く、複雑な回路、例えば
図3に示すシフトレジスタ回路を構成するようなTFT
のゲイト配線には、本実施例と同様にスリットを形成し
て、最小限の陽極酸化物を形成するようにし、他のTF
Tにおいて、ゲイト電極の周囲全体に陽極酸化物を形成
することもできる。また、これらのTFTを画素TFT
と同様に、オフセット構造としてもよい。
【0069】〔実施例2〕 本実施例は、図6に示すよ
うな構成を採用することを特徴とする。薄膜集積回路を
構成する場合、配線と配線とが上下に交差する構造が必
要とされる場合がある。このような場合には、配線材料
としてアルミニウムまたはアルミニウムを主成分とする
材料を用ると、ヒロックやウィスカーによって、上下に
交差する配線間においてショート(上下ショート)が生
じてしまう。
【0070】この問題を解決するためのものとして、前
述したようにアルミニウムの配線を形成した後に、露呈
したその上面および側面に陽極酸化によって酸化膜を形
成する技術が知られている。しかし、配線を形成した後
に陽極酸化を行うと、陽極酸化時のストレスによって、
配線が変形・断絶する不良モードが頻発してしまい、生
産歩留りが低下してしまう。特に複雑な回路パターンを
形成する場合は、この現象が顕著になる。
【0071】このような現象を回避する方法としては、
パターニングにより配線を形成する前に配線を形成する
ための出発膜の表面に陽極酸化物被膜を形成する方法が
ある。以下にこの方法を採用した場合の例を図5に示
す。まず、絶縁表面を有する基板や基体(例えば絶縁膜
の表面等)に配線を構成するためのアルミニウムを主成
分とする膜502をスパッタ法等によって成膜する。
【0072】このアルミニウムを主成分とする膜は、パ
ターニングによって、各種配線を構成するためのもので
ある。この状態でその表面に陽極酸化工程によって薄く
緻密な陽極酸化物被膜503を形成する。(図5
(A))
【0073】この陽極酸化物被膜503を形成すること
によって、上方向にヒロックやウィスカーが発生するこ
とを防ぐことができる。従って、交差する上下の配線間
におけるショートを防ぐことができる。
【0074】そして、アルミニウムを主成分とする膜5
02をエッチングすることによって、配線のパターン5
04を形成する。この際、アルミニウムを主成分とする
膜のエッチングにウェットエッチングを用いると、等方
性のエッチングが進行する結果、500で示されるよう
に、配線504の側面が痩せてしまう。
【0075】配線504を形成した後に層間絶縁膜50
6を成膜し、さらに2層目の配線を形成する。この際、
層間絶縁膜506の表面において、507で示されるよ
うな、被覆性に悪い部分が形成されてしまう。これは、
配線504のパターニングの際に、その側面500がエ
ッチングされてしまうことに起因する。(図5(B))
【0076】この状態において、配線504と交差する
配線508を形成すると、509で示す領域において、
配線508の切断や部分的な抵抗の増加といった問題が
生じてしまう。(図5(C))
【0077】以上示した方法は、陽極酸化時のストレス
によって、配線が変形・断絶する不良モードが発生する
ことがないので、上下ショートを防ぐためには有効な方
法であるといえる。しかし、図5(C)の509で示さ
れるように、上側に形成される配線に不良が発生してし
まうという問題がある。
【0078】この問題を解決するために、本実施例で
は、図6に示すような構成を採用する。まず、絶縁表面
を有する基板や基体601上に配線を構成するためにア
ルミニウムを主成分とする膜602を成膜する。(図6
(A))
【0079】次に後に配線が交差する部分において1回
目のパターニングを行いスリット603を形成する。こ
のスリット603は、上側の配線が形成される部分にお
いてのみ形成すればよい。そして陽極酸化工程におい
て、陽極酸化物被膜を形成する。すると、スリットが形
成された部分において、その側面に陽極酸化物被膜60
5が形成される。(図6(B))
【0080】図6(B)に示す状態において、604で
示される部分が後に配線を形成する一部分となる。次に
2回目のパターニングを行うことによって、1層目の電
極・配線604が形成される。(図6(C))
【0081】このパターニング際に、1層目の電極・配
線604が上側の配線(後に形成される2層目の配線)
と交差する部分には、603で示されるように、スリッ
トが形成されているので、その部分においては、電極・
配線604の側面はエッチングされない。
【0082】そして、層間絶縁膜606を形成する。こ
こでは、図5に示したような問題は生じない。そして、
2層目の配線607を形成する。このような構成とした
場合2層目の配線に図5(C)の509で示されるよう
な部分が形成されないので、不良の発生を防ぐことがで
きる。
【0083】〔実施例3〕 本実施例では、結晶性を有
する珪素薄膜を用いた薄膜トランジスタでもって集積化
された回路(薄膜集積回路)を構成する例を示す。図7
(A)及び(B)に本実施例で示す薄膜集積回路の例を
示す。図7(B)に示すのは、図7(A)の等価回路で
ある。図7に示す構成は、Nチャネル型の薄膜トラジス
タとPチャネル型の薄膜トランジスタとを相補型に構成
したインバータ回路を2段に配置したものである。
【0084】図7に示すような回路は、図3に示すよう
なアクティブマトリクス型の液晶表示装置の周辺駆動回
路を構成するのアナログバッファー回路に利用される。
図7には、基本的な簡単な構成が示されているが、実際
には、図7に示すような回路やその他必要とされる回路
が複雑に組み合わされて、薄膜集積回路が構成される。
また、アクティブマトリクス型の液晶表示装置に図7に
示すような回路が利用される場合は、一般的に基板とし
てガラス基板が用いられ、ガラス基板上に形成された薄
膜珪素半導体を利用して薄膜トランジスタが形成される
こととなる。
【0085】図7に示す回路においては、101で示さ
れる写真部分がゲイト配線(延在した一部でゲイト電極
を構成している)である。また、103で示されるの
が、1段目のインバータ回路の出力と2段目のインバー
タ回路の入力とを接続する配線である。この配線103
は、ゲイト配線101の上に形成された層間絶縁膜(図
示せず)上に形成された2層目の配線となる。便宜上1
01を1層目の配線といい、103を2層目の配線とい
う。
【0086】一般に層間絶縁膜の厚さは5000Å以上
ある。従って、1層目の配線であるゲイト配線101と
2層目の配線である配線103とは層間絶縁膜を挟んで
5000Å以上の間隔を保って、上下に離間し、更に、
矢印102で示す間隔を保って、左右に離間している。
【0087】図8以下に図7に示す薄膜半導体回路の作
製工程を示す。本実施例では、基板としてガラス基板を
用いた場合の例を示す。なお、ガラス基板以外にその表
面に絶縁膜が形成された半導体基板やその他絶縁表面を
有する材料を用いることができる。
【0088】まず、ガラス基板(図8には図示せず)上
に下地膜として酸化珪素膜を成膜し、さらにその上にプ
ラズマCVD法または減圧熱CVD法により、非晶質珪
素膜(アモルファスシリコン膜)(図示せず)を成膜す
る。下地膜の厚さは、例えば3000Åとし、非晶質珪
素膜の膜厚は例えば500Åとする。そして加熱処理ま
たはレーザー光の照射、またはそれらを組み合わせた方
法により、非晶質珪素膜を結晶化させる。
【0089】次に結晶性珪素膜をパターニングすること
により、図8(A)に示すように薄膜トランジスタの活
性層となる島状の領域801〜804を形成する。パタ
ーニングは、公知のフォトリソグラフィー工程を用いれ
ばよい。即ち、レジストマスクを形成し、ウエットエッ
チングまたはドライエッチングによって、不要な結晶性
珪素膜を除去することによって、島状の領域を形成すれ
ばよい。この工程によって、801〜804で示される
島状の領域が形成される。
【0090】図8(A)における状態において、A−
A’で切り取られる断面を図10(A)に示す。図10
(A)において、401がガラス基板であり、402は
ガラス基板上に成膜された下地の酸化珪素膜である。
【0091】次に、図10(B)に示すように、ゲイト
絶縁膜403として酸化珪素膜(図8には図示せず)を
プラズマCVD法やスパッタ法によって成膜する。この
酸化珪素膜の厚さは、一般的に1000〜1500Å程
度とされる。
【0092】次にゲイト電極とゲイト電極から延在した
配線を構成するためのアルミニウムを主成分とする膜8
06をスパッタ法または電子ビーム蒸着法により成膜す
る。アルミニウムを主成分とする膜806の膜厚は例え
ば、5000Åとする。
【0093】ここでは、アルミニウムを主成分とする材
料として、アルミニウム中にスカンジウムを0.2wt %含
有させたもの用いる。これは、後の工程における加熱や
レーザー光の照射によって、ヒロックやウィスカーが発
生することを抑えるためである。このようにアルミニウ
ム中に稀土類元素を含ませることにより、ヒロックやウ
ィスカーの発生を抑えることができるが皆無にするとは
できない。また稀土類元素の代わりに珪素を用いること
もできる。
【0094】全面にアルミニウムを主成分とする膜80
6を成膜したら、後にヒロックやウィスカーが発生した
ら困る部分にスリットを形成する。これは、スリットを
形成しようとする領域をレジストマスクによって部分的
に露呈させ、ウェットエッチンまたはドライエッチング
を施すことにより行う。本実施例では、図8(B)の8
05で示す斜線部分がスリット部分となる。このスリッ
トはその幅を1〜30μm程度とすればよい。なおこの
寸法は、デザインルールにより適宜に選択すればよい。
なおスリット805が形成されていない部分には、全面
にアルミニウムを主成分とする膜806が存在してい
る。
【0095】また807で示されるのが、後にアルミニ
ウムを主成分とする膜806をパターニングすることに
よって得られる配線パターンである。(当然この状態で
はパターニングは行われれていない)
【0096】図8(B)を見れば分かるように、配線パ
ターンの一部の側面が露呈するようにスリット805を
形成する。これは、配線パターンの一部に選択的に陽極
酸化膜を形成するためである。
【0097】図8(B)に示す状態において、B−B’
で切り取られた断面の状態を図10(B)に示す。図1
0(B)において、403がゲイト絶縁膜として機能す
る酸化珪素膜であり、806は後にゲイト電極を構成す
るアルミニウムを主成分とする膜である。図10(B)
に示されるように、大部分にアルミニウムを主成分とす
る膜806が残存しているので、上述したように、応力
の発生や電圧降下の問題を抑制することができる。
【0098】また図8(B)において、C−C’で切り
取られた断面を図10(C)に示す。図10(C)にお
いて、302で示されるのが、図8(B)には示されて
いないが、陽極酸化工程において形成された陽極酸化膜
である。そして、805で示されるが、スリット部分で
ある。
【0099】この状態で電解溶液中でアルミニウムを主
成分とする膜806を陽極として陽極酸化を行う。この
陽極酸化によって、図9(A)に示すように、600Å
程度の緻密な陽極酸化膜302がその表面に形成され
る。電解溶液として、3%酒石酸をアンモニアで中和し
た溶液をエチレングリコールで10倍に希釈したものを
用いる。陽極酸化は、最高印加電圧を40Vとする。形
成された陽極酸化膜302は、Al23 を主成分とす
るもので、緻密で固い絶縁膜となる。
【0100】この陽極酸化工程において、スリット80
5の内部にも陽極酸化膜302が形成される。この陽極
酸化工程においては、大部分の領域において、アルミニ
ウムを主成分とする膜が存在しているので、 ・陽極酸化時の応力の発生に起因するパターンの変形 ・電圧降下に起因する形成される陽極酸化膜の不均一性 といった問題を抑制することができる。
【0101】特に長い配線を引き回した部分に陽極酸化
膜を形成するのでないので、電圧降下に起因する問題を
抑制することができる。また、この電圧降下の問題を抑
制することができるので、最終的に微細なパターンを形
成することが可能となる。
【0102】陽極酸化が終了した後、図8(B)におい
て807で示されるようなパターンに配線を形成するた
めにアルミニウムを主成分とする膜806に対してパタ
ーニングを行う。このパターニングによって、必要とす
る配線パターンが形成される。
【0103】こうして、図9(A)、図10(D)に示
すように301と303で示されるゲイト配線が形成さ
れる。これらのゲイト配線301、303には、302
で示されるように、その側面に選択的に陽極酸化膜が形
成されている。なお、ゲイト配線の上面には、その全面
に陽極酸化膜が形成されている。こうして図9(A)、
図10(D)に示す状態を得る。なお、図9(A)に示
す状態において、D−D’で切った断面図が図10
(D)に相当する。
【0104】次に全面にP(リン)イオンの注入を行
う。次に802と804の領域をレジストマククで覆っ
てBイオンの注入を行う。こうして、活性層801と8
03とにはN型のソース/ドレイン領域が形成され、8
02と804とには、P型のソース/ドレイン領域が形
成される。
【0105】イオンの注入の終了後、レーザー光の照射
を行うことにより、注入されたイオンの活性化とイオン
の注入に従う活性層の損傷のアニールを行う。こうし
て、Nチャネル型とPチャネル型の薄膜トランジスタを
形成する。こうして、図7(B)に示すようなインバー
タ回路を構成するためのPおよびN型の薄膜トランジス
タを2組形成する。
【0106】図9(A)において、801と803で示
されるのが、Nチャネル型の薄膜トランジスタの活性層
であり、802と804で示されるのが、Pチャネル型
の薄膜トランジスタの活性層である。
【0107】上記イオンの注入時やレーザー光の照射の
際、ゲイト配線301、303は加熱されることとなる
が、302で示される陽極酸化膜が形成された部分に
は、ヒロックやウィスカーは発生しない。一方、陽極酸
化膜302が形成されていない部分では、ヒロックやウ
ィスカーが発生してしまう。
【0108】ここで重要なことは、ヒロックやウィスカ
ーが発生することのよって、隣合う配線同士でショート
をしたり、また上下の配線で上下ショートが生じてしま
う可能性のある領域においてのみ、302で示されるよ
うな陽極酸化膜が形成されていることである。
【0109】図9(A)に示す状態を得たら、層間絶縁
膜(図9には図示せず)として酸化珪素膜を成膜する。
この酸化珪素膜によってゲイト配線301と303は覆
われる。この酸化珪素膜は、プラズマCVD法を用い、
6000Å程度の厚さに成膜する。この酸化珪素膜は、
ステップカバレージのよい成膜方法で成膜する必要があ
る。
【0110】次にゲイト配線や活性層のソース/ドレイ
ン領域に通じるコンタクホールを形成する。コンタクホ
ールは、例えば図9(B)の300、304〜306で
示される。300は活性層801のドレイン領域に通じ
るコンタクトホールである。また304は活性層802
のドレイン領域に通じるコンタクトホールである。ま
た、305はゲイト配線301に通じるコンタクトホー
ルである。また、306は活性層804のソース領域に
通じるコンタククトホールである。
【0111】そして、全面に2層目の配線を形成するた
めのアルミニウムを主成分とする膜(図9には図示せ
ず)を成膜する。なお、ここで1層目の配線は、ゲイト
配線301と303ということとなる。このアルミニウ
ムを主成分とする膜をパターニングして、307〜30
9で示される2層目の配線を形成する。
【0112】図9(B)において、この2層面の配線の
一部は、307〜309で示されている。307は、P
チャネル型の薄膜トランジスタのソース領域につながる
電極(配線)である。また、308で示される配線は、
300と304で示されるコンタクトホールを通じて、
1段目のインバータ回路を構成する上下の薄膜トランジ
スタのドレイン領域にコンタクトしていると同時に、ゲ
イト配線301にコンタクトしている。この308で示
される配線は、1段目のインバータ回路の出力と2段目
のインバータ回路の入力とを接続するものである。30
9で示される配線は、2段目のインバータ回路の出力に
接続される配線である。
【0113】この307〜309で示される配線は、薄
膜トランジスタのソース/ドレイン領域に接続される配
線となる。また、これら307〜309で示される配線
は、図示しない層間絶縁膜上に形成されるもので、30
1と303で示されるゲイト配線とは、層間絶縁膜を介
して上下に隔離されて存在している。
【0114】図9(B)に示す状態において、F−F’
で切った断面を図11(A)に示す。また、図9(B)
のG−G’で切った断面を図11(B)に示す。図11
(A)において、404で示されるのが、酸化珪素膜で
なる層間絶縁膜である。
【0115】なお、2層目の配線となる307〜309
で示される配線には、ヒロックやウィスカーが発生する
ことがない。これは、2層目の配線の形成後には、ヒロ
ックやウィスカーが発生するような加熱処理やレーザー
光の照射が行われないからである。また、2層目の配線
307〜309を形成後に、水素雰囲気中において加熱
処理を行うことにより、素子の特性を高める工程を実施
するこは有効であるが、この加熱処理は、350℃、1
時間程度の条件で行われるので、2層目の配線307〜
309にヒロックが発生することはない。
【0116】このようにして、図9(B)に示すような
回路(図7(A)に示すものと等価)が完成する。図9
(B)に示すような回路を構成した場合、ゲイト配線3
01と303とが、ヒロックやウィスカーの存在によっ
て、ショートしてしまうことを防ぐことができる。これ
は、ヒロックやウィスカーが発生することによって、ゲ
イト配線301と303とがショートしてしまう可能性
のある部分に陽極酸化膜302が形成されており、その
部分では陽極酸化膜がバリアとなって、ヒロックやウィ
スカーが発生しないからである。
【0117】そしてその結果として、1段目インバータ
と2段目のインバータとを近づけて配置することができ
る。即ち、図11(B)の300で示される距離(図7
(A)において、矢印102で示される距離)を短くす
ることができる。これは、集積回路の集積度を高める上
で重要なこととなる。なお、図11(B)は、図9
(B)のG−G’で切った断面を示すものである。
【0118】また、ゲイト配線303と301の一部分
に形成されている陽極酸化膜302によって、配線30
3と301で示されるゲイト配線と307〜309で示
される2層目の配線とが上下ショートしてしまうことを
防ぐことができる。これは、上面(または下面)から見
て、303と301で示されるゲイト配線と307〜3
09で示される2層目の配線とが近づく部分のゲイト配
線の上面、および側面に陽極酸化膜が形成されているか
らである。即ち、この部分では、ゲイト配線部でのヒロ
ックやウィスカーの発生が陽極酸化膜によって抑制され
るので、この部分でのゲイト配線と2層目の配線とが接
触してしまうことを防ぐことができる。
【0119】例えば、アルミニウムをゲイト配線(ゲイ
ト電極)の材料として用いた場合には、ソース/ドレイ
ン領域の形成のための不純物イオンの注入やソース/ド
レイン領域の活性化のためのレーザー光の照射や熱アニ
ール時において、不可避に加熱した状態となってしまい
ゲイト配線301の側面にヒロックやウィスカーが発生
してしまう。この結果、図11(A)で示されるゲイト
配線301(1層目の配線)とコンタクトホール306
内部に延在した2層目の配線307とがショートしてし
まう自体が往々にして発生してしまう。
【0120】しかし、本実施例に示すような構成を採用
した場合、陽極酸化膜302が存在することで、図11
(A)に示す断面部分においては、ゲイト配線301に
おけるヒロックやウィスカーの発生を抑えることができ
る。従って、ゲイト配線301と2層目の配線307と
のショートを防ぐことができる。また、ゲイト配線30
1に発生したヒロックやウィスカーが存在することが原
因でコンタクトホール306の形成が困難になったり、
コンタクトホール306での配線307と活性層803
との接触(ここではソース領域)が不良になってしまう
ことを防ぐことができる。このことも、薄膜トランジス
タを小型化したり、また集積化をはかる上で有効なこと
となる。
【0121】
【発明の効果】本発明では、配線を形成するためのパタ
ーニングを行う前の段階で、必要とする箇所のみにスリ
ットを形成し、そして陽極酸化を行うことで、陽極酸化
時の電圧降下に起因する陽極酸化膜の厚さの不均一性
や、微細なパターンを形成した後に陽極酸化を行うこと
で生じるストレスの発生を抑制することができる。そし
て、配線や電極の周囲に陽極酸化膜を形成することで得
られる優位性を得ると同時に、陽極酸化を行うことによ
って生じる困難性を排除することができる。
【0122】従って、本発明によって極めて集積度の高
いモノリシック型アクティブマトリクス回路を形成する
ことができた。例えば、本発明によってデザインルール
3μm以下の回路を設計する上で有効であった。このよ
うに本発明は工業上、有益である。
【図面の簡単な説明】
【図1】 本発明の概念を示す。
【図2】 実施例1のモノリシック型アクティブマトリ
クス回路の作製工程を示す。
【図3】 実施例1のモノリシック型アクティブマトリ
クス回路のブロック図を示す。
【図4】 実施例1のモノリシック型アクティブマトリ
クス回路の概要と陽極酸化法を示す。
【図5】 従来の配線の形成方法を示す。
【図6】 実施例2の配線の形成方法を示す。
【図7】 実施例3の薄膜集積回路の例を示す図。
【図8】 実施例3の薄膜集積回路の作製工程を示す
図。
【図9】 実施例3の薄膜集積回路の作製工程を示す
図。
【図10】実施例3の薄膜集積回路の作製工程を示す
図。
【図11】実施例3の薄膜集積回路の作製工程を示す
図。
【符号の説明】
1 基板 2 アルミニウムを主成分とする金属被
膜 3 スリット部 4、5 陽極酸化物被膜 6 金属被膜2のあった部分 7、8 配線 9 第1のマスク 10 第2のマスク 11、12 ヒロック・ウィスカー 13 配線の近接する部分 14〜16 ヒロック・ウィスカー 101 ゲイト配線 103 2層目の配線 104 2層目の配線 201 基板 202 下地膜 203、204 活性層(シリコン) 205 ゲイト絶縁膜(酸化珪素) 206 アルミニウム膜 207 スリット部 208 陽極酸化物被膜 209〜212 ゲイト電極・ゲイト線 213 陽極酸化物 214、215 N型領域 216 層間絶縁物 218〜221 金属配線・電極 301、303 ゲイト配線 302 陽極酸化膜 805 コンタクトホール 307〜309 2層目の配線 401 ガラス基板 402 下地膜(酸化珪素膜) 403 ゲイト絶縁膜(酸化珪素膜) 404 層間絶縁膜(酸化珪素膜) 501 基板または基体 502 アルミニウムを主成分とする膜 503 陽極酸化物被膜 504 配線 505 陽極酸化物被膜 506 層間絶縁膜 508 配線 601 スリット部 602 陽極酸化物被膜 801〜804 活性層 805 スリット 806 アルミニウムを主成分とする膜 807 ゲイト配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺本 聡 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 (1)基板上に陽極酸化可能な金属被膜
    を形成する工程と、 (2)前記金属被膜を第1のマスクを用いてエッチング
    し、スリット部を形成する工程と、 (3)前記金属被膜を陽極酸化することにより、前記金
    属被膜の表面、およびスリット部の側面にバリヤ型の陽
    極酸化物被膜を形成する工程と、 (4)前記金属被膜を第2のマスクを用いてエッチング
    し、配線パターンを形成する工程と、を有し、 前記工程(2)において、形成されるスリット部の内部
    には、実質的に金属被膜が含まれていないことを特徴と
    する半導体集積回路の作製方法。
  2. 【請求項2】 請求項1において、得られる配線は、薄
    膜トランジスタのゲイト電極と同一面内にあることを特
    徴とする半導体集積回路の作製方法。
  3. 【請求項3】 請求項1において、金属被膜は、アルミ
    ニウムに0.1〜0.5重量%のスカンジウムもしくは
    イットリウムもしくはジルコニウムが含有されている材
    料であることを特徴とする半導体集積回路の作製方法。
  4. 【請求項4】 請求項1において、スリットの幅は2μ
    m以下であることを特徴とする半導体集積回路の作製方
    法。
  5. 【請求項5】 請求項1の工程(3)において、陽極酸
    化電圧は80V以下であることを特徴とする半導体集積
    回路の作製方法。
  6. 【請求項6】 モノリシック型アクティブマトリクス回
    路の作製方法に関し、 (1)基板上に陽極酸化可能な金属被膜を形成する工程
    と、 (2)前記金属被膜を第1のマスクを用いてエッチング
    し、ドライバー回路の領域のみにスリット部を形成する
    工程と、 (3)前記金属被膜を陽極酸化することにより、前記金
    属被膜の表面、およびスリット部の側面にバリヤ型の陽
    極酸化物被膜を形成する工程と、 (4)前記金属被膜を第2のマスクを用いてエッチング
    し、ドライバー回路およびアクティブマトリクス回路の
    配線パターンを形成する工程と、 (5)前記アクティブマトリクス回路の配線のみを陽極
    酸化する工程と、を有することを特徴とする半導体集積
    回路の作製方法。
  7. 【請求項7】 (1)基板上に陽極酸化可能な金属被膜
    を形成する工程と、 (2)前記金属被膜を第1のマスクを用いてエッチング
    し、スリット部を形成する工程と、 (3)前記金属被膜を陽極酸化することにより、前記金
    属被膜の表面、およびスリット部の側面にバリヤ型の陽
    極酸化物被膜を形成する工程と、 (4)前記金属被膜を第2のマスクを用いてエッチング
    し、配線パターンを形成する工程と、 (5)前記配線パターンにおいて、側面に前記バリヤ型
    の陽極酸化物が形成されていない前記金属被膜のみを陽
    極酸化する工程と、 を有することを特徴とする半導体集積回路の作製方法。
  8. 【請求項8】 モノリシック型アクティブマトリクス回
    路の作製方法に関し、 (1)基板上に陽極酸化可能な金属被膜を形成する工程
    と、 (2)前記金属被膜を第1のマスクを用いてエッチング
    し、ドライバー回路の領域に選択的にスリット部を形成
    する工程と、 (3)前記金属被膜を陽極酸化することにより、前記金
    属被膜の表面、およびスリット部の側面にバリヤ型の陽
    極酸化物被膜を形成する工程と、 (4)前記金属被膜を第2のマスクを用いてエッチング
    し、ドライバー回路の配線パターンを形成する工程と、 (5)前記ドライバー回路の配線において、側面に前記
    バリヤ型の陽極酸化物が形成されていない前記金属被膜
    のみを陽極酸化する工程と、 を有することを特徴とする半導体集積回路の作製方法。
  9. 【請求項9】請求項8において、前記工程(4)では、
    前記ドライバー回路の配線パターンと同時に、アクティ
    ブマトリクス回路の配線パターンが形成され、前記工程
    (5)では、前記ドライバー回路の配線において、側面
    に前記バリヤ型の陽極酸化物が形成されていない前記金
    属被膜を陽極酸化すると同時に、前記アクティブマトリ
    ックス回路の配線を陽極酸化することを特徴とする半導
    体集積回路の作製方法。
  10. 【請求項10】陽極酸化可能な材料でなる膜を形成する
    工程と、 前記膜の所定の領域にスリットを形成する工程と、 前記膜を陽極として電解溶液中で陽極酸化を行う工程
    と、 前記膜をパターニングして所定の配線パターンを形成す
    る工程と、 を有することを特徴とする半導体集積回路の作製方法。
  11. 【請求項11】請求項10において、 陽極酸化可能な材料として、アルミニウムまたはアルミ
    ニウムを主成分とする材料が用いられることを特徴とす
    る半導体集積回路の作製方法。
  12. 【請求項12】請求項10において、 所定の領域として、配線パターンの密度が高い領域が選
    ばれることを特徴とする半導体集積回路の作製方法。
  13. 【請求項13】陽極酸化可能な材料でなる膜を形成する
    工程と、 前記膜の所定の領域にスリットを形成する工程と、 前記膜を陽極として電解溶液中で陽極酸化を行う工程
    と、 前記膜をパターニングして所定の配線パターンを形成す
    る工程と、 を有し、 前記配線パターンは薄膜トランジスタを利用した集積回
    路のゲイト配線および/またはゲイト電極を構成するこ
    とを特徴とする半導体集積回路の作製方法。
  14. 【請求項14】陽極酸化可能な材料でなる膜を形成する
    工程と、 前記膜の所定の領域にスリットを形成する工程と、 前記膜を陽極として電解溶液中で陽極酸化を行う工程
    と、 前記膜をパターニングして所定の配線パターンを形成す
    る工程と、 該工程以後に加熱がなされる工程と、 を有することを特徴とする半導体集積回路の作製方法。
  15. 【請求項15】請求項13または請求項14において、 陽極酸化可能な材料として、アルミニウムまたはアルミ
    ニウムを主成分とする材料が用いられることを特徴とす
    る集積回路の作製方法。
  16. 【請求項16】請求項13または請求項14において、 所定の領域として、配線パターンの密度が高い領域が選
    ばれることを特徴とする半導体集積回路の作製方法。
  17. 【請求項17】アルミニウムまたはアルミニウムを主成
    分とする膜を成膜する工程と、 前記膜の所定の領域にスリットを形成する工程と、 前記膜を陽極として電解溶液中で陽極酸化を行う工程
    と、 前記膜をパターニングして所定の配線パターンを形成す
    る工程と、 該工程以後に加熱がなされ、前記陽極酸化が行われた領
    域以外の表面にヒロックおよび/またはウィスカーが形
    成される工程と、 を有することを特徴とする半導体集積回路の作製方法。
  18. 【請求項18】請求項17において、 所定の領域として、配線パターンの密度が高い領域が選
    ばれることを特徴とする半導体集積回路の作製方法。
  19. 【請求項19】陽極酸化可能な材料でなる配線パターン
    を有し、 前記配線パターンの一部には陽極酸化膜が形成されてお
    り、 前記陽極酸化膜が形成されていない領域には、ヒロック
    および/またはウィスカーが形成されていることを特徴
    とする半導体集積回路。
  20. 【請求項20】請求項19において、 陽極酸化可能な材料として、アルミニウムまたはアルミ
    ニウムを主成分とする材料が用いられることを特徴とす
    る半導体集積回路。
  21. 【請求項21】請求項19において、 陽極酸化膜が形成されている領域の配線の間隔は、ヒロ
    ックまたはウィスカーの最大の成長距離よりも短いこと
    を特徴とする半導体集積回路。
JP8087176A 1995-03-21 1996-03-14 半導体集積回路及びその作製方法 Pending JPH08340121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8087176A JPH08340121A (ja) 1995-03-21 1996-03-14 半導体集積回路及びその作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8878895 1995-03-21
JP11384295 1995-04-14
JP7-88788 1995-04-14
JP7-113842 1995-04-14
JP8087176A JPH08340121A (ja) 1995-03-21 1996-03-14 半導体集積回路及びその作製方法

Publications (1)

Publication Number Publication Date
JPH08340121A true JPH08340121A (ja) 1996-12-24

Family

ID=27305435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8087176A Pending JPH08340121A (ja) 1995-03-21 1996-03-14 半導体集積回路及びその作製方法

Country Status (1)

Country Link
JP (1) JPH08340121A (ja)

Similar Documents

Publication Publication Date Title
JP3614671B2 (ja) アクティブマトリクス表示装置
JPH07106594A (ja) 半導体装置およびその作製方法
JPH09293879A (ja) 表示装置およびその作製方法
JPH07169974A (ja) 半導体装置およびその作製方法
JPH10144928A (ja) 半導体装置及びその作製方法
KR100326528B1 (ko) 표시장치의제조방법
US5866444A (en) Integrated circuit and method of fabricating the same
JP3326014B2 (ja) 薄膜半導体装置
JP3367618B2 (ja) 薄膜トランジスタおよびその作製方法
US6831333B2 (en) Semiconductor device and method of making thereof
JP3452981B2 (ja) 半導体集積回路およびその作製方法
JP2001125510A (ja) アクティブマトリクス型el表示装置
JPH0677252A (ja) 薄膜状半導体装置およびその作製方法
US5648146A (en) Metallic wiring substrate
JP3375814B2 (ja) アクティブマトリクス表示装置
JPH08340121A (ja) 半導体集積回路及びその作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JP3431741B2 (ja) 半導体装置
JP3326015B2 (ja) 薄膜半導体装置
JP3501874B2 (ja) 金属配線の作製方法
JPH08125193A (ja) 半導体集積回路とその作製方法
JP2007298992A (ja) 半導体装置
JPH0936378A (ja) 半導体装置
JPH07321337A (ja) 半導体集積回路およびその作製方法
JP3963663B2 (ja) 半導体装置