JPH09293879A - 表示装置およびその作製方法 - Google Patents

表示装置およびその作製方法

Info

Publication number
JPH09293879A
JPH09293879A JP8130911A JP13091196A JPH09293879A JP H09293879 A JPH09293879 A JP H09293879A JP 8130911 A JP8130911 A JP 8130911A JP 13091196 A JP13091196 A JP 13091196A JP H09293879 A JPH09293879 A JP H09293879A
Authority
JP
Japan
Prior art keywords
region
thin film
circuit
film transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8130911A
Other languages
English (en)
Other versions
JP3593212B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP13091196A priority Critical patent/JP3593212B2/ja
Priority to US08/845,515 priority patent/US5895935A/en
Publication of JPH09293879A publication Critical patent/JPH09293879A/ja
Priority to US09/225,900 priority patent/US6166397A/en
Application granted granted Critical
Publication of JP3593212B2 publication Critical patent/JP3593212B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 高精細で高い信頼性を有する表示装置および
それを実現するための技術を提供する。 【構成】 周辺駆動回路一体型の表示装置において、ア
クティブマトリクス回路１００内に配置される画素ＴＦ
ＴにはＬＤＤ領域を配置しない構成とする。また、周辺
駆動回路１０１、１０２を構成する各種回路の内、高い
耐圧と速い動作速度を要求するバッファ回路には、活性
層のソース／ドレイン領域間に浮島領域およびベース領
域を有する構成でなる薄膜トランジスタを配置する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
結晶性を有する薄膜半導体を用いた半導体装置を有する
表示装置およびその作製方法に関する。特に、アクティ
ブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置とは一対のガラス基板間に
液晶層を挟持した構造を有してなり、その液晶層に電界
を加えてその光学特性を変化させることにより、液晶層
を透過する可視光を変調する機能を有した画像表示装置
である。
【０００３】この液晶層の光学特性を変化させる電界は
画素電極およびコモン電極との間に形成され、画像信号
に応じて画素電極に出入りする電荷量を制御することで
所望の階調表示を行うことができる。
【０００４】そのため、最近ではアクティブマトリクス
型表示装置が次世代ディスプレイの代表となって、さか
んに研究開発が進められている。
【０００５】アクティブマトリクス型表示装置とは、マ
トリクス状に配置された数百万個もの各画素のそれぞれ
に薄膜トランジスタ（ＴＦＴ）を配置し、各画素電極に
出入りする電荷をＴＦＴのスイッチング機能により制御
するものである。
【０００６】そして、各画素ＴＦＴ（これら複数の画素
ＴＦＴを総称してアクティブマトリクス回路と呼ぶ）は
画素領域の周辺に形成された周辺駆動回路領域に配置さ
れる回路ＴＦＴによって制御される。また、回路ＴＦＴ
はその組み合わせによってバッファ回路やシフトレジス
タ回路などの各種回路を構成している。
【０００７】即ち、アクティブマトリクス型表示装置と
は、画素領域にマトリクス状に配置される画素ＴＦＴ
と、周辺駆動回路領域に配置される回路ＴＦＴとを全て
同一基板上に集積化した構成でなる。
【０００８】しかしながら、現在アクティブマトリクス
型の液晶表示装置において表示にムラが生じたり、縞模
様が出てしまうということが問題となっている。特に、
この縞模様は画像表示の際に視覚的な外観を極めて害す
るものである。
【０００９】そして、本発明者らは表示装置を駆動させ
た際に発生する縞模様の様に見える表示不良（表示欠
陥）についての研究を重ねた結果、その原因が画素ＴＦ
Ｔの活性層に形成されるＬＤＤ領域にあることを見出し
た。その理由は以下に示すような理由による。
【００１０】アクティブマトリクス型液晶表示装置を構
成する際、薄膜トランジスタの活性層には一般的に結晶
性珪素膜が用いられる。結晶性珪素膜は非晶質珪素膜を
結晶化して得るのが一般的である。
【００１１】結晶化手段としては低温で結晶化できる利
点を持つエキシマレーザーアニールが多用されている。
レーザーアニールによる結晶化は線状や矩形状にビーム
加工したレーザーを照射して行われる。一般的にレーザ
ーアニールによって結晶化した結晶性珪素膜は均一な結
晶性を得るのが困難であることが知られている。
【００１２】また、瞬間的に結晶成長する結晶粒間に押
し寄せられた溶融状態の珪素膜はちょうど波のように盛
り上がった状態で固相となってしまう。すると、このよ
うな部分は得られた結晶性珪素膜表面において丘状の突
起（以下、この突起をリッジと呼ぶ）として確認され
る。
【００１３】このように、レーザーアニールにより得ら
れた結晶性珪素膜は基板面内において結晶性や表面状態
が様々に異なる状態となっている。
【００１４】ＬＤＤ領域を形成する際、結晶性珪素膜は
不純物イオンを注入されるため結晶性が乱されて一旦非
晶質化する。この時、上記結晶性の違いやリッジの存在
確率の違い等の影響で、不純物イオン濃度にバラツキが
生じている。
【００１５】その結果、レーザーアニールによる不純物
イオンの活性化と珪素膜の再結晶化を行った際に、上記
結晶性のバラツキやリッジの存在による不純物イオン濃
度のバラツキ等を反映してＬＤＤ領域のシート抵抗にバ
ラツキが生じる。
【００１６】即ち、レーザーアニールに起因するバラツ
キがそのままＬＤＤ領域のシート抵抗のバラツキに大き
な影響を与えるのである。このＬＤＤ領域のシート抵抗
のバラツキがＴＦＴ動作時のオン電流のバラツキに対応
する。
【００１７】そして、そのオン電流のバラツキが大きい
場合には画素電極への電荷の蓄積が不十分となり所望の
画像表示が不可能となる。また、オン電流のバラツキは
画素電極への蓄積電荷量に影響するため画素電極の保持
電圧レベルがオン電流のバラツキに応じて変化し、所望
の階調表示が得られないといった問題も発生する。
【００１８】一方で、高速動作および高出力を要求され
る回路ＴＦＴは発熱やホットキャリアによる劣化が重要
な問題となるので、必然的にＬＤＤ領域は必要不可欠な
構成であった。
【００１９】従って、特開平1-289917号公報に記載され
る様に画素ＴＦＴおよび回路ＴＦＴとを同一構造のＴＦ
Ｔでもって構成すると、必ず画素ＴＦＴにもＬＤＤ領域
が設けられていた。
【００２０】即ち、同一構造を有するＴＦＴを全ての回
路（アクティブマトリクス回路および周辺駆動回路）に
適用する場合、周辺駆動回路を念頭におくと必然的に耐
劣化性を重視してＬＤＤ領域を構成することになり、そ
の事が逆に画素ＴＦＴのオン電流のバラツキを招き、縞
模様の様な表示欠陥を発生させる原因となってしまって
いたのである。
【００２１】また一方で、16V 程度の高耐圧を要求する
バッファ回路を構成する回路ＴＦＴにＬＤＤ領域を配置
すると、動作速度が遅くなり回路特性が低下するといっ
たことが問題となっている。
【００２２】
【発明が解決しようとする課題】本明細書で開示する発
明は、上記問題点を解決して高精細かつ高い信頼性を有
する周辺駆動回路一体型のアクティブマトリクス型表示
装置およびそれを実現する技術を提供することを課題と
する。
【００２３】
【課題を解決するための手段】本明細書で開示する発明
の構成は、アクティブマトリクス回路と周辺駆動回路と
が同一基板上に集積化された構成を有し、前記周辺駆動
回路には本質的に異なる構造および／または異なる動作
原理を有する少なくとも２種類の薄膜トランジスタが配
置されており、前記２種類の薄膜トランジスタはどちら
も前記アクティブマトリクス回路に配置された薄膜トラ
ンジスタと本質的に異なる構造を有することを特徴とす
る。
【００２４】即ち、同一基板上に形成されたアクティブ
マトリクス回路と周辺駆動回路とを集積化した構成にお
いて、各回路を構成するＴＦＴを必要に応じて異なる構
造および／または異なる動作原理とする。
【００２５】また、他の発明の構成は、アクティブマト
リクス回路と周辺駆動回路とが同一基板上に集積化され
た構成を有し、前記周辺駆動回路には本質的に異なる構
造および／または異なる動作原理を有する少なくとも２
種類の薄膜トランジスタが配置されており、前記少なく
とも２種類の薄膜トランジスタの内、バッファ回路を構
成する薄膜トランジスタの活性層はソース領域、浮島領
域、ベース領域およびドレイン領域からなり、他の回路
を構成する薄膜トランジスタはＮチャネル型の薄膜トラ
ンジスタとＰチャネル型の薄膜トランジスタとを相補的
に組み合わせたＣＭＯＳ構造を構成しており、前記Ｎチ
ャネル型の薄膜トランジスタにはＬＤＤ領域が配置さ
れ、前記Ｐチャネル型の薄膜トランジスタおよび前記ア
クティブマトリクス回路に配置された薄膜トランジスタ
にはＬＤＤ領域が配置されないことを特徴とする。
【００２６】本発明の第１の主旨は、アクティブマトリ
クス回路を構成する画素ＴＦＴにはＬＤＤ領域の様な緩
衝領域を設けないことにある。従来例で述べた様に、縞
模様に見える表示不良への対策としてＬＤＤ領域の様な
緩衝領域を形成しない構成とすることが効果的だからで
ある。
【００２７】また、画素ＴＦＴは必要とする移動度が小
さく、大電流が流れることがないので耐劣化性に厳しい
条件がない。また、等価的に複数のＴＦＴを直列に接続
したと見なせるマルチゲイト型ＴＦＴ構造を採用して個
々のチャネル／ドレイン接合部にかかる電界を緩和させ
ることで耐圧性を向上させることが可能である。
【００２８】本発明の第２の主旨は、周辺駆動回路には
本質的に異なる構造および／または異なる動作原理を有
する少なくとも２種類の回路ＴＦＴが配置されているこ
とにある。
【００２９】ここでアクティブマトリクス型液晶表示装
置の集積化回路を構成する側の基板（アクティブマトリ
クス基板と呼ぶ）の簡略化した回路構成を図１に示す。
【００３０】図１において１００はアクティブマトリク
ス回路であり、マトリクス状に配置された複数の画素Ｔ
ＦＴで構成されている。この画素ＴＦＴは上述の様にＬ
ＤＤ領域を設けない様に形成されている。
【００３１】また、１０１の点線で囲まれた領域は垂直
走査駆動回路領域、１０２の点線で囲まれた領域は水平
走査駆動回路領域である。垂直走査駆動回路領域１０１
および水平走査駆動回路領域１０２は機能毎に以下に示
す様な回路に区別される。
【００３２】まず、垂直走査駆動回路はシフトレジスタ
回路１０３、レベルシフタ回路１０４、バッファ回路１
０５、サンプリング回路１０６とで構成される。なお、
シフトレジスタ回路１０３はカウンタ回路とデコーダ回
路を組み合わせて代用する場合もある。
【００３３】ここでレベルシフタ回路１０４とは、駆動
電圧の増幅を行う回路のことである。例えば、現状では
シフトレジスタ回路が10V で駆動されるので、バッファ
回路１０５を16V で駆動するにはレベルシフタ回路１０
４で10V から16V への電圧変換を行う必要がある。
【００３４】また、水平走査駆動回路はシフトレジスタ
回路１０７、レベルシフタ回路１０８、バッファ回路１
０９とで構成される。勿論、シフトレジスタ回路１０７
はカウンタ回路とデコーダ回路を組み合わせて代用する
ことができる。
【００３５】また近年、同一基板上に全てのシステムを
構築するシステム・オン・グラスの研究が急速に進めら
れており、近い将来には上記回路以外にメモリ回路１１
０、ＣＰＵ回路１１１、デジタル／アナログ変換回路１
１２等で構成されるコントロール回路領域１１３が形成
されることも予想される。
【００３６】これら各種回路は大抵の場合は低電力化が
求められるため、3 〜10V 程度の駆動電圧で動作する。
この程度の駆動電圧であるならば、その回路を構成する
ＴＦＴに対して特に高耐圧を要求する必要はない。
【００３７】しかしながら、バッファ回路１０５、１０
９はその機能上、前述の回路よりも5V以上またはそれ以
上の高電圧（例えば16V)で駆動する必要がある。従っ
て、その場合は耐圧の高いＴＦＴでバッファ回路１０
５、１０９を構成しなければならない。
【００３８】ところが、バッファ回路１０５、１０９は
高耐圧と同時に高速動作が要求されるため、ＬＤＤ領域
やオフセットゲイト領域のような緩衝領域を配置するこ
とによる耐圧の向上には限界がある。
【００３９】なぜならば、ＬＤＤ領域やオフセットゲイ
ト領域を配置するとソース／ドレイン領域間の抵抗が高
くなり、オン電流や移動度を高めることが出来ず高速動
作には不利な構造となるからである。
【００４０】この様に高い耐圧と高速動作、さらに大オ
ン電流特性が要求されるバッファー回路１０５、１０９
には、本発明者らが発明したソース領域、浮島領域、ベ
ース領域およびドレイン領域からなる活性層を有するＴ
ＦＴを使用する。
【００４１】このソース領域、浮島領域、ベース領域お
よびドレイン領域からなる活性層を有するＴＦＴとは、
概略的に以下に説明するような特徴を有する薄膜トラン
ジスタのことである。この説明は図２〜図４を用いて行
う。
【００４２】このＴＦＴは基本的に絶縁ゲイト型電界効
果トランジスタの構成を有している。そして、オン動作
時のオン電流の流れる経路と、オフ動作時のオフ電流の
流れる経路とが異なる動作をするものである。
【００４３】即ち、オン動作時におけるキャリア（Ｎチ
ャネル型であれば電子）の移動経路とオフ動作時のキャ
リア（Ｎチャネル型であればホール）の移動経路とを異
ならせた構成を有している。
【００４４】このような構成とすることにより、低オフ
電流特性、高耐圧、高信頼性を有した構成とすることが
できる。そして、高速動作させることができ、さらに大
きなオン電流を流すことができる。
【００４５】上記構成を有するＴＦＴの具体的な構成例
を図２〜図４を用いて説明する。図２（Ａ）に示すのは
薄膜トランジスタの活性層となる島状半導体層である。
この島状半導体層のソースとなる領域２０１およびドレ
インとなる領域２０２で挟まれた領域２００は、選択的
にイオン注入が行なわれ、一導電性を付与した領域（こ
の領域を特に浮島領域とよぶ）２０３〜２０５が形成さ
れている。
【００４６】この浮島領域２０３〜２０５の導電性はソ
ースとなる領域２０１およびドレインとなる領域２０２
の導電性と等しく、例えばＮチャネル型ＴＦＴを作製す
る場合、Ｐ＋イオンを１×１０12〜１×１０14原子／ｃ
ｍ2 、好ましくは３×１０12〜３×１０13原子／ｃｍ2
のドーズ量でイオン注入する。
【００４７】この際、浮島領域２０３〜２０５は必ずし
も図２（Ａ）の様に島状半導体層の外縁に接してなくて
も構わない。即ち、領域２００内に島状に点在するよう
な状態であっても良い。
【００４８】また、領域２００内においてイオン注入が
行われなかった領域２０６は実質的に真性であり、チャ
ネルを形成する領域（この領域を特にベース領域とよ
ぶ）となる。
【００４９】このようなイオン注入が施された島状半導
体層を用いて作製した薄膜トランジスタの電気特性の概
略を以下に説明する。なお、以下の記載は断らない限り
Ｎチャネル型ＴＦＴを例にとって行う。
【００５０】図２（Ａ）に示すような構成でなる島状半
導体層において、薄膜トランジスタがオフ状態の時は、
ベース領域２０６と浮島領域２０３〜２０５との境界は
ポテンシャルバリア（エネルギー障壁）が高く、キャリ
アの移動は殆ど行われない。そのため、キャリアはベー
ス領域２０６のみを経路として移動し、矢印に沿ってキ
ャリアの移動による電流（オフ電流）が観測される。
【００５１】ところが、薄膜トランジスタがオン状態の
時は、ベース領域２０６が反転して浮島領域２０３〜２
０５との境界はポテンシャルバリアが極めて小さい状態
となる。その結果、キャリアはベース領域２０６と浮島
領域２０３〜２０５との間を容易に移動するようにな
り、図２（Ｂ）の矢印で示すような経路でキャリアの移
動による電流（オン電流）が観測される。
【００５２】このように薄膜トランジスタのオフ状態と
オン状態とでポテンシャルバリアが変化する様子を図３
を用いて概略説明する。なお、図３においてＶｇはゲイ
ト電圧（Ｖｇ＞０）、Ｅｃは伝導帯、Ｅｖは価電子帯、
Ｅｆはフェルミレベルを表している。
【００５３】まず、薄膜トランジスタがオフ状態（ゲイ
トに負電圧が印加された状態）の時、ベース領域２０６
においては図３（Ａ）のようなバンド状態となってい
る。即ち、少数キャリアである正孔が半導体表面に集ま
り、電子が払われた状態にあるため、ソース／ドレイン
間では正孔が若干移動する。これがオフ電流として観測
される。
【００５４】一方、浮島領域２０３〜２０５はＰ＋イオ
ンを注入してあるため、フェルミレベルＥｆは伝導帯Ｅ
ｃの近くへと押し上げられている。この時、浮島領域２
０３〜２０５においては図３（Ｂ）のようなバンド状態
となっている。
【００５５】図３（Ｂ）のように、Ｎ型を示す半導体層
である浮島領域２０３〜２０５においてはゲイトに負電
圧を印加しても、エネルギーバンドは僅かにしか曲がら
ない。
【００５６】従って、図３（Ａ）における半導体表面の
価電子帯のエネルギーと図３（Ｂ）における半導体表面
の価電子帯のエネルギーとのエネルギー差がポテンシャ
ルバリアに相当する。そのため、正孔がベース領域２０
６と浮島領域２０３〜２０５を往復することはない。
【００５７】次に、薄膜トランジスタがオン状態（ゲイ
トに正電圧が印加された状態）の時、ベース領域２０６
においては図３（Ｃ）のようなバンド状態となってい
る。即ち、多数キャリアである電子が半導体表面に蓄積
されるため、ソース／ドレイン間には電子の移動が生じ
る。
【００５８】この時、浮島領域２０３〜２０５において
は図３（Ｄ）のようなバンド状態となっている。図３
（Ｄ）に示す様に、前述のゲイトに負電圧を印加した時
同様、Ｎ型を示す半導体層である浮島領域２０３〜２０
５においてはゲイトに正電圧を印加してもエネルギーバ
ンドは殆ど曲がらない。
【００５９】しかしながら、図３（Ｄ）において元々フ
ェルミレベルＥｆは伝導帯Ｅｃの近くに押し上げられて
いるため、伝導帯には多数の電子が常に存在している。
【００６０】従って、ゲイトに正電圧を印加した場合、
ベース領域２０６および浮島領域２０３〜２０５は共に
電子が移動し易いバンド状態となっているため、ベース
領域２０６および浮島領域２０３〜２０５の境界のポテ
ンシャルバリアは無視することが出来る。
【００６１】以上の様に、オフ状態ではベース領域２０
６のみがキャリアの移動経路となり、オン状態ではベー
ス領域２０６および浮島領域２０３〜２０５がキャリア
の移動経路となる。この様子を簡略化したモデルを用い
て以下にまとめる。
【００６２】図４（Ａ）に示すのは図２（Ａ）と同じ半
導体層である。なお、ベース領域の上方にはゲイト絶縁
膜を介してゲイト電極４００が示されている。
【００６３】薄膜トランジスタがオン状態にある時、即
ち、ゲイト電極に正電圧が印加されると図４（Ａ）中に
記載されたＡ−Ａ’で示される実線方向にオン電流が流
れる。この時、Ａ−Ａ’における断面は図４（Ｂ）の構
造であり、回路図は図４（Ｃ）のようになる。なお、図
４（Ｂ）のゲイト電極４０１下のベース領域は反転層４
０２が形成されている。
【００６４】また、薄膜トランジスタがオフ状態にある
時、即ち、ゲイト電極に負電圧が印加されると図４
（Ａ）中に記載されたＢ−Ｂ’で示される破線に沿って
オフ電流が流れる。この時、Ｂ−Ｂ’における断面は図
４（Ｄ）の構造であり、回路図は図４（Ｅ）のようにな
る。即ち、１つの長いゲイト電極４０３下に長いベース
領域が存在し、実質的にチャネル長が極端に長いトラン
ジスタを構成していると見なせる。
【００６５】従って、薄膜トランジスタがオン状態の時
はキャリアが最短距離を通って移動し、実質的にチャネ
ル長が短く、かつ、チャネル幅が広くなるため、観測さ
れるオン電流は大きな値となる。
【００６６】一方、薄膜トランジスタがオフ状態の時
は、キャリアがベース領域のみを移動し、実質的にチャ
ネル長が長く、かつ、チャネル幅が狭くなると見なせ
る。即ち、チャネル領域の抵抗成分が実質的に増加した
構成となり、観測されるオフ電流は小さな値となる。
【００６７】以上説明したような構造とすると、島状半
導体層の占有面積をさほど変えずに大幅なオフ電流の低
減およびオン電流の増加、即ち、オン／オフ比を向上す
る効果を得られ、従来以上の性能を有する活性層を形成
することができる。
【００６８】またオフ動作時において、図２（Ａ）にお
ける領域２００の側面を経由して伝導するキャリアの経
路を無くす構成とできることも耐圧や信頼性を向上させ
る上で重要となる。
【００６９】活性層の側面には、パターニングの際に形
成された高密度のトラップが存在しており、そこを経由
してのキャリアの移動経路が形成されやすい。特にオフ
動作時におけるオフ電流の原因は、この活性層の側面を
経由したキャリアの移動によるものが大きい。また、こ
の活性層の側面におけるキャリア移動経路は、不安定な
ものでＴＦＴの信頼性の低下を招く要因ともなる。
【００７０】よって、オフ動作におけるキャリアの移動
経路を図２（Ａ）の矢印で示されるようなものとするこ
とはオフ動作時の耐圧を高め、また高い信頼性を与える
ことに有用なものとなる。
【００７１】また、以上説明した様な薄膜トランジスタ
はそれ自体が高い耐圧性と耐劣化性を有するものである
ので、特にＬＤＤ領域の如き緩衝領域を設けなくても十
分な信頼性を得ることができる。
【００７２】以上の要件をまとめると、課題を解決する
ための手段としては次に挙げる様な構成の表示装置を作
製する必要がある。 （１） アクティブマトリクス回路を構成する画素ＴＦ
ＴにはＬＤＤ領域の様な緩衝領域を設けない。 （２） 周辺駆動回路には本質的に異なる構造および／
または異なる動作原理を有する少なくとも２種類の回路
ＴＦＴが配置されている。
【００７３】なお、（２）において少なくとも２種類の
回路ＴＦＴの内、高耐圧を要求するバッファ回路を構成
する回路ＴＦＴは、図２〜図４を用いて説明した様なソ
ース領域、浮島領域、ベース領域およびドレイン領域か
らなる活性層を有する薄膜トランジスタである。
【００７４】上記（１）の構成を満たす表示装置を作製
するためには、選択的にＬＤＤ領域を形成する技術が必
要である。そこで、本発明者らはＬＤＤ領域を形成する
にあたって、以下に示す様な手段を採用することを提案
している。
【００７５】即ち、他の発明の構成は、アクティブマト
リクス回路と周辺駆動回路とが同一基板上に集積化され
た構成を有する表示装置の作製にあたって、ゲイト電極
および該ゲイト電極と電気的に接続する陽極酸化用配線
を形成する工程と、前記陽極酸化用配線の一部を分断し
て、選択的に一部のゲイト電極との電気的な接続を切り
離すことを目的とする工程と、前記分断工程の後に、前
記陽極酸化用配線と電気的に接続したゲイト電極のみを
陽極酸化して側面に多孔質状の陽極酸化膜を形成する工
程と、を少なくとも有することを特徴とする。
【００７６】本発明者らが採用するＬＤＤ領域形成技術
は、例えば特開平7-169974号公報に記載されている。こ
の公報ではゲイト電極側面に形成した多孔質状の陽極酸
化膜をイオン注入時のマスクとして活用して、チャネル
領域とソースおよびドレイン領域との間にＬＤＤ領域を
形成する技術を提供している。
【００７７】そこで本発明は、この多孔質状の陽極酸化
膜を形成するための陽極酸化用配線を一部で分断し、選
択的に一部のゲイト電極と切り離すことによって当該ゲ
イト電極の側面に多孔質状の陽極酸化膜を形成しないこ
とを特徴としている。
【００７８】即ち、ゲイト電極側面に多孔質状の陽極酸
化膜が形成されないＴＦＴにはＬＤＤ領域が配置されな
いのである。
【００７９】また、他の発明の構成は、アクティブマト
リクス回路と周辺駆動回路とが同一基板上に集積化され
た構成を有する表示装置の作製にあたって、ゲイト電極
および該ゲイト電極と電気的に接続する陽極酸化用配線
を形成する工程と、前記ゲイト電極を陽極酸化して側面
に多孔質状の陽極酸化膜を形成する工程と、前記陽極酸
化膜の内、一部のゲイト電極に形成された陽極酸化膜の
みを選択的に除去する工程と、を少なくとも有すること
を特徴とする。
【００８０】この場合は、一度全てのゲイト電極に多孔
質の陽極酸化膜を形成した後に、一部のゲイト電極に形
成された多孔質の陽極酸化膜のみを選択的に除去するこ
とを特徴としている。
【００８１】また、上述の２通りの方法のどちらにおい
ても、多孔質の陽極酸化膜を形成しない、もしくは除去
してＬＤＤ領域を配置しない薄膜トランジスタは、画素
ＴＦＴおよび図２〜図４を用いて説明したＴＦＴであ
る。
【００８２】
【発明の実施の形態】図１において、アクティブマトリ
クス回路１００内に配置される画素ＴＦＴはＬＤＤ領域
を設けない構成とする。
【００８３】また、周辺駆動回路１０１、１０２を構成
する各種回路の内、高耐圧特性と速い動作速度を要求す
るバッファ回路１０５、１０９は、従来のＴＦＴよりも
高耐圧、高信頼性を有する図２〜図４を用いて説明した
ＴＦＴを用いる。
【００８４】従って、周辺駆動回路においてはＬＤＤ領
域を配置した通常の薄膜トランジスタと、図２〜図４を
用いて説明したＴＦＴとが配置される。この２種類の薄
膜トランジスタは、その構造も動作原理も異なる。
【００８５】また、アクティブマトリクス回路において
はＬＤＤ領域を配置しない通常の薄膜トランジスタが配
置される。この薄膜トランジスタ（画素ＴＦＴ）は、Ｌ
ＤＤ領域の有無または動作原理の違いから、周辺駆動回
路に配置される２種類のＴＦＴのどちらとも異なるもの
である。
【００８６】
【作用】画素ＴＦＴにＬＤＤ領域を配置しない構成とす
ることにより、縞模様として認識される画像表示不良を
発生しない表示装置を作製することができる。
【００８７】また、バッファ回路を図２〜図４を用いて
説明したＴＦＴでもって構成することにより、高速動作
を行うことができ、かつ高い耐圧性を有するバッファ回
路を形成できる。
【００８８】即ち、本発明に従えば高精細で高い信頼性
を有する表示装置を作製することが可能である。
【００８９】上記構成でなる本発明の詳細について、以
下に記載する実施例でもって説明を行うこととする。
【００９０】
【実施例】
〔実施例１〕本実施例では、Ｎチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ構造
と、バッファ回路を構成するＴＦＴと、複数のゲイト電
極を有するマルチゲイト型ＴＦＴとを同一基板上に形成
する場合のそれぞれの作製工程を示す。
【００９１】その際に、本実施例は陽極酸化用配線の一
部を分断して、選択的に一部のゲイト電極との電気的な
接続を切り離し、陽極酸化用配線と電気的に接続したゲ
イト電極のみを陽極酸化する例を示す。説明は図５を用
いて行う。
【００９２】まず、図５（Ａ）において絶縁性を有する
基板、代表的にはガラス基板上に酸化珪素膜等の絶縁膜
を成膜した基板５０１を準備する。そして、その上に図
示しない非晶質珪素膜をプラズマＣＶＤ法や減圧熱ＣＶ
Ｄ法により200 〜1000Åの厚さに成膜する。
【００９３】この図示しない非晶質珪素膜を適当な結晶
化方法により結晶化して図示しない結晶性珪素膜を得
る。結晶化方法としては、500 〜700 ℃、代表的には60
0 ℃の温度で1 〜24hr程度の加熱処理を施したり、Ｋｒ
ＦやＸｅＣｌのエキシマレーザーによるアニールを行え
ば良い。また、両手段を併用することも効果的である。
【００９４】また、結晶化に際して結晶化を助長する金
属元素を導入すると低温、短時間で優れた結晶性を得る
ことが可能であるので好ましい。
【００９５】次に、得られた図示しない結晶性珪素膜を
パターニングして活性層５０２〜５０５を形成する。
【００９６】なお、５０２はＣＭＯＳ構造においてＰチ
ャネル型ＴＦＴを、５０３はＮチャネル型ＴＦＴを形成
する活性層であり、シフトレジスタ回路等の周辺駆動回
路を形成する。
【００９７】また、５０４は図２〜図４を用いて説明し
たＴＦＴを形成する活性層であり、バッファ回路を形成
する。
【００９８】また、５０５はマルチゲイト型ＴＦＴを形
成するための活性層であり、アクティブマトリクス回路
に配置される画素ＴＦＴを形成する。
【００９９】各活性層５０２〜５０５を形成したら、そ
れを覆う様に酸化珪素膜でなるゲイト絶縁膜５０６を12
00Åの厚さに成膜する。ゲイト絶縁膜５０６としては、
他にも窒化珪素膜やSiO X N Y で示される酸化窒化珪素
膜等の絶縁膜を用いることができる。
【０１００】次に、0.2wt%のスカンジウムを含有したア
ルミニウム膜を2500〜4000Åの厚さに成膜する（図示せ
ず）。スカンジウムは後の熱処理工程でヒロックやウィ
スカーといった刺状に突起物の発生を抑制する効果があ
る。
【０１０１】次に、このアルミニウム膜の表面に図示し
ない極薄い陽極酸化膜を形成する。この陽極酸化膜は、
３％の酒石酸を含んだエチレングリコール溶液をアンモ
ニア水で中和したものを電解溶液として行う。即ち、こ
の電解溶液中において、アルミニウム膜を陽極、白金を
陰極として陽極酸化を行う。
【０１０２】この工程で形成される陽極酸化膜は緻密な
膜質を有し、アルミニウム膜のパターニングを行う際に
形成されるレジストマスクとの密着性を向上させるため
に機能する。なお、この図示しない陽極酸化膜の膜厚は
100 Å程度とする。またこの膜厚は印加電圧によって制
御することができる。
【０１０３】次に、レジストマスク５０７を利用して図
示しないアルミニウム膜をパターニングし、ゲイト電極
の基となるアルミニウム膜のパターン５０８〜５１１を
形成する。
【０１０４】なお、５１０で示されるパターンを上面か
ら見ると図４（Ａ）のゲイト電極４００の様に、１つの
ゲイト電極の一部をくり抜いたような形状となってい
る。従って、断面図では３つのゲイト電極に分断されて
いる様に見えるが、全て１つのゲイト電極の一部であ
る。
【０１０５】また、５１１で示されるアルミニウムのパ
ターンの断面図が図５（Ａ）の様に分断されている様に
見えるのは、一般的にマルチゲイト型ＴＦＴはジグザグ
に曲がりくねった活性層を１本のゲイト線（実質的には
ゲイト電極）が横切る様な構成でなるからである。
【０１０６】なお、図５、図６で示すマルチゲイト型Ｔ
ＦＴの図面は、このＴＦＴが等価的に複数のＴＦＴを直
列に接続した構成と見なせることを表現している。
【０１０７】なお、５１２は後にゲイト絶縁膜５０６を
介して活性層５０５との間に補助容量を形成する容量線
の基となるパターンである。
【０１０８】また、図示されないが上記アルミニウムの
パターン以外にも、同一材料で陽極酸化用配線が形成さ
れる。この陽極酸化用配線容量は、電気的に全てのゲイ
ト電極、ゲイト線および容量線と電気的に接続してい
る。
【０１０９】以上の様に図示しないアルミニウム膜をパ
ターニングしてパターン形成を行うのであるが、本発明
ではこの時に陽極酸化用配線の一部をパターン形成と同
時に分断することが重要である。
【０１１０】即ち、陽極酸化用配線の一部を分断して特
定のアルミニウムのパターンのみを電気的に切り離した
状態とする。本実施例では、アルミニウムのパターン５
０９、５１０、５１１を図示しない陽極酸化用配線から
切り離す。
【０１１１】こうして図５（Ａ）に示す状態を得る。図
５（Ａ）に示す状態では、陽極酸化用配線と接続してい
るのはアルミニウム膜のパターン５０８、５０９のみと
なっている。
【０１１２】次に、再びアルミニウム膜のパターン５０
８、５０９を陽極とした陽極酸化を行う。なお、ここで
は陽極酸化の電解溶液として３％のシュウ酸水溶液を用
いる。
【０１１３】この陽極酸化工程においては、レジストマ
スク５０７が存在するために陽極酸化がアルミニウムの
パターン５０８、５０９の側面のみにおいて進行する。
従って、図５（Ｂ）の５１３、５１４で示されるように
陽極酸化膜が形成される。
【０１１４】また、この工程で形成される陽極酸化膜５
１３、５１４は、多孔質状を有しており、その成長距離
も数μｍまで行わせることができる。本実施例では上記
の多孔質状の陽極酸化膜５１３、５１４の膜厚を7000Å
とする。またこの陽極酸化膜５１３、５１４の膜厚は陽
極酸化時間によって制御することができる。
【０１１５】この時、前述の分断工程によりアルミニウ
ムのパターン５０９、５１０、５１１は陽極酸化用配線
から切り離されているので陽極酸化は行われない。即
ち、図５（Ｂ）に示す様に多孔質状の陽極酸化膜は形成
されない。
【０１１６】次に、図５（Ｂ）に示す多孔質状の陽極酸
化膜５１３、５１４を形成したら、レジストマスク５０
７を取り除く。そして、再度の陽極酸化を行うことによ
り、緻密な陽極酸化膜５１５、５１６を形成する。この
陽極酸化工程は、前述の緻密な陽極酸化膜を形成したの
と同じ条件で行う。
【０１１７】ただし、形成する膜厚を500 〜2000Åとす
る。この工程においては、多孔質状の陽極酸化膜５１
３、５１４の内部に電解溶液が進入するために図５
（Ｃ）に示すように緻密で強固な陽極酸化膜５１５、５
１６が形成される。
【０１１８】この陽極酸化膜の膜厚を1500Å以上という
ように厚くすると、後の不純物イオンの注入工程におい
て、オフセットゲイト領域を形成することができる。
【０１１９】また、この緻密な陽極酸化膜５１５、５１
６は、後の工程においてゲイト電極５１７、５１８の表
面にヒロックが発生することを抑制するために機能す
る。
【０１２０】なお、陽極酸化用配線と切り離した他のア
ルミニウム膜にパターン５１０〜５１２は、この工程に
おいても当然陽極酸化膜を形成されない。従って、アル
ミニウムのパターン５１０、５１１が後にそのままゲイ
ト電極となり、５１２が容量線となる。
【０１２１】次に、この状態においてソース／ドレイン
領域を形成するための不純物イオンの注入を行う。まず
始めにＮチャネル型の薄膜トランジスタを作製するため
にＰ（リン）イオンの注入を行う。
【０１２２】このイオン注入は0.2 〜5 ×1015/cm2、好
ましくは1 〜2 ×1015/cm2という高いドーズ量でイオン
注入法（イオンドーピング法）により行う。この工程に
おいて、高濃度に不純物が添加された領域５１９〜５３
１が形成される。
【０１２３】この時、５１９、５２０は後にコンタクト
パッドと呼ばれる領域であり、５２１、５２２はそれぞ
れＣＭＯＳ構造を構成するＮチャネル型ＴＦＴのドレイ
ン領域、ソース領域である。
【０１２４】また、５２３、５２６はそれぞれ図２〜図
４を用いて説明したＴＦＴのソース領域、ドレイン領域
であり、５２４および５２５は浮島領域である。
【０１２５】また、５２７、５３１はそれぞれマルチゲ
イト型ＴＦＴのソース領域、ドレイン領域であり、５２
８、５２９、５３０は活性層のチャネル同士を繋ぐ配線
の様な役目を果たす導電領域となる。
【０１２６】こうして図５（Ｃ）に示す様に高濃度不純
物領域５１９〜５３１が形成された状態が得られる。次
に、酢酸とリン酸と硝酸とを混合した混酸を用いて、多
孔質状の陽極酸化膜５１３、５１４を選択的に除去した
後に、Ｐチャネル型ＴＦＴを構成する素子上にレジスト
マスク５３２を設けて再度Ｐイオンのイオン注入を行な
う。
【０１２７】このイオン注入は、先のソース／ドレイン
領域を形成する際よりも低ドーズ量でもって行なわれ
る。本実施例では、0.1 〜5 ×1014/cm2、好ましくは0.
3 〜1×1014/cm2という低いドーズ量でイオン注入法に
より行う。
【０１２８】すると、前記高濃度不純物領域５１９〜５
３１と比較して不純物濃度の低い、低濃度不純物領域５
３３、５３４がＣＭＯＳ構造を構成するＮチャネル型Ｔ
ＦＴに形成される。さらに、自己整合的にチャネル領域
５３５が形成される。なお、チャネル領域５３５とドレ
イン領域５２１との間に配置された低濃度不純物領域５
３３が通常ＬＤＤ領域と呼ばれる領域である。（図５
（Ｄ））
【０１２９】次に、図６（Ａ）に示す様に、Ｎチャネル
型ＴＦＴを構成する素子（本実施例では、ＣＭＯＳ構造
を構成する片方のＴＦＴのみをＰ型とする）上にレジス
トマスク５３６を設け、Ｐ型導電性を付与する不純物イ
オンの注入を行う。この際、図５（Ｃ）の高濃度不純物
領域５１９、５２０をＮ型からＰ型へ反転させる必要が
あるため、１度目のＰイオン注入よりも高いドーズ量で
イオン注入を行う。
【０１３０】本実施例では、このＰ型導電性を付与する
不純物イオンとしてＢ（ボロン）イオンの注入を0.1 〜
2.5 ×1016/cm2、好ましくは0.5 〜1 ×1016/cm2という
高いドーズ量でイオン注入法により行う。
【０１３１】上記不純物イオン（Ｂイオン）の注入工程
により、Ｐチャネル型ＴＦＴを構成する活性層にはＰ型
を示す領域５３７、５３８と、これより強いＰ型を示す
領域５３９、５４０およびチャネル領域５４１が形成さ
れる。
【０１３２】なお、本発明者らは領域５３７、５３８を
実質的に後に形成するソース／ドレイン電極との電気的
接触をとるためのパッド（コンタクトパッドと呼ぶ）と
して定義している。また、領域５３９をソース領域、５
４０をドレイン領域として定義する。
【０１３３】このようにソース領域５３９およびドレイ
ン領域５４０は実質的に真性であった領域にＢイオンの
みを注入して形成されている。そのため、他のイオンが
混在しないので不純物濃度の制御が用意なものとなり、
整合性の良いＰＩ接合を実現できる。しかもイオン注入
による結晶性の乱れも比較的小さなもので済む。
【０１３４】従って、本実施例の構造ではＰチャネル型
ＴＦＴに対してはＬＤＤ領域は配置されない。ただし、
Ｐチャネル型ＴＦＴはそれ自体で耐劣化性に優れるた
め、ＬＤＤ領域を配置しなくても問題とはならない。
【０１３５】また、例えば図５（Ｃ）のイオン注入の段
階でＰチャネルＴＦＴ側の素子をレジストマスクで隠し
て図５（Ｃ）および図５（Ｄ）で説明した工程に従って
Ｎチャネル型ＴＦＴを完成し、その後で今度はＮチャネ
ル型ＴＦＴ側の素子をレジストマスクで隠して同様の工
程でＰチャネル型ＴＦＴを形成することもできる。
【０１３６】すると、多少工程数が増えるがＮチャネル
型ＴＦＴとＰチャネル型ＴＦＴの両方にＬＤＤ領域を形
成することができる。
【０１３７】次に、５４２の領域は図２〜図４を用いて
説明したＴＦＴのベース領域であり、実質的にはチャネ
ル領域として機能する。このベース領域５４２は浮島領
域５２４、５２５によって分断されている様に見える
が、ゲイト電極５１０下に自己整合的に形成されるため
図２（Ａ）のベース領域２０６のように全て繋がってい
る。
【０１３８】また、５４３〜５４５で示される領域はマ
ルチゲイト型ＴＦＴのチャネル領域であり、ゲイト電極
５１１によって自己整合的に形成される。
【０１３９】なお、５４６で示される領域は実質的に真
性な領域であるが、実際にＴＦＴを駆動する際には容量
線５１２に対して常に固定電圧が印加されるので常時オ
ン状態、即ちチャネルを形成した導電性を有する状態と
なる。
【０１４０】さらに、上記の不純物イオンの注入工程の
後、レーザー光または赤外光または紫外光の照射を行う
ことによって、イオンの注入が行われた領域のアニール
を行う。このアニールによって注入された不純物イオン
の活性化と同時に活性層受けた損傷の回復を行うことが
できる。
【０１４１】以上の様にして図６（Ａ）に示す状態が得
られたら、第１の層間絶縁膜５４７を3000Åの厚さに成
膜する。第１の層間絶縁膜５４７としては、酸化珪素
膜、窒化珪素膜、酸化窒化珪素膜等を用いることができ
る。
【０１４２】次に、第１の層間絶縁膜５４７にコンタク
トホールを形成して、ソース電極５４８〜５５１および
ドレイン電極５５２〜５５４を形成する。なお、５５２
で示される様に、ＣＭＯＳ構造を構成するＮチャネル型
ＴＦＴおよびＰチャネル型ＴＦＴのドレイン電極は接続
した構造とする。
【０１４３】次に、第２の層間絶縁膜５５５を0.3 〜5
μｍの厚さに成膜する。第２の層間絶縁膜５５５として
は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹
脂材料等を用いることができる。（図６（Ｂ））
【０１４４】特に、ポリイミドなどに代表される有機性
樹脂材料を用いると、容易に膜厚を稼ぐことができる
上、比誘電率が低いため第２の層間絶縁膜５５５を介し
た寄生容量の形成を問題のないレベルとすることができ
る。
【０１４５】また、有機性樹脂材料は膜厚を容易に稼ぐ
ことができるため、平坦化膜としての効果が大きいばか
りでなく、製造工程のスループットが向上するといった
利点を持っている。
【０１４６】次に、第２の層間絶縁膜５５５にコンタク
トホールを形成し、その上に透明導電膜でなる画素電極
５５６を形成する。本実施例では、画素電極５５６とし
て1000Å厚のＩＴＯ（Indium Tin Oxide) 膜を用いる。
【０１４７】なお、この画素電極５５６はマルチゲイト
型ＴＦＴのドレイン電極５５４と電気的に接続する様に
形成する。画素電極（ＩＴＯ膜）５５６とドレイン領域
（珪素膜）５３１との接触抵抗は非線形であるので、直
接接触するとコンタクト不良を起こしやすくなる。
【０１４８】従って、本実施例の様にドレイン電極５５
４を介してドレイン領域５３１と電気的に接続する構造
とすると、コンタクト不良のない良好なオーミックコン
タクトが得られる。
【０１４９】また、コンタクトホールを形成する際に第
２の層間絶縁膜５５５のみをエッチング除去すれば良い
のも利点である。すると、直接ドレイン領域５３１と接
続するよりも製造工程を容易なものとし、形状を崩さず
にコンタクトホールを形成できる。
【０１５０】以上の様にして、図６（Ｃ）に示す様なＮ
チャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組
み合わせたＣＭＯＳ構造と、バッファ回路を構成する図
２〜図４を用いて説明したＴＦＴと、複数のゲイト電極
を有するマルチゲイト型ＴＦＴ（本実施例では、画素Ｔ
ＦＴ）とを同一基板上に形成することができる。
【０１５１】図６（Ｃ）に示した様なＣＭＯＳ構造は、
主にシフトレジスタ回路、レベルシフタ回路、サンプリ
ング回路、メモリ回路、ＣＰＵ回路およびデジタル／ア
ナログ変換回路等の低電圧駆動回路に専ら使用する。
【０１５２】また、図２〜図４を用いて説明したＴＦＴ
はバッファ回路等の様に高い耐圧性能を要求する高電圧
駆動回路に専ら使用する。なお、図６（Ｃ）ではＮチャ
ネル型ＴＦＴのみを記載しているが、実際に回路を構成
する際は、Ｐチャネル型ＴＦＴを同時に形成して、ＣＭ
ＯＳ構造を構成することも可能であることは言うまでも
ない。
【０１５３】また、ＬＤＤ領域を配置しないマルチゲイ
ト型ＴＦＴはアクティブマトリクス回路を構成する画素
ＴＦＴとして専ら使用する。ＬＤＤ領域を配置しない事
は縞模様に見える表示欠陥を防ぐための対策となり、マ
ルチゲイト型ＴＦＴの採用は耐圧を高めるための対策と
なる。
【０１５４】〔実施例２〕本実施例では、ＬＤＤ領域を
選択的に形成する手段について実施例１とは異なる手段
を用いる場合の例を示す。具体的には、多孔質の陽極酸
化膜を一旦全てのアルミニウム膜側面に形成し、後に選
択的に除去する場合の例である。
【０１５５】基本的な説明は実施例１と同様であるの
で、ここでは変更点のみを図７を用いて説明する。
【０１５６】まず、実施例１の工程に従って図５（Ａ）
と同じ状態を得る。この際、全てのアルミニウムのパタ
ーンは、後に多孔質の陽極酸化膜の膜厚分だけ内側に細
くなることを考慮して、ゲイト電極の設計寸法よりも若
干太めにパターン形成しておくことが望ましい。
【０１５７】次に、実施例１の２度目の陽極酸化と同じ
条件で陽極酸化を行い、全てのアルミニウムのパターン
の側面に多孔質の陽極酸化膜７０１〜７０５を形成す
る。（図７（Ａ））
【０１５８】次に、アルミニウムのパターン上に配置さ
れていたレジストマスク５０７を除去し、再度、緻密な
陽極酸化膜の形成を行う。本実施例では、実施例１と異
なり陽極酸化用配線の分断を行っていないので、全ての
アルミニウムのパターンに緻密な陽極酸化膜７０６〜７
１０が形成される。（図７（Ｂ））
【０１５９】次に、ＣＭＯＳ構造を構成するＮチャネル
型ＴＦＴおよびＰチャネル型ＴＦＴを覆って再びレジス
トマスク７１１を形成する。（図７（Ｃ））
【０１６０】この状態で酢酸、リン酸、硝酸を混合した
混酸を用いて多孔質の陽極酸化膜７０８〜７１０の除去
を行う。
【０１６１】以上の過程を経て図７（Ｄ）に示す様な構
造が得られる。この構造は基本的に図５（Ｃ）に示す構
造と同一のものとなる（緻密な陽極酸化膜７０８〜７１
０が形成されている点のみ異なる）。
【０１６２】従って、以降の工程は実施例１に従えば基
本的には図６（Ｃ）に示す様な状態が得られる。ただ
し、本実施例では、全てのゲイト電極、ゲイト配線およ
び容量線に緻密な陽極酸化膜７０６〜７１０が形成され
る点が実施例１とは異なる。
【０１６３】即ち、本実施例によればゲイト電極やゲイ
ト配線等に発生するヒロックやウィスカーを効果的に抑
制することが可能であり、これら突起物に起因する配線
間ショート（短絡）などを防止することができる。
【０１６４】〔実施例３〕実施例１では、アクティブマ
トリクス回路、即ち画素ＴＦＴの全てをＮチャネル型Ｔ
ＦＴで構成する例を示したが、画素ＴＦＴをＰチャネル
型ＴＦＴで構成しても良い。
【０１６５】画素ＴＦＴをＰチャネル型ＴＦＴとするに
は、図６（Ａ）に示す工程において画素ＴＦＴとなる領
域にはレジストマスク５３６を配置しない構成とし、Ｂ
イオンの注入を行えば良い。
【０１６６】画素ＴＦＴをＰチャネル型ＴＦＴとする
と、画素ＴＦＴの耐劣化性が向上するため、信頼性の高
い画像表示領域を構成することができる。
【０１６７】〔実施例４〕実施例１では、バッファ回路
を構成する図２〜図４を用いて説明したＴＦＴをＮチャ
ネル型ＴＦＴで構成する例を示したが、Ｐチャネル型Ｔ
ＦＴで構成しても良い。また、Ｎチャネル型とＰチャネ
ル型の両方を形成してＣＭＯＳ構造を構成することも可
能である。
【０１６８】バッファ回路をＰチャネル型ＴＦＴで構成
するには、図６（Ａ）に示す工程においてバッファ回路
を構成するＴＦＴとなる領域にはレジストマスク５３６
を配置しない構成とし、Ｂイオンの注入を行えば良い。
【０１６９】バッファ回路をＰチャネル型ＴＦＴで構成
すると、従来の高い耐圧性に加えてさらに耐劣化性も向
上するため、信頼性の高い画像表示領域を構成すること
が可能である。
【０１７０】〔実施例５〕本発明においてアクティブマ
トリクス回路を構成する画素ＴＦＴに対してＬＤＤ領域
を設けない理由として、ＬＤＤ領域に起因するオン電流
のバラツキが、縞模様に見える表示欠陥の原因となって
いることは既に述べた。
【０１７１】しかし、本発明により画素ＴＦＴにＬＤＤ
領域を配置しない構成としても、例えばソース領域やド
レイン領域の導電性がバラツキを持ってしまえば、その
影響を受けてオン電流にもバラツキが発生してしまう。
【０１７２】従って、ソース領域およびドレイン領域を
形成するＮ型もしくはＰ型の導電層のシート抵抗は、そ
のバラツキの影響が階調表示に悪影響を及ぼさない程度
にまで十分小さくなくてはならない。
【０１７３】本発明者らの解析結果によれば、ソース領
域およびドレイン領域のシート抵抗が１×103 Ω／□以
下、好ましくは0.5 ×103 Ω／□以下であれば、上記問
題を生じない表示装置を構成することが可能である。
【０１７４】なお、実施例１に示した条件による不純物
イオン注入を行った場合、Ｎ型とＰ型のどちらのソース
領域およびドレイン領域のシート抵抗も、300 〜500 Ω
／□の範囲に納まるものであった。
【０１７５】〔実施例６〕実施例１または実施例２にお
いて、図６（Ｃ）に示される様に図２〜図４を用いて説
明したＴＦＴは低濃度不純物領域を配置しない構成であ
ったが、低濃度不純物領域を配置した構成とすることも
可能である。
【０１７６】実施例１に記載した方法に従って選択的に
低濃度不純物領域を設ける場合、多孔質の陽極酸化膜を
形成しないアルミニウムのパターンを陽極酸化用配線と
切り離す際に、図２〜図４を用いて説明したＴＦＴのゲ
イト電極となるアルミニウムのパターンを切り離さなけ
れば良い。
【０１７７】こうすることで、２度目の陽極酸化の際に
多孔質の陽極酸化膜が形成されるので、実施例１と同様
のイオン注入工程を行えば低濃度不純物領域を配置する
ことが可能である。
【０１７８】また、実施例２に記載した方法に従って選
択的に低濃度不純物領域を設ける場合、図７（Ｃ）の工
程において、図２〜図４を用いて説明したＴＦＴをレジ
ストマスク７１２で覆ってしまえば良い。
【０１７９】こうすることで、多孔質の陽極酸化膜７０
３を残すことができるので実施例１と同様のイオン注入
工程を行えば低濃度不純物領域を配置することが可能で
ある。
【０１８０】以上の様にして、図２〜図４を用いて説明
したＴＦＴに低濃度不純物領域を配置した場合の活性層
の構成を図８に示す。
【０１８１】図８において、活性層８０１にはソース領
域８０２、浮島領域８０３〜８０５、ドレイン領域８０
６が同じ濃度の不純物イオンを注入して形成されてい
る。また、図示しないゲイト電極で遮蔽されて不純物イ
オンの注入されなかった領域はベース領域８０７を形成
する。
【０１８２】そして、上記２通りの方法により低濃度に
不純物イオンを注入することにより浮島領域８０３〜８
０５の周辺にはそれぞれ低濃度不純物領域８０８〜８１
２が形成される。
【０１８３】この図２〜図４を用いて説明したＴＦＴは
オフ動作時において、浮島領域８０３〜８０５とベース
領域（この時、浮島領域とは逆の導電型を示している）
との間にはＰＮ接合が形成される。半導体膜が多結晶状
態や微結晶状態にある時は、この接合部分で強電界によ
る劣化や接合状態の変化は生じやすい。
【０１８４】この様な時、図８に示す低濃度不純物領域
８０８〜８１２は、上記ＰＮ接合部分に形成される強電
界を緩和することができる点で有意である。
【０１８５】また、低濃度不純物領域８１２はオン動作
時において導電領域８１３とドレイン８０６との間に形
成される強電界を緩和するＬＤＤ領域となる。なお、こ
こで導電領域８１２とは、浮島領域８０３〜８０５と反
転したベース領域８０７とで構成される領域を意味す
る。
【０１８６】また、上記方法以外に別の手段によりＬＤ
Ｄ領域を形成することもできる。例えば、活性層を構成
する島状の半導体層を形成した後、必要箇所以外をレジ
ストマスク等で隠して、所望の位置に選択的に不純物イ
オンを注入する。ただし、不純物イオンのドーズ量は、
後に形成するソース／ドレイン領域よりも低濃度とす
る。
【０１８７】以上の様に、本実施例に従い図８に示す様
な活性層を有する薄膜トランジスタを形成し、それを用
いてバッファ回路を構成すると高い信頼性を有する回路
を構成することができる。
【０１８８】〔実施例７〕実施例１において、非晶質珪
素膜を結晶化する際に結晶化を助長する触媒として利用
する金属元素は、結晶化後の珪素膜中に残留することで
何らかの悪影響を与える可能性があり好ましいものでは
ない。
【０１８９】本発明者らの研究によれば、金属元素が偏
析した場合にそこが電流の流れる経路となってオフ電流
が増加する可能性が示唆されている。
【０１９０】特に、低オフ電流を要求する画素ＴＦＴに
とってはオフ電流の増加は致命的な問題であり、画素電
極の電荷保持時間、延いては液晶表示装置の画像表示能
力に影響を与える。
【０１９１】そこで、本実施例では非晶質珪素膜に結晶
化を助長する金属元素を導入する結晶化方法を採用する
にあたって、アクティブマトリクス回路には金属元素を
導入せず、周辺駆動回路には金属元素を導入する場合の
例を示す。
【０１９２】結晶化を助長する金属元素を用いた結晶性
珪素膜の形成方法についての詳細は本発明者らによる特
開平6-232509号公報、特開平7-321339号公報に記載され
ているので、ここでは説明を省略することとする。当該
公報によれば、金属元素としてはＮｉ（ニッケル）元素
を用いるのが好ましい。
【０１９３】本実施例では、実施例１と同様の工程に従
って非晶質珪素膜まで成膜したら、酸化珪素膜を500 〜
1000Åの厚さに堆積する。この酸化珪素膜は金属元素
（本実施例ではニッケルを例にとる）を選択的に導入す
るためのマスク材として機能するものである。
【０１９４】酸化珪素膜を堆積したら、周辺駆動回路を
構成する領域のみに選択的に窓を設け、その上にニッケ
ル元素の導入を行う。ニッケル元素の導入はニッケル塩
溶液をスピンコートして、ニッケル元素を含んだ水膜を
非晶質珪素膜表面に形成することにより行われる。
【０１９５】この状態で600 ℃4hr 程度の加熱処理を施
すと、窓を開けた領域にのみニッケル元素が導入されて
いるので、その領域のみで結晶化が進行する。即ち、周
辺駆動回路となる領域は結晶性珪素膜となり、アクティ
ブマトリクス回路となる領域は非晶質珪素膜のままとな
る。
【０１９６】その後、酸化珪素膜でなるマスク材を除去
して、基板全体に対してエキシマレーザーによるレーザ
ーアニール処理を施すことにより、結晶性珪素膜の結晶
化向上および非晶質珪素膜の結晶化を同時に行う。
【０１９７】以上の過程を経ると、周辺駆動回路はニッ
ケル元素を含有した結晶性珪素膜で構成され、アクティ
ブマトリクス回路はニッケル元素を含有しない結晶性珪
素膜で構成することができる。
【０１９８】本実施例に示す構成とすると、アクティブ
マトリクス回路を構成する画素ＴＦＴの活性層にはニッ
ケルのような金属元素が含まれない。従って、低オフ電
流特性を有する画素ＴＦＴを形成できるので、高い画像
表示能力を有する表示装置を作製することが可能とな
る。
【０１９９】〔実施例８〕本実施例ではゲイト電極とし
て導電性を付与した結晶性珪素膜を用いるシリコンゲイ
ト型ＴＦＴを用いる場合の例を示す。シリコンゲイト型
ＴＦＴでは、ＬＤＤ領域の形成方法が実施例１や実施例
２とは異なるので、そこに注目して説明することとす
る。説明は図９を用いて行う。
【０２００】まず、図９においてガラス基板９０１上に
は酸化珪素膜でなるバッファ層９０２が2000Åの厚さに
成膜され、その上に周辺駆動回路を構成するＴＦＴの活
性層９０３と、アクティブマトリクス回路を構成するＴ
ＦＴの活性層９０４とを形成する。（図９（Ａ））
【０２０１】活性層を構成する手段については実施例１
で既に説明したので、ここでの説明は省略する。
【０２０２】次に、活性層９０３、９０４を覆って酸化
珪素膜でなるゲイト絶縁膜９０５を1200Åの厚さに成膜
する。
【０２０３】そして、ゲイト絶縁膜９０５上に図示しな
い導電性を付与した結晶性珪素膜を成膜し、パターニン
グしてゲイト電極９０６、９０７を形成する。図示しな
い導電性を付与した結晶性珪素膜は、真性の結晶性珪素
膜を成膜した後に一導電性を付与する不純物イオンを注
入して形成する方法をとっても良い。
【０２０４】こうして、ゲイト電極９０６、９０７が得
られたら、不純物イオンの注入を行い、ソース領域９０
８、９１１およびドレイン領域９１０、９１３を形成す
る。例えば、Ｎチャネル型ＴＦＴを作製する場合、不純
物イオンとしてＰイオンを用いれば良い。
【０２０５】また、ゲイト電極９０６、９０７の直下は
不純物イオンが注入されず、実質的に真性な領域９０
９、９１２が自己整合的に形成される。なお、領域９０
９の一部および領域９１２は後にチャネル形成領域とな
る。
【０２０６】こうして、図６（Ｂ）の状態が得られる。
図６（Ｂ）の状態が得られたら、ゲイト電極９０６、９
０７の形成に利用した図示しないレジストマスクを除去
し、再びレジストマスク９１４、９１５を形成する。本
実施例の特徴は、レジストマスク９１４はゲイト電極９
０６のみを覆う様に形成し、レジストマスク９１５はア
クティブマトリクス回路側の素子全体を覆う様に形成す
る点にある。
【０２０７】このような状態で、フッ素系ガスを用いた
ドライエッチング法によりゲイト電極９０６の等方的な
エッチングを行う。この時、ゲイト電極９０６の上面に
はレジストマスク９１４が存在するので図６（Ｃ）の矢
印が示す様な方向にエッチングが進行する。
【０２０８】次に、ゲイト電極９０６のエッチングが終
了したら、レジストマスク９１４、９１５を除去して再
度不純物イオンの注入を行う。この不純物イオンの注入
工程は前の不純物イオン注入工程と同じ不純物イオン
を、前回よりも低いドーズ量で行う。（図６（Ｄ））
【０２０９】こうして、９１６、９１７で示される領域
にはソース領域９０８やドレイン領域９１０と比較して
低濃度に不純物イオンの注入された低濃度不純物領域が
形成される。なお、低濃度不純物領域９１６、９１７で
挟まれた領域９１８はチャネル形成領域となる。
【０２１０】この時、チャネル形成領域９１８とドレイ
ン領域９１０との間に配置される低濃度不純物領域９１
７はＬＤＤ領域と一般的に呼ばれている。ＬＤＤ領域９
１７はチャネル／ドレイン接合部にかかる強電界を緩和
する効果を有する。
【０２１１】また、２度目の不純物イオン注入工程を行
わなければ、領域９１６、９１７は実質的に真性のまま
残り、ゲイト電極９０６により電圧を印加されないオフ
セットゲイト領域とすることができる。
【０２１２】領域９１６、９１７をオフセットゲイト領
域とした場合においても、領域９１６、９１７は単なる
抵抗成分として機能し、チャネル／ドレイン接合部にか
かる強電界を緩和する効果を有する。
【０２１３】以上の様にして図６（Ｄ）に示す状態が得
られる。これ以降の工程は実施例１と同様であるので説
明は行わない。本実施例によれば、シリコンゲイト型Ｔ
ＦＴを作製する場合において選択的にＬＤＤ領域を配置
することが可能となり、本発明を実施することができ
る。
【０２１４】〔実施例９〕実施例１および実施例２で
は、薄膜トランジスタとしてプレーナ型ＴＦＴを形成す
る例を示したが、他のタイプのＴＦＴ、例えば逆スタガ
型ＴＦＴを用いて本発明を実施することも可能である。
【０２１５】例えば、図６（Ｃ）に示す様なＣＭＯＳ構
造を構成するＴＦＴを形成する場合でも、図２〜図４を
用いて説明したＴＦＴを形成する場合でも基本的には同
一手段により逆スタガ型ＴＦＴを構成することが可能で
ある。
【０２１６】そこで、本実施例では一般的な構造を有す
る逆スタガ型ＴＦＴの作製工程例について、アクティブ
マトリクス回路と周辺駆動回路とに区別して説明する。
説明は図１０を用いて行う。なお、逆スタガ型ＴＦＴの
作製工程についての詳細は特開平5-275452号公報に記載
されているので参照すると良い。
【０２１７】まず、図１０（Ａ）において１１は絶縁表
面を有する基板（例えば、バッファ層を設けたガラス基
板や石英基板）である。その上には導電性材料でなるゲ
イト電極１２、１３が形成される。
【０２１８】このゲイト電極１２、１３は後の珪素膜の
結晶化を考慮して耐熱性に優れた材料であることが望ま
しい。また、ゲイト電極１２は周辺駆動回路を構成する
ＴＦＴに使用され、１３はアクティブマトリクス回路を
構成するＴＦＴに使用されるものとする。
【０２１９】また、耐圧を高めるために公知の技術であ
る陽極酸化法によりゲイト電極１２、１３の表面および
側面に陽極酸化膜を形成してもよい。
【０２２０】次に、ゲイト絶縁膜として機能する酸化珪
素膜１４をプラズマＣＶＤ法により形成し、その上に図
示しない非晶質珪素膜をプラズマＣＶＤ法や減圧熱ＣＶ
Ｄ法により形成する。この図示しない非晶質珪素膜は実
施例１で示した手段により結晶化され、活性層を構成す
る結晶性珪素膜１５となる。（図１０（Ａ））
【０２２１】また、非晶質珪素膜を結晶化するのではな
く、直接結晶性珪素膜を成膜することも可能である。結
晶性珪素膜の成膜は減圧熱ＣＶＤ法を用いれば良い。
【０２２２】次に、結晶性珪素膜１５が得られたらパタ
ーニングを行い、周辺駆動回路を構成するＴＦＴに用い
る活性層１６と、アクティブマトリクス回路を構成する
ＴＦＴに用いる活性層１７を形成する。
【０２２３】活性層の形成方法は上記手段に限ったもの
ではなく、例えばチャネル形成領域上（ゲイト電極上）
にレジストマスクを配置して、その上から不純物イオン
の注入を行い、レジストの除去、パターニングを施した
後にレーザーアニールを行って結晶化とソース領域およ
びドレイン領域の形成とを同時に行っても良い。
【０２２４】また、前記手段において、不純物イオンの
注入の代わりにレジストマスクを配置した状態で導電性
を付与した非晶質珪素膜を堆積し、それを不純物イオン
の供給源としてソース領域およびドレイン領域の形成を
行う方法もとれる。
【０２２５】次に、活性層１６、１７に対してＵＶ光の
照射を行い、図示しない薄い酸化膜を活性層１６、１７
の表面に形成する。この図示しない酸化膜は、後に形成
するレジストマスクと活性層１６、１７とが直接触れな
い様にするための保護膜として機能する。
【０２２６】次に、図示しないレジストマスクを成膜し
て、それを裏面露光法によりパターニングしてチャネル
形成領域上にのみにレジストマスク１８、１９を残す。
こうして形成されたレジストマスク１８、１９は後のイ
オン注入工程においてマスク材として機能することにな
る。（図１０（Ｂ））
【０２２７】次に、一導電性を付与する不純物を露出し
た活性層１６、１７に対して注入する。この工程は公知
のイオン注入法によればよい。
【０２２８】こうして、活性層１６、１７にはソース領
域２０、２２およびドレイン領域２１、２３が形成され
る。（図１０（Ｃ））
【０２２９】次に、一旦レジストマスク１８、１９を除
去して、再度レジストマスク２４、２５を形成する。こ
の際、レジストマスク２４は先に形成したレジストマス
ク１８よりも細く形成しておくことが重要である。この
細くした分が後に形成されるＬＤＤ領域の領域幅とな
る。
【０２３０】また、レジストマスク２５はアクティブマ
トリクス回路を構成する側のＴＦＴの全面を覆うように
して形成する。即ち、ＬＤＤ領域が形成されないように
マスクを形成する。
【０２３１】そして、前回よりも低いドーズ量でもっ
て、同じ導電性を付与する不純物イオンの注入を行い、
低濃度不純物領域２６、２７を形成する。また、この時
レジストマスク２４によって不純物イオンの注入が行わ
れなかった領域はチャネル形成領域２８となる。
【０２３２】なお、チャネル形成領域２８とドレイン領
域２１との間に配置された低濃度不純物領域を一般的に
はＬＤＤ領域と呼んでいる。
【０２３３】こうして、図１０（Ｄ）に示す状態が得ら
れる。この状態において、周辺駆動回路（主としてシフ
トレジスタ回路やサンプリング回路）を構成するＴＦＴ
にはソース領域２０、チャネル形成領域２８、ドレイン
領域２１、濃度不純物領域２６、２７が配置された構成
となっている。
【０２３４】また、図中右側のアクティブマトリクス回
路を構成するＴＦＴにはソース領域２２、チャネル形成
領域２９、ドレイン領域２３が配置された構成となって
いる。
【０２３５】次に、レジストマスク２４、２５を除去し
た後、レーザーアニール等により不純物イオンの活性化
を行う。このレーザーアニールによりイオン注入時に活
性層が受けた損傷も回復する。
【０２３６】次に、層間絶縁膜３０として酸化珪素膜を
成膜し、コンタクトホールを形成する。そして、導電性
材料でなるソース電極３１、３３およびドレイン電極３
２、３４を形成して、図１０（Ｅ）に示すような逆スタ
ガ型ＴＦＴが完成する。
【０２３７】以上の様に、逆スタガ型ＴＦＴを用いても
本発明は十分実施することができる。逆スタガ型ＴＦＴ
は活性層の下方にゲイト電極１２、１３が配置されてい
るため、不純物イオンの活性化等にレーザーアニールを
用いる場合、ゲイト電極１２、１３に遮蔽されることな
く活性層全域に渡って均一な処理を行うことができると
いう利点を持つ。
【０２３８】また、その構造上に理由から基体１１から
の汚染等に強く、信頼性の高いトランジスタを構成でき
る利点がある。
【０２３９】〔実施例１０〕実施例１に示した工程でＣ
ＭＯＳ構造を作製すると、Ｎチャネル型ＴＦＴもしくは
Ｐチャネル型ＴＦＴのどちらかにはＬＤＤ領域が形成さ
れない。
【０２４０】そこで、本実施例ではＮチャネル型ＴＦＴ
およびＰチャネル型ＴＦＴのどちらに対してもＬＤＤ領
域を配置する作製工程例について図１１を用いて説明す
る。なお、説明はＣＭＯＳ構造の部分のみについて行
う。
【０２４１】まず、図５（Ｃ）に示す状態におけるＣＭ
ＯＳ構造を構成する領域を図１１（Ａ）に示す。なお、
各符号は図５、図６で用いてものを引用する。
【０２４２】次に、ゲイト電極５１７、５１８および多
孔質の陽極酸化膜５１３、５１４をマスクとしてゲイト
絶縁膜５０６のドライエッチングを行い、島状のゲイト
絶縁膜４１、４２を形成する。
【０２４３】次に、多孔質の陽極酸化膜５１３、５１４
を混酸を用いて除去し、図１１（Ｂ）に示す状態を得
る。
【０２４４】この状態で、まずＰイオンの注入を行う。
このイオン注入により高濃度にＰイオンが注入された高
濃度不純物領域４３〜４６が形成される。また、ゲイト
絶縁膜４１、４２を通してＰイオンを注入された領域
は、領域４３〜４６より低濃度にＰイオンの注入された
低濃度不純物領域４７〜５０が形成される。なお、領域
５１、５２はＰイオンが注入されず、実質的に真性な領
域となる。
【０２４５】こうして、図１１（Ｃ）に示す状態が得ら
れる。この状態で、Ｎチャネル型ＴＦＴ側にはソース領
域４５、チャネル形成領域５２、ドレイン領域４６、低
濃度不純物領域４９、５２が形成されている。
【０２４６】この場合、チャネル形成領域５２とドレイ
ン領域４６との間に形成された低濃度不純物領域５０が
ＬＤＤ領域と呼ばれる。
【０２４７】次に、Ｎチャネル型ＴＦＴ側にレジストマ
スク５３を設け、Ｐ型導電性を付与するＢイオンの注入
を行う。このイオン注入は、Ｐイオンの注入よりも高い
ドーズ量でもって行う。
【０２４８】その結果、領域４３、４４、４７、４８、
５１の導電型はＮ型からＰ型へと反転し、Ｐチャネル型
ＴＦＴのソース領域５４、チャネル形成領域５５、ドレ
イン領域５６、低濃度不純物領域５７、５８が形成され
る。
【０２４９】この場合、チャネル形成領域５５とドレイ
ン領域５６との間に形成された低濃度不純物領域５８が
ＬＤＤ領域となる。
【０２５０】以降の工程は実施例１に従えば良く、レジ
ストマスク５３を除去した後に、第１の層間絶縁膜５４
７、ソース電極５４８、５４９、ドレイン電極５５２を
形成すれば図１１（Ｅ）に示すＣＭＯＳ構造を構成する
ことができる。
【０２５１】なお、本実施例においてＰイオン注入工程
とＢイオン注入工程の順序を入れ換えても問題はない。
【０２５２】本実施例に示すＣＭＯＳ構造を構成する
と、Ｐチャネル型ＴＦＴにもＬＤＤ領域を配置すること
が可能となるため、ＣＭＯＳ構造で構成する回路の信頼
性を向上させることができる。
【０２５３】〔装置の説明１〕図１２に示すのは、スポ
ット状のレーザー光を照射することにより、アニールを
行う装置である。
【０２５４】図には、矩形状のレーザービーム７０をミ
ラー７１で反射し、非晶質珪素膜７４に照射する状態が
模式的に示されている。
【０２５５】図には、レーザービームを７７で示される
ような軌跡でもって照射し、非晶質珪素膜７４を結晶性
珪素膜７５に変成する状態が示されている。
【０２５６】珪素膜はガラス基板７３上に形成さてお
り、ステージ７２を７６で示すように２次元Ｘ−Ｙ方向
に移動させることによって、７７で示されるような軌跡
でレーザー光が照射される。
【０２５７】図１２に示すような構成は、大面積への照
射には不利であるが、光学系が簡単であり、保守や調整
が容易があるという特徴がある。
【０２５８】〔装置の説明２〕以下に線状のレーザー光
の照射を行う装置の概要を示す。図１３に示すのは、光
学系によって線状に加工されたレーザー光１２００を非
晶質珪素膜１２０４に照射して、結晶性珪素膜１２０５
に変成する状態を示す模式図面である。
【０２５９】図１３において、非晶質珪素膜１２０４は
ガラス基板１２０３上に成膜されており、基板１２０３
を載せたステージ１２０２が矢印１２０６の方向に移動
することにより、ミラー１２０１で反射されたレーザー
光が走査されて照射される構成を有している。
【０２６０】このような構成は、大面積に対してのレー
ザー光の照射を行うことができるという利点がある。し
かし、光学系が複雑になり、またその調整が手間がかか
るという欠点がある。
【０２６１】こような装置に利用されるレーザー光とし
ては、ＫｒＦエキシマレーザー（波長２４８ｎｍ）やＸ
ｅＣｌエキシマレーザー（波長３０８ｎｍ）を利用する
ことができる。
【０２６２】アニールの形態としては、非晶質珪素膜を
結晶性珪素膜に変成する工程、結晶性珪素膜の結晶性を
さらに助長する工程、不純物イオンの注入後の活性化工
程、等々がある。
【０２６３】
【発明の効果】本発明によれば、シフトレジスタ回路、
サンプリング回路、メモリ回路等の低電圧駆動の回路を
ＬＤＤ領域を有した回路ＴＦＴで構成し、高耐圧性能を
要求するバッファ回路は図２〜図４を用いて説明したＴ
ＦＴで構成し、アクティブマトリクス回路はＬＤＤ領域
を配置しない画素ＴＦＴで構成することができる。
【０２６４】即ち、バッファ回路を図２〜図４を用いて
説明したＴＦＴで構成することにより、高速動作が可能
で、かつ高耐圧性を有する信頼性の高い回路を構成する
ことが可能となる。
【０２６５】また、アクティブマトリクス回路をＬＤＤ
領域を配置しない画素ＴＦＴで構成することにより、Ｌ
ＤＤ領域に起因すると思われるオン電流のバラツキを低
減することができる。従って、縞模様の様な表示欠陥を
発生しない液晶表示装置を構成することが可能である。
【０２６６】以上の様に、本発明を利用することで高精
細で、かつ高い信頼性を有した高性能な液晶表示装置を
実現することができる。従って、本発明は工業上、非常
に有益なものである。
【図面の簡単な説明】
【図１】 アクティブマトリクス基板の回路構成の概略
を示す図。
【図２】 活性層の構成を示す図。
【図３】 活性層のエネルギー状態を示す図。
【図４】 活性層の動作原理の概略を示す図。
【図５】 薄膜トランジスタの作製工程を示す図。
【図６】 薄膜トランジスタの作製工程を示す図。
【図７】 薄膜トランジスタの作製工程を示す図。
【図８】 活性層の構成を示す図。
【図９】 薄膜トランジスタの作製工程を示す図。
【図１０】薄膜トランジスタの作製工程を示す図。
【図１１】薄膜トランジスタの作製行程を示す図。
【図１２】レーザー光の照射を状態を示す図。
【図１３】レーザー光の照射を状態を示す図。
【符号の説明】
１００ アクティブマトリクス回路 １０１ 垂直走査駆動回路領域 １０２ 水平走査駆動回路領域 １０３、１０７ シフトレジスタ回路 １０４、１０８ レベルシフタ回路 １０５、１０９ バッファ回路 １０６ サンプリング回路 １１０ メモリ回路 １１１ ＣＰＵ回路 １１２ デジタル／アナログ変換回路 １１３ コントロール回路領域

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】アクティブマトリクス回路と周辺駆動回路
    とが同一基板上に集積化された構成を有し、 前記周辺駆動回路には本質的に異なる構造および／また
    は異なる動作原理を有する少なくとも２種類の薄膜トラ
    ンジスタが配置されており、 前記２種類の薄膜トランジスタはどちらも前記アクティ
    ブマトリクス回路に配置された薄膜トランジスタと本質
    的に異なる構造を有することを特徴とする表示装置。
  2. 【請求項２】アクティブマトリクス回路と周辺駆動回路
    とが同一基板上に集積化された構成を有し、 前記周辺駆動回路には本質的に異なる構造および／また
    は異なる動作原理を有する少なくとも２種類の薄膜トラ
    ンジスタが配置されており、 前記２種類の薄膜トランジスタの内、少なくとも１種類
    の薄膜トランジスタは活性層にＬＤＤ領域を有し、 前記アクティブマトリクス回路に配置された薄膜トラン
    ジスタは活性層にＬＤＤ領域を有していないことを特徴
    とする表示装置。
  3. 【請求項３】請求項１または請求項２において、少なく
    とも２種類の薄膜トランジスタの内、少なくとも一種類
    の薄膜トランジスタはオン電流の経路とオフ電流の経路
    とが異なることを特徴とする表示装置。
  4. 【請求項４】請求項１または請求項２において、少なく
    とも２種類の薄膜トランジスタの内、少なくとも一種類
    の薄膜トランジスタの活性層はソース領域、浮島領域、
    ベース領域およびドレイン領域からなることを特徴とす
    る表示装置。
  5. 【請求項５】請求項１または請求項２において、薄膜ト
    ランジスタの活性層を構成する半導体層のソース領域お
    よびドレイン領域におけるシート抵抗が１×103 Ω／□
    以下であることを特徴とする表示装置。
  6. 【請求項６】アクティブマトリクス回路と周辺駆動回路
    とが同一基板上に集積化された構成を有し、 前記周辺駆動回路には本質的に異なる構造および／また
    は異なる動作原理を有する少なくとも２種類の薄膜トラ
    ンジスタが配置されており、 前記少なくとも２種類の薄膜トランジスタの内、バッフ
    ァ回路を構成する薄膜トランジスタの活性層はソース領
    域、浮島領域、ベース領域およびドレイン領域からな
    り、 他の回路を構成する薄膜トランジスタはＮチャネル型の
    薄膜トランジスタとＰチャネル型の薄膜トランジスタと
    を相補的に組み合わせたＣＭＯＳ構造を構成しており、 前記Ｎチャネル型の薄膜トランジスタにはＬＤＤ領域が
    配置され、 前記Ｐチャネル型の薄膜トランジスタおよび前記アクテ
    ィブマトリクス回路に配置された薄膜トランジスタには
    ＬＤＤ領域が配置されないことを特徴とする表示装置。
  7. 【請求項７】アクティブマトリクス回路と周辺駆動回路
    とが同一基板上に集積化された構成を有する表示装置の
    作製にあたって、 ゲイト電極および該ゲイト電極と電気的に接続する陽極
    酸化用配線を形成する工程と、 前記陽極酸化用配線の一部を分断して、選択的に一部の
    ゲイト電極との電気的な接続を切り離すことを目的とす
    る工程と、 前記分断工程の後に、前記陽極酸化用配線と電気的に接
    続したゲイト電極のみを陽極酸化して側面に多孔質状の
    陽極酸化膜を形成する工程と、 を少なくとも有することを特徴とする表示装置の作製方
    法。
  8. 【請求項８】請求項７において、陽極酸化用配線との電
    気的な接続を切り離す一部のゲイト電極とは前記アクテ
    ィブマトリクス回路に配置される薄膜トランジスタのゲ
    イト電極と、 前記周辺駆動回路に配置される、ソース領域、浮島領
    域、ベース領域およびドレイン領域からなる活性層を有
    する薄膜トランジスタのゲイト電極であることを特徴と
    する表示装置の作製方法。
  9. 【請求項９】アクティブマトリクス回路と周辺駆動回路
    とが同一基板上に集積化された構成を有する表示装置の
    作製にあたって、 ゲイト電極および該ゲイト電極と電気的に接続する陽極
    酸化用配線を形成する工程と、 前記ゲイト電極を陽極酸化して側面に多孔質状の陽極酸
    化膜を形成する工程と、 前記陽極酸化膜の内、一部のゲイト電極に形成された陽
    極酸化膜のみを選択的に除去する工程と、 を少なくとも有することを特徴とする表示装置の作製方
    法。
  10. 【請求項１０】請求項９において、一部のゲイト電極と
    は前記アクティブマトリクス回路に配置される薄膜トラ
    ンジスタのゲイト電極と、 前記周辺駆動回路に配置される、ソース領域、浮島領
    域、ベース領域およびドレイン領域からなる活性層を有
    する薄膜トランジスタのゲイト電極であることを特徴と
    する表示装置の作製方法。
JP13091196A 1996-04-27 1996-04-27 表示装置 Expired - Lifetime JP3593212B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13091196A JP3593212B2 (ja) 1996-04-27 1996-04-27 表示装置
US08/845,515 US5895935A (en) 1996-04-27 1997-04-24 Display device having a switch with floating regions in the active layer
US09/225,900 US6166397A (en) 1996-04-27 1999-01-04 Display device with inverted type transistors in the peripheral and pixel portions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13091196A JP3593212B2 (ja) 1996-04-27 1996-04-27 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004148691A Division JP4056988B2 (ja) 2004-05-19 2004-05-19 バッファ回路および表示装置

Publications (2)

Publication Number Publication Date
JPH09293879A true JPH09293879A (ja) 1997-11-11
JP3593212B2 JP3593212B2 (ja) 2004-11-24

Family

ID=15045626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13091196A Expired - Lifetime JP3593212B2 (ja) 1996-04-27 1996-04-27 表示装置

Country Status (2)

Country Link
US (2) US5895935A (ja)
JP (1) JP3593212B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001013893A (ja) * 1999-04-27 2001-01-19 Semiconductor Energy Lab Co Ltd 電子装置及び電気器具
JP2001051622A (ja) * 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置及び電子装置
JP2003208110A (ja) * 2001-11-09 2003-07-25 Semiconductor Energy Lab Co Ltd 発光装置
KR100477102B1 (ko) * 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
JP2006031032A (ja) * 1999-01-08 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US11200859B2 (en) 2017-01-24 2021-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334581B (en) * 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) * 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JP3794802B2 (ja) * 1997-10-28 2006-07-12 株式会社半導体エネルギー研究所 表示パネル駆動回路および表示パネル
JPH11177102A (ja) 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3770360B2 (ja) * 1998-03-18 2006-04-26 シャープ株式会社 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6590229B1 (en) 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6674136B1 (en) 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6346730B1 (en) 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
GB2358082B (en) 2000-01-07 2003-11-12 Seiko Epson Corp Semiconductor transistor
GB2358083B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp Thin-film transistor and its manufacturing method
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
GB0008487D0 (en) * 2000-04-07 2000-05-24 Koninkl Philips Electronics Nv Electronic device manufacture
TW565939B (en) 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
DE20006642U1 (de) 2000-04-11 2000-08-17 Agilent Technologies Inc Optische Vorrichtung
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW456048B (en) * 2000-06-30 2001-09-21 Hannstar Display Corp Manufacturing method for polysilicon thin film transistor liquid crystal display panel
US6562671B2 (en) 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
KR100397609B1 (ko) * 2001-02-16 2003-09-13 삼성전기주식회사 캐리어 유입 경로의 폭을 임의로 제어할 수 있는 반도체레이저 다이오드
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
US6909240B2 (en) 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3986051B2 (ja) 2002-04-30 2007-10-03 株式会社半導体エネルギー研究所 発光装置、電子機器
JP4425774B2 (ja) * 2004-03-11 2010-03-03 三星モバイルディスプレイ株式會社 垂直電界効果トランジスタ、それによる垂直電界効果トランジスタの製造方法及びそれを備える平板ディスプレイ装置
TWI247180B (en) * 2004-08-06 2006-01-11 Au Optronics Corp Thin film transistor structure for flat panel display and method for fabricating the same
US7777224B2 (en) 2007-01-30 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI420670B (zh) * 2008-10-30 2013-12-21 Hitachi Displays Ltd 顯示裝置
KR102046997B1 (ko) * 2013-04-04 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04241466A (ja) * 1991-01-16 1992-08-28 Casio Comput Co Ltd 電界効果型トランジスタ
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
US5434441A (en) * 1992-01-31 1995-07-18 Canon Kabushiki Kaisha Silicon-on-insulator CMOS device and a liquid crystal display with controlled base insulator thickness
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH0945930A (ja) * 1995-07-28 1997-02-14 Sony Corp 薄膜トランジスタ及びその製造方法
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006031032A (ja) * 1999-01-08 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
US7274349B2 (en) 1999-04-27 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic apparatus
JP2001013893A (ja) * 1999-04-27 2001-01-19 Semiconductor Energy Lab Co Ltd 電子装置及び電気器具
US9837451B2 (en) 1999-04-27 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic apparatus
US9293483B2 (en) 1999-04-27 2016-03-22 Semiconductor Energy Laboratory Co. Ltd. Electronic device and electronic apparatus
US8994711B2 (en) 1999-04-27 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic apparatus
US6879309B2 (en) 1999-04-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic apparatus
US9123854B2 (en) 1999-06-04 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP2001051622A (ja) * 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置及び電子装置
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US9577016B2 (en) 2001-11-09 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9054199B2 (en) 2001-11-09 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8324618B2 (en) 2001-11-09 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US11063102B2 (en) 2001-11-09 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US10680049B2 (en) 2001-11-09 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US10461140B2 (en) 2001-11-09 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9905624B2 (en) 2001-11-09 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003208110A (ja) * 2001-11-09 2003-07-25 Semiconductor Energy Lab Co Ltd 発光装置
KR100477102B1 (ko) * 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
US6933526B2 (en) 2001-12-19 2005-08-23 Samsung Sdi Co., Ltd. CMOS thin film transistor
US7001802B2 (en) 2001-12-19 2006-02-21 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates using metal induced lateral crystalization and method of fabricating the same
US7381990B2 (en) 2001-12-19 2008-06-03 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates fabricated using super grain silicon crystallization
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
US7235434B2 (en) 2001-12-19 2007-06-26 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates using metal induced lateral crystallization and method of fabricating the same
US7294537B2 (en) 2001-12-19 2007-11-13 Samsung Sdi Co., Ltd. Method of fabricating thin film transistor with multiple gates using super grain silicon crystallization
US7112475B2 (en) 2001-12-19 2006-09-26 Samsung Sdi Co., Ltd. Method of fabricating a thin film transistor with multiple gates using metal induced lateral crystallization
US7211475B2 (en) 2001-12-19 2007-05-01 Samsung Sdi Co., Ltd. CMOS thin film transistor
US7208352B2 (en) 2001-12-19 2007-04-24 Samsung Sdi Co., Ltd. Method of fabricating a thin film transistor with multiple gates using metal induced lateral crystallization
US7235435B2 (en) 2001-12-19 2007-06-26 Samsung Sdi Co., Ltd. Method for fabricating thin film transistor with multiple gates using metal induced lateral crystallization
US11200859B2 (en) 2017-01-24 2021-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Also Published As

Publication number Publication date
US6166397A (en) 2000-12-26
JP3593212B2 (ja) 2004-11-24
US5895935A (en) 1999-04-20

Similar Documents

Publication Publication Date Title
JP3593212B2 (ja) 表示装置
JP3312083B2 (ja) 表示装置
KR100573657B1 (ko) 레이저어닐링을실시한반도체소자를갖는표시장치및반도체장치
KR19980070631A (ko) 반도체 장치 및 그의 제조 방법
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
JPH10256554A (ja) 薄膜トランジスタ及びその製造方法
JP4326604B2 (ja) 半導体装置の作製方法
JP3452981B2 (ja) 半導体集積回路およびその作製方法
KR100487256B1 (ko) 폴리 실리콘 박막 트랜지스터 제조방법
CN107946244B (zh) 一种阵列基板及其制备方法
US20050266594A1 (en) Manufacturing method for display device
JP3266861B2 (ja) アクティブマトリクス装置
CN113871483B (zh) 薄膜晶体管、显示基板及显示装置
JP3934173B2 (ja) 表示装置
JP4056988B2 (ja) バッファ回路および表示装置
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
JP4257482B2 (ja) 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置
KR100915148B1 (ko) 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법
JP4197270B2 (ja) 半導体集積回路の作製方法
JP3126655B2 (ja) アクティブマトリクス型液晶表示装置
JP4397753B2 (ja) 半導体装置
JP3326015B2 (ja) 薄膜半導体装置
JP4722391B2 (ja) 薄膜トランジスタの製造方法
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
KR101021777B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term