JP3794802B2 - 表示パネル駆動回路および表示パネル - Google Patents
表示パネル駆動回路および表示パネル Download PDFInfo
- Publication number
- JP3794802B2 JP3794802B2 JP29531397A JP29531397A JP3794802B2 JP 3794802 B2 JP3794802 B2 JP 3794802B2 JP 29531397 A JP29531397 A JP 29531397A JP 29531397 A JP29531397 A JP 29531397A JP 3794802 B2 JP3794802 B2 JP 3794802B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display panel
- shift register
- signal input
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、表示パネル駆動回路および表示パネルに関し、特に表示パネル駆動回路の薄膜トランジスタの劣化を防止することが可能な表示パネル駆動回路および表示パネルに関するものである。
【0002】
【従来の技術】
近年、低温ポリシリコンTFT(薄膜トランジスタ)を使用したLCD(液晶)表示パネルが提案されている。この表示パネルは画素用のトランジスタばかりでなく、走査用のシフトレジスタやサンプリング回路などの周辺の駆動回路まで同一基板上に形成することができる。従って、外部からはわずかな数の信号線を接続するのみで表示が可能となり、高精細化、部品点数の削減や信頼性の向上を図ることができ、20〜40型程度の大型ディスプレイ用パネルも検討されている。
【0003】
また近年、カメラ一体型ビデオテープレコーダ(VTR)に大型のカラー液晶パネルを装備し、モニタやファインダとして使用する例が見受けられ、このようなカメラ一体型VTRの中には、表示パネルを水平な軸を中心として回転させて向きを変えるものがある。この場合、パネルを回転させたときに表示が正常に見えるように、水平および垂直の走査方向をパネルの向きによって変更する必要がある。このために、走査用シフトレジスタ回路には、例えばアナログスイッチ回路を使用した走査方向制御回路が設けられている。
【0004】
【発明が解決しようとする課題】
上記のような、走査方向を制御可能な駆動回路を同一基板上に一体形成した表示パネルを製造し、試験を行ったところ、外部から走査のスタートパルスが印加される信号入力回路のTFTが劣化し、走査不能になる初期故障が発生するという問題点があることが確認された。
外部から走査のスタートパルスが印加される信号入力回路のTFTが劣化する原因としては、スタートパルスの駆動回路の駆動能力が大きく、かつ表示パネルとは別の回路基板に実装されており、表示パネルとはケーブルやフレキシブル基板等によって配線されているので、駆動時あるいは走査方向の切り替え時に配線のインダクタンス等の影響によって高電圧が発生し、トランジスタが劣化もしくは破壊してしまうものと推定される。また、外部からのスタートパルスが最初に入力されるアナログスイッチ回路の回路構成がゲート入力回路ではないことも劣化する理由の一つであるものと推定される。
また、パネルを大型化した場合には、特に画素部の遅延時間が問題となるので、配線(ゲート)をアルミ等の低抵抗材料で形成する必要がある。ところが、上記表示パネルにおいては、画素部と周辺回路とを同一工程で形成するために、周辺回路の配線も同じ低抵抗材料で形成されることになる。このために、周辺回路素子の静電破壊が生じ易くなるという問題点があった。
【0005】
更に、ガラス基板等の絶縁性の高い基板を使用した場合に、TFT製造工程中のプラズマ工程において配線に電界が集中し、該配線に接続されている素子が破壊される、いわゆるプラズマアンテナ効果が発生するという問題点もあった。この現象は特に配線パターンの端部や不連続な場所、電極面積の大きな場所に生じ易いが、スタートパルス入力端子のパターンはこの条件に適合している。
【0006】
本発明の目的は、前記のような従来技術の問題点を解決し、簡単な構造で、走査不能となるような初期故障が発生しない表示パネル駆動回路および表示パネルを提供することにある。
【0007】
【課題を解決するための手段】
本発明の表示パネル駆動回路においては、表示パネル外部の回路と接続されている信号入力回路を構成する薄膜トランジスタを、その他の回路を構成する薄膜トランジスタよりも高耐圧の構造としたことを特徴とする。
本発明においては、外部から信号が入力される回路あるいは該回路の薄膜トランジスタのみを高い電圧に耐える構造とすることによって、簡単な構成で劣化を防止し、初期故障の発生を防止するように作用する。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。図1は、本発明が適用される、低温ポリシリコンTFTを使用した液晶パネルの構成を示すブロック図である。液晶パネル1には、マトリックス状に配置された画素用TFTからなる画素部4、やはりTFTにより構成されている水平方向の走査回路5、垂直方向の走査回路6が一体に形成されている。
【0009】
画像信号処理回路2は、例えばデジタルRGB信号を入力し、画素部4の駆動に必要なアナログRGB信号を出力する。表示制御回路3は画像の同期信号や走査方向の制御信号を入力し、水平方向の走査回路5、垂直方向の走査回路6をそれぞれ制御する。なお、画像信号制御回路2、表示制御回路3等は例えば別のプリント基板に実装されており、該基板と液晶パネルとは、ケーブルやフレキシブル配線板等によって接続されている。
【0010】
水平方向の走査回路5は、走査方向の制御が可能な水平シフトレジスタ7および画像信号をサンプリングして画素部4を駆動するサンプリング回路8からなっている。また、垂直方向の走査回路6は、走査方向の制御が可能な垂直シフトレジスタ9、シフトレジスタ9の出力信号を画素部4を駆動するために必要な電圧に変換するレベルシフタ10、出力バッファ11からなっている。
【0011】
図3は、図1の水平シフトレジスタ7の回路構成を示す回路図である。シフトレジスタ回路は、表示制御回路3から、走査方向制御信号CS(1:右、0:左)右および左走査開始パルス信号Rin、Lin、走査クロック信号CKを入力し、サンプリング回路8に対してCSに応じた方向へ走査するサンプリングパルスを出力する。
【0012】
1つの画素に対応するシフトレジスタ回路は、走査方向制御回路30、シフトレジスタ回路34およびサンプリング回路のドライブ用インバータ38からなる。走査方向制御回路30は2つのアナログスイッチ31、32からなり、左端のアナログスイッチ31の入力端子には右走査開始パルス信号Rinが入力されている。またアナログスイッチ32の入力端子には、右側のシフトレジスタ回路SR1の出力線が接続されている。2つのアナログスイッチ31、32の制御端子にはそれぞれ逆極性で方向制御信号R(=CS)およびL(=CSの反転信号)が接続されており、一方のスイッチがオンのときには他方のスイッチはオフ状態になっている。
【0013】
2つのアナログスイッチ31、32の出力端子は接続されて、シフトレジスタ回路SR0(34)のインバータ35に入力されている。インバータ35は制御端子を有し、制御端子が1である場合には通常のインバータとして機能するが、制御端子が0である場合には出力端子がハイインピーダンス状態となり、入力と切り離される。インバータ35の出力はインバータ36に入力され、インバータ36の出力はドライブ用インバータ38に入力されると共にインバータ37、右側のアナログスイッチにも接続される。インバータ37の出力はインバータ36の入力と接続されている。
【0014】
左端のシフトレジスタ回路SR0のインバータ35の制御端子には正位相のクロック信号CKが入力されており、またインバータ37の制御端子には逆位相のクロック信号CKバーが入力されている。そしてその右側のシフトレジスタ回路SR1の各インバータの制御端子にはSR0とは逆位相のクロック信号がそれぞれ入力されている。このように、各シフトレジスタ回路には奇数番目と偶数番目で逆位相のクロック信号が入力されている。
【0015】
CSが1(右方向へ走査)である場合、即ちスイッチ31がオンでスイッチ32がオフの場合に、Rinにスタートパルスが印加されたものとする。シフトレジスタ回路SR0においては、クロックCKが1の期間に、アナログスイッチ31を経てパルス信号(1)がインバータ38の入力端子まで達し、次のクロックCKが0の期間においては、インバータ35はハイインピーダンス状態となり、インバータ36およびインバータ37によって状態1が保持される。
【0016】
右側のシフトレジスタ回路SR1においては、クロックCKが0の期間においてシフトレジスタ回路SR0の出力信号が出力端まで達し、次のクロックCKが1の期間において保持される。上記の動作がクロックCKの反転ごとに繰り返され、スタートパルスがクロックCKの半周期ごとにシフトレジスタ回路中をシフトしていく。そして、クロックCK1周期分のパルスが各サンプリング回路へ出力される。
【0017】
図2は、従来の走査方向制御回路30の構成を示す回路図である。走査方向制御回路30は2つのアナログスイッチ回路31、32からなり、アナログスイッチ31はFET20、21により構成され、アナログスイッチ32はFET22、23によって構成されている。FET20はNチャンネルMOSFETであり、そのゲートは制御線Rに接続されている。またゲートに反転の丸印を付したFET21はPチャンネルMOSFETであり、ゲートは制御線Lに接続されている。FET22、23からなるアナログスイッチ32の構成は、アナログスイッチ31とは上下のFETの極性が逆になっている。
【0018】
制御線Rが1の場合にはLは0である。従って、FET20および21がオン状態、FET22および23がオフ状態となり、信号線Rinがシフトレジスタ回路SR0に接続される。また、制御線Rが0(Lが1)の場合にはFET22および23がオンとなり、SR1の出力信号がSR0に接続される。
ここで、例えば信号入力端子Rinから過大な電圧が印加されると、FET20あるいは21の特性が劣化あるいは破壊され、走査不能になる初期故障が発生するものと推定される。そこで、本発明においては、この部分のFETに対して高耐圧構造に変更する対策を施す。
【0019】
図6は、第1の実施例における走査方向制御回路の端部の回路構成を示す回路図である。第1の実施例においては、制御線Rinの信号入力回路となるアナログスイッチを構成するFET40、41をマルチゲート構造とし、複数のFETのソース、ドレインを直列接続したものと等価な高耐圧構造とする。このような構造を採用することにより、制御線Rinに高電圧がかかった場合に、各ゲート領域に相当するFETには電圧が分圧されて印加されるので、劣化や破壊が起きにくくなる。
【0020】
図4は、図6の回路図に対応する集積回路のパターン構成を示す説明図である。図4の左上部にあるFET40および左下部にあるFET41は3本のゲート電極パターンを有する高耐圧構造になっている。なお、ゲートの個数は2個以上の任意の数を採用可能である。
このようなTFTは従来と同様のプロセスにおいて製造可能であり、例えばトップゲート型のポリシリコンTFTの製造プロセスとして下記のようなプロセスを採用可能である。基板としては例えば石英基板を採用し、まず非晶質珪素膜を形成する。次に、非晶質珪素膜を結晶化する。その後、島状半導体層を形成し、その上にゲート絶縁膜となる酸化珪素膜を形成する。
【0021】
次に、ゲート電極となるアルミニウム膜を形成し、電極パターンを形成する。その後、陽極酸化させ、酸化珪素膜をエッチングする。次に、それぞれマスクを形成してn−領域、p−領域、更にn+領域、p+領域を形成する不純物イオンを順に添加する。以上の工程により、全ての活性層が完成する。次に、加熱処理により不純物イオンの活性化を行い、層間絶縁層を形成して、ソース配線、ドレイン配線を形成してプロセスが完了する。
【0022】
図5は、第2の実施例における集積回路のパターン構成を示す説明図である。第1の実施例においてはマルチゲート構造によって高耐圧化を図っているが、第2の実施例においては、ゲート電極パターンの幅を広くすることによって、ゲート領域における電圧勾配を緩やかにして高耐圧化を図っている。図5において、制御線Rinの入力回路となるアナログスイッチを構成する、左上部にあるFET50および左下部にあるFET51はゲート電極パターンの幅が他のFETより広い高耐圧構造になっている。
【0023】
図7は、第3の実施例の構成を示す回路図である。第3の実施例においては入力回路を構成するFET20、21と信号Rinの入力端子の間に抵抗を挿入する。抵抗値としては波形がなまらない程度でなるべく大きな値を採用する。この抵抗はTFTの製造プロセス中においてTFTと同時に形成可能である。
【0024】
以上、入力回路となるアナログスイッチ回路を高耐圧化する3つの実施例を説明したが、例えば走査方向の反転が必要ない用途に使用する場合には走査方向制御用のアナログスイッチ回路は不要であり、シフトレジスタ回路の端部が信号入力回路となる。この場合にはシフトレジスタ回路の端部である信号入力回路を高耐圧化する必要がある。この場合もやはり対策としては、マルチゲート化、ゲート幅の拡張、抵抗の挿入などの高耐圧化構造を採用する。
【0025】
更に、図3の回路構成において、例えばアナログスイッチ31がオン状態である時に信号端子Rinに高電圧が印加した場合には、シフトレジスタSR0のインバータ35あるいは他方のアナログスイッチ32にも高電圧が印加する恐れがある。従って、端部の信号入力回路のみならず、接続されている数段奥の回路まで高耐圧化構造を採用することにより、初期故障の防止がより確実に行われる。
【0026】
以上、実施例を説明したが、更に以下のような変形例も考えられる。高耐圧化構造としては、実施例において開示したようなマルチゲート化、ゲート幅の拡張、抵抗の挿入の他、バッファゲート回路の挿入、ローパス特性を持つフィルタ回路の挿入あるいはコンデンサの付加、ダイオードの直列回路、ツェナーダイオード、その他の過電圧吸収素子の付加、抵抗による分圧などの対策を取ることも可能であり、各種の対策を組み合わせて取ることもできる。
【0027】
【発明の効果】
以上述べたように、本発明においては、外部から信号が入力される回路あるいは該回路の薄膜トランジスタのみを高い電圧に耐える構造とすることによって、外部からの高電圧駆動パルスや静電気、プラズマアンテナ効果による高電圧などによる素子の劣化を防止し、走査不能となるような初期故障が発生しない表示パネル駆動回路および表示パネルを提供することができるという効果がある。また、構成が簡単で、回路の面積も殆ど増加せず、更に、製造プロセスが複雑化することもなく、従来と同様の工程で製造可能であるという効果がある。
【図面の簡単な説明】
【図1】本発明が適用される、低温ポリシリコンTFTを使用した液晶パネルの構成を示すブロック図である。
【図2】従来の走査方向制御回路30の構成を示す回路図である。
【図3】図1の水平シフトレジスタ7の回路構成を示す回路図である。
【図4】図6に対応する集積回路のパターン構成を示す説明図である。
【図5】第2実施例の集積回路のパターン構成を示す説明図である。
【図6】第1の実施例における走査方向制御回路の端部の回路構成を示す回路図である。
【図7】第3の実施例の構成を示す回路図である。
【符号の説明】
1…液晶パネル、2…画像信号処理回路、3…表示制御回路、4…画素部、5…水平方向の走査回路、6…垂直方向の走査回路、20〜23…FET(TFT)、30…走査方向制御回路、31、32…アナログスイッチ、34…シフトレジスタ回路、40、41…マルチゲートFET、50、51…拡張ゲートFET、60…抵抗
Claims (8)
- 表示パネル外部の回路と接続されている信号入力回路を構成する薄膜トランジスタを、その他の回路を構成する薄膜トランジスタよりも高耐圧の構造とし、
前記信号入力回路は、走査用シフトレジスタ回路の端部に設けられた走査方向制御用の2個のアナログスイッチ回路であることを特徴とするパネル上に設けられた表示パネル駆動回路。 - 前記走査用シフトレジスタ回路は、水平および垂直の走査用シフトレジスタ回路であることを特徴とする請求項1に記載の表示パネル駆動回路。
- 前記その他の回路は、その他の走査用シフトレジスタ回路であることを特徴とする請求項1に記載の表示パネル駆動回路。
- 表示パネル外部の回路と接続されている前記信号入力回路とパネル上の信号入力端子の間に抵抗が挿入されていることを特徴とする請求項 1 乃至3に記載の表示パネル駆動回路。
- 表示パネル外部の回路と接続されている信号入力回路および当該信号入力回路に接続されている回路を構成する薄膜トランジスタを、その他の回路を構成する薄膜トランジスタよりも高耐圧の構造とし、
前記信号入力回路は、走査用シフトレジスタ回路の端部に設けられた走査方向制御用の2個のアナログスイッチ回路であることを特徴とするパネル上に設けられた表示パネル駆動回路。 - 前記高耐圧の構造は、マルチゲート構造であることを特徴とする請求項 1 乃至5に記載の表示パネル駆動回路。
- 前記高耐圧の構造は、前記その他の回路を構成する薄膜トランジスタよりもゲート幅が広いことであることを特徴とする請求項 1 乃至5に記載の表示パネル駆動回路。
- 画素用トランジスタと共に、請求項 1 乃至7のいずれかに記載の表示パネル駆動回路を同一基板上に一体形成した表示パネル。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29531397A JP3794802B2 (ja) | 1997-10-28 | 1997-10-28 | 表示パネル駆動回路および表示パネル |
US09/176,193 US6603455B1 (en) | 1997-10-28 | 1998-10-21 | Display panel drive circuit and display panel |
KR1019980045229A KR100698793B1 (ko) | 1997-10-28 | 1998-10-28 | 표시 패널 |
US10/631,731 US7071912B2 (en) | 1997-10-28 | 2003-08-01 | Display panel drive circuit and display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29531397A JP3794802B2 (ja) | 1997-10-28 | 1997-10-28 | 表示パネル駆動回路および表示パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11133877A JPH11133877A (ja) | 1999-05-21 |
JP3794802B2 true JP3794802B2 (ja) | 2006-07-12 |
Family
ID=17818999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29531397A Expired - Fee Related JP3794802B2 (ja) | 1997-10-28 | 1997-10-28 | 表示パネル駆動回路および表示パネル |
Country Status (3)
Country | Link |
---|---|
US (2) | US6603455B1 (ja) |
JP (1) | JP3794802B2 (ja) |
KR (1) | KR100698793B1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001100712A (ja) * | 1999-07-23 | 2001-04-13 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US6909411B1 (en) | 1999-07-23 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for operating the same |
JP4087620B2 (ja) * | 2002-03-01 | 2008-05-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP4101533B2 (ja) * | 2002-03-01 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半透過型の液晶表示装置の作製方法 |
KR100675636B1 (ko) | 2004-05-31 | 2007-02-02 | 엘지.필립스 엘시디 주식회사 | Goldd구조 및 ldd구조의 tft를 동시에포함하는 구동회로부 일체형 액정표시장치 |
US8120798B2 (en) * | 2004-10-08 | 2012-02-21 | Sharp Laboratories Of America, Inc. | Methods and systems for providing access to remote, descriptor-related data at an imaging device |
JP2007124428A (ja) * | 2005-10-31 | 2007-05-17 | Nec Electronics Corp | 電圧選択回路、液晶ディスプレイドライバ、液晶表示装置 |
KR101240648B1 (ko) * | 2006-01-10 | 2013-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101382557B1 (ko) | 2007-06-28 | 2014-04-08 | 삼성디스플레이 주식회사 | 표시 장치 |
CN114927114B (zh) * | 2022-06-29 | 2024-04-09 | 高创(苏州)电子有限公司 | 显示装置输入电路、显示装置及其控制方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JP2619001B2 (ja) * | 1988-07-26 | 1997-06-11 | シャープ株式会社 | 表示装置の駆動方法 |
JP2515887B2 (ja) * | 1989-08-04 | 1996-07-10 | 株式会社日立製作所 | マトリクス表示装置 |
EP0559321B1 (en) | 1992-01-31 | 1997-07-09 | Canon Kabushiki Kaisha | Active matrix liquid crystal light valve with driver circuit |
JP3243581B2 (ja) * | 1992-01-31 | 2002-01-07 | キヤノン株式会社 | アクティブマトリクス液晶光バルブ |
US5497146A (en) * | 1992-06-03 | 1996-03-05 | Frontec, Incorporated | Matrix wiring substrates |
JP2766442B2 (ja) * | 1992-06-03 | 1998-06-18 | 株式会社フロンテック | マトリクス配線基板 |
JP2587754B2 (ja) * | 1992-06-29 | 1997-03-05 | セイコーエプソン株式会社 | マトリックスアレー基板 |
US6022458A (en) * | 1992-12-07 | 2000-02-08 | Canon Kabushiki Kaisha | Method of production of a semiconductor substrate |
JPH08220506A (ja) * | 1995-02-20 | 1996-08-30 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH08220505A (ja) | 1995-02-20 | 1996-08-30 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP3286152B2 (ja) * | 1995-06-29 | 2002-05-27 | シャープ株式会社 | 薄膜トランジスタ回路および画像表示装置 |
JPH0980471A (ja) | 1995-09-07 | 1997-03-28 | Sony Corp | 液晶表示装置の保護回路 |
JP3593212B2 (ja) * | 1996-04-27 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2937161B2 (ja) | 1997-03-21 | 1999-08-23 | 株式会社日立製作所 | 液晶表示装置 |
-
1997
- 1997-10-28 JP JP29531397A patent/JP3794802B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-21 US US09/176,193 patent/US6603455B1/en not_active Expired - Lifetime
- 1998-10-28 KR KR1019980045229A patent/KR100698793B1/ko not_active IP Right Cessation
-
2003
- 2003-08-01 US US10/631,731 patent/US7071912B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7071912B2 (en) | 2006-07-04 |
KR19990037433A (ko) | 1999-05-25 |
KR100698793B1 (ko) | 2007-12-10 |
US20040021628A1 (en) | 2004-02-05 |
US6603455B1 (en) | 2003-08-05 |
JPH11133877A (ja) | 1999-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2510534C1 (ru) | Устройство отображения | |
US7098882B2 (en) | Bidirectional shift register shifting pulse in both forward and backward directions | |
JP4163416B2 (ja) | 液晶表示装置 | |
JP3279238B2 (ja) | 液晶表示装置 | |
US10115369B2 (en) | Active matrix substrate, and display device including the active matrix substrate | |
JP2000035589A (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる基板 | |
US10453417B2 (en) | Driver circuit | |
KR20040053639A (ko) | 표시 장치의 구동 장치 | |
WO2016140281A1 (ja) | アクティブマトリクス基板、及びそれを備えた表示装置 | |
JP2017083759A (ja) | 表示装置 | |
JP3794802B2 (ja) | 表示パネル駆動回路および表示パネル | |
JP4190921B2 (ja) | 駆動回路及びそれを備えた表示装置 | |
US20030128306A1 (en) | Liquid crystal display panel | |
KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
US6731260B2 (en) | Display device | |
KR100549321B1 (ko) | 평면표시장치와 그 제조방법 | |
US8907882B2 (en) | Gate signal line drive circuit and display device | |
JP4564146B2 (ja) | 液晶駆動回路及びそれを用いた液晶表示装置 | |
KR100920346B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
JP3450105B2 (ja) | アクティブマトリクス型表示装置 | |
JP4455714B2 (ja) | 薄膜トランジスタ基板及びそれを用いた液晶表示パネル | |
JP2024107550A (ja) | 走査信号線駆動回路および表示装置 | |
JP4564145B2 (ja) | 液晶駆動回路及びそれを用いた液晶表示装置 | |
JP2752554B2 (ja) | 表示装置の駆動回路 | |
JP2004004993A (ja) | 液晶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |