JP2937161B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に周辺回路を内蔵した液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置用のＴＦＴパネルにおい
て、各画素毎のＴＦＴ素子とそれらを駆動する周辺回路
を同一基板上に形成した周辺回路内蔵型アクティブマト
リックスパネルが知られている。これらに関するものに
は例えば、特開昭64−2088号，特開昭60−26932 号等が
挙げられる。

【０００３】更に、ＴＦＴパネルに冗長性を付与し大画
面パネルの歩留り向上のため一つの画素に複数のＴＦＴ
素子を配置する構成が知られている。これらに関するも
のには特開昭63−186216号，特開昭61−121034号が挙げ
られる。

【０００４】また、大画面ＴＦＴパネルの製造方法とし
ての分割露光法としては、特開昭61−180275号等があ
る。

【０００５】

【発明が解決しようとする課題】上記従来技術において
は、各画素用のＴＦＴと周辺回路用のＴＦＴの構造につ
いては特別の配慮がなされておらず、このため両者のＴ
ＦＴとも特性を最良のものにするのは困難であるという
問題がある。

【０００６】本発明の目的は、優れた特性を有する液晶
表示装置を提供することにある。

【０００７】本発明の他の目的は、各画素用ＴＦＴ及び
周辺回路用ＴＦＴを簡単な方法でそれぞれ最適な構造を
形成し、優れた特性を示す液晶表示装置を提供すること
にある。

【０００８】

【課題を解決するための手段】本発明によれば、液晶表
示装置の一方の基板上に表示領域と、この表示領域を駆
動するための周辺回路領域とを有し、表示領域にはマト
リクス状に複数の第１の薄膜トランジスタが形成され、
周辺回路領域には複数の第２の薄膜トランジスタが形成
される。

【０００９】第１及び第２の薄膜トランジスタの能動層
は多結晶シリコン膜からなり、第１の薄膜トランジスタ
のリーク電流は第２の薄膜トランジスタのリーク電流よ
り小さい。

【００１０】また本発明の実施態様によれば、第１の薄
膜トランジスタの耐圧は第２の薄膜トランジスタより小
さい。

【００１１】ＴＦＴの特性上では、画素部分はＴＦＴの
リーク電流（オフ電流）を低減でき鮮明な画像が得られ
る。また周辺回路部分はソース・ドレイン間を高耐圧化
し、駆動能力を大きくすることができる。

【００１２】上記した本発明の目的／特徴及び上記以外
の本発明の目的／特徴については、以下の記載よりさら
に明らかにされる。

【００１３】

【発明の実施の形態】以下、本発明の実施例を図面を用
いた詳細に説明する。

【００１４】実施例１ 図１，図２，図３及び図４は本発明の一実施例の周辺回
路を内蔵した液晶表示用ＴＦＴ基板の平面模式図一部分
解斜視図、その平面パターン及びカラー液晶表示装置の
斜視断面図を示す。符号１０はガラス基板で、その品位
は歪点６４５℃，大きさは６０□×１.１ｔ である。符
号１１は各画素のスイッチ用のＴＦＴをマトリックス状
に配置した表示領域たる画素領域で横４８mm，縦３６mm
であり、５０μｍ□の個々の画素が横９６０ドット，縦
７２０ドット，合計６９万個配置されている。この画素
の中には最小寸法３μｍの多結晶シリコンＴＦＴが設置
されている。ＴＦＴはＭＯＳ構造でその加工寸法はゲー
ト長１０μｍ，ゲート幅３μｍである。１２及び１３は
画素用ＴＦＴを駆動するための表示領域以外の領域であ
る周辺回路領域で、約２万個の最小寸法は６μｍの多結
晶シリコンＴＦＴが配置されている。１２は垂直シフト
レジスタから成る走査線駆動回路、１３はサンプリング
トランジスタ，分割マトリックス及び水平シフトレジス
タから成る信号線駆動回路が構成されている。代表的Ｔ
ＦＴの加工寸法は負荷ＭＯＳのゲート長３０μｍ，ゲー
ト幅１０μｍ，ドライバＭＯＳのゲート長６μｍ，ゲー
ト幅５０μｍである。

【００１５】なお、本実施例で形成されたアクティブマ
トリクス基板は図４に示すようにカラー液晶表示装置と
して用いられる。ガラス基板５０１上に、形成された信
号電極５０４と走査電極５０３とがマトリックス状に形
成されたその交差点近傍に薄膜トランジスタ５０２が形
成され、透明電極よりなる画素電極５０１を駆動する。
電気光学材である液晶層５０６を挟んで対向するガラス
基板５０８上には透明電極よりなる対向電極５０６およ
びカラーフィルタ５０７が形成され、一対のガラス基板
５０１，５０８を挟むように、偏光板５０５が設けられ
る。これによって表示体となる画素が形成される。光源
からの光の透過を画素電極５０１部分で調節することに
より薄膜トランジスタ（ＴＦＴ）駆動型のカラー液晶表
示装置が構成される。

【００１６】図５は上記ＴＦＴの断面模式図を示す。画
素用ＴＦＴ及び周辺回路用ＴＦＴも平面寸法（パター
ン）が異なるのみで全く同じプロセスで作成される。

【００１７】ガラス基板２０の表面に、膜厚６０ｎｍの
多結晶シリコン膜２１を基板温度５５０℃の減圧ＣＶＤ
法で形成し、更に６００℃，２０時間窒素雰囲気中でア
ニールした後、ホトリソグラフィによりパターニングし
た。このパターニングサイズは前述の様に画素用ＴＦＴ
と周辺回路用ＴＦＴでは異なる。次に膜厚１２０nmのゲ
ート絶縁膜としてのシリコン酸化膜２２及び膜厚２００
ｎｍのゲート電極としての多結晶シリコン膜２３を堆積
させ、ホトリソグラフィによりパターニングした。この
パターンサイズは前述の寸法で、画素用ＴＦＴ部は周辺
回路用ＴＦＴ部に比べて最小加工寸法が小さい。その
後、今日広く用いられているセルファライン法によるリ
ンのイオン打込み・アニールにより、ソース領域２４，
ドレイン領域２５を形成した。その後、ＩＴＯの透明電
極及びアルミニウム配線層を形成した。

【００１８】表１は上記方法により形成したＴＦＴの特
性を示す。１基板内５点，３基板の測定の平均値を示
す。画素部のＴＦＴの特徴は、オフ電流が小さいことで
あり、これはＴＦＴの微細加工によるものである。一
方、周辺回路部のＴＦＴの特徴は、ソース・ドレイン間
の耐圧が高く、またキャリア移動度が大きいことであ
り、これはＴＦＴの寸法が大きくて多結晶シリコン膜の
局時的なブレークダウンやパンチスルーが防止できるた
め及び多結晶シリコン層表面でのキャリア移動度のロス
が低減されるためである。耐圧としては、画素部用ＴＦ
Ｔは約１０〜２０Ｖ，周辺駆動回路ＴＦＴは約３０Ｖ以
上が望ましい。

【００１９】

【表１】

【００２０】実施例２ 次に画面サイズ１４″（通称サイズ、正確には２６８.
８mm×１８７.２mm，対角１２.９″）の大画面液晶表示
装置に適用した例を図６を用いて説明する。

【００２１】大きさ３００×２３５mm² のガラス基板３
０を用いて、実施例１と同様に周辺回路内蔵ＴＦＴパネ
ルを形成した。ただし、一画素の大きさは２４０×８０
μm²，画素数は１１２０×７８０であり、画素部３１の
ＴＦＴの寸法はゲート長５０μｍ，ゲート幅８μｍ，周
辺回路部３２のＴＦＴの寸法はゲート長５０μｍ，ゲー
ト幅５０μｍであり、最小配線幅は両者とも１０μｍで
あり、画素の開口率は６０.５％ である。

【００２２】製造プロセスは上記実施例１と同様である
が、ホトリソグラフィにおいては図６に示す様に、周辺
回路部３２（走査線駆動回路と信号線駆動回路）は一括
露光，画素部３１は１２回の分割露光とした。即ち、ま
ず一括露光で走査線駆動回路と信号線駆動回路を露光
し、次に５″ホトマスクを用いて画素部３１を点線で示
した１２区画に分けて分割露光した。この時、分割露光
領域の境界で走査線及び信号線の断線を防止するため図
７に示す様に次の方法による。まず、ホトレジストはネ
ガタイプを用い、分割露光のエリアを配線幅Ｗと同じ１
０μｍ（図７中（ａ））以上重複して露光した。この結
果、第１の分割露光における紫外線照射部分（ハッチン
グ部ｂ）及び第２の分割露光における紫外線照射部分
（ハッチング部ｃ）の少なくとも一回紫外線照射された
部分はホトレジストを残存させることができ、配線の断
線を防止できる。なお、二重に紫外線照射を受けた部分
は、通常の一回紫外線照射を受けた部分によってほぼ囲
まれており、パターン精度に悪影響を及ぼすことはな
い。これにより、分割露光領域の境界における接続パタ
ーンの形状に特別な配慮をすることなく良好な配線接続
が可能となった。

【００２３】本方式により大画面基板にも高精度のパタ
ーン形成が可能となった。

【００２４】実施例２において、ＴＦＴパネルの歩留り
向上法として画素分割を試みた。また更にＴＦＴ特性の
向上、特にオフ電流低減のためゲート分割構造（マルチ
ゲート構造）のＴＦＴを採用した。

【００２５】図８は画素分割の平面パターンを示す。製
法は実施例２と同様であるが、１画素５０を走査線５１
で上下２つの領域に分け、それぞれの領域に１つずつ計
２つのＴＦＴ５２ａ，５２ｂを設置した。これにより、
１つのＴＦＴが破損しても１画素の１／２の面積はＯＮ
／ＯＦＦ動作し、欠陥を目立ち難くしたものである。ま
た、ＴＦＴ５２ａ，５２ｂの構造もゲート電極５３ａ，
５３ｂを８μピッチで３分割した。なお、５４は両ＴＦ
Ｔ５２ａ，５２ｂに共通の信号線、５５ａと５５ｂはＴ
ＦＴのソース領域に接続された透明電極（ＩＴＯ）を示
す。この構造では、１画素５０の開口率は４９.７％ が
得られており、実用的には充分な輝度が得られる。また
ゲート分割構造（マルチデータ電極構造）により、オフ
電流は半減させることができ、液晶表示装置としての画
面内の輝度の変化が小さく高品位の画像が得られる。

【００２６】本発明は、液晶表示装置における画素部と
周辺回路のＴＦＴのみならず、駆動回路内蔵の各種セン
サ、例えば、イメージセンサ，シリコン単結晶のピエゾ
抵抗効果を利用した圧力センサ，感熱記録用ヘッド等に
も適用できる。

【００２７】また、図９及び図１０はＴＦＴ−ＬＣＤの
画素部及び周辺回路部のパターンサイズの異なりを示す
ホトマスク平面パターン図である。

【００２８】Ｓｉ島の大きさ及びＡｌ配線の幅が画素部
と周辺回路部で異なることが明確になっていることが判
る。

【００２９】すなわち、図９は、図３に示す領域Ａのパ
ターンを示し、図１０は、図３に示す領域Ｂのパターン
を示す。

【００３０】本実施例の特徴のいくつかを列挙すると、 １．液晶表示装置用の周辺駆動回路を同一基板上に内蔵
したアクティブマトリックスパネルにおいて、画素部分
のトランジスタのリーク電流を周辺駆動回路部分のそれ
より小さくした。

【００３１】２．薄膜トランジスタは多結晶シリコンを
主体とすること。

【００３２】３．周辺駆動回路部分のトランジスタの耐
圧を画素部分のそれより大きくしたこと。

【００３３】４．薄膜トランジスタパネルの製造方法に
おいて、周辺駆動回路部分は一括露光方式，画素部分は
分割露光方式とすること。

【００３４】５．分割露光の境界附近の配線の連結は、
ネガ型ホトレジストを用い配線幅以上の寸法を重ねて露
光すること。

【００３５】本発明によれば、液晶表示用ＴＦＴアクテ
ィブマトリックスパネルの周辺回路部と画素部をそれぞ
れ適切な構成に製造プロセスの工程数を増やすことなく
形成できる。このため、高精細パネルの形成，大画面パ
ネルの高精度形成，冗長システムの適用による歩留り向
上が達成できる。

【００３６】明細書中の用語について、補足説明する
と、加工寸法とは、ＴＦＴ用のＳｉ島の大きさ（ゲート
幅，ゲート長さ），配線層の幅などの微細加工の大きさ
図５の２４の幅，図４ｂ，ｃの幅。

【００３７】耐圧とは、ＭＯＳ構造のＴＦＴのソース・
ドレイン間の耐圧（耐圧を決める要因は、Ｓｉ島の大き
さ（ゲート長），厚み，不純物濃度等である）である。

【００３８】同一基板とは、ＴＦＴ工程の最初のスター
ト材料であるガラス基板ＬＳＩ工程のＳｉウエハに相当
する。

【００３９】別の基板を隣跡したり、貼合せる場合は、
個々の基板に別々のプロセスでTFTを作成することが可
能である。

【００４０】リーク電流とは、ＴＦＴのオフ電流（ゲー
ト電圧（ｎチャンネルでは負バイアス）印加時のソース
・ドレイン間電流）を言う。

【００４１】一括露光，分割露光とは、元来の一枚の基
板全面を一枚のホトマスクを用いて一回のアライメント
と露光で実施する方法が一括露光方式であり、基板全面
を複数回のアライメント露光に分けて実施する方法が分
割露光である。

【００４２】ここでは、周辺回路領域は一回のアライメ
ントと露光で、画素領域は複数回のアライメントと露光
に分けて実施する方法をいう。

【００４３】配線幅とは、走査用バスライン及び信号用
バスラインをいう。

【００４４】

【発明の効果】本発明によれば、優れた特性を有する周
辺回路内蔵型の液晶表示装置が実現できる。

【図面の簡単な説明】

【図１】本発明の周辺回路を内蔵した液晶表示用ＴＦＴ
基板の平面模式図である。

【図２】本発明の周辺回路を内蔵した液晶表示装置の一
部分解斜視図である。

【図３】本発明の周辺回路を内蔵した液晶表示用ＴＦＴ
基板の平面パターンを表わす図である。

【図４】本発明の周辺回路を内蔵したカラー液晶表示装
置の斜視断面図である。

【図５】本発明の実施例のＴＦＴ構造を示す断面模式図
である。

【図６】本発明の他の実施例のＴＦＴパネルの平面模式
図を示す。

【図７】図６に示した模式図の局所拡大図である。

【図８】本発明の他の実施例を示す液晶表示装置の画素
部の平面模式図である。

【図９】図３に示す基板の平面パターンの領域Ａのパタ
ーンを示す図である。

【図１０】図３に示す基板の平面パターンの領域Ｂのパ
ターンを示す図である。

【符号の説明】

１０，３０…基板、１１，３１…画素領域、３２…周辺
回路領域、５０…画素。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】一対の基板と、この一対の基板に挾持され
   た液晶層とを有する液晶表示装置であって、 上記一対の基板の一方の基板上に表示領域と、この表示
   領域を駆動するための周辺回路領域とを有し、 上記表示領域にはマトリクス状に複数の第１の薄膜トラ
   ンジスタが形成され、 上記周辺回路領域には複数の第２の薄膜トランジスタが
   形成され、 上記第１及び第２の薄膜トランジスタの能動層は多結晶
   シリコン膜からなり、 上記第１の薄膜トランジスタのリーク電流は上記第２の
   薄膜トランジスタのリーク電流より小さいことを特徴と
   する液晶表示装置。
2. 【請求項２】請求項１において、上記第１の薄膜トラン
   ジスタのゲート電極は複数分割されていることを特徴と
   する液晶表示装置。
3. 【請求項３】請求項１又は２において、上記表示領域及
   び周辺回路領域に形成される上記第１及び第２の薄膜ト
   ランジスタは同一平面層に形成されていることを特徴と
   する液晶表示装置。
4. 【請求項４】請求項１，２又は３において、上記第１の
   薄膜トランジスタの耐圧は上記第２の薄膜トランジスタ
   の耐圧より小さいことを特徴とする液晶表示装置。