JP3669082B2

JP3669082B2 - 液晶表示素子用薄膜トランジスタアレイ

Info

Publication number: JP3669082B2
Application number: JP27433996A
Authority: JP
Inventors: 裕幸池田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-10-17
Filing date: 1996-10-17
Publication date: 2005-07-06
Anticipated expiration: 2016-10-17
Also published as: JPH10123567A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示素子用薄膜トランジスタアレイに関するものである。
【０００２】
【従来の技術】
従来の液晶表示素子（液晶ディスプレイ）としては、薄膜トランジスタを基板上に格子状に整列させた薄膜トランジスタアレイを備え、この薄膜トランジスタをマトリクス駆動する、いわゆるアクティブマトリクス型のものが知られている。
図３はこのような液晶ディスプレイにおける薄膜トランジスタアレイの一例を示した平面図である。
例えばガラスからなる基板５１上には、複数のゲート配線５２がそれぞれ間隔をあけて略平行に配置されている。またゲート配線５２と交差する状態で複数の信号配線５３が間隔をあけて略平行に配置されている。そしてゲート配線５２と信号配線５３とで囲まれた各画素領域５４内には、薄膜トランジスタ５５が設けられている。
【０００３】
ゲート配線５２間には、ゲート配線５２に対して略平行に補助容量線５６が設けられ、またゲート配線５２から画素領域５４内に延びた状態で薄膜トランジスタ５５のゲート電極５７が形成されている。さらにこのゲート電極５７と略直交しかつ補助容量線５６と重なる状態で活性層５８が設けられている。活性層５８は例えばアモルファスシリコン（ａ−Ｓｉ）で形成されており、活性層５８の上記ゲート電極５７の両側位置にはそれぞれ、薄膜トランジスタ５５のソース・ドレイン領域（図示略）が設けられている。なお、活性層５８とゲート電極５７および補助容量線５６との間には、ゲート絶縁膜（図示略）が介装されている。
【０００４】
さらにゲート絶縁膜上には、活性層５８を覆うようにして層間絶縁膜（図示略）が設けられており、層間絶縁膜上には上記した信号配線５３が形成されている。そして層間絶縁膜上には平坦化膜（図示略）を介して、画素領域５４毎に表示電極（図示略）が設けられている。
【０００５】
このような薄膜トランジスタアレイを備えた液晶ディスプレイでは、薄膜トランジスタアレイの各画素領域５４において、薄膜トランジスタ５５が形成されている部分、つまりゲート配線５２、信号配線５３および補助容量線５６で囲まれた部分からの光の透過を防止することが必要である。一方、図３中ドットで示すように遮光される部分は、光が透過できない材料、例えば金属材料からなるゲート配線５２、ゲート電極５７、信号配線５３および補助容量線５６の形成部分である。したがってゲート配線５２、信号配線５３および補助容量線５６で囲まれた部分では、遮光部分がゲート電極５７の形成箇所のみとなっている。このため通常は、薄膜トランジスタアレイ側の基板５１に対向して設けられるカラーフィルタ基板にブラックマスク層を設け、ゲート配線５２、信号配線５３および補助容量線５６で囲まれた部分の遮光を図っている。なお、図３中、一点鎖線で示すのはブラックマスク層の端縁、つまり遮光境界線Ａであり、Ｂで示す部分が光の透過する開口領域となる。
【０００６】
ところで、このような薄膜トランジスタアレイを備えた液晶ディスプレイは、高度情報化社会において携帯情報端末の普及やマルチメディアの推進が図られつつある中、有力なフラットパネルディスプレイとして注目され、今やキーデバイスとして重要な役割を担っている。
液晶ディスプレイに求められる性能は、ＯＡ用の対角１０インチクラス以上では、高精細度が一つの指標になっている。またワークステーションやスタンドアローン型パソコン用の大型モニターからノート型・サブノート型へのサイズ縮小化、およびＯＨＰに代わるデータプロジェクタ用液晶ライトバルブへと、液晶ディスプレイに対する規格は必然的に標準がシフトする方向にある。したがって、携帯用の液晶ディスプレイには、初めから高精細でかつ低消費電力であることが要求される。
これら２つの要件を満たすには、液晶ディスプレイの１画素に対する開口領域の面積の割合、すなわち開口率を大きくすることが重要である。
【０００７】
【発明が解決しようとする課題】
ところが、従来の液晶ディスプレイでは、例えば透過光より視認する透過型ものの場合、ディスプレイ背面にいわゆるバックライトが必要であるが、開口率が低いと暗くなって視認性が低下するため、これを回避すべくバックライトの輝度を上げざるを得ない。このことは、消費電力を増加させることにつながる。
また液晶ディスプレイを高精細化するにつれ、画素ピッチが細かくなり配線や薄膜トランジスタ等、光が透過できない部分の面積の割合が増えるため、開口率が低下する一方である。
【０００８】
このような高精細化に伴う開口率を低下を改善する方法としては、薄膜トランジスタをａ−Ｓｉトランジスタから能力の高いポリシリコントランジスタに変更して、薄膜トランジスタの占める面積を小さくすることが挙げられる。しかしながら、従来の液晶ディスプレイでは、前述したようにカラーフィルタ基板のブラックマスク層で開口領域が規定されており、しかもこのブラックマスク層が、薄膜トランジスタアレイ側の基板との重ね合わせ精度を見込んで形成される。このため、薄膜トランジスタの占める面積を小さくしても、開口領域を十分に拡げるられるまでに至っていない。
また薄膜トランジスタ側の基板にブラックマスク層やカラーフィルタを作り込むことで重ね合わせ精度を０とし、開口領域を拡げる方法も考えられるが、その分、薄膜トランジスタアレイ側の基板に新たに絶縁膜を設ける工程やブラックマスク層の形成工程等が必要になって工程数が増加するといった不具合が発生する。
【０００９】
一方、高精細化が進むと、製造工程等の原因で発生する画素欠陥の発生率が高くなる。その場合、明るく点灯したままの輝点と点灯しないままの滅点との２種類が存在するが、画像において目立つのは輝点の方である。
以上のことから、高精細化しても開口率を損なわず、画素欠陥を少なくすることができる液晶表示素子用薄膜トランジスタアレイの開発が切望されている。
【００１０】
【課題を解決するための手段】
上記課題を解決するための本発明に係る液晶表示素子用薄膜トランジスタは、ゲート配線と信号配線とで囲まれた各画素領域内に薄膜トランジスタが設けられ、ゲート配線間にこのゲート配線に対して略平行に補助容量線が設けられている。また薄膜トランジスタ用のゲート電極がゲート配線から画素領域内に向けて延びて形成され、ソース・ドレイン領域を有する活性層が、補助容量線とゲート絶縁膜を介して重なりかつゲート電極とゲート絶縁膜を介して交差する状態で設けられている。そして、活性層上を覆う絶縁膜を介して表示電極が設けられている。絶縁膜には、ゲート電極の両側位置の一方のソース・ドレイン領域に達する第１接続孔と他方のソース・ドレイン領域の他方に達する第２接続孔とが形成されており、また上記した信号配線が、絶縁膜上に第２接続孔を介して他方のソース・ドレイン領域と接続する状態で設けられている。そしてこのような液晶表示素子用薄膜トランジスタアレイにおいて、上記補助容量線と同一層に、上記第１接続孔の直下位置に光を遮光する材料からなる第１遮光膜が形成され、この第１遮光膜が第１接続孔の開口面積よりも大きい面積で形成されているものである。
第１遮光膜は、補助容量線から延びて形成されていてもよい。また信号配線と同一層に、画素領域のゲート配線と信号配線と補助容量線とで囲まれた部分において第１遮光膜を除く部分を覆う状態で第２遮光膜を設けてもよい。
【００１１】
本発明では、第１接続孔の直下位置に第１接続孔の開口面積よりも大きい面積の第１遮光膜が形成されているため、この薄膜トランジスタアレイを液晶ディスプレイに用いた場合、第１接続孔およびこの周辺部分が遮光されることになる。よって、画素領域のゲート配線と信号配線と補助容量線とで囲まれた部分において、従来よりも遮光部分が増加することになる。
また第１遮光膜は、補助容量線と同一層でかつ第１接続孔の直下位置に形成されていることから、ゲート絶縁膜を介して活性層と重なることになる。この結果、従来に比較してその分だけ補助容量が増加することになる。
なお、第１遮光膜が補助容量線から延びて形成され、よって第１遮光膜と補助容量線とが一体であれば、補助容量線に印加される電圧が第１遮光膜にも印加される。また第１接続孔が表示電極用でありかつ第１接続孔の直下位置に第１遮光膜が形成されているため、第１接続孔にて、表示電極と第１遮光膜とをショートさせることが可能になる。よって、本発明の薄膜トランジスタアレイをノーマリホワイトモードの液晶ディスプレイに用いた際、輝点欠陥の画素が発生した場合に、該当画素領域の第１接続孔にて表示電極と第１遮光膜とをショートさせ、薄膜トランジスタの動作時に表示電極の最高電圧よりも高い電圧を補助容量線に印加すれば、この高い電圧が第１遮光膜を介して表示電極に印加されて画素が暗い滅点化される。
さらに信号配線と同一層に上記の第２遮光膜を設ければ、この薄膜トランジスタアレイを液晶ディスプレイに用いた場合、画素領域のゲート配線と信号配線と補助容量線とで囲まれた部分の大部分を遮光することが可能になる。
【００１２】
【発明の実施の形態】
以下、本発明に係る液晶表示素子用薄膜トランジスタアレイの実施形態を図面に基づいて説明する。
図１は本発明の一実施形態の要部を示す平面図であり、図２は図１におけるＸ−Ｘ線矢視断面図（チャネル長方向断面図）である。
この液晶表示素子用薄膜トランジスタアレイは、従来と同様に、無アルカリガラスからなる基板１上に、複数のゲート配線２がそれぞれ間隔をあけて略平行に配置されている。また複数の信号配線３がそれぞれゲート配線２と交差する状態でかつ間隔をあけて略平行に配置されている。そして、このゲート配線２と信号配線３とで囲まれた各画素領域４内にはＮチャネル型トランジスタ（以下、Ｎ型トランジスタと記す）とＰチャネル型トランジスタ（以下、Ｐ型トランジスタと記す）とからなる薄膜トランジスタ５が設けられている。
【００１３】
ゲート配線２および信号配線３は、基板１に入射する光を遮光する材料からなり、ゲート配線２は例えばモリブデンとタンタルの合金（ＭｏＴａ）で２００ｎｍ程度の厚みに形成され、信号配線３は例えばアルミニウム（Ａｌ）で５００ｎｍて程度の厚みに形成されている。
【００１４】
基板１上のゲート配線２と同一層には、ゲート配線２間に、このゲート配線２に対して略平行な状態で補助容量線６が設けられている。また、薄膜トランジスタ５のＮ型、Ｐ型トランジスタそれぞれのゲート電極７ａ、７ｂが、ゲート配線２から画素領域４内に延びて形成されている。これらゲート電極７ａ、７ｂは、互いに略平行に配置されかつゲート配線２に対して略直交状態で設けられている。またゲート配線２から延びて形成されていることから、ゲート配線２と同様の遮光材料および厚みに形成されている。また補助容量線６も、ゲート配線２と同様の遮光材料および厚みに形成されている。
【００１５】
さらに基板１上には、補助容量線６と同一層に、基板１に入射する光を遮光する材料からなる第１遮光膜８が形成されている。本実施形態において第１遮光膜８は、補助容量線６から後述する第１接続孔１２の直下位置まで延びて形成されている。したがって第１遮光膜８は、補助容量線６と同様の材料で同様の厚みに形成されたものとなっている。また第１遮光膜８は、第１接続孔１２の開口面積よりも大きい面積で形成されており、ここでは後述する活性層１０の一部とほぼ重なる略矩形状に形成されている。
【００１６】
図２に示すように基板１上には、これらゲート配線２、補助容量線６、ゲート電極７ａ、７ｂおよび第１遮光膜８を覆う状態でゲート絶縁膜９が設けられている。ゲート絶縁膜９は、例えば酸化シリコン（ＳｉＯ_x）で１３０ｎｍ程度の膜厚に形成されている。
【００１７】
ゲート絶縁膜９上には、４０ｎｍ程度の厚みのポリシリコンからなる島状の活性層１０が設けられている。
図１に示すように活性層１０は、間隔をあけて略平行に配置された第１横辺部１０ａおよび第２横辺部１０ｃと、第１横辺部１０ａと第２横辺部１０ｃの一端側を結ぶ縦辺部１０ｂとから平面視略コ字形に形成されている。そして、第１横辺部１０ａがゲート電極７ａ、７ｂと略直交し、かつ第２横辺部１０ｃが補助容量線６と重なる状態でゲート絶縁膜９上に設けられている。ここで第２横辺部１０ｃは、互いに隣り合う信号配線３、３間位置の補助容量線６とほぼ同じ形状に形成されている。また縦辺部１０ｂは上記した第１遮光膜８とほぼ同じ大きさの略矩形状に形成され、第１横辺部１０ａは縦辺部１０ｂからゲート電極７ａ、７ｂを横切って信号配線３の直下位置まで延びて形成されている。
【００１８】
図２に示すように、このような活性層１０には薄膜トランジスタ５用のソース・ドレイン領域１０１が形成されている。すなわち、ゲート電極７ａ、７ｂの両側位置にはそれぞれＮ⁺のソース・ドレイン領域１０１、Ｐ⁺のソース・ドレイン領域１０１が形成されている。
【００１９】
そしてこのような活性層１０上には、ゲート電極７ａ、７ｂの直上位置に酸化膜からなるセルフアラインストッパ層１１が形成されている。さらに例えばＳｉＯ_xからなる絶縁膜１２が、活性層１０およびセルフアラインストッパ層１１を覆う状態で２００ｎｍ程度の厚みに成膜されている。また絶縁膜１２には、第１接続孔１３と第２接続孔１４とが形成されている。
第１接続孔１３は、ゲート電極７ａの両側位置の一方に形成されたＮ⁺のソース・ドレイン領域１０１のうち、第１遮光膜８上、つまり活性層１０の縦辺部１０ｂのＮ⁺のソース・ドレイン領域１０１に達する状態で形成されている。また、第２の接続孔１４は、ゲート電極７ｂの両側位置の他方に形成されたＰ⁺のソース・ドレイン領域１０１のうち、活性層１０の第１横辺部１０ｂのＰ⁺のソース・ドレイン領域１０１に達する状態で形成されている。
【００２０】
上記第１接続孔１３は、その開口面積が第１遮光膜８の面積よりも小さく、第１遮光膜８内におさまる状態で形成されている。つまり基板１側から見て、第１接続孔１３は第１遮光膜８で覆われた状態になっている。
絶縁膜１２上には、第２接続孔１４を介してソース・ドレイン領域１０１に接続する状態で前記した信号配線３が設けられている。
また信号配線３と同一層に遮光材料からなる第２遮光膜１５が形成されている。この第２遮光膜１５は図１に示すように、画素領域４のゲート配線２と信号配線３と補助容量線６とで囲まれた部分において、第１遮光膜８を除く部分を覆う状態で設けられてなるものである。
【００２１】
本実施形態において第２遮光膜１５は、信号配線３からゲート電極７ａ位置まで膨出した状態で平面視略矩形状に形成されており、したがって信号配線３とゲート電極７ｂとの間、ゲート電極７ｂ、ゲート電極７ａとゲート電極７ｂとの間、ゲート電極７ａ、７ｂの先端位置と補助容量線６との間が第２遮光膜１５で覆われた状態になっている。また第２遮光膜１５は信号配線３から膨出する状態で形成されていることから、信号配線３と同様の材料、例えばＡｌからなっている。
【００２２】
このような第２遮光膜１５と信号配線３とを覆って絶縁膜１２上には、表面が平坦な平坦化絶縁層１６が設けられている。平坦化絶縁層１６には、絶縁膜１２に形成された第１接続孔１３に重なるようにして第３接続孔１７が形成されている。
そして画素領域４毎に、第３接続孔１７を介して（第１接続孔１３を介して）透明導電性膜（ＩＴＯ膜）からなる表示電極１８が設けられている。
【００２３】
上記のごとく構成される液晶表示素子用薄膜トランジスタアレイを形成する場合には、まず、スパッタリング法によって、基板１表面にＭｏＴａ合金を２００ｎｍ程度の厚みに成膜する。次いでリソグラフィおよびエッチングによって、ＭｏＴａ合金膜をパターニングして、ゲート配線２、補助容量線６および第１遮光膜８を形成する。
次いでプラズマを用いた化学的気相成長法（以下、プラズマＣＶＤ法と記す）によって、基板１上にゲート絶縁膜９、ａ−Ｓｉ膜をこの順に連続成膜する。この際、ゲート配線２、補助容量線６および第１遮光膜８を覆うようにしてゲート絶縁膜９を成膜する。
【００２４】
次に、約４００℃の温度で１時間程度アニール処理を行い、その後、エキシマレーザを用いたアニールによってａ−Ｓｉ膜をポリシリコン化して、ポリシリコン膜を得る。
次いでプラズマＣＶＤ法によって、ポリシリコン膜上にＳｉＯ_x膜を２００ｎｍ程度の厚みに成膜し、続いて例えばスピンコート法によってＳｉＯ_x膜にポジ型のレジスト膜を形成する。そして、基板１の裏面から露光し現像を行ってレジストパターンを得た後、レジストパターンをマスクとし、緩衝フッ酸等を用いたウエットエッチングによってＳｉＯ_x膜をパターニングする。そしてレジストパターンを除去する。このことによって、ゲート電極７ａ、７ｂの直上位置にＳｉＯ_xからなるセルフアラインストッパ層１１が形成される。また、ゲート配線２、補助容量線６および第１遮光膜８の直上位置にＳｉＯ_x膜が残る。
【００２５】
次いでＮ⁺のソース・ドレイン領域１０１を形成するためのレジストパターンを形成し、緩衝フッ酸等を用いたウエットエッチングによって補助容量線６および第１遮光膜８の直上位置のＳｉＯ_x膜を除去する。
続いてイオン注入法により、例えばリンを８×１０¹⁴ｃｍ^-2のドース量でポリシリコン膜にドーピングし、その後レジストパターンを除去する。
同様にして、Ｐ⁺のソース・ドレイン領域１０１を形成するためのレジストパターンを形成した後、イオン注入法によりボロンを８×１０¹⁴ｃｍ^-2程度のドーズ量でポリシリコン膜にドーピングする。その後、レジストパターンを剥離除去する。またエキシマレーザを用いて活性化アニールを行い、ドーピングした不純物を活性化する。
【００２６】
次に、リソグラフィおよびエッチングによってポリシリコン膜をパターニングして、ソース・ドレイン領域１０１を有する活性層１０を得る。
続いてプラズマＣＶＤ法によって、ゲート酸化膜９上に活性層１０およびセルフアラインストッパ層１１を覆う状態で絶縁膜１２を２００ｎｍ程度の厚みに形成し、絶縁膜１２に第１接続孔１３、第２接続孔１４を形成する。
そして、スパッタリング法によって、絶縁膜１２上に第２接続孔１４内を埋込む状態でＡｌ膜を５００ｎｍ程度の厚みに形成し、続いてリソグラフィおよびエッチングによってＡｌ膜をパターニングして信号配線３および第２遮光膜１５を形成する。
【００２７】
次いで、絶縁膜１２上に信号配線３および第２遮光膜１５を覆って平坦化絶縁層１６を形成し、平坦化絶縁層１６に先の第１接続孔１３に重ねて第３接続孔１７を形成する。
そしてスパッタリング法によって、平坦化絶縁層１６上に第３接続孔１７の内面を覆う状態でＩＴＯ膜を成膜し、リソグラフィおよびエッチングによってＩＴＯ膜をパターニングして表示電極１８を形成する。
さらにアニール処理を施すことにより、液晶表示素子用薄膜トランジスタアレイが形成される。
なお、この液晶表示素子用薄膜トランジスタアレイの形成後は、液晶セルの作製工程を経ることにより液晶ディスプレイが製造される。
【００２８】
このように形成される液晶表示素子用薄膜トランジスタアレイでは、ゲート配線２、信号配線３、補助容量線６、第１遮光膜８および第２遮光膜１５が、遮光材料で形成されているため、これを用いて液晶ディスプレイを構成した場合、画素領域４において図１中ドットで示す部分が遮光される部分になる。すなわち、画素領域４のゲート配線２と信号配線３と補助容量線６とで囲まれた部分では、ゲート電極７ａ、７ｂの他に、活性層１０の縦辺部１０ｂが第１遮光膜８によって遮光される部分になり、第２遮光膜１５によって信号配線３とゲート電極７ｂとの間、ゲート電極７ａとゲート電極７ｂとの間、ゲート電極７ａ、７ｂの先端位置と補助容量線６との間が遮光される部分になる。したがって、画素領域４のゲート配線２と信号配線３と補助容量線６とで囲まれた部分において、大部分を遮光することができる。
【００２９】
なお、本実施形態では、第１遮光膜８とゲート配線２との間、第１遮光膜８と第２遮光膜１５との間に若干遮光されない部分があるが、ゲート配線２と信号配線３と補助容量線６とで囲まれた部分は、画素領域４において占める割合が非常に小さいため、ここから光の透過はほとんど無視することができる。
よって、従来では薄膜トランジスタアレイ側の基板１に対向して配置される対向基板にブラックマスク層を設け、このブラックマスク層で遮光していた部分をほとんど薄膜トランジスタアレイ側で遮光できる。このため、本実施形態の薄膜トランジスタアレイを用いて液晶ディスプレイを製造すれば、ブラックマスク層を不要とすることができる。
【００３０】
その結果、図３に示すように従来、各画素領域５４において信号配線５３および補助容量線５６よりも内側に形成されていた遮光境界線Ａを、本実施形態では信号配線３および補助容量線６の位置にすることができる。すなわち、ブラックマスク層で規定されていた開口領域Ｂを大幅に拡げることができ、開口率を大幅に向上させることができる。また薄膜トランジスタアレイ側にブラックマスク層を作り込まなくて済むので、薄膜トランジスタアレイの製造工程数の増加を回避することができる。
【００３１】
また第１遮光膜８が補助容量線６と同一層に形成されており、よって活性層１０の縦辺部１０ｂにゲート絶縁膜９を介して重なる状態で設けられているので、補助容量を増加させることができる。よって、この薄膜トランジスタアレイを用いれば、液晶印加電圧保持能力の高い液晶ディスプレイを製造することができる。また従来の補助容量と同程度の補助容量で良ければ、第１遮光膜８部分で補助容量が増加する分、補助容量線６の幅を従来よりも細く形成することができる。このことから開口領域Ｂを一層拡げることができるため、開口率をより向上させることができる。
【００３２】
さらに第１遮光膜１３が補助容量線６と一体に形成されているので、補助容量線６に印加される電圧をそのまま第１遮光膜１３にも印加することができる。しかも、第１遮光膜１３が表示電極１８用の第１接続孔１３の直下位置に形成されているため、第１接続孔１３にて表示電極１８と第１遮光膜１３とをショートさせることが可能である。よって、薄膜トランジスタアレイをノーマリホワイトモードの液晶ディスプレイに用いた際、輝点欠陥の画素が発生した場合に、該当画素領域の第１接続孔１３にて表示電極１８と第１遮光膜１３とをショートさせ、薄膜トランジスタ５の動作時に表示電極１８の最高電圧よりも高い電圧を補助容量線６に印加すれば、この高い電圧を第１遮光膜１３を介して表示電極１８に印加でき、結果として画素を暗い滅点化することができる。
【００３３】
しかも、通常は補助容量線６には外部からある程度高い一定の電圧が印加されており、したがって上記ショートによって、第１遮光膜１３を介して表示電極１８を補助容量線６の電位に保持できるので、表示電極１８を容易に高電位にでき、滅点画像の品位を高いものとすることができる。また補助容量線６には外部からある程度高い一定の電圧が印加されているため、上記ショートによって電位の揺れが生じない。
【００３４】
なお、本実施形態の液晶表示素子用薄膜トランジスタアレイを用いて液晶ディスプレイを構成し、上記したような画素の欠陥修正の実験を行った。すなわち、意図的に表示電極１８用第１接続孔１３にレーザーを照射して表示電極１８と補助容量線６とをショートさせ、補助容量線６に表示電極１８に加わる最高電圧より５Ｖ程度高い電圧を加え、画像を確認した。この結果、当該画素は黒くなったまま、信号電位変動に追従せず、滅点化したままであった。
この結果からも、本実施形態の液晶表示素子用薄膜トランジスタアレイを用いて液晶ディスプレイを構成した場合には、容易に欠陥修正を行えることが確認される。
【００３５】
このように本実施形態の液晶表示素子用薄膜トランジスタアレイによれば、従来に比較して大幅に開口率の向上を図ることができ、かつ画素欠陥を修正できるので、所望の開口率を保持した状態で高精細化され、しかも画素欠陥の少ない液晶ディスプレイを実現できる。
【００３６】
なお、本発明の第１遮光膜は、補助配線と同一層でかつ第１接続孔の直下位置に形成されればよく、本実施形態の平面形状に限定されるものでない。また本実施形態では、第１遮光膜と補助容量線とを一体に形成したが、それぞれを別体に形成してもよいのはもちろんである。
また本発明の第２遮光膜も本実施形態の平面形状に限定されるものでなく、ゲート配線と信号配線と補助容量線とで囲まれた部分において、第１遮光膜を除く部分を覆うように形成されればいずれの形状に形成してもよい。さらに本実施形態では、第１遮光膜と信号配線とを一体に形成したが、それぞれを別体に形成することもできる。
また本発明の薄膜トランジスタとして、ＬＤＤ構造を採用した薄膜トランジスタを形成してもよいのは言うまでもない。なお本発明はゲートおよび補助容量配線、活性層の相対的重層関係と遮光のレイアウトが、本質であり、本実施例では、ゲート配線が活性層の下側になるボトムゲート構造について説明したが、ゲート配線が、活性層の上側になるトップゲート構造でも有効であるのは言うまでもない。
【００３７】
【発明の効果】
以上説明したように本発明の液晶表示素子用薄膜トランジスタアレイでは、第１遮光膜が形成されていることにより、画素領域のゲート配線と信号配線と補助容量線で囲まれた部分において遮光される面積を増加させることができる。よって、開口領域を規定していたブラックマスク層を不要にすることができる。また第１遮光膜の形成が補助容量の増加につながるため、従来と同程度の補助容量で良ければ、補助容量の増加分、補助容量線の幅を従来よりも細く形成することができる。したがって、開口領域を拡げることができ、結果として開口率を向上させることができるので、本発明を用いれば開口率が損なわれずに高精細化された液晶ディスプレイを得ることができる。
なお、第１遮光膜が補助容量線から延びて形成されていれば、本発明の薄膜トランジスタアレイをノーマリホワイトモードの液晶ディスプレイに用いた際、輝点欠陥の画素が発生した場合に、該当画素領域の第１接続孔にて表示電極と第１遮光膜とをショートさせて補助容量線に高い電圧を印加することにより、画素を滅点化できる。よって、高精細液晶ディスプレイでの欠陥修正を可能とすることができる。また信号配線と同一層に第２遮光膜を設ければ、画素領域のゲート配線と信号配線と補助容量線とで囲まれた部分の大部分を遮光することができるため、一層の開口率の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る液晶表示素子用薄膜トランジスタアレイの一実施形態の要部を示す平面図である。
【図２】図１におけるＸ−Ｘ線矢視断面図である。
【図３】従来の液晶表示素子用薄膜トランジスタアレイの要部を示す平面図である。
【符号の説明】
１基板２ゲート配線３信号配線４画素領域
５薄膜トランジスタ６補助容量線７ａ、７ｂゲート電極
８第１遮光膜９ゲート絶縁膜１０活性層１２絶縁膜
１３第１接続孔１４第２接続孔１５第２遮光膜
１８表示電極１０１ソース・ドレイン領域

Claims

透光性の基板上に間隔をあけて略平行に配置された複数のゲート配線と、
該ゲート配線に交差する状態でかつ間隔をあけて略平行に配置された複数の信号配線と、
前記ゲート配線と前記信号配線とで囲まれた各画素領域内に設けられた薄膜トランジスタと、
前記ゲート配線間に該ゲート配線に対して略平行に設けられた補助容量線と、前記ゲート配線から前記画素領域内に向けて延びて形成された前記薄膜トランジスタ用のゲート電極と、
前記補助容量線とゲート絶縁膜を介して重なりかつ前記ゲート電極と前記ゲート絶縁膜を介して交差する状態で設けられてなるもので、該ゲート電極の両側位置にそれぞれ前記薄膜トランジスタ用のソース・ドレイン領域が形成された活性層と、
該活性層上を覆って設けられるとともに、前記ゲート電極の両側位置の一方に形成されたソース・ドレイン領域に達する第１接続孔と他方に形成されたソース・ドレイン領域の他方に達する第２接続孔とが形成された絶縁膜と、
該絶縁膜上に、前記第１接続孔を介して前記一方のソース・ドレイン領域と接続する状態で設けられた表示電極とを備え、
前記信号配線が、前記絶縁膜上に前記第２接続孔を介して前記他方のソース・ドレイン領域と接続する状態で設けられ、
前記ゲート配線、前記ゲート電極、前記補助容量線および前記信号配線が、前記基板に入射する光を遮光する材料で形成されている液晶表示素子用薄膜トランジスタアレイにおいて、
前記補助容量線と同一層には、前記第１接続孔の直下位置に前記光を遮光する材料からなる第１遮光膜が形成され、
該第１遮光膜は、前記第１接続孔の開口面積よりも大きい面積で形成されている
ことを特徴とする液晶表示素子用薄膜トランジスタアレイ。
前記第１遮光膜は、前記補助容量線から延びて形成されている
ことを特徴とする請求項１記載の液晶表示素子用薄膜トランジスタアレイ。
前記信号配線と同一層に形成された第２遮光膜を備え、
該第２遮光膜は、前記画素領域の前記ゲート配線と前記信号配線と前記補助容量線とで囲まれた部分において、前記第１遮光膜を除く部分を覆う状態で設けられている
ことを特徴とする請求項１記載の液晶表示素子用薄膜トランジスタアレイ。