KR101374078B1 - 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 - Google Patents

표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 Download PDF

Info

Publication number
KR101374078B1
KR101374078B1 KR1020070054277A KR20070054277A KR101374078B1 KR 101374078 B1 KR101374078 B1 KR 101374078B1 KR 1020070054277 A KR1020070054277 A KR 1020070054277A KR 20070054277 A KR20070054277 A KR 20070054277A KR 101374078 B1 KR101374078 B1 KR 101374078B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
data line
light blocking
gate
Prior art date
Application number
KR1020070054277A
Other languages
English (en)
Other versions
KR20080106634A (ko
Inventor
김경욱
이경진
김혁진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070054277A priority Critical patent/KR101374078B1/ko
Priority to US12/098,176 priority patent/US8139176B2/en
Priority to CNA2008101079439A priority patent/CN101320740A/zh
Publication of KR20080106634A publication Critical patent/KR20080106634A/ko
Application granted granted Critical
Publication of KR101374078B1 publication Critical patent/KR101374078B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

개구율을 증가시킬 수 있는 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치가 개시되어 있다. 표시 기판은 게이트 배선, 게이트 배선과 절연되어 교차하는 데이터 배선, 게이트 배선 및 데이터 배선과 연결되며 각 화소마다 적어도 하나가 형성된 박막 트랜지스터, 각 화소 내에 형성되며 박막 트랜지스터와 연결된 화소 전극, 및 데이터 배선을 형성하기 위한 층으로부터 데이터 배선의 양 측에 인접하게 형성된 광차단막을 포함한다. 광차단막은 데이터 배선, 소오스 전극 및 드레인 전극과 전기적으로 분리되어 플로팅 상태를 유지하거나, 드레인 전극 및 화소 전극과 전기적으로 연결된 구조를 가질 수 있다. 광차단막은 데이터 배선과 3.0㎛ ~ 4.0㎛의 간격으로 이격된다. 따라서, 개구율을 증가시키고 세로줄 얼룩 등의 불량을 방지할 수 있다.

Description

표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치{DISPLAY SUBSTRATE, METHOD OF MANUFACTURING THE SAME AND DISPLAY APPARATUS HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 표시 장치의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 제1 표시 기판을 나타낸 평면도이다.
도 4 내지 도 14는 도 1 및 도 2에 도시된 제1 표시 기판의 제조 과정을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 장치 200 : 제1 표시 기판
210 : 게이트 배선 212 : 제1 절연막
213 : 제2 절연막 220 : 데이터 배선
230 : 박막 트랜지스터 231 : 게이트 전극
232 : 소오스 전극 233 : 드레인 전극
234 : 액티브 패턴 240 : 화소 전극
250 : 광차단막 275 : 포토레지스트 패턴
본 발명은 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것으로, 더욱 상세하게는 개구율을 향상시킬 수 있는 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것이다.
일반적으로, 영상을 표시하는 표시 장치의 하나인 액정표시장치는 박막 트랜지스터 및 화소 전극이 형성된 박막 트랜지스터 기판과 컬러필터 및 공통 전극이 형성된 컬러필터 기판이 액정을 사이에 두고 결합된 구조를 갖는다.
박막 트랜지스터 기판은 각 화소를 개별적으로 구동시키기 위하여 각 화소마다 형성된 박막 트랜지스터를 구동시키기 위한 게이트 배선 및 데이터 배선이 매트릭스 형태로 형성된 구조를 가지며, 빛샘을 방지하기 위해 데이터 배선의 양 측에 전기적으로 플로팅 상태의 광차단막이 나란하게 형성된 구조를 갖는다.
고개구율을 위해서는 데이터 배선과 광차단막 간의 거리를 최대한 감소시키는 것이 중요하나, 현재 노광기의 성능으로는 데이터 배선과 광차단막 간의 거리를 5㎛ 이하로 줄이는 데 한계가 있기 때문에, 동일한 금속층으로는 패턴의 형성이 불가능하다. 따라서, 데이터 배선과 광차단막을 서로 다른 금속층으로 형성함으로써, 데이터 배선과 광차단막 간의 거리를 감소시키고 개구율을 증가시킬 수 있다.
그러나, 데이터 배선과 광차단막을 서로 다른 금속층으로 형성하게 되면, 미스 얼라인으로 인해 데이터 배선과 광차단막 간의 거리의 편차가 발생되며, 이로 인해 데이터 배선의 좌측 및 우측에서 발생되는 기생 정전용량의 크기가 달라져 화 소에 인가되는 전압이 왜곡되어 세로줄 얼룩 등의 불량이 발생되는 문제점이 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 개구율을 증가시키고 세로줄 얼룩 등의 불량을 방지할 수 있는 표시 기판을 제공한다.
또한, 본 발명은 상기한 표시 기판의 제조 방법을 제공한다.
또한, 본 발명은 상기한 표시 기판을 갖는 표시 장치를 제공한다.
본 발명의 일 특징에 따른 표시 기판은 게이트 배선, 상기 게이트 배선과 절연되어 교차하는 데이터 배선, 상기 게이트 배선 및 상기 데이터 배선과 연결되며 각 화소마다 적어도 하나가 형성된 박막 트랜지스터, 각 화소 내에 형성되며 상기 박막 트랜지스터와 연결된 화소 전극, 및 상기 데이터 배선을 형성하기 위한 층으로부터 상기 데이터 배선의 양 측에 인접하게 형성된 광차단막을 포함한다.
상기 박막 트랜지스터는, 상기 게이트 배선과 연결된 게이트 전극, 상기 데이터 배선과 연결된 소오스 전극, 및 상기 소오스 전극과 이격되며 서로 다른 층에 형성된 상기 화소 전극과 전기적으로 연결된 드레인 전극을 포함한다.
상기 광차단막은 상기 데이터 배선, 상기 소오스 전극 및 상기 드레인 전극과 전기적으로 분리되어 플로팅 상태를 유지할 수 있다. 이와 달리, 상기 광차단막은 상기 드레인 전극과 연결된 구조를 가질 수 있다.
상기 광차단막은 상기 데이터 배선과 3.0㎛ ~ 4.0㎛의 간격으로 이격된다.
상기 화소 전극의 가장자리는 상기 광차단막과 중첩되게 형성된다.
본 발명의 일 특징에 따른 표시 기판의 제조 방법에 따르면, 투명 기판 상에 게이트 배선을 형성한다. 이후, 상기 게이트 배선이 형성된 상기 투명 기판 상에 제1 절연막을 형성한다. 이후, 상기 제1 절연막 상에 금속막을 형성한다. 이후, 상기 금속막으로부터 상기 게이트 배선과 교차하는 데이터 배선 및 상기 데이터 배선의 양 측에 인접하게 배치되는 광차단막을 형성한다. 이후, 상기 데이터 배선 및 상기 광차단막이 형성된 상기 투명 기판 상에 제2 절연막을 형성한다. 이후, 상기 제2 절연막이 형성된 상기 투명 기판 상에 화소 전극을 형성한다.
상기 데이터 배선 및 상기 광차단막을 형성하는 공정은, 상기 금속막 상에 상기 데이터 배선 및 상기 광차단막 영역이 상기 데이터 배선과 상기 광차단막 사이 영역보다 상대적으로 두꺼운 두께를 갖는 포토레지스트 패턴을 형성하는 공정, 상기 데이터 배선과 상기 광차단막 사이 영역이 노출되도록 상기 포토레지스트 패턴을 에치 백시키는 공정, 및 상기 에치 백된 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 데이터 배선 및 상기 광차단막을 형성하는 공정을 포함한다. 상기 포토레지스트 패턴을 형성하는 공정은 슬릿 마스크 또는 하프 톤 마스크를 이용하여 진행된다.
상기 게이트 배선을 형성하는 공정은 상기 게이트 배선과 연결된 게이트 전극을 형성하는 공정을 포함하며, 상기 데이터 배선 및 상기 광차단막을 형성하는 공정은 상기 데이터 배선과 연결된 소오스 전극 및 상기 소오스 전극과 이격되어 상기 화소 전극과 전기적으로 연결되는 드레인 전극을 형성하는 공정을 포함할 수 있다. 이때, 상기 광차단막은 상기 데이터 배선, 상기 소오스 전극 및 상기 드레 인 전극과 이격되어 플로팅 상태를 유지하도록 형성되거나, 상기 드레인 전극과 연결되도록 형성될 수 있다.
본 발명의 일 특징에 따른 표시 장치는 제1 표시 기판, 제2 표시 기판 및 액정층을 포함한다. 상기 제1 표시 기판은 게이트 배선, 상기 게이트 배선과 절연되어 교차하는 데이터 배선, 상기 게이트 배선 및 상기 데이터 배선과 연결되어 각 화소마다 적어도 하나가 형성된 박막 트랜지스터, 각 화소 내에 형성되어 상기 박막 트랜지스터와 연결된 화소 전극, 및 상기 데이터 배선을 형성하기 위한 층으로부터 상기 데이터 배선의 양 측에 인접하게 형성된 광차단막을 포함한다. 상기 제2 표시 기판은 상기 제1 표시 기판과 대향하도록 배치되며, 상기 데이터 배선 및 상기 광차단막을 커버하도록 화소들 사이에 형성된 블랙 매트릭스를 포함한다. 상기 액정층은 상기 제1 표시 기판과 상기 제2 표시 기판 사이에 배치된다.
이러한 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 따르면, 개구율을 증가시키고 세로줄 얼룩 등의 불량을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장 치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이며, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 표시 장치의 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 제1 표시 기판(200), 제1 표시 기판(200)과 대향하도록 배치된 제2 표시 기판(300) 및 제1 표시 기판(200)과 제2 표시 기판(300) 사이에 배치된 액정층(400)을 포함할 수 있다.
제1 표시 기판(200)은 매트릭스 형태로 배열된 화소(P)들을 개별적으로 구동시키기 위하여, 게이트 배선(210), 데이터 배선(220), 박막 트랜지스터(230), 화소 전극(240) 및 광차단막(250)을 포함한다.
게이트 배선(210)은 제1 투명 기판(211) 상에 형성된다. 제1 투명 기판(211)은 예를 들어, 투명한 유리 또는 플라스틱으로 형성된다. 게이트 배선(210)은 예를 들어, 가로 방향으로 연장되어 각 화소(P)의 상측 및 하측을 정의한다.
게이트 배선(210)이 형성된 제1 투명 기판(211) 상에는 제1 절연막(212)이 형성될 수 있다. 제1 절연막(212)은 게이트 배선(210)을 보호하고 절연시키기 위한 절연막으로써, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다.
데이터 배선(220)은 제1 절연막(212) 상에 형성된다. 데이터 배선(220)은 제1 절연막(212)을 통해 게이트 배선(210)과 절연되며, 게이트 배선(210)과 교차되는 방향으로 연장되도록 형성된다. 예를 들어, 데이터 배선(220)은 게이트 배선(210)과 교차되도록 세로 방향으로 연장되어 각 화소(P)의 좌측 및 우측을 정의한다.
박막 트랜지스터(230)는 각 화소(P)를 개별적으로 구동시키기 위하여 각 화소(P)마다 적어도 하나가 형성된다. 또한, 박막 트랜지스터(230)는 트랜지스터의 턴-온을 위한 게이트 신호 및 실질적으로 각 화소(P)에 인가되는 화소 전압을 인가받기 위하여 게이트 배선(210) 및 데이터 배선(220)과 연결된다.
박막 트랜지스터(230)는 게이트 배선(210)을 형성하기 위한 층으로부터 형성되며 게이트 배선(210)과 연결된 게이트 전극(231), 데이터 배선(220)을 형성하기 위한 층으로부터 형성되며 데이터 배선(220)과 연결된 소오스 전극(232) 및 소오스 전극(232)과 소정의 간격으로 이격된 드레인 전극(233)을 포함할 수 있다. 이때, 드레인 전극(233)은 각 화소(P) 내에 형성되는 화소 전극(240)과 전기적으로 연결된다.
또한, 박막 트랜지스터(230)는 제1 절연막(212)과 소오스 전극(232) 및 드레인 전극(233) 사이에 형성된 액티브 패턴(234)을 더 포함할 수 있다. 액티브 패턴(234)은 게이트 전극(231)과 중첩되도록 제1 절연막(212) 상에 형성된다. 액티브 패턴(234)은 반도체층(234a) 및 오믹 콘택층(234b)을 포함할 수 있다. 반도체층(234a)은 실질적으로 전류가 흐르게 되는 채널 역할을 수행하며, 오믹 콘택 층(234b)은 반도체층(234a)과 소오스 전극(232) 및 드레인 전극(233)간의 접촉 저항을 감소시키는 역할을 수행한다. 예를 들어, 반도체층(234a)은 비정질 실리콘(amorphous Silicon : 이하, a-Si)으로 형성되며, 오믹 콘택층(234b)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(이하, n+a-Si)으로 형성된다.
데이터 배선(220)이 형성된 제1 투명 기판(211) 상에는 제2 절연막(213)이 형성될 수 있다. 제2 절연막(213)은 데이터 배선(220) 및 박막 트랜지스터(230)를 보호하고 절연시키기 위한 절연막으로서, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다. 한편, 제2 절연막(213) 상에는 제1 표시 기판(200)의 평탄화를 위한 유기막(미도시)이 더 형성될 수 있다.
화소 전극(240)은 각 화소(P) 내에 형성되어 박막 트랜지스터(230)와 전기적으로 연결된다. 화소 전극(240)은 제2 절연막(213) 상에 형성된다. 화소 전극(240)은 광이 투과될 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극(240)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다.
화소 전극(240)은 제2 절연막(213)에 형성된 콘택 홀(214)을 통해 드레인 전극(233)과 전기적으로 연결된다. 따라서, 게이트 배선(210)을 통해 박막 트랜지스터(230)의 게이트 전극(231)에 게이트 신호가 인가되면, 박막 트랜지스터(230)가 턴-온(turn on)되어 데이터 배선(220)을 통해 박막 트랜지스터(230)의 소오스 전극(232)으로 인가된 화소 전압이 드레인 전극(233)을 거쳐 화소 전극(240)에 인가된다.
또한, 화소 전극(240)은 게이트 배선(210)의 일부 영역과 중첩되어 스토리지 커패시터(Cst)를 형성할 수 있다. 박막 트랜지스터(230)의 구동을 통해 화소 전극(240)에 인가된 화소 전압은 스토리지 커패시터(Cst)를 통해 한 프레임동안 유지된다. 이와 달리, 화소 전극(240)은 게이트 배선(210)과는 별도로 분리되게 형성된 스토리지 배선(미도시)과 중첩되어 스토리지 커패시터(Cst)를 형성할 수 있다.
한편, 화소 전극(240)은 광시야각의 구현을 위하여 각 화소(P)를 다수의 도메인으로 분할하기 위한 특정한 개구 패턴을 가질 수 있다. 또한, 화소 전극(240)은 서로 다른 전압이 인가되는 메인 전극부 및 서브 전극부로 분할된 구조를 가질 수 있다. 이와 같이 화소 전극(240)이 메인 전극부와 서브 전극부로 분할될 경우, 각 화소(P)에는 메인 전극부 및 서브 전극부와 각각 연결되는 2개의 박막 트랜지스터가 형성될 수 있다.
광차단막(250)은 각 화소(P)의 가장자리에서 빛이 새는 것을 방지하기 위하여 데이터 배선(220)의 양 측에 인접하게 형성된다. 즉, 광차단막(250)은 데이터 배선(220)과 일정한 간격으로 이격된 상태에서 데이터 배선(220)과 나란한 방향으로 연장되도록 형성되어 각 화소(P)의 좌측 및 우측 가장자리를 커버한다. 예를 들어, 데이터 배선(220)은 약 4.5㎛의 선폭으로 형성되며, 광차단막(250)은 약 4.0㎛의 선폭으로 형성된다. 한편, 각 화소(P)의 하측은 드레인 전극(233)의 연장된 부분으로 커버될 수 있으며, 각 화소(P)의 상측은 스토리지 커패시터(Cst)를 형성하기 위하여 게이트 배선(210)으로부터 연장된 부분으로 커버될 수 있다.
또한, 광차단막(250)은 빛샘 방지 효과를 향상시키기 위하여 화소 전극(240) 의 가장자리와 중첩되도록 형성된다.
본 실시예에서, 광차단막(250)은 데이터 배선(220)을 형성하기 위한 층으로부터 형성된다. 이와 같이, 데이터 배선(220)과 광차단막(250)을 동일한 금속으로 동시에 형성하게 되면, 데이터 배선(220)과 광차단막(250)간의 셀프 얼라인(self-align)이 가능하게 되어, 데이터 배선(220)과 좌측 및 우측에 각각 형성된 광차단막(250)간의 간격이 일정하게 형성된다. 따라서, 데이터 배선(220)과 광차단막(250)간의 미스 얼라인으로 인해 데이터 배선(220)의 좌측 및 우측에서 발생되는 기생 정전용량의 편차에 따른 세로줄 얼룩 등의 불량을 방지할 수 있다.
또한, 본 실시예에서, 광차단막(250)은 개구율을 증가시키기 위하여 데이터 배선(220)과 약 3.0㎛ ~ 약 4.0㎛의 간격으로 이격되게 형성된다. 개구율을 증가시키기 위해서는 데이터 배선(220)과 광차단막(250)간의 간격을 최대로 감소시키는 것이 바람직하나, 캐논(canon) 등의 현재 노광기 제조 업체에서 제조된 노광기의 성능 상 데이터 배선(220)과 광차단막(250)간의 간격을 5.0㎛ 이하로 형성하기 어려운 문제가 있다. 따라서, 슬릿(slit) 마스크 또는 하프 톤(half tone) 마스크를 이용한 이중 노광 공정을 통해 광차단막(250)과 데이터 배선(220)의 간격을 약 3.0㎛ ~ 약 4.0㎛로 형성할 수 있다. 이와 같이, 데이터 배선(220)과 광차단막(250)간의 간격을 약 3.0㎛에 가깝게 형성함으로써, 제2 표시 기판(300)에 형성되는 블랙 매트릭스(320)의 폭을 최대한 감소시켜 표시 장치(100)의 개구율을 증가시킬 수 있다.
한편, 광차단막(250)은 데이터 배선(220), 소오스 전극(232) 및 드레인 전 극(233)과 전기적으로 분리되어 플로팅(floating) 상태를 유지하며, 제2 절연막(213)을 통해 화소 전극(240)과 절연된다. 이와 달리, 광차단막(250)은 드레인 전극(233)과 연결된 구조를 가질 수 있다.
도 3은 본 발명의 다른 실시예에 따른 제1 표시 기판을 나타낸 평면도이다. 도 3에서, 광차단막을 제외한 나머지 구성은 도 1에 도시된 것과 동일하므로, 중복되는 상세한 설명은 생략하기로 한다.
도 3을 참조하면, 광차단막(250)은 각 화소(P) 내에서 드레인 전극(233)과 연결된 구조를 갖는다. 즉, 각 화소(P)의 좌측 및 우측에 각각 형성된 광차단막(250)은 화소(P)의 가장자리를 따라 연장되어 화소(P)의 하측에 형성된 드레인 전극(233)과 연결된다. 이때, 광차단막(250) 및 드레인 전극(233)은 화소 전극(240)의 가장자리와 중첩되도록 형성되어 화소 전극(240)의 가장자리 부분에서 주로 발생되는 빛샘을 감소시킨다.
광차단막(250)은 드레인 전극(233)을 통해 화소 전극(240)과 전기적으로 연결된다. 광차단막(250)이 플로팅 상태를 갖는 경우, 광차단막(250)과 화소 전극(240) 사이, 광차단막(250)과 데이터 배선(220) 사이 및 데이터 배선(220)과 화소 전극(240) 사이 각각에 기생 정전용량이 발생되어, 전체적으로 보았을 때 데이터 배선(220)에 영향을 미치는 기생 정전용량의 값이 비교적 크게 발생되어 데이터 배선(220)을 통해 인가되는 화소 전압의 왜곡을 유발하여 얼룩 등의 불량이 발생될 수 있다.
그러나, 광차단막(250)이 화소 전극(240)과 전기적으로 연결된 경우, 광차단 막(250)과 데이터 배선(220) 사이의 기생 정전용량만 존재하게 되므로, 데이터 배선(220)에 영향을 미치는 전체적인 기생 정전용량이 크게 감소되며, 발생된 기생 정전용량이 화소(P)의 전 영역에서 일정하게 유지되므로, 얼룩 등의 품질 불량이 발생되지 않게 된다.
또한, 광차단막(250)이 화소 전극(240)과 전기적으로 연결된 경우, 화소 전극(240)의 가장자리에서, 빛샘을 유발시키는 광차단막(250)과 데이터 배선(220) 사이의 래터럴 필드(lateral field)가 거의 발생되지 않아 빛샘에 대한 마진을 더 확보할 수 있으며, 이로 인해 블랙 매트릭스(320)의 폭을 더욱 감소시켜 표시 장치(100)의 개구율을 더욱 증가시킬 수 있다.
제2 표시 기판(300)은 액정층(400)을 사이에 두고 제1 표시 기판(200)과 대향하도록 배치된다. 제2 표시 기판(300)은 제1 표시 기판(200)과 대향하는 제2 투명 기판(310)의 대향면에 형성된 공통 전극(330)을 포함할 수 있다. 공통 전극(330)은 광의 투과를 위하여 투명한 도전성 물질로 형성된다. 예를 들어, 공통 전극(330)은 화소 전극(240)과 동일한 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다. 공통 전극(330)에는 광시야각의 구현을 위한 개구 패턴이 형성될 수 있다.
제2 표시 기판(300)은 블랙 매트릭스(320)를 더 포함할 수 있다. 블랙 매트릭스(320)는 화소(P)들의 경계부에 형성되어 빛샘을 차단하여 대비비(contrast ratio)를 향상시킨다.
블랙 매트릭스(320)는 데이터 배선(220)과 광차단막(250) 사이 영역을 통해 경사진 각도로 통과하는 빛을 차단하기 위하여 데이터 배선(220) 및 광차단막(250)을 커버하도록 화소(P)들 사이에 형성된다. 블랙 매트릭스(320)는 개구율의 증가를 위하여, 빛샘을 방지할 수 있는 최대한 좁은 폭으로 형성되는 것이 바람직하다. 예를 들어, 데이터 배선(220)이 약 4.5㎛의 선폭으로 형성되고, 광차단막(250)이 약 4.0㎛로 형성되고, 데이터 배선(220)과 광차단막(250)의 간격이 약 3.0㎛ ~ 약 4.0㎛로 형성될 경우, 블랙 매트릭스(320)는 약 19.0㎛ ~ 약 21.0㎛의 폭으로 형성된다.
이와 같이, 데이터 배선(220)과 광차단막(250)의 간격을 감소시키거나, 화소 전극(240)의 가장자리에서 발생되는 래터럴 필드의 발생을 억제함으로써, 블랙 매트릭스(320)의 폭을 감소시키고 표시 장치(100)의 개구율을 증가시킬 수 있다.
액정층(400)은 이방성 굴절률, 이방성 유전율 등의 광학적, 전기적 특성을 갖는 액정들이 일정한 형태로 배열된 구조를 갖는다. 액정층(400)은 화소 전극(240)과 공통 전극(330) 사이에 형성되는 전계에 의하여 액정들의 배열이 변화되고, 액정들의 배열 변화에 따라서 통과하는 광의 투과율을 제어한다.
이하, 도 1 및 도 2에 도시된 제1 표시 기판의 제조 방법에 대하여 설명하기로 한다.
도 4 내지 도 14는 도 1 및 도 2에 도시된 제1 표시 기판의 제조 과정을 설명하기 위한 도면들이다.
도 4 및 도 5를 참조하면, 제1 투명 기판(211) 상에 게이트 배선(210) 및 게 이트 배선(210)과 연결된 게이트 전극(231)을 형성한다. 게이트 배선(210) 및 게이트 전극(231)은 예를 들어, 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 게이트 배선(210) 및 게이트 전극(231)은 상기 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
다음, 도 6 및 도 7을 참조하면, 게이트 배선(210) 및 게이트 전극(231)이 형성된 제1 투명 기판(211) 상에 제1 절연막(212)을 형성한다. 예를 들어, 제1 절연막(212)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성되며, 약 4000Å ~ 약 4500Å의 두께로 형성된다.
이후, 제1 절연막(212) 상에 액티브 패턴(234)을 형성한다. 액티브 패턴(234)은 적어도 게이트 전극(231)과 중첩되는 영역에 형성된다. 액티브 패턴(234)은 반도체층(234a) 및 오믹 콘택층(234b)을 포함할 수 있다. 예를 들어, 반도체층(234a)은 비정질 실리콘(amorphous Silicon : 이하, a-Si)으로 형성되며, 오믹 콘택층(234b)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(이하, n+a-Si)으로 형성된다.
다음, 도 8 및 도 9를 참조하면, 액티브 패턴(234)이 형성된 제1 투명 기판(211) 상에 금속막(260)을 형성한다. 금속막(260)은 예를 들어, 알루미늄(Al), 몰리브덴(Mo), 네오디뮴(Nd), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 금속막(260)은 상기 금속 및 합금이 복수의 층으로 형성된 구조를 가질 수 있다.
이후, 금속막(260) 상에 포토레지스트(270)를 형성한다. 포토레지스트(270)는 예를 들어, 노광된 영역이 현상액에 의해 제거되는 포지티브형 포토레지스트로 형성된다.
이후, 슬릿 마스크(280)를 이용하여 포토레지스트(270)를 이중 노광시킨다. 이때, 포토레지스트(270)의 전체 영역 중에서, 데이터 배선(220)과 광차단막(250) 사이에 해당하는 영역은 슬릿 노광이 이루어지는 반면, 데이터 배선(220), 소오스 전극(232), 드레인 전극(233) 및 광차단막(250)을 제외한 나머지 영역은 풀 노광이 이루어진다. 한편, 포토레지스트(270)의 이중 노광 공정은 슬릿 마스크 대신 하프 톤 마스크를 이용하여 진행될 수 있다.
다음, 도 8 및 도 10을 참조하면, 이중 노광된 포토레지스트(270)를 현상하여 포토레지스트 패턴(275)을 형성한다. 이중 노광된 포토레지스트(270)를 현상하면, 포토레지스트(270)의 풀 노광된 영역은 완전히 제거되고, 슬릿 노광된 영역은 부분적으로 제거되어 비노광 영역에 비하여 상대적으로 얇은 두께를 갖게 된다. 따라서, 금속막(260) 상에 형성된 포토레지스트 패턴(275)은 데이터 배선(220) 및 광차단막(250) 영역이 데이터 배선(220)과 광차단막(250) 사이 영역보다 상대적으로 두꺼운 두께를 갖게 된다.
다음, 도 8 및 도 11을 참조하면, 포토레지스트 패턴(275)을 일정한 두께만큼 감소시키는 에치 백(etch back) 공정을 진행한다. 이러한 포토레지스트 패턴(275)의 에치 백 공정을 통해, 데이터 배선(220)과 광차단막(250) 사이 영역의 금속막(260)이 노출되며, 데이터 배선(220), 소오스 전극(232), 드레인 전극(233) 및 광차단막(250) 영역의 포토레지스트 패턴(275)은 두께가 감소된 상태로 잔존하게 된다.
다음, 도 8 및 도 12를 참조하면, 에치 백된 포토레지스트 패턴(275)을 식각 방지막으로 이용하여 금속막(260)을 식각한다. 이러한 금속막(260)의 식각을 통해, 데이터 배선(220), 소오스 전극(232), 드레인 전극(233) 및 광차단막(250)이 형성된다. 한편, 광차단막(250)은 도 2에 도시된 바와 같이, 드레인 전극(233)과 이격되어 플로팅 상태를 유지하거나, 도 3에 도시된 바와 같이, 드레인 전극(233)과 연결된 구조를 가질 수 있다.
이후, 데이터 배선(220), 소오스 전극(232), 드레인 전극(233) 및 광차단막(250) 상에 잔존하는 포토레지스트 패턴(275)을 제거한다.
이와 같이, 슬릿 마스크 또는 하프 톤 마스크를 이용한 이중 노광 공정을 통해 데이터 배선(220) 및 광차단막(250)을 형성함으로써, 데이터 배선(220)과 광차단막(250)간의 간격을 일반적인 노광 마스크를 사용하는 경우보다 좁은 약 3㎛ ~ 약 4㎛의 범위로 형성할 수 있다.
한편, 에치 백된 포토레지스트 패턴(275) 또는 소오스 전극(232) 및 드레인 전극(233)을 식각 방지막으로 이용하여 소오스 전극(232)과 드레인 전극(233) 사이에 해당하는 채널 영역의 오믹 콘택층(234b)을 제거하여 박막 트랜지스터(230)의 채널을 형성한다.
다음, 도 13 및 도 14를 참조하면, 데이터 배선(220), 소오스 전극(232), 드레인 전극(233) 및 광차단막(250)이 형성된 제1 투명 기판(211) 상에 제2 절연 막(213)을 형성한다. 예를 들어, 제2 절연막(213)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성되며, 약 1500Å ~ 약 2000Å의 두께로 형성된다.
이후, 제2 절연막(213) 상에 제1 표시 기판(200)의 평탄화를 위한 유기막(미도시)을 더 형성할 수 있다.
이후, 사진 식각 공정을 통해 제2 절연막(213)을 패터닝하여, 드레인 전극(233)의 일부 영역을 노출시키는 콘택 홀(214)을 형성한다.
이후, 제2 절연막(213)이 형성된 제1 투명 기판(211) 상에 화소 전극(240)을 형성한다. 화소 전극(240)은 제2 절연막(213)에 형성된 콘택 홀(214)을 통해 드레인 전극(233)과 전기적으로 연결된다. 예를 들어, 화소 전극(240)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다.
이와 같은 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 따르면, 셀프 얼라인이 가능하도록 데이터 배선과 광차단막을 동일한 금속층으로 형성함으로써, 데이터 배선과 광차단막간의 미스 얼라인으로 인해 데이터 배선의 좌측 및 우측에서 발생되는 기생 정전용량의 편차에 따른 세로줄 얼룩 등의 불량을 방지할 수 있다.
또한, 슬릿 마스크 또는 하프 톤 마스크를 이용한 이중 노광 공정을 통해 광차단막과 데이터 배선간의 간격을 좁혀 개구율을 증가시킬 수 있다.
또한, 광차단막을 드레인 전극 및 화소 전극과 전기적으로 연결시킴으로써, 기생 정전용량을 크게 감소시키며, 래터럴 필드를 억제하여 개구율을 더욱 증가시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 게이트 배선;
    상기 게이트 배선과 절연되어 교차하는 데이터 배선;
    상기 게이트 배선 및 상기 데이터 배선과 연결되도록 각 화소마다 적어도 하나가 형성되며, 상기 게이트 배선에 일체로 형성되는 게이트 전극과, 상기 데이터 배선에 일체로 형성되는 소오스 전극과, 상기 소오스 전극에 이격되는 드레인 전극을 포함하는 박막 트랜지스터;
    상기 각 화소 내에 형성되며, 상기 드레인 전극과 전기적으로 연결된 화소 전극;
    상기 데이터 배선을 형성하기 위한 층으로부터, 상기 데이터 배선의 양 측에 인접하면서, 상기 각 화소의 하측에 형성된 상기 드레인 전극에 일체로 연결되는 광차단막;
    상기 게이트 배선 및 게이트 전극과, 상기 데이터 배선, 소오스 전극, 드레인 전극 및 광차단막 사이에 형성된 제1 절연막;
    상기 제1 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 액티브 패턴; 및
    상기 데이터 배선, 소오스 전극, 드레인 전극 및 광차단막과, 상기 화소 전극 사이에 형성되며, 상기 화소 전극이 상기 드레인 전극과 연결되는 콘택홀을 갖는 제2 절연막을 포함하고,
    상기 액티브 패턴은,
    상기 게이트 전극, 소오스 전극 및 드레인 전극에 중첩하는 제1 부분; 및
    상기 제1 부분에 일체로 연결되며, 상기 게이트 배선 및 데이터 배선의 교차하는 영역에 중첩하는 제2 부분을 포함하는 표시 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 광차단막이 상기 데이터 배선의 양 측에 인접하는 부분과, 상기 데이터 배선의 간격은 3.0㎛ ~ 4.0㎛인 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서, 상기 화소 전극의 좌측, 우측 및 하측 가장자리는 상기 광차단막과 중첩되는 것을 특징으로 하는 표시 기판.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 게이트 배선, 상기 게이트 배선과 절연되어 교차하는 데이터 배선, 상기 게이트 배선 및 데이터 배선과 연결되어 각 화소마다 적어도 하나가 형성되며, 상기 게이트 배선에 일체로 형성되는 게이트 전극과, 상기 데이터 배선에 일체로 형성되는 소오스 전극과, 상기 소오스 전극에 이격되는 드레인 전극을 포함하는 박막 트랜지스터, 상기 각 화소 내에 형성되어 상기 드레인 전극과 전기적으로 연결된 화소 전극, 상기 데이터 배선을 형성하기 위한 층으로부터 상기 데이터 배선의 양 측에 인접하면서, 상기 각 화소의 하측에 형성된 상기 드레인 전극에 일체로 연결되는 광차단막, 상기 게이트 배선 및 게이트 전극과 상기 데이터 배선, 소오스 전극, 드레인 전극 및 광차단막의 사이에 형성된 제1 절연막, 상기 제1 절연막과 상기 소오스 전극 및 드레인 전극의 사이에 형성된 액티브 패턴, 및 상기 데이터 배선, 소오스 전극, 드레인 전극 및 광차단막과 상기 화소 전극의 사이에 형성되며 상기 화소 전극이 상기 드레인 전극과 연결되는 콘택홀을 갖는 제2 절연막을 포함하는 제1 표시 기판;
    상기 제1 표시 기판과 대향하도록 배치되며, 상기 데이터 배선 및 상기 광차단막을 커버하도록 화소들 사이에 형성된 블랙 매트릭스를 포함하는 제2 표시 기판; 및
    상기 제1 표시 기판과 상기 제2 표시 기판 사이에 배치된 액정층을 포함하고,
    상기 액티브 패턴은,
    상기 게이트 전극, 소오스 전극 및 드레인 전극에 중첩하는 제1 부분; 및
    상기 제1 부분에 일체로 연결되며, 상기 게이트 배선 및 데이터 배선의 교차하는 영역에 중첩하는 제2 부분을 포함하는 표시 장치.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제17항에 있어서, 상기 광차단막이 상기 데이터 배선의 양 측에 인접하는 부분과, 상기 데이터 배선의 간격은 3.0㎛ ~ 4.0㎛인 것을 특징으로 하는 표시 장치.
KR1020070054277A 2007-06-04 2007-06-04 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 KR101374078B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070054277A KR101374078B1 (ko) 2007-06-04 2007-06-04 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US12/098,176 US8139176B2 (en) 2007-06-04 2008-04-04 Display substrate, a method of manufacturing the display substrate and a display apparatus having the display substrate
CNA2008101079439A CN101320740A (zh) 2007-06-04 2008-05-21 显示基板,显示基板制造方法和具有显示基板的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070054277A KR101374078B1 (ko) 2007-06-04 2007-06-04 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치

Publications (2)

Publication Number Publication Date
KR20080106634A KR20080106634A (ko) 2008-12-09
KR101374078B1 true KR101374078B1 (ko) 2014-03-13

Family

ID=40087715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070054277A KR101374078B1 (ko) 2007-06-04 2007-06-04 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치

Country Status (3)

Country Link
US (1) US8139176B2 (ko)
KR (1) KR101374078B1 (ko)
CN (1) CN101320740A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5466973B2 (ja) * 2010-03-04 2014-04-09 株式会社ジャパンディスプレイ 液晶表示装置
KR101970570B1 (ko) * 2012-12-18 2019-04-19 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR102130545B1 (ko) 2013-11-27 2020-07-07 삼성디스플레이 주식회사 액정 표시 장치
CN104022078B (zh) * 2014-05-29 2016-08-03 京东方科技集团股份有限公司 一种阵列基板的制备方法
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
TWI614556B (zh) * 2016-04-28 2018-02-11 群創光電股份有限公司 電晶體基板及使用此電晶體基板所製得之顯示裝置
KR20180062293A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107561801A (zh) * 2017-09-20 2018-01-09 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板及阵列基板
US10510776B2 (en) * 2018-03-29 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with common active area and method for manufacturing the same
CN114967199B (zh) * 2021-02-23 2023-11-10 成都京东方光电科技有限公司 显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016053A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 빛샘 방지 구조를 가지는 박막 트랜지스터 기판
US20050001944A1 (en) * 2003-06-05 2005-01-06 Ching-Hung Wu Method of stabilizing parasitic capacitance in an LCD device
KR20050000653A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
JP2007011328A (ja) * 2005-06-29 2007-01-18 Lg Philips Lcd Co Ltd 液晶表示装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312329B1 (ko) 1999-09-13 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 구조 및 그 제조방법
JP4728507B2 (ja) * 2001-06-08 2011-07-20 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
KR20070008882A (ko) 2005-07-12 2007-01-18 삼성전자주식회사 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016053A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 빛샘 방지 구조를 가지는 박막 트랜지스터 기판
US20050001944A1 (en) * 2003-06-05 2005-01-06 Ching-Hung Wu Method of stabilizing parasitic capacitance in an LCD device
KR20050000653A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
JP2007011328A (ja) * 2005-06-29 2007-01-18 Lg Philips Lcd Co Ltd 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
CN101320740A (zh) 2008-12-10
US20080297678A1 (en) 2008-12-04
KR20080106634A (ko) 2008-12-09
US8139176B2 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US6788356B2 (en) Thin film transistor substrate for a liquid crystal display and a method for repairing the substrate
US7576824B2 (en) Liquid crystal display device and method for fabricating the same
US8846458B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP2007249100A (ja) アクティブマトリクス基板及び液晶表示装置並びにその製造方法
KR100876403B1 (ko) 횡전계방식 액정 표시 장치 및 그 제조방법
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101652867B1 (ko) 횡전계형 액정표시장치
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20160095700A (ko) 액정 표시 장치
KR101402047B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2001092378A (ja) アクティブマトリクス基板
US10466526B2 (en) Liquid crystal display device and method for manufacturing TFT array substrate
KR100866977B1 (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판
KR101915223B1 (ko) 에이에이치-아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101677282B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR20090000948A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 패널
KR100205520B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR200255830Y1 (ko) 비오에이 구조 액정표시장치용 어레이 기판
KR100658071B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 7