KR100205520B1 - 박막트랜지스터 어레이 기판 및 그 제조방법 - Google Patents
박막트랜지스터 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR100205520B1 KR100205520B1 KR1019960011378A KR19960011378A KR100205520B1 KR 100205520 B1 KR100205520 B1 KR 100205520B1 KR 1019960011378 A KR1019960011378 A KR 1019960011378A KR 19960011378 A KR19960011378 A KR 19960011378A KR 100205520 B1 KR100205520 B1 KR 100205520B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- bus line
- gate
- pixel electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 78
- 239000011347 resin Substances 0.000 claims abstract description 37
- 229920005989 resin Polymers 0.000 claims abstract description 37
- 230000000903 blocking effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 9
- 230000036211 photosensitivity Effects 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 230000035807 sensation Effects 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
본 발명은 액정표시장치의 박막트랜지스터 어게이 기판에 관한 것으로, 특히 개구율 향상 등을 위하여 박막트랜지스터 어게이 기판상에 불투명 절연성 수지로 차광막을 형성할 때, 차광막이 형성된 영역과 이로부터 노출된 화소전극 영역간의 단차를 줄여 배향막 형성시 러빙불량등을 방지하기에 적당하도록, 기판과, 기판상에 형성된 적어도 하나이상의 게이트 버스라인과, 게이트 버스라인에 교차하도록 형성된 적어도 하나이상의 데이터 버스라인과, 게이트 버스라인에 게이트 전극이 연결되고, 데이터 버스라인에 일채널 전극이 연결되도록 형성된 적어도 하나이상의 박막트랜지스터와 박막트랜지스터의 일채널 전극과 연결되어 게이트 버스라인과 상기 데이터 버스라인의 교차부 사이영역에 형성된 화소전극과 적어도 데이터 버스라인 및 게이트 버스라인과 박막트랜지스터를 덮도록 불투명 절연성 수지로 형성된 수지차광막과, 수지차광막의 상부를 제외한 노출된 전표면에 패턴형성된 투명절연막을 포함하여 이루어진다.
Description
제1도는 종래의 액정표시장치의 구조를 예시한 도면.
제2도는 본 발명에 따른 박막트랜지스터 어레이 기판의 구조를 예기한 도면.
제3도는 본 발명에 따른 박막트랜지스터 어레이 기판의 제조 방법을 예시한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
10, 30 : 기판 11-1, 31-1 : 게이트 전극
31-2 : 게이트 버스라인 12, 32 : 게이트 절연막
13, 33 : 활성측 14, 34 : 오믹콘택층
15, 35 : 화소전극 16-1, 36-1 : 소오스 전극
16-2, 36-2, : 데이터 버스라인 17, 37 : 드레인 전극
18, 38 : 보호막 19, 39a : 차광막
20, : 배향막 39 : 차광막형성수지층
40, 40a : 평탄화층
본 발명은 액정표시장치의 박막트랜지스터 어레이기 판에 관한 것으로, 특히 개구율 향상 등을 위하여 박막트랜지스터 어레이 기판상에 불투명 절연성 수지로 차광막을 형성할 때, 차광막이 형성된 영역과 이로부터 노출된 화소전극 영역간의 단치를 줄여 배향막 형성시 러빙불량 등을 방지하기에 적당하도록 한 박막트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
종래의 일반적인 액정표시장치는 도면을 도시하지 않았지만, 하나의 기판상에 스위칭 소자인 박막트랜지스터와 이에 연결된 화소 전극으로 구성된 단위 화소가 종횡으로 배열되어 있고, 종방향(또는 횡방향)을 따라 배열된 박막박트랜지스터의 게이트 전극을 서로 연결하여 신호를 전달하기 위한 적어도 하나 이상 형성된 게이트 버스라인과, 횡방향(또는 종방향)을 따라서 배열된 박막트랜지스터의 소오스 전극을 서로 연결하여 신호를 전달하기 위한 적어도 하나 이상의 데이터버스라인이 서로 교차하여 형성되어 있다. 이렇게 형성된 기판은 통상 박막트랜지스터 어레이 기판(또는 하판)이라고 한다. 또한, 다른 기판상에는 화소전극을 제외한 영역에 대응하는 위치에 형성된 차광막과, 화소전극에 대응하여 공통전압이 인가되는 대응전극 및 컬러디스플레이를 위한 컬러필터가 형성되어 있다. 이렇게 형성된 다른 기판은 통상 대응전극기판(또는상판)이라고 한다. 이와 같은 상판 및 하판은 서로 합착되어, 그 사이 공간에 액정이 주입되는데, 합착공정을 진행하기 전에 상판 및 하판의 상부에 각각 폴리이미드 등의 물질로 배향막을 형성하고, 배향막 표면에 일정한 방향으로 홈을 형성하여 액정을 배향시키는 러빙(rubbing)공정을 진행한다.
그러나, 이와 같은 종래의 액정표시장치는 상판에 차광막을 형성하기 때문에, 상판과 하판을 합착하는 공정에서 발생할 수 있는 정렬오차에 대한 마진을 계산하여 형성해야 한다. 따라서, 차광막의 크기가 커지게 되어 액정표시장치의 개구율이 감소되는 문제점을 가지고 있다.
그래서, 종래에 제1도에 도시된 것과 같은 구조의 액정표시장치가 제안되었는데, 이 기술에서는 차광막을 상판이 아닌 하판 즉, 박막트랜지스터 어레이 기판에 형성하는 것으로서, 상하판 합착시 발생하는 정렬오차에 대한 마진을 고려하지 않아도 되기 때문에 차광막의 크기가 감소되어 개구율을 향상시킬 수 있다. 이 기술은 제1도의 (a) 및 제1도의 (b)와 같이, 게이트전극(11-1)과, 상부의 게이트 절연막(12)과, 게이트 전극(11-1)을 덮도록 게이트 절연막(12)상부에 형성된 활성층(13)층과, 활성층(13)의 상부에 형성된 오믹콘택층(14)과, 오믹콘택층(14) 및 활성층(13)로부터 소정거리 분리되어 형성된 화소전극(15)과, 각각의 오믹콘택층(14)에 접촉연결되도록 형성된 소오스전극(16-1) 및 드레인 전극(17)을 가지고 있다. 이때, 소오스전극(16-1)은 제1도의 (b)에 도시된 데이터 버스라인(16-2)에 연결되어 있고, 드레인전극은 화소전극(15)에 연결되어 있다. 그리고 화소전극(15)과 소오스전극(16-1) 및 드레인전극(17)의 상부에 보호막(18)이 형성되어 있고, 화소전극(15)들 사이영역의 상부에 불투명 절연성 수지로 형성한 블랙매트릭스라고 부르는 차광막(19)을 가지고 있다.
종래의 일반적인 기술에서는 금속 예를 들어, 크롬(Cr)등으로 차광막을 형성하였지만, 이 기술에서는 불투명 절연성 수지로 차광막(19)을 형성하고 있는데, 이는 금속으로 차광막을 하판에 형성할 경우에는 차광막 하부의 소오스 전극 및 드레인 전극사이에 기생용량이 발생될 수 있기 때문에 적합하지 못하고, 수지에 비하여 금속은 반사율이 큰 단점을 가지고 있기 때문이다. 그러나, 수지로 차광막을 형성하는 경우에는 수지의 광차단성이 좋지 못하여 1∼2㎛정도의 두께가 필요하다. 이로 인하여, 차광막이 형성된 부위와 차광막으로부터 노출된 부위간에 단차가 크게 발생된다. 이렇게 발생된 단차는 향후 공정에서, 폴리이미드 등의 배향막을 도포한 후, 러빙을 할 때, 화소전극 상부의 단차경계영역에 있는 배향막이 제대로 러빙이 되지 않게 되어 러빙불량이유 발시키는 원인이 된다. 따라서, 제대로 러빙되지 않은 배향막의 상부에 놓이는 액정을 원하는 방향으로 배항되지 못하여 신호전압이 인가될 때에도 원하는 각도로 배열되지 못하고 이로 인해 투과되는 광량이 달라져 화면표시 성능을 저하시키는 문제점을 가지고 있다.
그래서, 본 발명은 수지로 형성된 차광막과 이웃하여 형성된 화소전극간의 단차를 최소화하여 배향막 형성시 단차경계부에도 원하는 방향으로 배항이 될 수 있는 구조의 박막트랜지스터 어레이 기판의 구조와 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 투명절연기판과, 투명절연기판상에 형성된 적어도 하나이상의 게이트 버스라닝과, 게이트 버스라인에 교차하도록 형성된 적어도 하나이상의 데이터 버스라인과, 게이트 버스라인에 게이트정극이 연결되고, 데이터 버스라인에 일체널 전극이 연결되도록 형성된 적어도 하나이상의 박막트랜지스터와, 박막트랜지스터의 일체널 전극과 연결되어 게이트 버스라인과 데이터버스라인의 교차부 사이영역에 형성된 화소전극과, 적어도 데이터 버스라인 및 게이트 버스라인과 박막트랜지스터를 덮도록 불투명절연성수지로 형성된 수지차광막과, 수지차광막의 상부를 제외한 노출된 전 표면에 패턴형성된 투명절연막을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 어레이 기판이다.
또한, 본 발명은 위와 같은 박막트랜지스터를 제조하기 위하여, 투명절연기판의 일부 영역에 행열이 배열된 박막트랜지스터 및 박막트랜지스터의 게이트전극에 연결된 게이트 버스라인과, 게이트 버스라인과 교차하며 박막트랜지스터의 소오스 전극에 연결된 데이터 버스라인과 박막트랜지스터의 드레인 전극에 연결된 화소전극을 형성하는 단계와, 박막트랜지스터 및 화소전극 상부에 투명절연성 물질을 적층하여 보호막을 형성하는 단계와, 박막트랜지스터 및 데이트 버스라인과 게이트 버스라인을 덮도록 불투명절연성수지로 차광막을 형성하는 단계와, 차광막으로부터 노출된 화소전극의 상부를 덮도록 투명 절연성물질으로 평탄화층을 형성하는 단계를 포함하는 박막트랜지스터 어레이 기판 제조 방법이다.
제2도는 본 발명에 따른 박막트랜지스터 어레이 기판의 일실시예를 예시한 도면으로서, 제2도의 (a)는 하나의 단위화소를 중심으로 도시한 평면도이고, 제2도의 (b)는 절단선 Ⅰ-Ⅰ에 의한 박막트랜지스터 영역의 단면도이고, 제2도의 (c)는 절단선 Ⅱ-Ⅱ에 의한 데이터 버스라인영역의 단면도이다.
본 발명의 박막트랜지스터 어레이 기판의 일 실시예를 제2도의 (a)와 같은 수평적구조를 가지는데, 먼저 게이트 버스라인(31-2)과 데이터 버스라인(36-2)이 서로 수직하게 교차하고 있고, 그 교차부에 게이트 버스라인(31-2)로부터 연장 형성된 게이트극(31-1)과 데이터 버스라인(36-2)로부터 연장 형성된 소오스 전극(36-1)과 게이트 전극(31-1)을 중심으로 소오스 전극(36-1)에 대응하여 형성된 드레인 전극(37)을 가지는 박막트랜지스터가 형성되어 있고, 게이트 버스라인(31-2)과 데이터 버스라인(36-2)간의 교차부 사이영역에 박막트랜지스터의 드레인 전극(37)에 연결된 화소전극(35)이 형성되어 있다. 또한, 박막트랜지스터와 게이트 버스라인(31-2) 및 데이터 버스라인(36-2)을 덮도록 차광막(39a)이 형성되어 있다. 이때 차광막(39a)은 화소전극(35)과 데이터 버스라인(36-2) 및 박막트랜지스터가의 사이영역까지 차광할 수 있도록 화소전극(35)의 가장자리까지 중첩되게 형성되어있다. 그리고, 화소전극(35)위의 차광막(39a)로부터 노출된 보호막(38)상부에 투명한 평탄화층(도면 미도시)이 형성되어 있다.
또한, 본 발명의 박막트랜지스터 어레이 기판의 일 실시예를 제2도의 (b) 및 제2도의 (c)와 같은 수직구조를 가지는데, 먼저, 박막트랜지스터가 형성된 영역에는 기판(30)의 상부에 게이트 버스라인(31-1)이 있고 그 상부에 게이트 절연막(32)이 덮여 있으며, 게이트 절연막(32)의 상부에는 비정질실리콘(amorphous silicon)등으로 섬모양의 활성층(active layer)(33)이 형성되어 있고, 활성층(33)의 상부에는 오믹콘택층(34)이 형성되어 있다. 또한, 활성층(33)과 오믹콘택층(34)으로부터 노출된 게이트 절연막(32)의 상부에는 화소전극(35)이 형성되어 있다. 그리고, 알루미늄 등으로 오믹콘택층(34)의 상부에 접촉하여 연결된 소오스 전극(36-1)과 드레인 전극(37)이 형성되어 있다. 이 때, 드레인 전극(37)은 화소전극(35)과도 연결되도록 형성된다. 그리고, 소오스 전극(36-1), 드레인 전극(37), 노출된 활성층 및 화소전극(35)의 상부에 보호막(38)이 있고, 보호막(38)상부로 박막트랜지스터 및 화소전극(35)의 일부 영역을 덮도록 차광막(39a)이 불투명 절연성수지로 형성되어 있다. 또한, 차광막(39a)과 화소전극(35)영역사이 발생되는 단차를 줄일 수 있도록 투명절연막으로 평탄화층(40a)이 형성되어 있다. 평탄화층(40a)을 형성하는 투명절연막으로서 음성(negative)감광특성을 가지는 유기수지를 이용할 경우에는 공정상의 이점을 얻을 수 있다. 다음으로, 데이터 버스라인이 지나는 영역의 수직 구조를 살펴보면, 기판(30)상에 게이트 절연막(32)이있고, 그 상부 데이터 버스라인(36-2)과 데이터 버스라인(36-2)로부터 소정거리 떨어져 형성된 화소전극(35)이있다. 그리고, 화소전극(35)과 게이트 버스라인(36-2)의 상부에 보호막(38)이 있고, 보호막(38)의 상부로 게이트 버스라인(36-2)을 덮도록 불투명 절연성수지로 차광막(39a)이 형성되어 있다. 이 때, 차광막(39)은 화소전극(35)의 일부까지 덮도록 형성되어 있는데 , 이는 화소전극(35)과 데이터 버스라인(36-2)간의 영역에 빛샘현상을 방지하기 위한 것이다. 그리고, 데이터 버스라인(36-2)상부의 차광막(39a)과 화소전극(35)사이에 발생되는 단차를 줄일 수 있도록 투명절연막으로 평탄화층(40a)이 형성되어 있다.
제2도에 도시된 것과 같은 본 발명의 일실예로서의 박막트랜지스터 어게이 기판 제3도의 (a)에서 제3도의 (e)에 도시된 것과 같은 제조공정을 거쳐 제조할 수 있다.
먼저, 제3도의 (a)에서와 같이, 기판(30)상에 스퍼터링(sputtrting)방법으로 크롬 또는 알루미늄 등의 금속물질은 적충한 후, 사진식각하여 게이트 전극(31-1)을 도면에 도시 되지 않은 게이트 버스라인와 함께 형성하고, 기판전면에 걸쳐 실리콘산화막 또는 실리콘질화막을 화학기상증착방법 등으로 적충시켜 게이트 절연막(32)을 형성한다. 다음으로, 화학기상증착방법 등으로 비정질실리콘을 적충한 후, 게이트 전극(31-1)상부에 비정질실리콘이 남도록 패터닝하여 활성층(33)을 형성하고, 이어서, 화학기상증착방법으로 불순물이 도핑된 비정질실리콘(n+a-Si)을 기판 전면에 적충한 후, 패터닝하여 화소전극(33) 상부에 오믹콘택층(34)은 형성한다. 다음으로, 산화인듐(ITO)등의 투명도전물질을 스퍼터링방법으로 기판전면에 적층한후 박막트랜지스터 영역과 데이터 버스라인(36-1)이 형성될 영역을 제외한 영역에 투명도전물질이 남도록 패터닝하여 화소전극(35)을 형성하고, 이어서 스퍼터링 방법으로 크롬 등의 금속물질을 기판전면에 적층한 후, 패너닝하여 소오스 전극(36-1)과 드레인 전극(37)을 형성한다. 또한, 소오스 전극(36-1)과 드레인 전극(37)을 마스크로 사용하여 채널영역의 불순물이 도핑된 비정질실리콘(n+a-Si)을 제거한다. 이때, 소오스 전극(36-1)은 연장되어 데이터 버스라인(36-2)과 같이 형성된다. 또한, 드레인 전극(37)은 화소전극(35)과 접촉하여 연결할 수 있도록 형성하여 박막트랜지스터와 게이트 버스라인(31-2) 데이터 버스라인(36-2) 및 화소전극을 형성한다.
다음으로, 제3도의 (b)와 같이, 차광막을 형성하기 위하여 기판전면에 걸쳐 불투명 수지를 도포하여 차광막형성수지층(39)을 형성한다. 이때, 차광막형성시 수지의 광투과특성에 따른 요구두께를 충족시키도록 1∼2㎛의 두께로 차광막형성수지층(39)을 형성한다.
다음으로, 제3도의 (c)와 같이, 포토레지스트(도시되지 않음)를 차광막형성후지층(39)의 상부에 도포한 후, 화소전극(35)상부의 포토레지스트를 제거하여 박막트랜지스터 상부와 데이터 버스라인 및 게이트 버스라인의 상부에만 남도록 패턴형성한 후, 이 포토레지스트 패턴을 마스크로 화소전극(35)상부의 차광막형성수지층을 제거하여 차광막(39a)을 형성한다. 이어서,차광막(39a)상부의 포토레지스트 패턴을 제거한다. 이 경우는 차광막형성수지층(39)이 감광성을 가지지 않는 경우이고, 만약 차광막형성수지층(39)이 감광성을 가지고 있는 경우에는 기판(30)배면에서 자외선(uktraviolet)을 차광막형성수지층(39)에 조사하여, 박막트랜지스터상부와 데이터 버스라인(36-2) 및 게이트 버스라인(31-2)상부에만 차광막형성수지층(39)을남겨차광막(39a)을 형성한다.
다음으로, 제3도의 (d)와 같이, 화소전극(35)위의 차광막(39a)로부터 노출된 보호막(38)과 차광막(39a)의 상부에 음성감광특성을 가지는 투명한 유기수지를 적충하여 평탄화층(40)한 후, 기판(30)뒷면에서 레이저빔 등을 조사하여 기판상부의 평탄화층(40)을 노광시킨다. 또는 감광특성을 가지지 않은 투명절연막을 화소전극(35)위의 차광막(39a)로부터 노출된 보호막(38)과 차광막(39a)의 상부에 도포 또는 적충한 후, 차광막(39a)상부를 노출시키는 포토레지스트 패턴을 형성한다. 이때, 평탄화층(40)을 형성하는 물질로 큰 유동성을 가진 물질을 이용하면 화소전극(35)이 형성된 영역에 비하여 상대적으로 높은 위치의 차광막 상부에는 평탄화층(40)이 얇게 형성되므로 , 이후 공정에서 차광막(39a)상부의 평탄화층을 제거하지 않을 수도 있다.
다음으로, 제3도의 (e)와 같이, 노광된 평탄화층(40)을 현상하여 차광막(39a)상부의 평탄화층을 제거하고, 화소전극(35)상부에만 남도록 평탄화층(40a)을 형성한다. 한편, 감광특성을 가지지 않는 투명절연막으로 평탄화층(40)을 형성한 경우에는 이미 형성된 포토레지스트 패턴을 이용하여 차광막상부의 노출된 평탄화층을 제거한 후, 남아있는 포토레지스트 패턴을 제거하여 평탄화층(40a)을 형성한다.
이상에서 설명한 본 발명의 박막트랜지스터 어게이 기판 먼저, 평탄화층을 차광막이 형성되지 않는 화소전극부 등에 형성함으로써, 차광막과 화소전극간의 평탄화를 얻을 수 있어서, 배향막 러빙공정과 같은 후공정에서의 작업이 용이할 뿐 아니라 액정주입 후, 액정이 양호하게 배열될 수 있어 소자 특성을 좋게 할 수 있다. 또한, 평탄화층을 형성함에 있어서, 음성감광 특성을 가지는 유기수지를 사용하여 배면노광을 이용한 자기정열방법으로 평탄화층을 형성하면 공정수의 증가를 가져 오지 않아 생산성면에서도 우수한 특징을 가진다.
Claims (9)
- 기판과, 상기 기판상에 형성된 적어도 하나이상의 게이트 버스라인과, 상기 게이트 버스라인에 교차하도록 형성된 적어도 하나이상의 데이터 버스라인, 상기 게이트 버스라인에 게이트 전극이 연결되고, 상기 데이터 버스라인에 일채널 전극이 연결되도록 형성된 적어도 하나이상의 박막트랜지스터와, 상기 박막트랜지스터의 일채널전극과 연결되어 상기 게이트 버스라인과 상기데이터 버스라인의 교차부 사이영역에 형성된 화소전극과, 적어도 상기 데이터 버스라인 및 상기 게이트 버스라인과 상기 박막트랜지스터를 덮도록 불투명 절연성 수지로 형성된 수지차광막과, 상기 수지차광막의 상부를 제외한 노출된 전 표면에 패턴형성된 투명절연막을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 어게이 기판.
- 제1항에 있어서, 상기 투명절연막은 투명절연성 유기수지로 형성된 것을 특징으로 하는 박막트랜지스터 어게이 기판.
- 제2항에 있어서, 상기 투명 절연성 유기수지는 음성감광특성을 가지는 물질인 것을 특징으로 하는 박막트랜지스터 어게이 기판.
- 박막트랜지스터 어게이 기판 제조방법에 있어서, 1) 기판의 일부 영역에 행열로 배열된 박막트랜지스터 및 상기 박막트랜지스터의 게이트 전극에 연결된 게이트 버스라인과 상기 게이트 버스라인과 교차하며 상기 박막트랜지스터의 소오스 전극에 연결된 데이터 버스라인과 상기 박막트랜지스터의 드레인 전극에 연결된 화소전극을 형성하는 단계와, 2) 상기 박막트랜지스터 및 상기 화소전극상부에 투명 절연성 물질을 적층하여 보호막을 형성하는 단계와, 3) 상기 박막트랜지스터 및 상기 데이터 버스라인과 상기 게이트 버스라인을 덮도록 불투명 절연성 수지로 차광감을 형성하는 단계와, 4) 상기 차광막으로부터 노출된 화소전극의 상부를 덮도록 투명 절연성 물질으로 평탄화층을 형성하는 단계를 포함하는 박막트랜지스터 어게이 기판 제조방법.
- 제4항에 있어서, 상기 4)단계에서, 상기 차광막 및 상기 화소전극의 상부에 상기 투명 절연성 물질을 도포하여, 상기 차광막 및 상기 화소전극의 상부에 상기 평탄화층을 형성하는 것을 특징으로 하는 박막트랜지스터 어게이 기판 제조방법.
- 제4항에 있어서, 상기 4)단계에서, 상기 차광막 및 상기 화소전극의 상부에 상기 투명 절연성 물질을 도포하여, 사진식각하여 상기 화소전극의 상부에 상기 평탄화층을 형성하는 것을 특징으로 하는 박막트랜지스터 어게이 기판 제조방법.
- 제4항에 있어서, 상기 차광막 및 상기 화소전극의 상부에 상기 투명 절연성 물질로 음성감광특성을 가지는 물질을 도포하여, 상기 기판의 후면에서 노광한 후, 현상하여 상기 화소전극의 상부에 상기 평탄화층을 형성하는 것을 특징으로 하는 박막트랜지스터 어게이 기판 제조방법.
- 제4항에 있어서, 상기 평탄화층은 투명 절연성 유기수지로 형성하는 것을 특징으로 하는 박막트랜지스터 어게이 기판 제조방법.
- 제8항에 있어서, 상기 투명 절연성 유기수지는 음성 감광특성을 가지는 물질인 것을 특징으로 하는 박막트랜지스터 어게이 기판 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960011378A KR100205520B1 (ko) | 1996-04-16 | 1996-04-16 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| US08/803,382 US5866919A (en) | 1996-04-16 | 1997-02-20 | TFT array having planarized light shielding element |
| US08/901,676 US5926702A (en) | 1996-04-16 | 1997-07-28 | Method of fabricating TFT array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960011378A KR100205520B1 (ko) | 1996-04-16 | 1996-04-16 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970072482A KR970072482A (ko) | 1997-11-07 |
| KR100205520B1 true KR100205520B1 (ko) | 1999-07-01 |
Family
ID=19455770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960011378A KR100205520B1 (ko) | 1996-04-16 | 1996-04-16 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100205520B1 (ko) |
-
1996
- 1996-04-16 KR KR1019960011378A patent/KR100205520B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970072482A (ko) | 1997-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926702A (en) | Method of fabricating TFT array substrate | |
| JP4754877B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3512849B2 (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| US6128060A (en) | Liquid crystal display device having openings formed in interlayer insulating layer | |
| KR100916603B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| US8274616B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| JP2004094206A (ja) | 液晶表示装置とその製造方法 | |
| KR100239778B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101374078B1 (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 | |
| KR101186019B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| US5760861A (en) | Liquid crystal display device and a method for fabricating black matrix thereto | |
| KR20030080373A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20050036048A (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101090246B1 (ko) | 박막 트랜지스터 표시판 | |
| KR100309209B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| WO2002091455A1 (en) | Thin film transistor self-aligned to a light-shield layer | |
| KR20130033676A (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
| KR20050115742A (ko) | 표시 소자용 박막 트랜지스터 모기판 및 그 제조 방법 | |
| KR101409704B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| JPH08171101A (ja) | 液晶表示装置の製造方法 | |
| KR20040064466A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100475636B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR100205520B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100416853B1 (ko) | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 18 |
|
| EXPY | Expiration of term |