KR100416853B1 - 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 - Google Patents
액정표시장치용 어레이기판과 박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100416853B1 KR100416853B1 KR10-2002-0016470A KR20020016470A KR100416853B1 KR 100416853 B1 KR100416853 B1 KR 100416853B1 KR 20020016470 A KR20020016470 A KR 20020016470A KR 100416853 B1 KR100416853 B1 KR 100416853B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etch stopper
- region
- etching
- source
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 44
- 239000010409 thin film Substances 0.000 claims abstract description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum (Al) Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치용 어레이기판에 관한 것으로, 특히 역스테거드 타입(inverted staggered type)의 에치 스토퍼형(etch stopper type) 박막트랜지스터를 포함하는 액정표시장치용 어레이기판에 관한 것이다.
본 발명은 에치 스토퍼막과 박막트랜지스터의 액티브층을 단일 마스크 공정으로 진행한다.
이와 같이 제작된 액정표시장치용 어레이기판은 상기 박막트랜지스터에서 누설전류가 발생하지 않아 고화질의 액정표시장치를 제작할 수 있고, 공정을 단순화 하였기 때문에 수율을 개선할 수 있다.
Description
본 발명은 액정표시장치에 관한 것으로, 특히 에치 스토퍼형(etch stopper type)박막트랜지스터를 포함하는 액정표시장치용 어레이기판의 제조공정을 단순화하는 방법에 관한 것이다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이다
도시한 바와 같이, 일반적인 액정표시장치(51)는 블랙매트릭스(6)와 서브컬러필터(7)를 포함하는 컬러필터(8)가 구성되고, 상기 컬러필터(8)의 상부에 증착된 투명전극인 공통전극(9)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(52) 사이에는 액정(11)이 충진되어 있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(12)과 데이터배선(24)이 형성된다.
상기 화소(P)영역은 상기 게이트배선(12)과 데이터배선(24)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 박막트랜지스터(T)와 상기 박막트랜지스터에 연결된 화소전극(46)이 매트릭스 내에 존재함으로써 영상을 표시한다.
상기 게이트배선(12)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(24)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.
전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기 광학적 효과에 기인한 것이다.
자세히 설명하면, 상기 액정층(11)은 자발분극(Spontaneous Polarization)특성을 가지는 유전이방성 물질이며, 전압이 인가되면 자발분극에 의해 쌍극자(Bipolar)를 형성함으로써 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.
따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조가 생기게 된다.
이러한 액정의 광변조 현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이미지를 구현하게 된다.
전술한 바와 같은 액정표시장치의 구성 중 상기 하부기판에 구성된 스위칭소자인 박막트랜지스터는 액티브층을 형성하는 물질에 따라 다양한 타입으로 형성할 수 있다.
일반적으로, 상기 액티브층을 비정질 실리콘으로 사용할 경우에는 게이트 전극이 하부에 구성된 스테거드 타입(staggered type) 박막트랜지스터를 사용하게 되며, 상기 스테거드 타입 또한 에치백 타입(etch back type)과 에치 스타퍼 타입(etch stopper type )으로 나눌 수 있다.
이하, 도 2와 도 3을 참조하여, 에치백 타입의 박막트랜지스터와 에치 스타퍼 타입의 박막트랜지스터를 포하마는 어레이기판의 구성을 개략적으로 설명한다.
도 2는 도 1의 Ⅱ-Ⅱ`를 따라 절단하여 도시한 단면도이다.
(상기 단면도에 구성한 박막트랜지스터 타입은 일반적인 에치백 타입(etch back type)의 박막트랜지스터이다.
제 1 마스크 공정으로, 투명한 절연 기판(22) 상에 게이트 전극(14)과 게이트 배선(도 1의 12)을 형성한다.
상기 게이트 전극(14)과 게이트 배선을 포함한 기판(22)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연 물질그룹 중 선택된 하나를 증착하여 제 1 절연막인 게이트 절연막(16)을 형성한다.
제 2 마스크 공정으로, 상기 게이트 절연막 상부의 게이트 전극 상부에 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+a-Si:H)을 연속적으로 증착하고 패턴하여, 아일랜드 형상의 액티브층(18)과 오믹콘택층(20)을 형성한다.
제 3 마스크 공정으로, 상기 오믹 콘택층(20)과 접촉하는 소스전극(26)과 이와는 소정간격 이격된 드레인 전극(28)과, 소스전극(26)과 접촉하여 일 방향으로 연장된 데이터 배선(도 1의 24)을 형성한다.
연속하여, 상기 소스 전극 및 드레인 전극을 에치스토퍼(etch-stopper)로 하여 두 전극(26,28)의 이격된 사이로 노출된 오믹 콘택층(20)을 건식식각(dry etching)을 통해 제거하는 공정을 진행한다.
이때, 상기 건식식각을 통해 오믹 콘택(20)층 하부의 액티브층(18)이 과식각된다.
상기 소스 및 드레인 전극(26,28)이 형성된 기판(22)의 전면에 투명한 유기절연물질 또는 무기 절연물질을 도포 또는 증착하여 제 2 절연막인 보호막(30)을 형성한다.
연속하여, 제 4 마스크 공정으로 상기 보호막(30)을 식각하여, 드레인 전극(28)의 일부를 노출하는 드레인 콘택홀(32)을 형성한다.
제 5 마스크 공정으로, 상기 노출된 드레인 전극(28)과 접촉하는 투명한 화소전극(17)을 형성한다.
전술한 바와 같은 공정을 통해 종래의 제 1 예에 따른 에치백 타입의 박막트랜지스터와 이를 포함한 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 공정에서 제작한 에치백 타입의 박막트랜지스터는 제조공정이 간단하여 가장 일반적으로 쓰이는 반면, 상기 오믹 콘택층(20)을 식각 할 때 식각률을 조절하기 어렵기 때문에 일부러 상기 오믹 콘택층(20)의 두께를 두껍게 형성한다.
따라서, 박막트랜지스터의 특성이 일정하지 않은 단점이 있다.
또한, 상기 노출된 액티브층(18)을 외부의 광원으로부터 차단하기 위해 상부기판(도 1의 5)에 블랙매트릭스(도 1의 8)를 구성하는데, 오히려 백라이트(미도시)이 빛이 상기 블랙매트릭스에 의해 반사하여 액티브층(118)으로 침투하는 경우가 발생한다.
이러한 경우에는 상기 액티브층(18)에 누설전류가 발생하여 화질이 불안해 지는 단점이 있다.
전술한 바와 같은 에치백 타입의 박막트랜지스터에서 발생하는 문제점을 개선하기 위해, 도 3에서 설명할 에치 스토퍼 타입의 박막트랜지스터가 제안되었다.
도 3의 단면도를 참조하여 에치 스토퍼 타입의 박막트랜지스터를 포함하는 어레이기판의 제조공정을 개략적으로 설명한다.
도 3은 도 1의 Ⅱ-Ⅱ`를 따라 절단하여 도시한 단면도이다.
(단면도에 구성한 박막트랜지스터 타입은 에치 스토퍼 타입의 박막트랜지스터이다.)
제 1 마스크 공정으로, 투명한 절연 기판(22) 상에 게이트 전극(14)과 게이트 배선(도 1의 12)을 형성한다.
상기 게이트 전극(14)과 게이트 배선을 포함한 기판(22)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함한 무기절연 물질그룹 중 선택된 하나를 증착하여 제 1 절연막인 게이트 절연막(16)을 형성한다.
제 2 마스크 공정으로, 상기 게이트 절연막(16)상부의 게이트 전극(14) 상부에 순수 비정질 실리콘(a-Si:H)을 증착하고 패턴하여, 아일랜드 형상의 액티브층(18)을 형성하다.
제 3 마스크 공정으로, 상기 액티브층(18)중 액티브채널 영역을 가리는 아일랜드 형상의 에치스토퍼(21)막을 형성한다.
상기 노출된 액티브층(18)이 형성된 기판(22)의 전면에 불순물 비정질 실리콘(n+a-Si:H)층과 금속층(미도시)을 적층한다.
제 4 마스크 공정으로 상기 금속층을 식각하여, 소스전극(26)과 이와는 소정간격 이격된 드레인 전극(28)을 형성한다.
연속하여, 상기 이격된 소스 및 드레인 전극(26,28) 사이로 노출된 불순물 비정질 실리콘층을 식각하여 오믹 콘택층(20)을 형성한다.
상기 소스 및 드레인 전극(26,28)이 형성된 기판(22)의 전면에 제 2 절연막인 보호막(30)을 형성한 후 제 5 마스크 공정으로 식각하여, 드레인 전극(28)의 일부를 노출하는 드레인 콘택홀(30)을 형성한다.
제 6 마스크 공정으로, 상기 노출된 드레인 전극(28)과 접촉하는 투명한 화소전극(17)을 형성한다.
전술한 바와 같은 공정으로 제작된 에치 스토터 타입의 박막트랜지스터는 상기 에칙 백 타입의 박막트랜지스터가 갖는 단점을 모두 극복할 수 있으나, 마스크 공정이 추가되는 단점이 있다.
본 발명은 전술한 단점을 개선하기 위한 목적으로 안출된 것으로, 에치 스토퍼 타입 박막트랜지스터를 포함하는 액정표시장치용 어레이기판을 제작하는 공정에서 슬릿을 포함하는 마스크를 사용하여 마스크 공정을 단순화 하고자 한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이고,
도 2는 도 1의 Ⅱ-Ⅱ`를 절단하여, 종래의 제 1 예의 구성으로 도시한 단면도이고,
도 3은 도 1의 Ⅱ-Ⅱ`를 절단하여, 종래의 제 2 예의 구성으로 도시한 단면도이고,
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부 화소를 개략적으로 도시한 평면도이고,
도 5a 내지 도 5h는 도 4의 Ⅴ-Ⅴ`를 따라 절단하여 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 112 : 게이트 배선
118 : 게이트 절연막 119 : 순수 비정질 실리콘층
121 : 에치 스토퍼층 123 : PR층
200 : 마스크
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 화소영역과, 액티브영역과 소스/드레인 영역으로 구분되는 스위칭 영역을 정의하는 단계와; 상기 기판 상에 금속을 증착하여 제 1 마스크 공정으로 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 제 1 절연막인 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 순수 비정질 실리콘층과 에치 스토퍼층과 포토레지스트층을 적층하는 단계와; 상기 기판의 상부에 차단영역과 다수의 슬릿으로 구성된 슬릿 영역과, 투과영역으로 구성된 마스크를 위치시키는 단계와; 상기 마스크를 통해 제 2 마스크 공정으로, 하부의 포토레지스트층을 노광한 후 현상하여, 상기 액티브 영역과 소스/드레인 영역에 서로 다른 두께로 패턴된 포토레지스트막을 형성하는 단계와; 상기 패턴된 포토레지스트 막을 식각방지막으로 하여 노출된 에치 스토퍼층을 식각하는 제 1 식각 단계와; 상기 에치 스토퍼를 식각하여 노출된 비정질 실리콘층과, 패턴된 에치 스토퍼층 중 소스/드레인 영역의 PR층을 제거하여 액티브층을 형성하는 제 2 식각 단계와; 상기 패턴된 에치 스토퍼층의 일부 노출영역을 건식식각하여, 상기액티브 영역에 에치 스토퍼막을 형성하는 단계와; 상기 에치 스토퍼막 상부의 잔류 PR층을 제거하는 재 3 식각 단계와; 상기 에치 스토퍼막이 형성된 기판의 전면에 불순물 비정질 실리콘층과 금속층을 적층하는 단계와; 제 3 마스크 공정으로, 상기 금속층을 식각하여, 상기 소스/드레인 영역에 서로 이격된 소스 전극과 드레인 전극과, 상기 소스전극에 연결된 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극과 데이터 배선 사이로 노출된 비정질 실리콘층을 식각하여, 오믹 콘택층을 형성하는 단계와; 상기 소스 및 드레인 전극이 형성된 기판의 전면에 제 2 절연막인 보호막을 형성한 후 제 4 마스크 공정으로, 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 형성하는 단계와; 제 5 마스크 공정으로, 상기 드레인 전극과 접촉하는 투명 화소전극을 형성하는 단계를 포함한다.
상기 게이트 배선의 상부 아일랜드 형상의 금속패턴을 더욱 형성하는 단계를 더욱 포함한다.
상기 금속패턴과 투명 화소전극을 연결하는 단계를 더욱 포함한다.
상기 제 1 식각단계에서 사용된 방법은 습식식각 방법이고, 상기 제 3 식각단계에서 사용된 방법은 건식 식각방법인 것을 특징으로 한다.
상기 제 2 식각 단계에서 사용된 방법은 건식식각 방법을 사용한다.
본 발명의 특징에 따른 박막트랜지스터 제조방법은 기판 상에 액티브영역과 소스/드레인 영역으로 구분되는 스위칭 영역을 정의하는 단계와; 금속을 증착하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 제 1 절연막인 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 순수 비정질 실리콘층과 에치 스토퍼층과 포토레지스트 층을 적층하는 단계와; 상기 기판의 상부에 차단영역과 다수의 슬릿으로 구성된 슬릿 영역과, 투과영역으로 구성된 마스크를 위치시키는 단계와; 상기 마스크로, 하부의 포토레지스트층을 노광한 후 현상하여, 상기 액티브 영역과 소스/드레인 영역에 서로 다른 두께로 패턴된 포토레지스트막을 형성하는 단계와; 상기 패턴된 포토레지스트 막을 식각방지막으로 하여 노출된 에치 스토퍼층을 식각하는 제 1 식각 단계와; 상기 에치 스토퍼를 식각하여 노출된 비정질 실리콘층과, 패턴된 에치 스토퍼막 중 소스/드레인 영역의 PR층을 제거하여 액티브층을 형성하는 제 2 식각 단계와; 상기 에치 스토퍼막의 일부 노출된 영역을 건식식각하여, 상기 액티브 영역에 에치 스토퍼막을 형성하는 제 2 식각 단계와; 상기 에치 스토퍼막 상부의 잔류 PR층을 제거하는 제 2 식각 단계와; 상기 에치 스토퍼막이 형성된 기판의 전면에 불순물 비정질 실리콘층과 금속층을 적층하는 단계와; 제 3 마스크 공정으로, 상기 금속층을 식각하여, 상기 소스/드레인 영역에 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 비정질 실리콘층을 식각하여, 오믹 콘택층을 형성하는 단계를 포함한다.
전술한 바와 같은 본 발명에 따른 액정표시장치용 어레이기판을 이하, 실시예를 통해 상세히 설명한다.
-- 실시예 --
본 발명은 에치 스토퍼 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판의 형성 공정 중, 슬릿영역을 포함하는 마스크를 사용하여 공정을 단순화 한 것을 특징으로 한다.
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 게이트배선(112)과 데이터배선(138)이 직교하여 화소영역(P)을 정의하며, 상기 게이트배선(112)과 데이터배선(138)의 직교 점에 스위칭소자인 박막트랜지스터(T)가 위치한다.
상기 박막트랜지스터(T)는 채널영역(CH)을 불투명한 막으로 차폐한 구성의 에치 스토퍼타입(etch stopper type)의 박막트랜지스터(T)이다.
상기 박막트랜지스터(T)는 상기 게이트배선(112)과 연결되어 주사신호를 인가 받는 게이트전극(114)과, 상기 데이터배선(124)과 연결되어 데이터신호를 인가 받는 소스전극(134) 및 이와는 소정간격 이격된 드레인전극(136)으로 구성한다.
또한, 상기 게이트전극(114) 상부에 구성되고 상기 소스전극(134)및 드레인전극(136)과 접촉하는 액티브층(126)을 포함한다.
또한, 상기 화소영역(P)상에는 상기 드레인전극(136)과 접촉하는 투명한 화소전극(148)을 구성하며, 상기 투명한 화소전극(148)의 일부는 상기 게이트배선(112)의 상부로 연장하여 구성한다.
상기 게이트배선(112)의 상부에는 아일랜드 형상의 금속패턴(140)을 구성며, 상기 투명 화소전극(148)이 스토리지 콘택홀(147)을 통해 금속패턴(140)과 접촉하도록 한다.
이때, 상기 게이트배선(112)의 일부는 제 1 스토리지 전극의 기능을 하고, 상기 화소전극(148)과 연결된 금속패턴(140)이 제 2 스토리지 전극의 기능을 하며, 상기 스토리지 제 1 전극과 상기 스토리지 제 2 전극 사이에 위치한 게이트 절연막(미도시)이 유전체의 역할을 하는 보조 용량부(C)를 구성할 수 있다.
이하, 도 5a 내지 도 5h를 참조하여 본 발명에 따른 액정표시장치의 제조공정을 설명한다.
도 5a 내지 도 5h는 도 4의 Ⅴ-Ⅴ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
도 5a에 도시한 바와 같이, 기판(100)상에 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)등의 도전성 금속을 증착하고 패터닝하여, 제 1 마스크 공정으로 게이트배선(112)과 상기 게이트배선에서 일 방향으로 소정면적 돌출 연장된 게이트전극(114)을 형성한다.
다음으로, 상기 게이트 배선(112)과 게이트 전극(114)이 형성된 기판(100)의 전면에 산화 실리콘(SiO2), 질화 실리콘(SiNX)등의 무기 절연물질과 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)와 같은 유기절연물질을 증착하여 게이트 절연막(118)을 형성한다.
연속하여, 상기 게이트 절연막(118) 상부에 순수 비정질 실리콘층 (a-Si:H)(119)을 형성한다. 상기 비정질 실리콘층(119)의 상부에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연 물질그룹 중 선택된 하나를 증착하여 에치스토퍼층(etch stopper layer)(121)을 형성한다.
다음으로, 도 5b에 도시한 바와 같이, 상기 순수 비정질 실리콘층(119)과 에치 스토퍼층(121)이 형성된 일부 영역을 임의로 액티브 영역(A)과 소스/드레인 영역(B)으로 구분하고, 상기 에치 스토퍼층(121)의 상부에 포토레지스트(photo-resist: 이하 "PR"이라 칭함)를 도포하여 PR층(123)을 형성한다.
상기 PR층(123)이 형성된 기판(100)의 상부에 마스크(200)를 위치시킨다.
상기 마스크(200)는 액티브 영역(A)에 대응하는 부분을 차단영역(M1)으로, 상기 소스/드레인 영역(B)에 대응하는 부분을 다수의 슬릿이 구성된 슬릿영역(M2)으로, 그 외의 영역을 투과영역(M3)으로 구성한 것이다.
상기 마스크(200)의 구성에서, 슬릿 영역(M2)은 투과영역(M3)에 비해 빛의 강도를 낮출 수 있는 구성임으로, 투과영역(M3)에 대응하는 부분이 모두 노광되는 반면 상기 슬릿 영역(M2)에 대응되는 영역은 일부만이 노광될 것이다.
연속하여, 상기 마스크(200)의 상부로부터 빛(L)을 조사하여 상기 PR층(123)을 노광(exposure)하고 현상(develope)하는 공정을 진행한다.
전술한 바와 같은 공정을 진행하게 되면, 도 5c에 도시한 바와 같이, 액티브 영역(A)은 PR층이 원래의 두께로 남아 있고, 상기 슬릿 영역(M3)에 대응하는 영역(B)은 PR층이 일부만이 남아 있는 결과를 얻을 수 있다.
즉, 두께가 서로 다른 패턴된 PR층(124)이 남아 있게 된다.
다음으로, 상기 패턴된 PR층(124)사이로 노출된 에치 스토퍼층(123)을 습식식각(wet etching)을 통해 제거한다.
연속하여, 노출된 비정질 실리콘층(119)을 건식각을 통해 제거하는 공정을 진행한다.
이때, 상기 비정질 실리콘층(119)을 제거하는 공정 동안 상기 소스/드레인 영역(B)의 PR층(124)이 제거되어, 상기 PR층은 액티브 영역에만 남게 된다.
연속하여, 상기 PR층 사이로 노출된 에치 스토퍼막을 건식 식각한다.
결과적으로, 도 5d에 도시한 바와 같이, 원하는 형상으로 패턴된 액티브층(126)과 에치 스토퍼 패턴(128)(이하, "에치 스토퍼막"이라 칭함)을 형성할 수 있다.
연속하여, 상기 에치 스토퍼막(128)의 상부에 남아있는 PR층(124`)을 제거하는 공정을 진행한다.
다음으로, 도 5e에 도시한 바와 같이, 상기 에치 스토퍼막(128)과 액티브층(126)이 형성된 기판(100)의 전면에 불순물 비정질 실리콘(n+a-Si:H)층(127)과 금속층(132)을 적층하여 형성한다.
상기 금속층(132)은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 구리(Cu)등을 포함하는 도전성 금속 그룹 중 선택된 하나로 형성할 수 있다.
도 5f에 도시한 바와 같이, 제 3 마스크 공정으로 상기 금속층(도 5e의 130)을 패턴하여, 상기 소스/드레인 영역(B)에 서로 이격 되도록 소스전극(134)과 드레인 전극(136)을 형성한다.
동시에, 상기 소스전극(134)과 연결되고 평면적으로 상기 게이트 배선(112)과 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(138)을 형성한다.
동시에, 상기 화소영역(P)을 정의하는 게이트 배선(112)의 일부 영역 상에 아일랜드 형상의 금속패턴(140)을 형성한다.
연속하여, 상기 이격된 소스 및 드레인 전극(134,136)과 데이터배선(138)과 금속패턴(140)사이로 노출된 불순물 비정질 실리콘층(도 5e의 130)을 건식식각하여, 상기 액티브층(126)과 소스 및 드레인 전극(134,136)사이에 오믹 콘택층(129)을 형성한다.
다음으로, 도 5g에 도시한 바와 같이, 상기 소스 및 드레인 전극(134,136)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기절연 물질 그룹 중 선택된 하나를 도포하거나, 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 제 2 절연막인 보호막(142)을 형성한다.
연속하여, 제 4 마스크 공정으로 상기 보호막(142)을 패턴하여, 상기 드레인 전극(136)의 일부를 노출하는 드레인 콘택홀(146)과 상기 금속패턴(140)의 일부를 노출하는 스토리지 콘택홀(147)을 형성한다.
다음으로, 도 5h에 도시한 바와 같이, 상기 보호막(140)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속물질 그룹 중 선택된 하나를 증착하고 제 5 마스크 공정으로 패턴하여, 상기 드레인 전극(136)과 접촉하는 투명 화소전극(148)을 형성한다.
전술한 구성에서, 상기 게이트배선(112)의 일부를 제 1 전극으로 하고, 상기금속패턴(140)을 제 2 전극으로 하는 보조 용량부(C)가 형성된다.
전술한 바와 같은 공정으로 본 발명에 따른 박막트랜지스터와 이를 포함한 액정표시장치용 어레이기판을 제작할 수 있다.
따라서, 본 발명에 따른 공정으로 에치 스토퍼 타입 박막트랜지스터를 포함한 어레이기판을 제작하게 되면 첫째, 누설전류의 발생을 방지할 수 있으므로 고 화질의 액정표시장치를 제작할 수 있다.
둘째, 공정을 단순화 할 수 있으므로 수율을 개선할 수 있는 효과가 있다.
Claims (9)
- 기판 상에 화소영역과, 액티브영역과 소스/드레인 영역으로 구분되는 스위칭 영역을 정의하는 단계와;상기 기판 상에 금속을 증착하여 제 1 마스크 공정으로 게이트 전극을 형성하는 단계와;상기 게이트 전극이 형성된 기판의 전면에 제 1 절연막인 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상부에 순수 비정질 실리콘층과 에치 스토퍼층과 포토레지스트층을 적층하는 단계와;상기 기판의 상부에 차단영역과 다수의 슬릿으로 구성된 슬릿 영역과, 투과영역으로 구성된 마스크를 위치시키는 단계와;상기 마스크를 통해 제 2 마스크 공정으로, 하부의 포토레지스트층을 노광한 후 현상하여, 상기 액티브 영역과 소스/드레인 영역에 서로 다른 두께로 패턴된 포토레지스트막을 형성하는 단계와;상기 패턴된 포토레지스트 막을 식각방지막으로 하여 노출된 에치 스토퍼층을 식각하는 제 1 식각 단계와;상기 에치 스토퍼를 식각하여 노출된 비정질 실리콘층과, 패턴된 에치 스토퍼층 중 소스/드레인 영역의 PR층을 제거하여 액티브층을 형성하는 제 2 식각 단계와;상기 패턴된 에치 스토퍼층의 일부 노출영역을 건식식각하여, 상기 액티브 영역에 에치 스토퍼막을 형성하는 단계와;상기 에치 스토퍼막 상부의 잔류 PR층을 제거하는 재 3 식각 단계와;상기 에치 스토퍼막이 형성된 기판의 전면에 불순물 비정질 실리콘층과 금속층을 적층하는 단계와;제 3 마스크 공정으로, 상기 금속층을 식각하여, 상기 소스/드레인 영역에 서로 이격된 소스 전극과 드레인 전극과, 상기 소스전극에 연결된 데이터 배선을 형성하는 단계와;상기 소스 및 드레인 전극과 데이터 배선 사이로 노출된 비정질 실리콘층을 식각하여, 오믹 콘택층을 형성하는 단계와;상기 소스 및 드레인 전극이 형성된 기판의 전면에 제 2 절연막인 보호막을 형성한 후 제 4 마스크 공정으로, 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀을 형성하는 단계와;제 5 마스크 공정으로, 상기 드레인 전극과 접촉하는 투명 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 게이트 배선의 상부 아일랜드 형상의 금속패턴을 더욱 형성하는 단계를포함하는 액정표시장치용 어레이기판 제조방법.
- 제 2 항에 있어서,상기 금속패턴과 투명 화소전극을 연결하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 제 1 식각단계에서 사용된 방법은 습식식각 방법이고, 상기 제 3 식각단계에서 사용된 방법은 건식 식각방법인 액정표시장치용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 제 2 식각 단계에서 사용된 방법은 건식식각 방법인 액정표시장치용 어레이기판 제조방법.
- 기판 상에 액티브영역과 소스/드레인 영역으로 구분되는 스위칭 영역을 정의하는 단계와;금속을 증착하여 게이트 전극을 형성하는 단계와;상기 게이트 전극이 형성된 기판의 전면에 제 1 절연막인 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상부에 순수 비정질 실리콘층과 에치 스토퍼층과 포토레지스트 층을 적층하는 단계와;상기 기판의 상부에 차단영역과 다수의 슬릿으로 구성된 슬릿 영역과, 투과영역으로 구성된 마스크를 위치시키는 단계와;상기 마스크로, 하부의 포토레지스트층을 노광한 후 현상하여, 상기 액티브 영역과 소스/드레인 영역에 서로 다른 두께로 패턴된 포토레지스트막을 형성하는 단계와;상기 패턴된 포토레지스트 막을 식각방지막으로 하여 노출된 에치 스토퍼층을 식각하는 제 1 식각 단계와;상기 에치 스토퍼를 식각하여 노출된 비정질 실리콘층과, 패턴된 에치 스토퍼막 중 소스/드레인 영역의 PR층을 제거하여 액티브층을 형성하는 제 2 식각 단계와;상기 에치 스토퍼막의 일부 노출된 영역을 건식식각하여, 상기 액티브 영역에 에치 스토퍼막을 형성하는 제 2 식각 단계와;상기 에치 스토퍼막 상부의 잔류 PR층을 제거하는 제 2 식각 단계와;상기 에치 스토퍼막이 형성된 기판의 전면에 불순물 비정질 실리콘층과 금속층을 적층하는 단계와;제 3 마스크 공정으로, 상기 금속층을 식각하여, 상기 소스/드레인 영역에 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계와;상기 소스 및 드레인 전극 사이로 노출된 비정질 실리콘층을 식각하여, 오믹 콘택층을 형성하는 단계를 포함하는 박막트랜지스터 제조방법.
- 제 6 항에 있어서,상기 제 1 식각단계에서 사용된 방법은 습식식각 방법이고, 상기 제 3 식각단계에서 사용된 방법은 건식 식각방법인 박막트랜지스터 제조방법.
- 제 6 항에 있어서,상기 제 2 식각 단계에서 사용된 방법은 건식식각 방법인 박막트랜지스터 제조방법.
- 청구항 1 항의 제조방법에 의해 제조된 에치 스토퍼 타입의 박막트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0016470A KR100416853B1 (ko) | 2002-03-26 | 2002-03-26 | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0016470A KR100416853B1 (ko) | 2002-03-26 | 2002-03-26 | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030077372A KR20030077372A (ko) | 2003-10-01 |
| KR100416853B1 true KR100416853B1 (ko) | 2004-02-05 |
Family
ID=32376693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0016470A KR100416853B1 (ko) | 2002-03-26 | 2002-03-26 | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100416853B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7422916B2 (en) | 2004-06-29 | 2008-09-09 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor panel |
| US9859305B2 (en) | 2015-10-14 | 2018-01-02 | Samsung Display Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101594471B1 (ko) | 2009-02-10 | 2016-02-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN103258827B (zh) | 2013-04-28 | 2016-03-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| KR102131195B1 (ko) | 2013-07-16 | 2020-07-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 |
-
2002
- 2002-03-26 KR KR10-2002-0016470A patent/KR100416853B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7422916B2 (en) | 2004-06-29 | 2008-09-09 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor panel |
| US9859305B2 (en) | 2015-10-14 | 2018-01-02 | Samsung Display Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030077372A (ko) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436181B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100480333B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7265799B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| KR100971955B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR100756251B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR100500779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| JP2006323344A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| KR100416853B1 (ko) | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 | |
| KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| US7550767B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100430084B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100443538B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101032603B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR20020034271A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100876587B1 (ko) | 박막트랜지스터를 포함하는 액정표시장치용 어레이기판과그 제조방법 | |
| KR100891987B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR20080062477A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 16 |