KR100891987B1 - 액정표시장치용 어레이기판 제조방법 - Google Patents

액정표시장치용 어레이기판 제조방법 Download PDF

Info

Publication number
KR100891987B1
KR100891987B1 KR1020020073884A KR20020073884A KR100891987B1 KR 100891987 B1 KR100891987 B1 KR 100891987B1 KR 1020020073884 A KR1020020073884 A KR 1020020073884A KR 20020073884 A KR20020073884 A KR 20020073884A KR 100891987 B1 KR100891987 B1 KR 100891987B1
Authority
KR
South Korea
Prior art keywords
electrode
pad electrode
gate
data
data pad
Prior art date
Application number
KR1020020073884A
Other languages
English (en)
Other versions
KR20040046068A (ko
Inventor
정시화
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020073884A priority Critical patent/KR100891987B1/ko
Publication of KR20040046068A publication Critical patent/KR20040046068A/ko
Application granted granted Critical
Publication of KR100891987B1 publication Critical patent/KR100891987B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
본 발명은 제 3 마스크 공정을 이용하여 어레이기판을 제작하는 것을 가능하도록 하기 위해, 제 1 마스크 공정으로 게이트 배선과 게이트 전극과 게이트 패드전극을 형성하고, 제 2 마스크 공정으로 액티브층과 소스 및 드레인 전극과 데이터 배선과 데이터 패드 전극을 형성하는 공정을 진행하고, 제 3 마스크 공정으로 상기 드레인 전극과 접촉하는 화소 전극을 형성한다.
다음으로, 상기 투명전극이 형성된 기판의 전면에 보호막을 형성한 후, 상기 데이터 패드 전극과 게이이트 패드 전극 끝단의 측면이 노출되도록 기판을 절단한다.
이후, 상기 절단된 측면으로 노출된 게이트 패드 전극 및 데이터 패드 전극에 게이트 구동회로와 데이터 구동회로를 각각 부착하는 공정을 진행한다.
전술한 바와 같은 공정은 게이트 패드 전극 및 데이터 패드 전극에 별도의 단자전극을 형성하지 않고, 상기 각 패드 전극의 측면으로 구동회로를 부착하기 때문에 3 마스크 공정으로 어레이기판 제작이 가능하도록 한다.
따라서, 공정 시간을 단축할 수 있고 비용을 절감할 수 있는 장점이 있다.

Description

액정표시장치용 어레이기판 제조방법{method for fabricating of an array substrate for a liquid crystal display device}
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이고,
도 2는 종래의 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도이고,
도 3a 내지 도 3g와 도 4a 내지 도 4g와 도 5a 내지 도 5g는 도 2의 Ⅲ-Ⅲ`,Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 따라 절단하여, 종래의 4 마스크 공정 순서로 도시한 공정 단면도이고,
도 6은 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 7a 내지 도 7f와 도 8a 내지 도 8f와 도 9a 내지 도 9f는 도 6의 Ⅶ-Ⅶ`,Ⅷ-Ⅷ`,Ⅸ-Ⅸ`를 따라 절단하여, 본 발명에 따른 3 마스크 공정 순서로 도시한 공정 단면도이고,
도 10은 본 발명의 제 1 예이고, 절단된 기판의 측면과 이에 연결되는 구동회로가 부착된 TCP를 도시한 도면이고,
도 11은 본 발명의 제 2 예이고, 절단된 절단된 기판의 측면과 이에 연결되 는 구동회로가 부착되는 TCP를 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 102 : 게이트 배선
104 : 게이트 전극 106 : 게이트 패드 전극
126 : 제 1 반도체 패턴 130 : 제 2 반도체 패턴
132 : 데이터 배선 136 : 소스 전극
138 : 드레인 전극 142 : 데이트 패드 전극
160 : 보호막 162 : 화소 전극
본 발명은 액정표시장치에 관한 것으로, 특히 본 발명은 3 마스크 공정으로 제작된 어레이기판의 구성과 그 제조방법에 관한 것이다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이다
도시한 바와 같이, 일반적인 액정표시장치(11)는 블랙매트릭스(6)와 서브컬러필터(7)를 포함하는 컬러필터(8)와, 상기 컬러필터(8)의 상부에 증착된 투명전극인 공통전극(9)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(56)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성 되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(15)이 충진되어 있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(12)과 데이터배선(34)이 형성된다.
상기 화소(P)영역은 상기 게이트배선(12)과 데이터배선(34)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(56)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 박막트랜지스터(T)와 상기 박막트랜지스터에 연결된 화소전극(56)이 매트릭스 내에 존재함으로써 영상을 표시한다.
상기 게이트배선(12)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(34)은 상기 박막트랜지스터(T)의 제 2 전극인 소스 전극을 구동하는 신호전압을 전달하는 수단이다.
전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기 광학적 효과에 기인한 것이다.
자세히 설명하면, 상기 액정층(15)은 자발분극(Spontaneous Polarization)특성을 가지는 유전이방성 물질이며, 전압이 인가되면 자발분극에 의해 쌍극자(Bipolar)를 형성함으로써 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.
따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조가 생기게 된다.
이러한 액정의 광변조 현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이미지를 구현하게 된다.
전술한 바와 같은 동작을 나타내는 액정표시장치는 제조 공정이 매우 복잡하며, 공정을 단순화 함으로서, 공정시간과 제조 원가를 단축하려는 노력이 진행되고 있다.
이러한 일환으로 종래에는 상기 박막트랜지스터 어레이부의 제조공정을 5~7 마스크 공정에서 4 마스크 공정으로 완료할 수 있는 제조방법이 제안되었다.
도 2는 종래의 4 마스크 공정을 이용하여 제작된 어레이기판의 구성을 개략적으로 도시한 확대 평면도이다.
도시한 바와 같이, 게이트배선(12)과 데이터배선(34)이 직교하여 화소영역(P)을 정의하며, 상기 게이트배선(12)과 데이터배선(34)의 교차지점에는 스위칭소자로 박막트랜지스터(T)가 위치한다.
상기 게이트 배선(12)의 일 끝단에는 게이트 패드전극(10)이 구성되며, 상기 데이터 배선(34)의 일 끝단에는 데이터 패드전극(36)이 구성된다.
상기 각 패드전극(10,36)은 아일랜드 형상의 투명전극 패턴인 게이트 패드 전극단자(58)와 데이터 패드 전극단자(60)와 각각 접촉하여 구성된다.
이때, 상기 각 패드 전극 단자(58,60)는 각각 게이트 구동회로와 데이터 구동 회로와 직접 연결되어, 외부에서 입력되는 게이트 신호와 데이터 신호를 입력받 는 기능을 하게 된다.
상기 박막트랜지스터(T)는 상기 게이트배선(12)과 연결되어 주사신호를 인가 받는 게이트전극(14)과, 상기 데이터배선(34)과 연결되어 데이터신호를 인가 받는 소스 전극(40) 및 이와는 소정간격 이격된 드레인 전극(42)으로 구성된다.
또한, 상기 게이트전극(14) 상부에 구성되고 상기 소스 전극(40)및 드레인 전극(42)과 접촉하는 액티브층(32)을 포함한다.
또한, 상기 화소영역(P)상에는 상기 드레인 전극(42)과 접촉하는 투명한 화소 전극(56)을 구성하며, 상기 투명한 화소 전극(56)의 일부는 상기 게이트배선(12)의 상부로 연장하여 구성한다.
상기 게이트배선(12)의 상부에는 아일랜드 형상의 금속패턴(38)을 형성하며, 상기 금속 패턴(38)은 상기 게이트 배선(12)의 상부로 연장된 투명 화소전극(56)과 접촉한다.
전술한 바와 같은 구성으로, 상기 게이트배선(12)의 일부를 제 1 스토리지 전극으로 하고, 상기 화소전극(17)과 접촉하는 금속패턴(28)을 제 2 스토리지 전극으로 하고, 상기 제 1 및 제 2 스토리지 전극 사이에 위치하는 게이트 절연막(미도시)을 유전체로 하는 스토리지 캐패시터(C)가 구성된다.
이때, 도시하지는 않았지만, 상기 액티브층(30)과 소스 및 드레인 전극(40,42) 사이에는 오믹 콘택층(미도시)이 구성되며, 상기 액티브층과 오믹 콘택층을 형성하는 순수 비정질 실리콘층과 불순물 비정질 실리콘층은 패턴되어, 상기 데이터 배선(34)과 데이터 패드전극(36)의 하부로 연장된 제 1 패턴(35)이 되 고, 상기 금속패턴(38)의 하부에 구성된 제 2 패턴(29)이 된다.
이때, 상기 제 1 및 제 2 패턴(35,29)은 상기 데이터 배선(34)및 데이터 패드 전극(36)과 섬형상의 금속층(38)의 외부로 노출된 상태로 형성된다.
전술한 바와 같은 어레이기판의 구성은 종래의 4마스크 공정으로 제작된 것이며, 도면을 참조하여 종래의 4마스크 공정을 이용한 어레이기판의 제조공정을 설명한다.
도 3a 내지 도 3g와 도 4a 내지 도 4g와 도 5a 내지 도 5g는 도 2의 Ⅲ-Ⅲ`,Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 따라 절단하여, 종래의 4마스크 공정 순서에 따라 도시한 공정 단면도이다.(도 3a 내지 도 3g는 스위칭 소자와 화소영역과 보조 용량부를 나타내고, 도 4a 내지 도 4g는 게이트 패드부를 나타내고, 도 5a 내지 도 5g는 데이터 패드부를 나타낸다.)
먼저, 도 3a와 4a와 5a에 도시한 바와 같이, 투명한 절연 기판(22)상에 제 1 금속층을 형성한 후 제 1 마스크 공정으로, 일 끝단에 게이트 패드 전극(10)을 포함하는 게이트 배선(12)과, 상기 게이트 배선(12)에서 돌출 연장된 게이트 전극(14)을 형성한다.
상기 게이트 전극물질은 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 텅스텐(W), 크롬(Cr)과 같은 다양한 도전성 금속을 사용할 수 있으며 특히, 알루미늄(Al)과 알루미늄 합금을 사용할 경우에는 몰리브덴(Mo)이나 크롬(Cr)등을 사용하여 이중층으로 구성한다.
상기 게이트 배선(12)과 게이트 패드 전극(10)등이 형성된 기판(22)의 전면 에 제 1 절연막인 게이트 절연막(16)과, 순수 비정질 실리콘층(18)과, 불순물 비정질 실리콘층(20)과, 제 2 금속층(24)을 적층한다.
이때, 상기 제 1 절연막(16)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연 물질 그룹 중 선택된 하나를 증착하여 형성하며, 상기 제 2 금속층(24)은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta) 등의 도전성 금속물질 중 선택된 하나를 증착하여 형성한다.
상기 다수의 층이 적층된 기판(22)에 스위칭 소자 영역(T)과, 이후 공정에서 형성되는 데이터 배선과 데이터 패드 전극을 포함하는 데이터 영역(D)과 화소영역(P)과 스토리지 영역(S)을 정의한다.
이때, 상기 스위칭 소자 영역(T)은 상기 화소영역(P)의 일 측에 정의된다.
다음으로, 도 3b와 4b와 5b에 도시한 바와 같이, 상기 다수의 영역이 정의된 제 2 금속층(24)의 상부에는 포토레지스트(photo-resist:이하 "PR"층 이라함)를 도포하여 PR층(26)을 형성한다. 이때, 상기 PR층(26)은 빛을 받은 부분이 노광되어 현상되는 포지티브형(positive type)을 사용하는 것으로 한다.
상기 PR층(26)이 형성된 기판(22)의 상부에 투과영역(A)과 차단영역(B)과 반투과 영역(슬릿 영역)(C)으로 구성된 마스크(50)를 위치시킨다.
상기 반투과 영역(C)은 상기 스위칭 소자 영역(T)중 게이트 전극(14)의 상부에 대응하여 위치하도록 하고, 상기 반사부(B)는 데이터 영역(D)과 스토리지 영역(S)에 대응하여 위치하도록 한다.
이때, 상기 반투과 영역(C)에 대응하는 PR층(26)은 상기 투과영역(A)에 비해 일부분만 노광되는 특성이 있다.
연속하여, 상기 마스크(50)의 상부로 빛을 조사하는 노광공정(exposure)과, 노광된 부분을 제거하는 현상공정(develop)을 진행한다.
전술한 바와 같은 공정을 진행하게 되면, 도 3c와 4d와 5d에 도시한 바와 같이, 스위칭 영역(T)과 스토리지 영역(S)과 상기 데이터 배선영역(D)에 패턴된 PR층(26)이 형성된다.
상기 패턴된 PR층(26) 사이로 노출된 제 2 금속층(24)을 습식식각 방식으로 식각한 후, 하부의 불순물 비정질 실리콘층(20)과 순수 비정질 실리콘층(18)을 건식식각을 통해 제거하는 공정을 진행하면, 도 3d와 4d와 5d에 도시한 바와 같이, 상기 스위칭 영역(T)에는 소스/드레인 전극 패턴(28)이 상기 데이터 배선영역(D)에는 소스/드레인 전극패턴(28)에서 연장된 데이터 배선(34)과, 데이터 배선의 일 끝단에 데이터 패드 전극(36)이 형성된다.
동시에, 상기 게이트 배선(12)의 일부 상부에는 아일랜드 형상의 금속패턴(38)이 형성된다.
상기 패턴된 순수 비정질 실리콘층과 불순물 비정질 실리콘층은 상기 소스/드레인 전극패턴(28)의 하부에서 상기 데이터배선(34)과 데이터 패드 전극(36)의 하부로 연장된 제 1 패턴(35)과, 상기 금속패턴(38)의 하부에 아일랜드 형상으로 구성된 제 2 패턴(29)으로 형성된다.
이때, 상기 스위칭 영역(T)에 구성된 제 1 패턴 중 하부에 구성된 순수 비정 질 실리콘층을 액티브층(30)이라 하고, 액티브 채널층(30)의 상부에 구성된 불순물 비정질 실리콘층을 오믹 콘택층(32)이라 하다.
다음으로, 도 3e와 4e와 5e에 도시한 바와 같이, 상기 스위칭 영역(T)에 채널(CH)을 형성하기 위한 이전 공정으로, 상기 채널의 상부에 형성된 PR층을 제거하기 위한 애싱공정(ashing processing)을 진행한다.
상기 애싱 공정을 진행하게 되면, 상기 게이트 전극(14) 상부에 부분 노광되었던 얇은 PR층이 제거되는 동시에, 상기 각 PR패턴(26)의 주변(F)이 깍여 나가 하부의 금속패턴(28,34(데이터 배선),38,36(데이터 패드 전극))이 노출된다.
연속하여, 상기 PR패턴(26) 사이로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 건식식각을 통해 제거하는 공정을 진행하여 하부의 순수 비정질 실리콘층을 노출하는 공정을 진행한다.
이때, 패턴된 PR층(26)사이로 노출된 금속층이 몰리브덴(Mo)일 경우에는 건식식각으로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 한꺼번에 제거하는 것이 가능하나, 상기 금속층이 크롬(Cr)일 경우에는 상기 PR 패턴 사이로 노출된 금속층을 먼저 습식식각을 통해 제거한 후, 연속하여 건식식각으로 그 하부의 불순물 비정질 실리콘층을 제거하는 공정을 진행한다.
이와 같은 공정을 통해, 도 3f와 4f와 5f에 도시한 바와 같이, 상기 스위칭 영역(T)에서는 상기 소스/드레인 전극패턴이 다시 한번 패턴되어, 서로 이격된 소스 전극(40)과 드레인 전극(42)이 구성되며, 서로 이격된 사이로 액티브층(30)중 액티브 채널영역(CH)이 노출되는 결과를 얻을 수 있다.
이상과 같이 제 2 마스크 공정을 통해, 액티브층(32)과 소스 및 드레인 전극(40,42)과 데이터 배선(34)과 데이터 패드 전극(36)과 상기 게이트 배선(12)의 상부에 섬형상의 금속층(38)이 형성된다.
연속하여, 상기 소스 및 드레인 전극(40,42)과 데이터 배선(34)과 데이터 패드 전극(36)과 섬형상의 금속층(38)이 형성된 기판(22)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 투명한 유기절연물질 그룹 중 선택된 하나를 도포하여 형성하거나, 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 제 2 절연막인 보호막(46)을 형성한다.
다음으로, 상기 보호막(46)을 제 3 마스크 공정으로 패턴하여, 상기 드레인 전극(42)의 일부를 노출하는 드레인 콘택홀(48)과, 상기 섬형상의 금속층(38)의 일부를 노출하는 스토리지 콘택홀(50)과, 상기 게이트 패드 전극(10)과 데이터 패드 전극(36)의 일부를 노출하는 게이트 패드 콘택홀(52)과 데이터 패드 콘택홀(54)을 형성한다.
연속하여, 도 3g와 4g와 5g에 도시한 바와 같이, 상기 보호막(46)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속물질 중 선택된 하나를 증착하고 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(42)과 접촉하면서 상기 화소영역(P)을 지나 상기 금속층(38)과 접촉하는 투명 화소 전극(56)과, 상기 게이트 패드전극 전극(10)과 접촉하는 게이트 패드 전극단자(58)와 상기 데이터 패드 전극(36)과 접촉하는 데이터 패드 전극단자(60)를 형성한다.
전술한 바와 같은 공정으로 종래의 방법에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
본 발명은 전술한 4 마스크 공정을 더욱 단순화하여 개선된 공정 수율을 확보하고 재료비를 절감하기 위한 목적으로 안출된 것으로, 구동 회로와 접촉하기 위해 구성하는 별도의 게이트 패드 전극 단자 또는 데이터 패드 전극 단자를 형성하는 공정을 생략하여 3 마스크 공정으로 어레이기판을 제작하는 것을 가능하도록 한다.
이를 위해, 3 마스크 공정으로 어레이기판을 제작한 후, 상기 게이트 패드 와 데이터 패드의 측면을 노출하도록 기판을 절단한 후, 상기 각 패드의 측면에 구동회로부를 부착하는 공정을 진행한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판 상에 구성되고, 게이트 패드전극을 일 끝단에 포함하는 게이트 배선과; 상기 게이트 배선과는 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하고, 데이터 패드전극을 일 끝단에 포함하는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 반도체층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 드레인 전극과 접촉하면서 화소영역에 구성된 투명한 화소전극과; 상기 게이트 배선과 데이터 배선과 박막트랜지스터와 화소전극과 상기 게이트 패드전극 및 상기 데이터 패드전극의 상부에 구성된 보호막을 포함하며, 상기 게이트 패드전극 및 상기 데이터 패드전극의 측면은 상기 기판의 일가장자리의 측면과 동일 직선상으로 노출되는 것을 특징으로 하는 액정표시장치용 어레이기판을 제공한다.
상기 반도체층은 순수 비정질 실리콘층과 불순물 비정질 실리콘층이 적층되어 구성되며, 상기 반도체층은 상기 데이터 배선과 상기 데이터 패드 전극의 하부로 연장된 연장부를 포함한다.
또한, 상기 소스 및 드레인 전극과 상기 데이터 배선과 상기 데이터 패드전극의 주변으로 하부의 상기 비정질 실리콘층이 노출되어 구성되며, 상기 화소전극은 상기 게이트 배선의 상부로 연장하고, 연장된 부분을 제 2 전극으로 하고 그 하부의 상기 게이트 배선을 제 1 전극으로 하는 보조 용량부를 형성한다.
또한, 본 발명은 기판 상에 구성되고, 상기 기판의 일가장자리의 측면과 동일 직선상으로 노출된 측면을 갖는 게이트 패드전극을 일 끝단에 포함하는 게이트 배선과; 상기 게이트 배선과는 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하고, 상기 기판의 일 가장자리의 측면과 동일 직선상으로 노출된 측면을 갖는 데이터 패드전극을 일 끝단에 포함하는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 액티브층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 드레인 전극과 접촉하면서 화소영역에 구성된 투명한 화소전극과; 상기 게이트 배선과 데이터 배선과 박막트랜지스터와 화소전극과 상기 게이트 패드전극 및 상기 데이터 패드전극의 상부에 구성된 보호막과; 상기 측면이 노출된 게이트 패드전극과 상기 데이터 패드전극과 각각 측면 접촉하는 게이트 구동회로와 데이터 구동회로를 포함하는 액정표시장치을 제공한다.
이때, 상기 게이트 구동회로와 상기 데이터 구동회로는 각각 TCP에 실장 되어 있고, 상기 게이트 구동회로와 상기 데이터 구동회로에서 TCP로 연장된 접촉배선이 상기 게이트 패드 전극과 상기 데이터 패드 전극의 측면과 접촉하며, 상기 접촉배선과 상기 게이트 패드 전극 또는 상기 데이터 패드 전극은 이방성을 가지는 도전성 접착제를 통해 부착된다.
또한, 상기 게이트 패드 전극과 상기 데이터 패드 전극의 상부에 대응하는 절연막에 삽입되어 상기 게이트 패드 전극과 상기 데이터 패드 전극과 접촉되고 상기 절연막의 표면으로 노출되는 이방성 특성을 가지는 도전성 알갱이와; 상기 노출된 도전성 알갱이와, 상기 노출된 게이트 패드 전극 또는 상기 데이터 패드 전극에 동시에 접촉하고, 상기 접촉배선과 직접 맞닿는 도전성 배선을 포함한다.
또한, 본 발명은 기판 상에 게이트 패드전극을 일 끝단에 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선과는 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하고, 데이터 패드전극을 일 끝단에 포함하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선의 교차지점에, 반도체층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 드레인 전극과 접촉하면서 상기 화소영역에 투명한 화소전극을 형성하는 단계와; 상기 게이트 배선과 데이터 배선과 박막트랜지스터와 화소전극의 상부에 보호막을 형성하는 단계와; 상기 게이트 패드전극 및 상기 데이터 패드전극의 측면이 노출되도록 상기 기판을 절단하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법을 제공한다.
이때, 상기 반도체층은 순수 비정질 실리콘층과 불순물 비정질 실리콘층이 적층되어 형성되며, 상기 반도체층에서 상기 데이터배선과 데이터 패드 전극의 하부로 연장된 연장부가 형성된다.
또한, 상기 소스 및 드레인 전극과 데이터 배선과 데이터 패드전극의 주변으로 하부의 비정질 실리콘층이 노출되어 형성되며, 상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질로 형성된다.
그리고, 상기 소스 및 드레인 전극과 데이터 패드 전극이 크롬(Cr)으로 형성되었을 경우에는, 상기 화소전극을 구성하는 동일물질로 상기 데이터 패드 전극에 섬형상의 데이터 패드 전극 단자를 형성하는 단계를 포함하며, 상기 게이트 배선의 상부로 연장하고, 연장된 부분을 제 2 전극으로 하고 그 하부의 게이트 배선을 제 1 전극으로 하는 보조 용량부를 형성한다.
또한, 본 발명은 기판 상에 게이트 패드전극을 일 끝단에 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선과는 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하고, 데이터 패드전극을 일 끝단에 포함하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선의 교차지점에 구성되고, 반도체층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 드레인 전극과 접촉하면서 상기 화소영역에 투명한 화소전극을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선과 박막트랜지스터와 상기 화소전극의 상부에 보호막을 형성하는 단계와; 상기 게이트 패드전극 및 상기 데이터 패드전극의 측면이 노출되도록 상기 기판을 절단하는 단계와; 상기 측면이 노출된 게이트 패드전극과 상기 데이터 패드 전극과 각각 측면에 게이트 구동회로와 데이터 구동회로를 접촉하는 단계를 포함하는 액정표시장치의 제조방법을 제공한다.
이때, 상기 게이트 구동회로와 상기 데이터 구동회로는 각각 TCP에 실장 되어 있고, 상기 게이트 구동회로와 상기 데이터 구동회로에서 TCP로 연장된 접촉배선이 상기 게이트 패드 전극과 상기 데이터 패드 전극과 접촉하며, 상기 접촉배선과 상기 게이트 패드 전극 또는 상기 데이터 패드 전극은 이방성을 가지는 전도성 접착제를 통해 부착된다.
또한, 상기 게이트 패드 전극과 상기 데이터 패드 전극의 상부에 대응하는 절연막에 이방성 특성을 가지는 도전성 알갱이를 삽입하여, 상기 게이트 패드 전극과 상기 데이터 패드 전극과 접촉하면서 상기 절연막의 표면으로 노출되도록 하는 단계와; 상기 노출된 도전성 알갱이와, 상기 노출된 게이트 패드 전극 또는 상기 데이터 패드 전극에 동시에 접촉하고, 상기 TCP에 형성된 상기 접촉배선과 직접 맞닿는 도전성 배선을 형성하는 단계를 포함한다.
또한, 본 발명은 기판 상에 제 1 금속층을 증착하고 제 1 마스크 공정으로 패턴하여, 일 방향으로 연장 형성되고, 게이트 전극과 일 끝단에 게이트 패드 전극을 포함하는 게이트배선을 형성하는 단계와; 상기 게이트 패드 전극과 상기 게이트 배선이 형성된 상기 기판의 전면에 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 제 1 금속층을 형성하는 단계와; 상기 제 1 금속층과 그 하부의 순수 및 불순물 비정질 실리콘층을 제 2 마스크 공정으로 패턴하여, 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하고, 일 끝단에 데이터 패드 전극을 포함하는 데이터 배선과, 이와 연결된 소스 전극과 이격된 드레인 전극과, 상기 소스 및 드레인 전극의 하부에 반도체층을 형성하는 단계와; 상기 소스 및 드레인 전극과 상기 데이터 배선이 형성된 상기 기판의 전면에 투명 도전성 금속을 증착하고 제 3 마스크 공정으로 패턴하여, 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 화소전극이 형성된 상기 기판의 전면에 절연막인 보호막을 형성하는 단계와; 상기 게이트 패드 전극 또는 상기 데이터 패드 전극의 측면이 노출되도록, 상기 기판을 절단하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법을 제공한다.
이때, 상기 제 2 마스크 공정으로 상기 소스 및 드레인 전극과 상기 데이터 배선과 상기 반도체층을 형성하는 단계에 있어서, 상기 기판에 상기 화소영역과 데이터 배선영역과 스위칭 영역을 정의하는 단계와; 상기 적층된 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 제 1 금속층의 상부에 포토레지스트층을 형성하고, 이와 이격된 상부에 투과부와 반투과부와 차단부로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 빛을 조사하여 하부의 포토레지스트층을 노광하고, 현상하여 상기 스위칭 영역에 대응한 부분에 높이가 다른 제 1 포토레지스트 패턴과, 상기 데이터 배선 영역에 처음 높이로 패턴된 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 사이로 노출된 제 2 금속층과 그 하부의 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층을 제거하여, 상기 제 1 포토레지스트 패턴의 하부에는 소스/드레인 금속패턴과 이에 연결되는 동시에, 상기 제 2 포토레지스트 패턴의 하부에 구성되고 일 끝단에 상기 데이터 패드 전극을 포함하는 상기 데이터 배선을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴을 애싱하는 공정을 진행하여, 상기 제 1 포토레지스트 패턴의 중앙부와 주변부에 해당하는 상기 소스/드레인 금속패턴과, 상기 제 2 포토레지스트 패턴 주변부의 상기 데이터 배선과 상기 데이터 패드 전극이 노출되는 단계와; 상기 노출된 금속과 그 하부의 상기 불순물 비정질 실리콘을 제거하여, 이격된 공간에 상기 비정질 실리콘층이 노출된 상기 소스 전극과 상기 드레인 전극과, 상기 소스 전극에 연결되고 일 끝단에 상기 데이터 패드 전극을 포함하는 상기 데이터 배선을 형성하는 단계와; 상기 게이트 패드 전극과 상기 데이터 패드 전극 끝단의 측면을 노출하기 위한 상기 기판 절단하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법을 제공한다.
이때, 상기 게이트 패드 전극과 상기 이터 패드 전극이 노출된 측면에 게이트 구동 회로와 데이터 구동 회로를 접촉하는 단계를 포함하며, 상기 화소전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질로 형성된다.
또한, 상기 소스 및 드레인 전극과 상기 데이터 패드 전극이 크롬(Cr)으로 형성되었을 경우에는, 상기 화소전극을 구성하는 동일물질로 상기 데이터 패드 전극에 섬형상의 상기 데이터 패드 전극 단자를 형성하는 단계를 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
-- 실시예 --
본 발명의 특징은 3 마스크 공정으로 액정표시장치용 어레이기판을 제작하는 것이다.
도 6은 본 발명에 따른 3마스크 공정으로 제작된 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 기판(100)상에 게이트배선(102)과 데이터배선(132)이 직교하여 화소영역(P)을 정의하며, 상기 게이트배선(112)과 데이터배선(132)의 직교 점에 스위칭소자로 박막트랜지스터(T)를 형성한다.
상기 게이트 배선(102)의 일 끝단에는 게이트 패드전극(106)을 구성하고, 상기 데이터 배선(132)의 일 끝단에는 데이터 패드전극(142)을 구성한다.
상기 박막트랜지스터(T)는 상기 게이트배선(102)과 연결되어 주사신호를 인가 받는 게이트전극(104)과, 상기 데이터배선(132)과 연결되어 데이터신호를 인가 받는 소스 전극(136)및 이와는 소정간격 이격된 드레인 전극(138)으로 구성한다.
상기 화소 영역(P)에는 상기 드레인 전극(138)과 접촉하는 화소 전극(162)을 구성하며, 상기 화소전극(162)을 상기 화소영역(P)을 정의하는 게이트 배선(102)의 일부 상부로 연장하여, 이를 제 2 전극으로 하고 그 하부의 게이트 배선(102)을 제 1 전극으로 하는 보조 용량부(Cst)를 형성한다.
전술한 구성에서, 상기 소스 및 드레인 전극(136,138)과 데이터 배선(132)과 데이터 패드 전극(142)을 패턴하는 공정 중, 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층이 패턴되며, 편의상 소스 및 드레인 전극(136,138)의 하부에 구성된 것을 반도체층의 제 1 패턴(126)이라 하고, 제 1 패턴(126)에서 데이터 배선(132)및 데이터 패드 전극(142)의 하부로 연장된 부분을 제 2 패턴(130)이라 한다.
이때, 상기 반도체층의 제 1 패턴(126)과 제 2 패턴(130)은 상기 소스 및 드레인 전극(136,138)과 데이터 배선(132)및 데이터 패드 전극(142)의 주변으로 노출된 형상이다.(자세하게는 반도체층의 순수 비정질 실리콘층이 노출된다.)
전술한 바와 같은 구성에서 본 발명의 특징은, 상기 게이트 패드 전극(106)과 데이터 패드 전극에 별도의 전극 단자를 형성하지 않고, 상기 각 패드 전극의 측면으로 외부의 신호를 전달받도록 하는 것이다.
즉, 도시한 바와 같이 게이트 패드 전극(106)과 데이터 패드 전극(142)의 측면을 노출하기 위해 기판을 절단하는 공정을 진행한다.
이와 같이 하면, 3마스크 공정으로 어레이기판을 제작하는 것이 가능하다.
이하, 도 7a 내지 도 7f와 8a 내지 8f와 9a 내지 9f를 참조하여, 본 발명에 따른 액정표시장치의 제조공정을 설명한다.
도 7a 내지 7f와 8a 내지 8f와 9a 내지 9f는 도 6의 Ⅶ-Ⅶ`,Ⅷ-Ⅷ`,Ⅸ-Ⅸ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
(도 7a 내지 도 7f는 스위칭 영역과 화소영역과 보조용량 영역의 단면도이고, 도 8a 내지 도 8f는 게이트 패드부의 단면도이고, 도 9a 내지 9f는 데이터 패드부의 단면도이다)
도 7a와 8a와 9a에 도시한 바와 같이, 기판(100)상에 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)등의 도전성 금속을 증착하고 패터닝하여, 제 1 마스크 공정으로 게이트배선(102)과 상기 게이트배선에서 일 방향으로 돌출 연장된 게이트전극(104)과 게이트 배선(102)의 일 끝단에 게이트 패드 전극(106)을 형성한다.
이때, 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(104) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제의 원인이 되므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층 구조가 적용된다.
다음으로, 도 7b와 도 8b와 도 9b에 도시한 바와 같이, 상기 게이트 배선(102)과 게이트 전극(104)과 게이트 패드 전극(106)이 형성된 기판(100)의 전면에 산화 실리콘(SiO2), 질화 실리콘(SiNX)등의 무기 절연물질과 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)와 같은 유기절연물질을 증착하여, 게이트 절연막(108)을 형성한다.
연속하여, 상기 게이트 절연막(108) 상부에 순수 비정질 실리콘층(a-Si:H)(110)과 불순물 비정질 실리콘층(n+a-Si:H)(112)과 제 2 금속층(114)을 형성한다.
연속하여, 상기 제 2 금속층의 상부에 포토레지스트(photo-resist : 이하 PR이라 칭함)를 도포하여 PR층(116)을 형성한다.
상기 제 2 금속층(114)은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta) 등의 도전성 금속 그룹 중 선택된 하나를 증착하여 형성한다.
다음으로, 상기 PR층(116)이 형성된 기판(100)상에 화소영역(P)과 스위칭 영역과(T) 데이터 배선 영역(D)과 스토리지 영역(S)을 정의한다.
이때, 상기 화소영역(P)의 일 측에 상기 스위칭 영역(T)을 정의한다.
연속하여, 상기 기판(100)의 이격된 상부에 투과부(A)과 반투부(C)와 차단부(B)로 구성된 마스크(M)를 위치시킨다.
이때, 상기 마스크(M)의 차단부(B)는 상기 데이터 배선 영역(D)과 상기 스위칭 영역(T)의 주변에 대응하고, 상기 반투과부(C)는 상기 스위칭 영역(T)중 상기 게이트 전극(104)의 상부에 대응하여 위치하도록 한다.
상기 마스크(M)의 상부에서 빛을 조사하여, 상기 기판(100)상에 형성한 PR층(116)을 노광하고 현상하는 공정을 진행한다.
그 결과, 도 7c와 도 8c와 도 9c에 도시한 바와 같이, 상기 스위칭 영역(T) 의 상부에는 상기 마스크(M)의 반투과부(도 7b의 C)에 대응한 부분이 부분적으로 현상되어 높이가 다른 PR패턴(120a)이 남게 되고, 상기 데이터 배선 영역(D)의 상부에는 도포된 그대로의 높이로 PR패턴(120b)이 남게 된다.
다음으로, 상기 남겨진 PR패턴(120a,120b) 사이로 노출된 제 2 금속층(114)과 불순물 비정질 실리콘층(112)과 순수 비정질 실리콘층(110)을 제거한 후 연속하여, 상기 PR패턴을 상부로부터 소정 높이만 깍는 애싱공정(ashing processing)을 진행한다.
이와 같이 하면, 상기 도 7d와 도 8d와 도 9d에 도시한 바와 같이, 상기 스위칭영역(T)에 대응하여 소스/드레인 금속패턴(124)이 형성되고, 소스 드레인 금속패턴(124)의 주변부(F)와 중앙부(E)를 노출하는 상태로 PR 패턴(122a)이 남게 된다.
물론, 상기 데이터배선 및 데이터 패드 전극(132,142)의 상부에도 이들의 주변부(F)를 노출하는 PR패턴(122b)이 남게 된다.
연속하여, 상기 남겨진 PR패턴(122a,122b) 사이로 노출된 금속과 그 하부의 비정질 실리콘층을 제거한 후, 상기 남겨진 PR패턴(122a,122b)을 제거하는 공정을 진행한다.
이와 같이 하면, 도 7e와 도 8e와 도 9e에 도시한 바와 같이, 상기 스위칭 영역(T)에 대응하여 서로 소정간격 이격된 소스 전극(136)과 드레인 전극(138)과, 상기 소스 전극(136)에서 상기 데이터 배선 영역(D)으로 연장되어 게이트 배선(102)과 수직하게 교차하는 데이터 배선(132)과, 상기 데이터 배선의 끝단에 데이터 패드 전극(142)이 형성된다.
전술한 공정 중 패턴된 불순물 비정질 실리콘층과 순수 비정질 실리콘층은 편의상 반도체층이라 하고, 반도체층은 상기 소스 및 드레인 전극(136,138)의 하부에 위치한 제 1 패턴(126)과, 제 1 패턴에서 상기 데이터 배선(132)과 데이터 패드전극(142)으로 연장된 제 2 패턴(130)을 포함한다.
각각은 불순물 비정질 실리콘층(126b,130b)과 순수 비정질 실리콘층(126a,130a)이 적층된 형상이다.
이때, 상기 데이터 배선(132)및 데이터 패드 전극(142)과 소스 및 드레인 전극(136,138)의 주변으로 하부의 비정질 실리콘층(130a,126a)이 노출된 형상이 된다.
다음으로, 상기 소스 및 드레인 전극(136,138)과 데이터 배선(132)과 데이터 패드 전극(142)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속을 증착하고 제 3 마스크 공정으로 패턴하여, 상기 노출된 드레인 전극(138)과 접촉하면서 화소영역에 위치 하도록 화소전극(160)을 형성한다. 상기 소스 및 드레인 전극(136,138)이 크롬일 경우에는 ITO 전극을 패턴하는 식각액에 의해 데미지를 입지 않기 때문에 상기 데이터 패드 전극(142)과 접촉하는 데이터 패드 전극 단자(미도시)를 더욱 형성할 수 있다.
이때, 상기 화소 전극(160)을 상기 스토리지 영역(S)의 게이트배선(102)의 상부로 연장하여, 이를 제 2 스토리지 전극으로 하고 그 하부의 게이트 배선(102) 을 제 1 스토리지 전극으로 하는 보조 용량부(Cst)를 형성한다.
다음으로, 도 7f와 도 8f와 도 9f에 도시한 바와 같이, 상기 화소전극(160)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(162)을 형성한다.
전술한 바와 같은 3 마스크 공정으로 본 발명에 따른 어레이 기판을 제작할 수 있다.
전술한 공정 후에, 구동회로를 TAB 방식으로 부착하기 위해, 상기 게이트패드 전극과 데이터 패드 전극의 일측을 노출하기 위해 기판을 절단하는 공정을 진행하면 도 6에 도시한 바와 같이, 형상이 된다.
다음으로, 상기 절단된 기판(100)의 측면 즉, 상기 노출된 게이트 패드 전극(106)과 데이터 패드 전극(142)의 측면에 TAB(tape automation bonding)방식으로 구동회로부를 부착하는 공정을 진행한다.
이를 이하, 도 10과 도 11을 통해 설명한다.
도 10은 본 발명의 제 1 예 이고, 절단된 게이트 패드부의 측면과, 이에 부착되는 TCP를 도시한 도면이다.
도시한 바와 같이, 기판(100)의 측면을 절단하여 노출된 게이트 패드 전극(106)(또는 데이터 패드 전극)의 측면에 구동회로(202)가 부착된 TCP(200)를 부착하게 되는데, 이때, 구동회로(202)부터 TCP(200)의 표면으로 연장된 다수의 접촉배선(204)이 상기 각 게이트 패드 전극(106)에 접촉하도록 하면 된다.
이때, 접촉물질로는 이방성을 가진 도전성 접착제(ACP : anisotropic conductive paste)를 사용한다. 상기 도전성 접착제는 접착물질 내에 이방성의 도전성 알갱이가 포함된 것이며, 이방성 도전성 알갱이는 상하 방향으로 전기를 도통하는 특성을 가진다.
이때, 상기 도전성 접착제(미도시)에 의해 상기 게이트 패드 전극(106)과 상기 TCP에 형성된 접촉배선이 일대일 대응하여 부착되도록 한다.
전술한 구성에서, 상기 TCP의 접촉배선(204)과 접촉하는 게이트 패드 전극(106)측면의 면적이 작아 저항이 높아질 수 있는 문제를 해결하기 위해 이하, 도 11에 도시한 바와 같은 구성으로 제작할 수 있다.
도 11은 본 발명의 제 2 예 이고, 절단부의 사시도와 이에 부착되는 TCP를 도시한 도면이다.
도시한 바와 같이, 게이트 패드 전극(106)(또는 데이터 패드 전극)에 대응하는 상부에 게이트 절연막(108)과 보호막(160)에 압력을 가하여 상기 도전성 알갱이(400)가 박히도록 한다. 이때, 게이트 패드전극(106)(또는 데이터 패드 전극)상부의 보호막(160)의 표면에 도전성 알갱(400)이의 일부가 노출된 상태로 구성된다.
이와 같이 구성한 후, 도전성 와이어(402)를 상기 보호막(160)의 표면으로 노출된 도전성 알갱이(400)가 있는 부분에 일끝을 부착하고 나머지 끝은 상기 노출된 게이트 패드전극(106)의 측면에 부착되도록 한다.
이와 같이 한 후, 상기 도전성 접착제(미도시)로 상기 게이트 패드 전극(106)에 TCP(200)를 부착하여, TCP(200)의 접촉배선(204)이 상기 게이트 패드전극(데이터 패드 전극)과 일대일로 측면 접촉하도록 한다.
이와 같이 하면, 상기 도전성 와이어(402)에 의해 접촉면적을 늘릴 수 있으므로 저항을 낮출 수 있게 된다.
전술한 바와 같이, 상기 구동회로(202)를 게이트 패드 전극(106)과 데이터 패드 전극에 측면 접촉하는 방식을 사용하게 되면, 앞서 설명한 바와 같이 3마스크 공정으로 어레이기판을 제작하는 것이 가능하다.
즉, 상기 TCP의 접촉배선을 통해 상기 게이트 패드 전극에 신호를 인가하도록 하기 위해, 상기 게이트 패드 전극과 접촉하는 별도의 단자전극을 형성하는 공정을 생략할 수 있으므로 3 마스크 공정이 가능해진다.
본 발명에 따른 3마스크 공정으로 어레이기판을 제작하게 되면, 재료비 절감과 함께 공정시간을 단축 할 수 있어 가격경쟁력을 높일 수 있는 효과가 있고, 다수의 공정 중 발생하는 공정 오차를 최대한 줄일 수 있기 때문에 공정수율을 개선하는 효과가 있다.

Claims (25)

  1. 기판 상에 구성되고, 게이트 패드전극을 일 끝단에 포함하는 게이트 배선과;
    상기 게이트 배선과는 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하고, 데이터 패드전극을 일 끝단에 포함하는 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 반도체층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와;
    상기 드레인 전극과 접촉하면서 화소영역에 구성된 투명한 화소전극과;
    상기 게이트 배선과 데이터 배선과 박막트랜지스터와 화소전극과 상기 게이트 패드전극 및 상기 데이터 패드전극의 상부에 구성된 보호막
    을 포함하며, 상기 게이트 패드전극 및 상기 데이터 패드전극의 측면은 상기 기판의 일가장자리의 측면과 동일 직선상으로 노출되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 반도체층은 순수 비정질 실리콘층과 불순물 비정질 실리콘층이 적층되어 구성된 액정표시장치용 어레이기판.
  3. 제 2 항에 있어서,
    상기 반도체층은 상기 데이터 배선과 상기 데이터 패드 전극의 하부로 연장된 연장부를 포함하는 액정표시장치용 어레이기판.
  4. 제 1 항 내지 3 항 중 선택된 어느 한 항에 있어서,
    상기 소스 및 드레인 전극과 상기 데이터 배선과 상기 데이터 패드전극의 주변으로 하부의 상기 비정질 실리콘층이 노출되어 구성된 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 화소전극은 상기 게이트 배선의 상부로 연장하고, 연장된 부분을 제 2 전극으로 하고 그 하부의 상기 게이트 배선을 제 1 전극으로 하는 보조 용량부를 형성하는 액정표시장치용 어레이기판.
  6. 기판 상에 구성되고, 상기 기판의 일가장자리의 측면과 동일 직선상으로 노출된 측면을 갖는 게이트 패드전극을 일 끝단에 포함하는 게이트 배선과;
    상기 게이트 배선과는 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하고, 상기 기판의 일 가장자리의 측면과 동일 직선상으로 노출된 측면을 갖는 데이터 패드전극을 일 끝단에 포함하는 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 액티브층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와;
    상기 드레인 전극과 접촉하면서 화소영역에 구성된 투명한 화소전극과;
    상기 게이트 배선과 데이터 배선과 박막트랜지스터와 화소전극과 상기 게이트 패드전극 및 상기 데이터 패드전극의 상부에 구성된 보호막과;
    상기 측면이 노출된 게이트 패드전극과 상기 데이터 패드전극과 각각 측면 접촉하는 게이트 구동회로와 데이터 구동회로
    를 포함하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 게이트 구동회로와 상기 데이터 구동회로는 각각 TCP에 실장 되어 있고, 상기 게이트 구동회로와 상기 데이터 구동회로에서 TCP로 연장된 접촉배선이 상기 게이트 패드 전극과 상기 데이터 패드 전극의 측면과 접촉하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 접촉배선과 상기 게이트 패드 전극 또는 상기 데이터 패드 전극은 이방성을 가지는 도전성 접착제를 통해 부착된 액정표시장치.
  9. 제 6 항 내지 제 8 항 중 선택된 어느 한 항에 있어서,
    상기 게이트 패드 전극과 상기 데이터 패드 전극의 상부에 대응하는 절연막에 삽입되어 상기 게이트 패드 전극과 상기 데이터 패드 전극과 접촉되고 상기 절연막의 표면으로 노출되는 이방성 특성을 가지는 도전성 알갱이와;
    상기 노출된 도전성 알갱이와, 상기 노출된 게이트 패드 전극 또는 상기 데이터 패드 전극에 동시에 접촉하고, 상기 접촉배선과 직접 맞닿는 도전성 배선을 포함하는 액정표시장치.
  10. 기판 상에 게이트 패드전극을 일 끝단에 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선과는 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하고, 데이터 패드전극을 일 끝단에 포함하는 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 상기 데이터 배선의 교차지점에, 반도체층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;
    상기 드레인 전극과 접촉하면서 상기 화소영역에 투명한 화소전극을 형성하는 단계와;
    상기 게이트 배선과 데이터 배선과 박막트랜지스터와 화소전극의 상부에 보호막을 형성하는 단계와;
    상기 게이트 패드전극 및 상기 데이터 패드전극의 측면이 노출되도록 상기 기판을 절단하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  11. 제 10 항에 있어서,
    상기 반도체층은 순수 비정질 실리콘층과 불순물 비정질 실리콘층이 적층되어 형성된 액정표시장치용 어레이기판 제조방법.
  12. 제 11 항에 있어서,
    상기 반도체층에서 상기 데이터배선과 데이터 패드 전극의 하부로 연장된 연장부가 형성된 액정표시장치용 어레이기판 제조방법.
  13. 제 10 항 내지 제 12 항 중 선택된 어느 한 항에 있어서,
    상기 소스 및 드레인 전극과 데이터 배선과 데이터 패드전극의 주변으로 하부의 비정질 실리콘층이 노출되어 형성된 액정표시장치용 어레이기판 제조방법.
  14. 제 10 항에 있어서,
    상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질로 형성된 액정표시장치용 어레이기판 제조방법.
  15. 제 14 항에 있어서,
    상기 소스 및 드레인 전극과 상기 데이터 패드 전극이 크롬(Cr)으로 형성되었을 경우에는, 상기 화소전극을 구성하는 동일물질로 상기 데이터 패드 전극에 섬형상의 데이터 패드 전극 단자를 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  16. 제 10 항에 있어서,
    상기 게이트 배선의 상부로 연장하고, 연장된 부분을 제 2 전극으로 하고 그 하부의 상기 게이트 배선을 제 1 전극으로 하는 보조 용량부를 형성하는 액정표시장치용 어레이기판 제조방법.
  17. 기판 상에 게이트 패드전극을 일 끝단에 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선과는 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하고, 데이터 패드전극을 일 끝단에 포함하는 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 상기 데이터 배선의 교차지점에 구성되고, 반도체층과 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;
    상기 드레인 전극과 접촉하면서 상기 화소영역에 투명한 화소전극을 형성하는 단계와;
    상기 게이트 배선과 상기 데이터 배선과 박막트랜지스터와 상기 화소전극의 상부에 보호막을 형성하는 단계와;
    상기 게이트 패드전극 및 상기 데이터 패드전극의 측면이 노출되도록 상기 기판을 절단하는 단계와;
    상기 측면이 노출된 게이트 패드전극과 상기 데이터 패드 전극과 각각 측면에 게이트 구동회로와 데이터 구동회로를 접촉하는 단계
    를 포함하는 액정표시장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 게이트 구동회로와 상기 데이터 구동회로는 각각 TCP에 실장 되어 있고, 상기 게이트 구동회로와 상기 데이터 구동회로에서 TCP로 연장된 접촉배선이 상기 게이트 패드 전극과 상기 데이터 패드 전극과 접촉하는 액정표시장치 제조방법.
  19. 제 17 항에 있어서,
    상기 접촉배선과 상기 게이트 패드 전극 또는 상기 데이터 패드 전극은 이방성을 가지는 전도성 접착제를 통해 부착된 액정표시장치 제조방법
  20. 제 17 항 내지 제 19 항 중 선택된 어느 한 항에 있어서,
    상기 게이트 패드 전극과 상기 데이터 패드 전극의 상부에 대응하는 절연막에 이방성 특성을 가지는 도전성 알갱이를 삽입하여, 상기 게이트 패드 전극과 상기 데이터 패드 전극과 접촉하면서 상기 절연막의 표면으로 노출되도록 하는 단계와;
    상기 노출된 도전성 알갱이와, 상기 노출된 게이트 패드 전극 또는 상기 데이터 패드 전극에 동시에 접촉하고, 상기 TCP에 형성된 상기 접촉배선과 직접 맞닿는 도전성 배선을 형성하는 단계를 포함하는 액정표시장치 제조방법.
  21. 기판 상에 제 1 금속층을 증착하고 제 1 마스크 공정으로 패턴하여, 일 방향으로 연장 형성되고, 게이트 전극과 일 끝단에 게이트 패드 전극을 포함하는 게이트배선을 형성하는 단계와;
    상기 게이트 패드 전극과 상기 게이트 배선이 형성된 상기 기판의 전면에 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 제 1 금속층을 형성하는 단계와;
    상기 제 1 금속층과 그 하부의 순수 및 불순물 비정질 실리콘층을 제 2 마스크 공정으로 패턴하여, 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하고, 일 끝단에 데이터 패드 전극을 포함하는 데이터 배선과, 이와 연결된 소스 전극과 이격된 드레인 전극과, 상기 소스 및 드레인 전극의 하부에 반도체층을 형성하는 단계와;
    상기 소스 및 드레인 전극과 상기 데이터 배선이 형성된 상기 기판의 전면에 투명 도전성 금속을 증착하고 제 3 마스크 공정으로 패턴하여, 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와;
    상기 화소전극이 형성된 상기 기판의 전면에 절연막인 보호막을 형성하는 단계와;
    상기 게이트 패드 전극 또는 상기 데이터 패드 전극의 측면이 노출되도록, 상기 기판을 절단하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  22. 제 21 항에 있어서,
    상기 제 2 마스크 공정으로 상기 소스 및 드레인 전극과 상기 데이터 배선과 상기 반도체층을 형성하는 단계에 있어서,
    상기 기판에 상기 화소영역과 데이터 배선영역과 스위칭 영역을 정의하는 단계와;
    상기 적층된 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 제 1 금속층의 상부에 포토레지스트층을 형성하고, 이와 이격된 상부에 투과부와 반투과부와 차단부로 구성된 마스크를 위치시키는 단계와;
    상기 마스크의 상부로 빛을 조사하여 하부의 포토레지스트층을 노광하고, 현상하여 상기 스위칭 영역에 대응한 부분에 높이가 다른 제 1 포토레지스트 패턴과, 상기 데이터 배선 영역에 처음 높이로 패턴된 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 사이로 노출된 제 2 금속층과 그 하부의 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층을 제거하여, 상기 제 1 포토레지스트 패턴의 하부에는 소스/드레인 금속패턴과 이에 연결되는 동시에, 상기 제 2 포토레지스트 패턴의 하부에 구성되고 일 끝단에 상기 데이터 패드 전극을 포함하는 상기 데이터 배선을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴을 애싱하는 공정을 진행하여, 상기 제 1 포토레지스트 패턴의 중앙부와 주변부에 해당하는 상기 소스/드레인 금속패턴과, 상기 제 2 포토레지스트 패턴 주변부의 상기 데이터 배선과 상기 데이터 패드 전극이 노출되는 단계와;
    상기 노출된 금속과 그 하부의 상기 불순물 비정질 실리콘을 제거하여, 이격된 공간에 상기 비정질 실리콘층이 노출된 상기 소스 전극과 상기 드레인 전극과, 상기 소스 전극에 연결되고 일 끝단에 상기 데이터 패드 전극을 포함하는 상기 데이터 배선을 형성하는 단계와;
    상기 게이트 패드 전극과 상기 데이터 패드 전극 끝단의 측면을 노출하기 위한 상기 기판 절단하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  23. 제 22 항에 있어서,
    상기 게이트 패드 전극과 상기 이터 패드 전극이 노출된 측면에 게이트 구동 회로와 데이터 구동 회로를 접촉하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  24. 제 22 항에 있어서,
    상기 화소전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질로 형성된 액정표시장치용 어레이기판 제조방법.
  25. 제 24 항에 있어서,
    상기 소스 및 드레인 전극과 상기 데이터 패드 전극이 크롬(Cr)으로 형성되었을 경우에는, 상기 화소전극을 구성하는 동일물질로 상기 데이터 패드 전극에 섬형상의 상기 데이터 패드 전극 단자를 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
KR1020020073884A 2002-11-26 2002-11-26 액정표시장치용 어레이기판 제조방법 KR100891987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020073884A KR100891987B1 (ko) 2002-11-26 2002-11-26 액정표시장치용 어레이기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020073884A KR100891987B1 (ko) 2002-11-26 2002-11-26 액정표시장치용 어레이기판 제조방법

Publications (2)

Publication Number Publication Date
KR20040046068A KR20040046068A (ko) 2004-06-05
KR100891987B1 true KR100891987B1 (ko) 2009-04-08

Family

ID=37341675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020073884A KR100891987B1 (ko) 2002-11-26 2002-11-26 액정표시장치용 어레이기판 제조방법

Country Status (1)

Country Link
KR (1) KR100891987B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090334B2 (en) 2016-06-08 2018-10-02 Samsung Display Co., Ltd. Display panel including external conductive pad, display apparatus including the same and method of manufacturing the same
US10629705B2 (en) 2017-02-13 2020-04-21 Samsung Display Co., Ltd. Semiconductor device having overlapping semiconductor patterns and method of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060585A (ko) * 1999-12-27 2001-07-07 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20020066573A (ko) * 2001-02-12 2002-08-19 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060585A (ko) * 1999-12-27 2001-07-07 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20020066573A (ko) * 2001-02-12 2002-08-19 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090334B2 (en) 2016-06-08 2018-10-02 Samsung Display Co., Ltd. Display panel including external conductive pad, display apparatus including the same and method of manufacturing the same
US10529746B2 (en) 2016-06-08 2020-01-07 Samsung Display Co., Ltd. Display panel including external conductive pad, display apparatus including the same and method of manufacturing the same
US11183517B2 (en) 2016-06-08 2021-11-23 Samsung Display Co., Ltd. Display panel including external conductive pad, display apparatus including the same and method of manufacturing the same
US10629705B2 (en) 2017-02-13 2020-04-21 Samsung Display Co., Ltd. Semiconductor device having overlapping semiconductor patterns and method of fabricating the same
US11289588B2 (en) 2017-02-13 2022-03-29 Samsung Display Co., Ltd. Semiconductor device including two thin-film transistors and method of fabricating the same
US11908924B2 (en) 2017-02-13 2024-02-20 Samsung Display Co., Ltd. Semiconductor device including two thin-film transistors and method of fabricating the same

Also Published As

Publication number Publication date
KR20040046068A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
KR100436181B1 (ko) 액정표시장치용 어레이기판 제조방법
US7763483B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US8432503B2 (en) Method of manufacturing an array substrate for LCD device having doubled-layered metal structure
KR100971955B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100476366B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100870700B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101026982B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100942265B1 (ko) 씨오티 구조 액정표시장치 및 제조방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101027943B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR100891987B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100629685B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100697603B1 (ko) 횡전계 방식 액정표시장치와 그 제조방법
KR101058455B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR100416853B1 (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100870699B1 (ko) 어레이 기판 및 이를 구비한 액정표시장치
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR100900403B1 (ko) 액정표시패널 및 그 제조방법
KR20050061197A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 12