KR101058455B1 - 액정표시장치용 어레이 기판과 제조방법 - Google Patents

액정표시장치용 어레이 기판과 제조방법 Download PDF

Info

Publication number
KR101058455B1
KR101058455B1 KR1020040043096A KR20040043096A KR101058455B1 KR 101058455 B1 KR101058455 B1 KR 101058455B1 KR 1020040043096 A KR1020040043096 A KR 1020040043096A KR 20040043096 A KR20040043096 A KR 20040043096A KR 101058455 B1 KR101058455 B1 KR 101058455B1
Authority
KR
South Korea
Prior art keywords
pattern
electrode
data line
redundancy
gate
Prior art date
Application number
KR1020040043096A
Other languages
English (en)
Other versions
KR20050117845A (ko
Inventor
류순성
조흥렬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040043096A priority Critical patent/KR101058455B1/ko
Publication of KR20050117845A publication Critical patent/KR20050117845A/ko
Application granted granted Critical
Publication of KR101058455B1 publication Critical patent/KR101058455B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202—LCD, i.e. liquid crystal displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 3마스크 공정으로 제작된 수직전계 방식 액정표시장치용 어레이기판과 그 제조방법 및 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
본 발명은 3마스크 공정으로 수직전계 방식 액정표시장치용 어레이기판과, 횡전계 방식 액정표시장치용 어레이기판을 제작함에 있어, 게이트 배선을 형성하는 공정에서 데이터 배선의 하부에 리던던시(redundancy) 패턴을 더욱 형성하는 것을 특징으로 한다.
상기 리던던시 패턴은 상기 데이터 배선과 연결되기 때문에, 데이터 배선이 단락되었을 경우 이를 대체할 수 있으며, 데이터 배선의 저항을 낮추는 역할을 하게 되어 데이터 배선의 선폭을 감소시킬 수 있도록 하여 개구율을 개선할 수 있는 장점이 있다.

Description

액정표시장치용 어레이 기판과 제조방법{An array substrate for a liquid crystal display device and method for fabricating of the same}
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이고,
도 2는 종래의 수직전계 방식 액정표시장치용 어레이기판의 단일 화소를 확대한 확대 평면도이고,
도 3a 내지 도 3h는 종래의 제 4 마스크 공정에 따른 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이고,
도 4는 본 발명의 제 1 실시예에 따른 수직전계 방식 액정표시장치용 어레이기판의 단일화소를 도시한 확대 평면도이고,
도 5a와 5b는 제 1 마스크 공정을 나타낸 도면으로, 도 4의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단한 단면도이고,
도 6(a,b) 내지 도 11(a,b)는 제 2 마스크 공정을 나타낸 도면으로, 각 도면의 a,b는 도 4의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단한 단면도이고,
도 12(a,b) 내지 도 15(a,b)는 제 3 마스크 공정을 나타낸 도면으로, 각 도면의 a,b는 도 4의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단한 단면도이고,
도 16은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단일화소를 확대한 확대 평면도이고,
도 17a와 도 17b와 도 17c는 본 발명의 제 2 실시예에 따른 제 1 마스크 공정을 나타낸 도면으로, 도 16의 Ⅶ-Ⅶ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 따라 절단한 공정 단면도이고,
도 18(a,b,c) 내지 도 23(a,b,c)은 본 발명의 제 2 실시예에 따른 제 2 마스크 공정을 나타낸 도면으로, 각 도면의 a,b,c는 도 16의 Ⅶ-Ⅶ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 따라 절단한 공정 단면도이고,
도 19(a,b,c) 내지 도 27(a,b,c)은 본 발명의 제 2 실 시예에 따른 제 3 마스크 공정을 나타낸 도면으로, 각 도면의 a,b,c는 도 16의 Ⅶ-Ⅶ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 따라 절단한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 102 : 게이트 배선
106 : 리던던시 패턴 126 : 데이터 배선
130 : 소스 전극 132 : 드레인 전극
134 : 금속패턴 140 : 제 1 반도체 패턴
142 : 제 2 반도체 패턴 144 : 제 3 반도체 패턴
156 : 화소 전극 158 : 투명전극 패턴
본 발명은 액정표시장치에 관한 것으로, 특히 3 마스크로 제작된 수직전계 방식 액정표시장치용 어레이기판의 구성 및 그 제조방법과, 횡전계 방식 액정표시장치용 어레이기판의 구성 및 그 제조방법에 관한 것이다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이다
도시한 바와 같이, 일반적인 액정표시장치(9)는 블랙매트릭스(22)와 서브컬러필터(24)를 포함하는 컬러필터(26)와, 상기 컬러필터(26)의 상부에 증착된 투명한 공통전극(28)이 형성된 상부기판(20)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(16)과 스위칭소자(T)를 포함한 어레이 배선이 형성된 하부기판(10)으로 구성되며, 상기 상부기판(20)과 하부기판(10) 사이에는 액정(18)이 충진되어 있다.
상기 하부기판(10)은 어레이 기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(12)과 데이터 배선(14)이 형성된다.
상기 화소영역(P)은 상기 게이트배선(12)과 데이터배선(14)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(16)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 박막트랜지스터(T)와 상기 박막트랜지스터에 연결된 화소전극(16)이 매트릭스 내에 존재함으로써 영상을 표시한다.
상기 게이트 배선(12)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(14)은 상기 박막트랜지스터(T)의 제 2 전극인 소스 전극을 구동하는 신호전압을 전달하는 수단이다.
전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기 광학적 효과에 기인한 것이다.
자세히 설명하면, 상기 액정층(18)은 유전이방성 물질이며, 전압이 인가되면 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.
따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조가 생기게 된다.
이러한 액정의 광변조 현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이미지를 구현하게 된다.
전술한 바와 같은 동작을 나타내는 액정표시장치는 제조 공정이 매우 복잡하며, 공정을 단순화함으로써 공정시간과 제조 원가를 단축하려는 노력이 진행되고 있다.
도 2는 종래의 4 마스크 공정으로 제작된 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 확대 평면도이다.
도시한 바와 같이, 게이트배선(32)과 데이터배선(54)이 직교하여 화소영역(P)을 정의하며, 상기 게이트배선(32)과 데이터배선(54)의 교차지점에는 스위칭 소자로 박막트랜지스터(T)가 위치한다.
상기 박막트랜지스터(T)는 상기 게이트배선(32)과 연결되어 주사신호를 인가 받는 게이트전극(34)과, 상기 데이터배선(54)과 연결되어 데이터신호를 인가 받는 소스 전극(50) 및 이와는 소정간격 이격된 드레인 전극(52)으로 구성된다.
또한, 상기 게이트전극(34) 상부에 구성되고 상기 소스 전극(50)및 드레인 전극(52)과 접촉하는 액티브층(38)을 포함한다.
또한, 상기 화소영역(P)상에는 상기 드레인 전극(52)과 접촉하는 투명한 화소 전극(64)을 구성한다.
상기 게이트 배선(32)의 상부에는 아일랜드 형상의 금속패턴(56)을 형성하며, 상기 금속 패턴(56)은 상기 화소 영역(P)에 구성된 화소전극(64)과 접촉하도록 구성된다.
전술한 바와 같은 구성으로, 상기 게이트 배선(32)의 일부를 제 1 스토리지 전극으로 하고, 상기 화소전극(64)과 접촉하는 금속패턴(56)을 제 2 스토리지 전극으로 하고, 상기 제 1 및 제 2 스토리지 전극(32, 56)사이에 위치하는 게이트 절연막(미도시)을 유전체로 하는 스토리지 캐패시터(CST)가 구성된다.
이때, 도시하지는 않았지만, 상기 액티브층(38)과 소스 및 드레인 전극(50, 52)사이에는 오믹 콘택층(미도시)이 구성되며, 상기 액티브층과 오믹 콘택층을 형성하는 순수 비정질 실리콘층과 불순물 비정질 실리콘층은 패턴되어, 상기 데이터 배선(54)의 하부 및 상기 금속패턴(56)의 하부에 위치하게 된다.
전술한 바와 같은 어레이기판의 구성은 4마스크 공정으로 제작된 것이다.
이하, 도 3a 내지 도 3h를 참조하여, 4마스크공정으로 어레이기판을 제작하는 방법을 설명한다.
도 3a는 제 1 마스크 공정을 나타낸 도면으로, 도시한 바와 같이 기판(30)을 스위칭 영역(S)을 포함하는 화소 영역(P)과, 스토리지 영역(ST)으로 정의한다.
상기 다수의 영역(S,P,ST)이 정의된 기판(30)상에 알루미늄(Al), 알루미늄합금(AlNd)등을 포함하는 금속물질을 증착하고 패턴하여, 상기 스위칭 영역(S)에 대응하여 게이트 전극(34)과, 상기 스토리지 영역(ST)을 포함한 화소 영역(P)의 일 측에 게이트 배선(32)을 형성한다.
상기 게이트 전극(34)과 게이트 배선(32)이 형성된 기판(30)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 게이트 절연막(36)을 형성한다.
연속하여, 상기 게이트 절연막(36)의 상부에 순수 비정질 실리콘층(38)과 불순물이 포함된 비정질 실리콘층(40)을 적층한다.
다음으로, 상기 불순물 비정질 실리콘층(40)의 상부에 앞서 언급한 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 금속층(42)을 형성한다.
이하 도 3b 내지 도 3f는 제 2 마스크 공정을 나타낸 공정 단면도이다.
도 3b에 도시한 바와 같이, 상기 금속층(42)이 형성된 기판(30)의 전면에 포 토레지스트(photo-resist)를 도포하여 감광층(46)을 형성한다.
상기 감광층(46)이 형성된 기판(30)의 이격된 상부에 투과부(A1)와 반사부(A2)와 반투과부(A3)로 구성된 마스크(M)를 위치시킨다.
이때, 상기 감광층(46)이 포지티브(positive) 특성을 가진다고 가정할 경우, 상기 반사부(A2)에 대응하는 감광층(46)은 빛으로부터 차단되었기 때문에 노광되지 않은 상태가 되고, 상기 투과부(A1)에 대응하는 부분은 상기 빛으로부터 완전 노광되고 상기 반투과부(A3)에 대응하는 부분은 빛의 세기가 약하므로 약하게 노광되는 특성이 있다.
이때, 상기 스위칭 영역(S)에 대응하여 반투과부(A3)와 이를 중심으로 일측과 타측에 반사부(A2)가 위치하도록 하고, 상기 스토리지 영역(ST)에 대응하는 게이트 배선(32)의 일부 상부에 반사부(A2)가 위치하도록 한다.
상기 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(46)을 노광하고 현상하는 공정을 진행한다.
도 3c에 도시한 바와 같이, 상기 스위칭 영역(S)에 대응하여 높이가 서로 다른 제 1 감광패턴(48a)과, 상기 스토리지 영역(ST)에 대응하여 제 2 감광패턴(48b)이 형성된다.
상기 제 1 및 제 2 감광패턴(48a,48b)의 주변으로 노출된 금속층(42)과 그 하부의 불순물 비정질 실리콘층(40)과 그 하부의 순수 비정질 실리콘층(38)을 제거하는 공정을 진행한다.
이와 같이 하면 도 3d에 도시한 바와 같이, 상기 스위칭 영역 및 스토리지 영역(S,ST)에 대응하여 패턴된 순수 비정질 실리콘층(38)과 불순물 비정질 실리콘층(40)과 금속층(42)이 적층되어 형성된다.
도 3e는 감광패턴(48a)을 애싱(ashing)하는 공정을 나타낸 도면으로, 상기 감광패턴(48a)을 애싱하는 공정을 진행하여, 상기 스위칭 영역(S)의 중심영역에 대응하는 금속층(42)이 노출되는 정도까지 애싱공정을 진행한다.
상기 제 1 및 제 2 감광패턴(48a,48b)을 제거하는 공정을 진행한다.
이와 같이 하면, 도 3f에 도시한 바와 같이, 상기 게이트 전극(34)의 상부에 대응하여 이격된 소스 전극(50)과 드레인 전극(52)이 형성되고, 상기 소스 전극(50)과 연결되는 데이터 배선(도 2의 54)이 형성되고, 상기 스토리지 영역(ST)에 대응하는 게이트 배선(32)의 일부 상부에는 섬형상의 금속패턴(56)이 형성된다.
이때, 상기 소스 및 드레인 전극(50,52)의 하부에 적층된 순수 비정질 실리콘층은 액티브층(active layer,38)이라 칭하고, 불순물 비정질 실리콘층은 오믹 콘택층(ohmic contact layer,40)이라 칭한다.
상기 소스 및 드레인 전극(50,52)의 이격된 사이로 노출된 오믹 콘택층(40)을 제거하는 공정을 진행한다.
이와 같은 공정은, 상기 감광패턴(도 3e의 48a,48b)을 제거하기 전에 진행할 수도 있다.
전술한 공정에서, 상기 스토리지 영역(ST)은 게이트 배선(32)을 제 1 전극으로 하고, 그 상부의 금속패턴(56)을 제 2 전극으로 하는 스토리지 캐패시터(CST)가 형성된다.
이상과 같이, 3b 내지 도 3f를 통해 제 2 마스크 공정을 완료할 수 있다.
도 3g는 제 3 마스크 공정을 나타낸 도면으로 도시한 바와 같이, 상기 소스 및 드레인 전극(50,52)이 형성된 기판(30)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하거나, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(58)을 형성한다.
연속하여, 상기 보호막(58)을 제 3 마스크 공정으로 패턴하여, 상기 드레인 전극(52)을 노출하는 드레인 콘택홀(60)과, 상기 금속패턴(56)을 노출하는 스토리지 콘택홀(62)을 형성한다.
도 3h에 도시한 바와 같이, 상기 보호막(58)이 형성된 기판(30)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 산화물그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(52)과 상기 금속패턴(56)에 동시에 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(64)을 형성한다.
전술한 공정을 통해 종래의 4마스크 공정을 이용하여 액정표시장치용 어레이기판을 제작할 수 있다.
본 발명의 목적은 전술한 4마스크 공정을 3마스크 공정으로 단순화 하여 제작하는 방법을 제안함으로써, 공정 단순화를 통한 공정시간 단축과 불량발생 확률을 낮추는 동시에 공정 비용을 낮추는 것을 제 1 목적으로 한다.
또한, 3 마스크 공정으로 어레이기판을 제작함에 있어, 게이트 배선을 형성하는 공정과 동일한 공정으로 데이터 배선의 하부에 대응하여 상기 데이터 배선과 연결되는 리던던시 패턴(redundancy pattern)을 형성하는 것을 특징으로 한다.
이와 같이 함으로써, 데이터 배선이 단선되었을 경우 이를 대체하도록 하고, 저항값이 낮아지기 때문에 데이트 배선의 폭을 줄이는 것이 가능하여 개구율이 개선되도록 하는 것을 본 발명의 제 2 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 특징에 따른 수직전계 방식 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 서로 수직하게 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고 게이트 전극과 제 1 반도체 패턴과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와; 상기 드레인 전극과 측면 접촉하면서 상기 화소 영역에 위치한 화소 전극과; 상기 데이터 배선의 하부에 구성된 리던던시 패턴과; 상기 데이터 배선과 상기 리던던시 패턴을 연결하는 연결수단을 포함한다.
본 발명의 제 1 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 게이트 배선과 게이트 전극과 리던던시 패턴을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선과 게이트 전극과 리던던시 패턴이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극에 대응하는 게이트 절연막 상에 반도체 패턴과, 상기 반도체 패턴의 상부에 이격된 소스 전극과 드레인 전극과, 상기 게이트 배선과 수직하게 교차하고 하부에 상기 리던던시 패턴이 위치하는 데이터 배선과, 상기 제 1 반도체 패턴에서 상기 데이터 배선의 하부로 연장된 제 2 반도체 패턴을 형성하는 제 2 마스크 공정 단계와; 상기 화소영역에 위치하고, 상기 드레인 전극과 접촉하는 화소 전극과, 상기 리던던시 패턴과 상기 데이터 배선에 동시에 접촉하는 연결수단을 형성하는 제 3 마스크 공정 단계를 포함한다.
본 발명의 특징에 따른 횡전계 방식 액정표시장치용 어레이기판은 기판과;
상기 기판 상에 서로 수직하게 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고 게이트 전극과 제 1 반도체 패턴과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와; 상기 데이터 배선의 하부에 구성된 리던던시 패턴과; 상기 데이터 배선과 상기 리던던시 패턴을 연결하는 연결수단과; 상기 드레인 전극과 측면 접촉하면서, 상기 화소 영역으로 수직하게 연장된 핑거 형상의 화소전극과; 상기 화소 전극과 평행하게 이격된 핑거 형상의 공통 전극을 포함한다.
본 발명의 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 게이트 배선과 게이트 전극과 리던던시 패턴을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선과 게이트 전극과 리던던시 패턴이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극에 대응하는 게이트 절연막 상에 제 1 반도체 패턴과, 상기 제 1 반도체 패턴의 상부에 이격된 소스 전극과 드레인 전극과, 상기 게이트 배선과 수직하게 교차하고 하부에 상기 리던던시 패턴이 위치하는 데이터 배선과, 상기 제 1 반도체 패턴에서 상기 데이터 배선의 하부로 연장된 제 2 반도체 패턴 형성하는 제 2 마스크 공정 단계와; 상기 드레인 전극과 접촉하면서 상기 화소 영역으로 수직하게 연장된 핑거형상의 화소 전극과, 상기 화소전극과 소정간격 평행하게 이격하여 구성된 핑거 형상의 공통전극과, 상기 리던던시 패턴과 상기 데이터 배선에 동시에 접촉하는 연결수단을 형성하는 제 3 마스크 공정 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
-- 제 1 실시예 --
도 4는 본 발명에 따른 액정표시장치용 어레이 기판의 단일 화소를 개략적으로 도시한 확대 평면도이다.
도시한 바와 같이, 기판(100)상에 게이트 배선(102)과 데이터 배선(126)이 직교하여 화소영역(P)을 정의하며, 상기 게이트 배선(102)과 데이터 배선(126)의 직교 점에 스위칭 소자로 박막트랜지스터(T)를 형성한다.
상기 박막트랜지스터(T)는 상기 게이트배선(102)과 연결되어 주사신호를 인 가 받는 게이트 전극(104)과, 상기 데이터 배선(126)과 연결되어 데이터신호를 인가 받는 소스 전극(130)및 이와는 소정간격 이격된 드레인 전극(132)으로 구성한다.
상기 화소영역(P)에는 상기 드레인 전극(132)과 접촉하는 화소 전극(156)을 형성하고, 상기 화소영역(P)을 정의하는 게이트 배선(102)의 일부 상부에는 섬형상의 금속 패턴(134)을 형성한다.
상기 금속패턴(134)은 하부의 게이트배선(102)과 함께 스토리지 캐패시터(CST)를 구성하며, 게이트 배선(102)은 제 1 스토리지 전극으로서의 역할을 하게 되고, 금속패턴(134)은 상기 화소전극(156)과 접촉하여 제 2 스토리지 전극으로서의 역할을 하게 된다.
전술한 구성에서, 특징적인 것은 상기 게이트 배선 간의 사이 영역 및 상기 데이터 배선(126)의 하부에 대응하는 영역에 상기 게이트 배선(102)과 동일층 동일물질로 리던던시 패턴(redundancy pattern, 106)을 구성하는 것이다.
상기 리던던시 패턴(106)은 별도의 투명 전극 패턴(158)을 통해 상기 데이터 배선(126)과 연결되어, 데이터 배선(126)이 단락되었을 경우 이를 대체하는 기능을 하게 된다.
또한, 데이터 배선(126)의 저항을 낮추는 기능을 하기 때문에 상기 데이터 배선(126)의 선폭을 종래와 달리 줄이는 것이 가능하다.
따라서, 개구영역을 더욱 확보하여 개구율을 향상할 수 있는 장점이 있다.
이하, 공정 단면도를 참조하여 전술한 도 4의 평면구성을 가지는 본 발명의 제 1 실시예에 따른 수직전계 방식 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 5a와 도 5b는 제 1 마스크 공정을 나타낸 도면으로, 도 4의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도시한 바와 같이, 기판(100)상에 스위칭 영역(S)을 포함하는 화소 영역(P)과, 화소 영역(P)의 일측 게이트 영역(G)과, 게이트 영역(G)의 일부에 스토리지 영역(ST)과, 상기 게이트 영역(G)과 수직한 방향으로 데이터 영역(D)을 정의한다.
상기 다수의 영역(S,P,G,D,ST)이 정의된 기판(100상에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo),티타늄(Ti)등을 포함하는 도전성 금속을 증착하고 제 1 마스크 공정으로 패턴하여, 상기 스위칭 영역(S)에 대응하여 게이트 전극(104)과, 상기 게이트 전극(104)과 연결되면서 상기 스토리지 영역 및 게이트 영역(ST,G)에 대응하여 일 방향으로 연장된 게이트 배선(102)을 형성한다.
동시에, 상기 게이트 배선(102)과 게이트 배선(102)의 사이 영역에 대응하는 데이터 영역(D)에 상기 게이트 배선(102)과 접촉하지 않는 막대 형상의 리던던시 패턴(redundancy pattern, 106)을 형성한다.
상기 게이트 배선(102)과 게이트 전극(104)과 리던던시 패턴(106)이 형성된 기판(100)의 전면에 산화 실리콘(SiO2), 질화 실리콘(SiNX)등의 무기 절연물질과 경 우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)와 같은 유기절연물질을 증착하여, 게이트 절연막(108)을 형성한다.
도 6(a,b)내지 도 11(a,b)은 본 발명의 제 2 마스크 공정을 공정순서에 따라 나타낸 도면으로, 각 도면의 a와 b는 도 4의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 6a와 도 6b에 도시한 바와 같이, 상기 게이트 절연막(108)이 형성된 기판(100)의 전면에 순수 비정질 실리콘층(a-Si:H)(110)과 불순물 비정질 실리콘층(n+a-Si:H)(112)과 도전성 금속층(114)을 형성한다.
연속하여, 상기 도전성 금속층(114)의 상부에 포토레지스트(photo-resist : 이하 PR이라 칭함)를 도포하여 PR층(116)을 형성한다.
상기 도전성 금속층(114)은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta) 등의 도전성 금속 그룹 중 선택된 하나를 증착하여 형성한다.
연속하여, 상기 기판(100)의 이격된 상부에 투과부(F1)와 차단부(F2)와 반투과부(F3)로 구성된 마스크(M)를 위치시킨다.
이때, 상기 마스크(M)의 차단부(F2)는 스위칭 영역(S)과 스토리지 영역(ST)과 데이터 영역(D)에 대응되도록 하고, 상기 반투과부(F3)는 상기 스위칭 영역(S)중 상기 게이트 전극(104)의 중심 일부 영역과, 상기 리던던시 패턴(106)의 일부에 대응하여 위치하도록 구성한다. 그 외의 영역에는 상기 투과부(F1)가 대응되도록 한다.
상기 마스크(M)의 상부에서 빛을 조사하여, 상기 기판(100)상에 형성한 PR층(116)을 노광하고 현상하는 공정을 진행한다.
이와 같이 하면, 도 7a와 도 7b에 도시한 바와 같이, 상기 스위칭 영역(S) 및 데이터 영역(D)의 상부에는 상기 마스크(M)의 반투과부에 대응한 부분이 부분적으로 현상되어 높이가 다른 감광패턴(118a)이 남게 되고, 상기 스토리지 영역(ST)의 상부에는 도포된 그대로의 높이로 감광패턴(118b)이 남게 된다.
다음으로, 상기 남겨진 감광패턴(118a,118b)사이로 노출된 제 2 금속층(114)과 불순물 비정질 실리콘층(112)과 순수 비정질 실리콘층(110)을 제거하는 공정을 진행한다.
이와 같이 하면, 도 8a와 도 8b에 도시한 바와 같이, 상기 스위칭 영역(S)에 대응하여 소스,드레인 금속패턴(124)이 남게 되고, 상기 스토리지 영역(ST)에는 섬형상의 금속패턴(124)이 남게 되고, 상기 소스,드레인 금속패턴(124)과 연결되면서 상기 게이트 배선(102)과는 수직하게 교차하는 데이터 배선(126)이 남게 된다.
다음으로, 도 9a와 도 9b에 도시한 바와 같이, 상기 감광패턴(118a,118b)을 상부로부터 소정 높이만 깍는 애싱공정(ashing processing)을 진행한다.
이와 같이 하면, 상기 스위칭 영역(S)에 대응하여 소스,드레인 금속패턴(120)의 주변부(F)와 중앙부(E)를 노출하는 상태로 감광패턴(122a)이 남게 된다.
동시에, 상기 리던던시 패턴(106)의 양측에 대응하는 상부의 데이터 배선(126)의 일부와 데이터 배선의 주변부(미도시)가 노출되는 감광패턴(122a)이 남게 된다.
물론, 상기 스토리지 영역(ST)에 형성된 섬형상의 금속패턴(124)의 상부에도 이들의 주변부(F)를 노출하는 감광패턴(122b)이 남게 된다.
연속하여, 도 10a와 도 10b에 도시한 바와 같이, 상기 남겨진 감광패턴(122a,122b)사이로 노출된 금속과 그 하부의 비정질 실리콘층을 제거한 후, 상기 남겨진 감광패턴(122a,122b)을 제거하는 공정을 진행한다.
이와 같이 하면, 도 11a와 도 11b에 도시한 바와 같이, 상기 스위칭 영역(S)에 대응하여 서로 소정간격 이격된 소스 전극(130)과 드레인 전극(132)과, 상기 소스 전극(132)과 연결되고 게이트 배선(102)과 수직하게 교차하는 데이터 배선(126)을 형성한다.
동시에, 상기 화소 영역(P)을 정의하는 게이트 배선(102)의 일부 상부에 섬형상의 금속 패턴(134)을 형성한다.
이때, 상기 리던던시 패턴(106)의 양측에 대응하는 데이터 배선(126)의 일부(G)가 식각된 상태가 된다.
또한, 상기 소스 및 드레인 전극(130,312)의 하부에는 순수 비정질 실리콘층과 불순물 비정질 실리콘층이 적층된 제 1 반도체 패턴(140)과, 제 1 반도체 패턴(140)에서 상기 데이터 배선의 하부로 연장된 제 2 반도체 패턴(142)과, 상기 스토리지 영역(ST)의 금속 패턴(134)의 하부에 제 3 반도체 패턴(144)이 형성된다.
특히, 소스 및 드레인 전극(130,132)이 하부에 위치한 순수 비정질 실리콘층을 액티브층(active layer, 140a)이라 하고, 불순물 비정질 실리콘층을 오믹 콘택층(ohmic contact layer, 142)이라 한다.
연속하여, 상기 소스 및 드레인 전극(130,132) 사이로 노출된 불순물 비정질 실리콘층(112)을 제거하는 공정을 진행한다. 이때, 상기 데이터 배선(126)의 식각된 부분(G)으로 노출된 불순물 비정질 실리콘층(112)또한 제거된다.
도 12(a,b) 내지 도 14(a,b)는 제 3 마스크 공정을 나타낸 도면으로, 각 도면의 a,b 는 도 4의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 12a와 도 12b에 도시한 바와 같이, 상기 소스 및 드레인 전극(130,132)과 데이터 배선(126)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(150)을 형성한다.
연속하여, 상기 보호막(150)의 상부에 포토레지스트를 도포한 후 제 3 마스크 공정으로 패턴하여 상기 화소 영역(P)과, 상기 리던던시 패턴의 상부에 데이터 배선의 일부가 제거된 영역을 제외한 영역에 감광패턴(152)이 남도록 한다.
도 13a와 도 13b에 도시한 바와 같이, 상기 감광패턴(152)사이로 노출된 보호막(150)과 순수 비정질 실리콘층(110)과 그 하부의 게이트 절연막(108)을 식각하는 공정을 진행한다.
이때, 상기 드레인 전극(132)의 일부와, 상기 금속패턴(스토리지 제 2 전극, 134)의 일부와 상기 데이터 배선(126)의 하부로 리던던시 패턴(106)의 일부가 노출된다.
또한, 감광패턴(152)의 패턴의 하부 보호막(150)은 감광패턴(152)의 안쪽으 로 과식각되어, 감광패턴(152)과 하부 보호막(150)의 측면은 역테이퍼지게 구성된다.
연속하여, 도 14a와 도 14b에 도시한 바와 같이, 상기 감광성 유기막 패턴(152)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 투명 전극층(154)을 형성한다.
이때, 상기 투명 전극층(154)은 노출된 드레인 전극(132)과 금속패턴(134)과 접촉하고, 상기 노출된 리던던시 패턴(106)의 양측과 데이터 배선(126)의 일부와 접촉된다.
도 15a와 도 15b에 도시한 바와 같이, 상기 감광패턴(152)을 제거하는 공정을 진행한다.
이와 같이 하면, 상기 드레인 전극(132)과 상기 금속패턴(134)에 동시에 접촉하면서 상기 화소 영역(P)에 위치한 화소 전극(156)이 형성되고, 상기 리던던시 패턴(106)과 상기 데이터 배선(126)을 동시에 연결하는 투명 전극 패턴(158)이 형성된다.
이때, 상기 감광패턴(152)의 측면은 앞서 언급한 바와 같이, 역 테이퍼 지게 형성되기 때문에, 상기 투명 전극층은 기판(100)의 전면에 증착됨에도 불구하고, 보호막(150)의 역테이퍼에 의해 끊어져, 화소 영역(P)마다 각각 독립적인 패턴으로 형성될 수 있다.
따라서, 전술한 바와 같이 3 마스크 공정으로 액정표시장치용 어레이기판을 제작하는 것이 가능하다.
앞서 언급한 바와 같이 전술한 공정에서 특징적인 것은, 상기 게이트 배선(102)을 형성하면서 상기 데이터 배선(126)의 하부에 대응하여 리던던시 패턴(106)을 형성하고, 이를 상기 데이터 배선(126)과 연결하여 구성한 것을 특징으로 한다.
이하, 제 2 실시예를 통해 수직전계 방식 액정표시장치용 어레이기판의 구성 및 그 제조방법에 대해 설명한다.
-- 제 2 실시예 --
도 16은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(200)상에 일 방향으로 연장된 게이트 배선(202)과, 상기 게이트 배선(202)을 구성하고, 상기 게이트 배선(202)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(226)을 구성한다.
상기 게이트 배선(202)과 근접하여 평행하게 이격된 영역에 일 방향으로 연장된 공통 배선(206)을 구성한다.
상기 게이트 배선(202)과 데이터 배선(226)의 교차지점에는 게이트 전극(202)과 제 1 반도체 패턴(234)과, 소스 전극(230)과 드레인 전극(232)을 포함하는 박막트랜지스터(T)를 구성한다.
상기 화소 영역(P)에는 상기 드레인 전극(232)과 접촉하고 상기 화소 영역(P)으로 수직하게 연장된 핑거 형상의 화소 전극(256)을 구성하고, 상기 공통 배선(206)에서 수직하게 연장된 핑거 형상의 공통 전극(258)을 상기 화소전극(256)과 맞물리는 형상으로 평행하게 이격되도록 구성한다.
전술한 구성에서, 특징적인 것은 상기 게이트 배선(202)과 동일층 동일물질로 상기 데이터 배선(226)의 하부에 리던던시 패턴(208)을 형성하는 것이다.
상기 리던던시 패턴(208)과 상기 데이터 배선(226)은 별도의 투명 금속 패턴(260)을 통해 연결된다.
따라서, 상기 리던던시 패턴(208)은 상기 데이터 배선(226)이 단락되었을 경우, 이를 대체하는 기능을 하며, 데이터 배선(226)의 저항을 낮추는 역할을 하기 때문에 데이터 배선(226)의 배선폭을 종래에 비해 줄일 수 있도록 하여 개구율이 개선되도록 하는 기능을 한다.
이하, 공정 단면도를 참조하여 전술한 도 15의 평면구성을 가지는 횡전계 방식 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 17a와 도 17b와 도 17c는 제 1 마스크 공정을 나타낸 도면으로, 도 15의 Ⅶ-Ⅶ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 따라 절단한 단면도이다.
도시한 바와 같이, 기판(200)상에 스위칭 영역(S)을 포함하는 화소 영역(P)과, 게이트 영역(G)과, 게이트 영역(G)과 이격되 공통 배선 영역(C)과, 상기 게이트 영역(G)과 수직한 방향으로 데이터 영역(D)을 정의한다.
상기 다수의 영역(S,P,G,D,C)이 정의된 기판(200)상에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo),티타늄(Ti)등을 포함하는 도전 성 금속을 증착하고 제 1 마스크 공정으로 패턴하여, 상기 스위칭 영역(S)에 대응하여 게이트 전극(204)과, 상기 게이트 전극(204)과 연결되면서 상기 게이트 영역(G)에 대응하여 일 방향으로 연장된 게이트 배선(202)을 형성하고, 상기 게이트 배선(202)에 근접하여 이격된 상기 공통 배선 영역(C)에 일 방향으로 연장된 공통 배선(206)을 형성한다.
동시에, 상기 게이트 배선(202)과 게이트 배선(202)의 사이 영역에 대응하는 데이터 영역(D)에 상기 게이트 배선(202)과 접촉하지 않는 막대 형상의 리던던시 패턴(redundancy pattern, 208)을 형성한다.
상기 게이트 배선(202)과 게이트 전극(204)과 공통 배선(206)과 리던던시 패턴(208)이 형성된 기판(200)의 전면에 산화 실리콘(SiO2), 질화 실리콘(SiNX)등의 무기 절연물질과 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)와 같은 유기절연물질을 증착하여, 게이트 절연막(210)을 형성한다.
도 18(a,b,c)내지 도 23(a,b,c)은 본 발명의 제 2 마스크 공정을 공정순서에 따라 나타낸 도면으로, 각 도면의 a와 b와 c는 도 16의 Ⅶ-Ⅶ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 따라 절단한 단면도이다.
도 18a와 도 18b와 도 18c에 도시한 바와 같이, 상기 게이트 절연막(210)이 형성된 기판(200)의 전면에 순수 비정질 실리콘층(a-Si:H)(212)과 불순물 비정질 실리콘층(n+a-Si:H)(214)과 도전성 금속층(216)을 형성한다.
연속하여, 상기 도전성 금속층(216)의 상부에 포토레지스트(photo-resist : 이하 PR이라 칭함)를 도포하여 PR층(218)을 형성한다.
상기 도전성 금속층(216)은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta) 등의 도전성 금속 그룹 중 선택된 하나를 증착하여 형성한다.
연속하여, 상기 기판(200)의 이격된 상부에 투과부(F1)와 차단부(F2)와 반투과부(F3)로 구성된 마스크(M)를 위치시킨다.
이때, 상기 마스크(M)의 차단부(F2)는 스위칭 영역(S)과 데이터 영역(D)에 대응되도록 하고, 상기 반투과부(F3)는 상기 스위칭 영역(S)중 상기 게이트 전극(104)의 중심 일부 영역과, 상기 리던던시 패턴(208)의 양측에 대응하여 위치하도록 구성한다. 그 외의 영역에는 상기 투과부(F1)가 대응되도록 한다.
상기 마스크(M)의 상부에서 빛을 조사하여, 상기 기판(200)상에 형성한 PR층(218)을 노광하고 현상하는 공정을 진행한다.
이와 같이 하면, 도 19a와 도 19b와 도 19c에 도시한 바와 같이, 상기 스위칭 영역(S)및 데이터 영역(D)의 상부에는 상기 마스크(M)의 반투과부에 대응한 부분이 부분적으로 현상되어 높이가 다른 감광패턴(220)이 남게된다.
다음으로, 상기 남겨진 감광패턴(220)사이로 노출된 제 2 금속층(216)과 불순물 비정질 실리콘층(214)과 순수 비정질 실리콘층(212)을 제거하는 공정을 진행한다.
이와 같이 하면, 도 20a와 도 20b와 도 20c에 도시한 바와 같이, 상기 스위칭 영역(S)에 대응하여 소스,드레인 금속패턴(224)이 남게 되고, 상기 소스,드레인 금속패턴(224)과 연결되면서 상기 게이트 배선(202) 및 공통 배선(206)과는 수직하 게 교차하는 데이터 배선(226)이 남게 된다.
다음으로, 도 21a와 도 21b와 도 21c에 도시한 바와 같이, 상기 감광패턴(220)을 상부로부터 소정 높이만 깍는 애싱공정(ashing processing)을 진행한다.
이와 같이 하면, 상기 스위칭 영역(S)에 대응하여 소스,드레인 금속패턴(224)의 주변부(F)와 중앙부(E)를 노출하는 상태로 감광패턴(220)이 남게 된다.
동시에, 상기 리던던시 패턴(208)의 양측에 대응하는 상부의 데이터 배선(226)의 일부와 데이터 배선의 주변부(미도시)가 노출되는 감광패턴(220)이 남게 된다.
연속하여, 도 22a와 도 22b와 도 22c에 도시한 바와 같이, 상기 남겨진 감광패턴(220)사이로 노출된 금속과 그 하부의 비정질 실리콘층을 제거한 후, 상기 남겨진 감광패턴(220)을 제거하는 공정을 진행한다.
이와 같이 하면, 도 23a와 도 23b와 도 23c에 도시한 바와 같이, 상기 스위칭 영역(S)에 대응하여 서로 소정간격 이격된 소스 전극(230)과 드레인 전극(232)과, 상기 소스 전극(230)과 연결되고 게이트 배선(202)과 수직하게 교차하는 데이터 배선(226)을 형성한다.
또한, 상기 리던던시 패턴(208)에 대응하는 부분(G)의 데이터 배선(226)이 식각된 상태가 된다.
이때, 상기 게이트 절연막(210)과 소스 및 드레인 전극(230,232)사이에 액티 브층(234a)인 순수 비정질 실리콘층과 오믹 콘택층(234b)인 불순물 비정질 실리콘층이 적층된 제 1 반도체 패턴(234)이 구성되고, 상기 게이트 절연막(210)과 상기 데이터 배선(226)사이에, 상기 제 1 반도체 패턴(234)에서 연장된 제 2 반도체 패턴(236)이 형성된다.
연속하여, 상기 소스 및 드레인 전극(230,232) 사이로 노출된 불순물 비정질 오믹 콘택층(234b)을 제거하는 공정을 진행한다. 이때, 상기 식각된 데이터 배선(226)부분의 불순물 비정질 실리콘층(214)또한 제거된다.
도 24(a,b,c) 내지 도 27(a,b,c)은 제 3 마스크 공정을 나타낸 도면으로, 각 도면의 a,b,c 는 도 16의 Ⅶ-Ⅶ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 따라 절단한 단면도이다.
도 24a와 도 24b와 도 24c에 도시한 바와 같이, 상기 소스 및 드레인 전극(230,232)과 데이터 배선(226)이 형성된 기판(200)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(250)을 형성한다.
연속하여, 상기 보호막(150)의 상부에 포토레지스트를 증착하여 감광층을 형성한 후 제 3 마스크 공정으로 패턴하여, 상기 화소 영역(P)과 상기 리던던시 패턴(208)의 상부 대응하는 영역을 제외한 데이터 영역(D)과, 상기 화소 영역(P)의 일 측을 지나가는 공통배선(206)의 일부를 제외한 영역에 감광패턴(252)을 성한다.
도 25a와 도 25b와 도 25c에 도시한 바와 같이, 상기 감광패턴(252) 사이로 노출된 보호막(250)과 순수 비정질 실리콘층(212)과 그 하부의 게이트 절연막(210) 을 식각하는 공정을 진행한다.
이때, 상기 드레인 전극(232)의 일부와, 상기 공통배선(206)의 일부와, 상기 리던던시 패턴(208)의 양측 일부가 노출되고, 상기 화소 영역은 감광패턴(252)사이로 일 방향으로 연장된 막대 형상으로 하부의 기판(200)표면이 노출된다.
이때, 상기 감광패턴(252)의 하부층 들의 패턴된 측면은 감광패턴의 안쪽으로 과식각된 상태이므로 측면이 역테이퍼지게 구성된 형태가 된다.
연속하여, 도 26a와 도 26b와 도 26c에 도시한 바와 같이, 감광패턴(252)이 형성된 기판(200)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속을 증착한다.
이때, 상기 투명 도전성 금속은 노출된 드레인 전극(232)과 접촉하고, 상기 노출된 리던던시 패턴(208)의 양측과 데이터 배선(226)의 일부와 접촉된다.
또한, 상기 노출된 공통 배선(206)과도 접촉한 상태로 기판(200)의 전면에 형성된다.
도 27a와 도 27b와 도 27c에 도시한 바와 같이, 상기 감광성 유기막 패턴을 제거하는 공정을 진행한다.
이와 같이 하면, 상기 드레인 전극(232)과 접촉하면서 상기 화소 영역(P)에 수직하게 연장된 핑거 형상의 화소 전극(256)과, 상기 공통 배선(206)과 접촉하면서 상기 화소 영역(P)으로 수직하게 연장된 핑거 형상의 공통 전극(258)을 형성한다.
동시에, 상기 리던던시 패턴(208)과 상기 데이터 배선(226)과 동시에 접촉하 면서 구성된 투명전극 패턴(260)을 형성한다.
전술한 바와 같은 공정을 통해 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 공정에서, 상기 화소 전극과 공통 전극과 데이터 배선을 소정의 각을 가지고 꺽어 구성한 지그재그 형상으로 구성할 수 도 있다.
따라서, 본 발명에 따른 수직전계 방식 액정표시장치용 어레이 기판과 횡전계 방식 액정표시장치용 어레이 기판은 3 마스크 공정으로 제작함으로써, 공정단순화를 통한 공정 시간 단축 및 공정 비용을 낮추는 효과가 있다.
또한, 공정이 단순화 되어 공정상 발생할 수 있는 불량확률을 줄일 수 있는 효과가 있다.
또한, 데이터 배선의 하부에 리던던시 패턴을 구성하고 이를 데이터 배선과 접촉하도록 구성함으로써, 데이터 배선이 단락되었을 경우 이를 대체할 수 있도록 하여 제품의 수율을 개선할 수 있는 효과가 있다.
또한, 리던던시 패턴에 의해 데이터 배선의 저항이 낮아졌으므로 데이터 배선의 선폭을 줄이는 것이 가능하여 개구율이 개선되는 효과가 있다.

Claims (19)

  1. 기판과;
    상기 기판 상에 서로 수직하게 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성되고 게이트 전극과 제 1 반도체 패턴과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와;
    상기 드레인 전극과 측면 접촉하면서 상기 화소 영역에 위치한 화소 전극과;
    상기 데이터 배선의 하부에 구성된 리던던시 패턴과;
    상기 데이터 배선과 중첩하며 상기 데이터 배선과 상기 리던던시 패턴과 동시에 접촉하는 연결수단
    을 포함하며, 상기 데이터 배선에는 상기 리던던시 패턴의 양끝단을 각각 노출시키는 리던던시 콘택홀이 구비된 것이 특징인 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 리던던시 패턴은 상기 게이트 배선과 동일층 동일물질로 구성된 액정표시장치용 어레이기판.
  3. 제 1 항에 있어서,
    상기 게이트 배선의 일부 상부에 상기 화소 전극과 측면 접촉하는 금속패턴 이 구성된 액정표시장치용 어레이기판.
  4. 제 3 항에 있어서,
    상기 데이터 배선의 하부에 상기 제 1 반도체 패턴에서 연장된 제 2 반도체 패턴이 더욱 구성되고, 상기 금속패턴의 하부에 제 3 반도체 패턴이 구성된 액정표시장치용 어레이기판.
  5. 삭제
  6. 삭제
  7. 기판을 준비하는 단계와;
    상기 기판 상에 게이트 배선과 게이트 전극과 리던던시 패턴을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 배선과 게이트 전극과 리던던시 패턴이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극에 대응하는 게이트 절연막 상에 제 1 반도체 패턴과, 상기 제 1 반도체 패턴의 상부에 이격된 소스 전극과 드레인 전극과, 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하고 하부에 상기 리던던시 패턴이 위치하는 데이터 배선과, 상기 제 1 반도체 패턴에서 상기 데이터 배선의 하부로 연장된 제 2 반도체 패턴을 형성하는 제 2 마스크 공정 단계와;
    상기 화소영역에 위치하고, 상기 드레인 전극과 접촉하는 화소 전극과, 상기 리던던시 패턴과 상기 데이터 배선에 동시에 접촉하는 연결수단을 형성하는 제 3 마스크 공정 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    상기 제 2 마스크 공정 단계는
    상기 게이트 전극과 게이트 배선과 리던던시 패턴이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속층을 적층하는 단계와;
    상기 금속층이 적층된 기판의 전면에 포토레지스트를 도포하여 감광층을 형성하고, 기판의 이격된 상부에 투과부와 반사부와 반투과부로 구성된 마스크를 위치시키는 단계와;
    상기 마스크의 상부로 빛을 조사하여 하부의 감광층을 노광하고 현상하여, 상기 게이트 전극에 대응하는 상부에 높이가 서로 다른 제 1 감광패턴과, 상기 리던던시 패턴에 대응하는 영역에 일방향으로 높이가 서로 다른 제 2 감광패턴을 형성하는 단계와;
    상기 제 1 및 제 2 감광패턴 사이로 노출된 상기 금속층과, 그 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 제거하여, 상기 게이트 전극에 대응하여 소스·드레인 금속패턴과, 상기 소스·드레인 금속패턴에서 일 방향으로 연장된 데이터 배선을 형성하는 단계와;
    상기 제 1 및 제 2 감광패턴을 건식식각하여, 높이가 낮은 부분의 감광패턴을 제거하여 하부의 소스·드레인 금속패턴과 데이터 배선의 일부를 노출하는 단계와;
    상기 노출된 소스·드레인 금속패턴과 데이터 배선을 제거하고, 연속하여 그 하부의 불순물 비정질 실리콘층을 제거하여, 상기 게이트 전극에 대응하여 서로 이격된 소스 전극과 드레인 전극과, 상기 소스 전극과 연결되고 상기 리던던시 패턴의 양측에 대응하는 부분이 일부 식각된 데이터 배선을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  9. 제 8 항에 있어서,
    상기 마스크의 반투과부는 상기 게이트 전극의 중심과, 상기 리던던시 패턴의 일부에 대응하여 위치하는 액정표시장치용 어레이기판 제조방법.
  10. 제 7 항에 있어서,
    상기 게이트 배선의 일부 상부에 상기 화소전극과 접촉하는 금속패턴과, 상기 금속패턴의 하부에 제 3 반도체 패턴을 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
  11. 제 8 항에 있어서,
    상기 제 3 마스크 공정단계는
    상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에 보호막을 형성하는 단계와;
    상기 보호막이 형성된 기판의 전면에 포토레지스트를 도포하여 감광층을 형성하고, 이를 마스크 공정으로 노광 및 현상하여, 상기 드레인 전극의 일부와 화소 영역과 상기 데이터 배선이 식각된 부분을 제외한 영역에 대응하여 감광패턴을 형성하는 단계와;
    상기 감광패턴의 주변으로 노출된 보호막과, 그 하부의 순수 비정질 실리콘을 제거하여, 상기 드레인 전극의 일부와 상기 화소 영역의 게이트 절연막이 노출되고, 상기 리던던시 패턴의 일부와 그 상부의 데이터 배선의 일부를 노출하는 단계와;
    상기 감광패턴이 형성된 기판의 전면에 투명한 금속층을 증착하고, 상기 감광패턴을 제거하는 것으로, 상기 드레인 전극과 접촉하면서 화소 영역에 위치하는 화소전극과, 상기 리던던시 패턴과 노출된 데이터 배선에 동시에 접촉하는 투명전극패턴을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  12. 기판과;
    상기 기판 상에 서로 수직하게 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성되고 게이트 전극과 제 1 반도체 패턴과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와;
    상기 데이터 배선의 하부에 구성된 리던던시 패턴과;
    상기 데이터 배선과 중첩하며 상기 데이터 배선과 상기 리던던시 패턴과 동시에 접촉하는 연결수단과;
    상기 드레인 전극과 측면 접촉하면서, 상기 화소 영역으로 수직하게 연장된 핑거 형상의 화소전극과;
    상기 화소 전극과 평행하게 이격된 핑거 형상의 공통 전극
    을 포함하며, 상기 데이터 배선에는 상기 리던던시 패턴의 양끝단을 각각
    노출시키는 리던던시 콘택홀이 구비된 것이 특징인 액정표시장치용 어레이기판.
  13. 제 12 항에 있어서,
    상기 데이터 배선과 상기 리던던시 패턴의 사이에 상기 제 1 반도체 패턴에서 연장된 제 2 반도체 패턴을 포함하는 액정표시장치용 어레이기판.
  14. 삭제
  15. 삭제
  16. 기판을 준비하는 단계와;
    상기 기판 상에 게이트 배선과 게이트 전극과 리던던시 패턴을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 배선과 게이트 전극과 리던던시 패턴이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극에 대응하는 게이트 절연막 상에 제 1 반도체 패턴과, 상기 제 1 반도체 패턴의 상부에 이격된 소스 전극과 드레인 전극과, 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하고 하부에 상기 리던던시 패턴이 위치하는 데이터 배선과, 상기 제 1 반도체 패턴에서 상기 데이터 배선의 하부로 연장된 제 2 반도체 패턴을 형성하는 제 2 마스크 공정 단계와;
    상기 드레인 전극과 접촉하면서 상기 화소 영역으로 수직하게 연장된 핑거형상의 화소 전극과, 상기 화소전극과 소정간격 평행하게 이격하여 구성된 핑거 형상의 공통전극과, 상기 리던던시 패턴과 상기 데이터 배선에 동시에 접촉하는 연결수단을 형성하는 제 3 마스크 공정 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  17. 제 16 항에 있어서,
    상기 제 2 마스크 공정 단계는
    상기 게이트 전극과 게이트 배선과 리던던시 패턴이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속층을 적층하는 단계와;
    상기 금속층이 적층된 기판의 전면에 포토레지스트를 도포하여 감광층을 형성하고, 기판의 이격된 상부에 투과부와 반사부와 반투과부로 구성된 마스크를 위치시키는 단계와;
    상기 마스크의 상부로 빛을 조사하여 하부의 감광층을 노광하고 현상하여, 상기 게이트 전극에 대응하는 상부에 높이가 서로 다른 제 1 감광패턴과, 상기 리던던시 패턴에 대응하는 영역에 일방향으로 높이가 서로 다른 제 2 감광패턴을 형성하는 단계와;
    상기 제 1 및 제 2 감광패턴 사이로 노출된 상기 금속층과, 그 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 제거하여, 상기 게이트 전극에 대응하여 소스·드레인 금속패턴과, 상기 소스·드레인 금속패턴에서 일 방향으로 연장된 데이터 배선을 형성하는 단계와;
    상기 제 1 및 제 2 감광패턴을 건식식각하여, 높이가 낮은 부분의 감광패턴을 제거하여 하부의 소스·드레인 금속패턴과 데이터 배선의 일부를 노출하는 단계와;
    상기 노출된 소스·드레인 금속패턴과 데이터 배선을 제거하고, 연속하여 그 하부의 불순물 비정질 실리콘층을 제거하여, 상기 게이트 전극에 대응하여 서로 이격된 소스 전극과 드레인 전극과, 상기 소스 전극과 연결되고 상기 리던던시 패턴의 양측에 대응하는 부분이 일부 식각된 데이터 배선을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  18. 제 17 항에 있어서,
    상기 마스크의 반투과부는 상기 게이트 전극의 중심과, 상기 리던던시 패턴의 양측 일부에 대응하여 위치하는 것을 특징으로 액정표시장치용 어레이기판 제조방법.
  19. 제 17 항에 있어서,
    상기 제 3 마스크 공정단계는
    상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에 보호막을 형성하는 단계와;
    상기 보호막이 형성된 기판의 전면에 포토레지스트를 도포하여 감광층을 형성하고 이를 마스크 공정으로 노광 및 현상하여, 상기 드레인 전극의 일부와 화소 영역과 상기 데이터 배선이 식각된 부분을 제외한 영역과, 상기 화소 영역은 서로 이격된 막대 형상으로 감광패턴을 형성하는 단계와;
    상기 감광패턴의 주변으로 노출된 보호막과, 그 하부의 순수 비정질 실리콘을 제거하여, 상기 드레인 전극의 일부와 상기 화소 영역의 게이트 절연막이 노출되고, 상기 리던던시 패턴의 일부와 그 상부의 데이터 배선의 일부를 노출하는 단계와;
    상기 감광패턴이 형성된 기판의 전면에 투명한 금속층을 증착하고, 상기 감광패턴을 제거하는 것으로, 상기 드레인 전극과 접촉하면서 화소 영역에 수직하게 연장되어 핑거 형상으로 구성된 화소전극과, 상기 화소 전극과 평행하게 이격하여 핑거 형상으로 구성된 공통 전극과, 상기 리던던시 패턴과 노출된 데이터 배선에 동시에 접촉하는 투명전극패턴을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
KR1020040043096A 2004-06-11 2004-06-11 액정표시장치용 어레이 기판과 제조방법 KR101058455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040043096A KR101058455B1 (ko) 2004-06-11 2004-06-11 액정표시장치용 어레이 기판과 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040043096A KR101058455B1 (ko) 2004-06-11 2004-06-11 액정표시장치용 어레이 기판과 제조방법

Publications (2)

Publication Number Publication Date
KR20050117845A KR20050117845A (ko) 2005-12-15
KR101058455B1 true KR101058455B1 (ko) 2011-08-24

Family

ID=37291107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040043096A KR101058455B1 (ko) 2004-06-11 2004-06-11 액정표시장치용 어레이 기판과 제조방법

Country Status (1)

Country Link
KR (1) KR101058455B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026085B1 (ko) * 2004-05-31 2011-03-31 엘지디스플레이 주식회사 액정표시장치용 액정패널 및 그 제조 방법
KR101227408B1 (ko) * 2006-06-28 2013-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101307945B1 (ko) * 2006-06-30 2013-09-12 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
US7884364B2 (en) * 2006-12-12 2011-02-08 Lg Display Co., Ltd. Array substrate, method of manufacturing the same, and method of repairing line in the same
KR101853033B1 (ko) 2011-07-11 2018-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20050117845A (ko) 2005-12-15

Similar Documents

Publication Publication Date Title
KR100978369B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101100674B1 (ko) 씨오티 구조 액정표시장치용 어레이 기판 제조방법
KR100436181B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100943732B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100372579B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101248003B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100971955B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20080001181A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20040050235A (ko) 액정표시장치용 어레이기판 제조방법
KR101026982B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101058455B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR101027943B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR20080048861A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101127217B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR100697603B1 (ko) 횡전계 방식 액정표시장치와 그 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100891987B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101102425B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20040050236A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101092344B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100603834B1 (ko) 씨오티 구조 액정표시장치 및 그 제조방법
KR101124398B1 (ko) 액정표시자치용 어레이 기판과 그 제조방법
KR20040026859A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101111402B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 9