KR100943732B1 - 액정표시장치용 어레이 기판과 그 제조방법 - Google Patents
액정표시장치용 어레이 기판과 그 제조방법 Download PDFInfo
- Publication number
- KR100943732B1 KR100943732B1 KR1020070104342A KR20070104342A KR100943732B1 KR 100943732 B1 KR100943732 B1 KR 100943732B1 KR 1020070104342 A KR1020070104342 A KR 1020070104342A KR 20070104342 A KR20070104342 A KR 20070104342A KR 100943732 B1 KR100943732 B1 KR 100943732B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- data
- wiring
- horizontal
- vertical line
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 239000000758 substrate Substances 0.000 title claims abstract description 84
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000008569 process Effects 0.000 claims abstract description 53
- 230000008439 repair process Effects 0.000 claims abstract description 44
- 230000007547 defect Effects 0.000 claims abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 239000010409 thin film Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 18
- 238000005520 cutting process Methods 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 111
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- -1 acryl Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 특히 화소의 암(暗)점화를 최소화 하면서 데이터 배선 오픈 불량을 수리할 수 있도록 설계된 액정표시장치용 어레이기판의 구조 및 그 제조방법에 관한 것이다.
본 발명은 공통 배선을 설계할 때, 데이터 배선을 중심으로 양측에 구성된 제 1 수직라인 및 제 2 수직라인과, 상기 제 1 및 제 2 수직 라인을 상,하에서 연결하는 제 1 수평라인 및 제 2 수평라인과, 이웃한 화소 영역으로 연장되고 상기 제 2 수직라인과 연결된 제 3 수평 라인으로 구성되는 것을 특징으로 한다.
이와 같이 구성하면, 데이터 배선이 오픈되어 이를 수리하는 과정에서, 상기 제 1 및 제 2 수평라인과 상기 제 1 수직라인 만이 수리배선으로 사용되고, 상기 제 1 및 제 2 수평라인으로 부터 절단 분리된 상기 제 2 수직라인은 상기 제 3 수평라인과 연결되어 있으므로, 공통 신호가 인가될 수 있다.
따라서, 공통 배선이 수리배선으로 사용된 화소 영역과 정상 화소 영역 사이에 인가되는 공통 신호의 차이가 최소화 될 수 있기 때문에 화질저하를 최소화 할 수 있는 장점이 있다.
Description
본 발명은 액정표시장치에 관한 것으로, 공통 배선을 수리배선으로 하여 데이터 배선을 수리하는 공정에서, 상기 데이터 배선을 수리하기 위해 사용된 공통 배선이 존재하는 화소 영역에 공통 신호가 인가될 수 있는 어레이 기판과 그 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동원리는, 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛의 편광상태가 변화되어 화상정보를 표현할 수 있다.
이하, 도면을 참조하여 액정표시장치의 일반적인 구성을 알아본다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 단면도이고, 도 2는 액정표시장치의 어레이 기판의 일부를 확대한 평면도이다.
도시한 바와 같이, 일반적인 액정표시장치(B)는 투명한 절연기판(50)상에 블랙매트릭스(빛 차단수단, 52)와 컬러필터(54a,54b,54c)가 구성되고, 상기 블랙매트릭스(52)와 컬러필터(54a,54b,54c)의 하부에 공통전극(56)이 형성된 컬러필터기판(B2)과, 박막트랜지스터(T)와, 화소 전극(46)과, 게이트배선(13) 및 데이터배선(42)이 구성된 어레이기판(B1)으로 구성되며, 상기 어레이기판(B1)과 컬러필터 기판(B2)사이에는 액정(14)이 충진 되어 있다.
상기 어레이기판(B1)은 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(T)를 교차하여 지나가는 게이트배선(13)과 데이터배선(42)이 형성된다.
화소영역(P)은 상기 게이트배선(13)과 데이터배선(42)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(46)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치(B)는 상기 박막트랜지스터(T)와 박막트랜지스터(T)에 연결된 화소전극(46)이 매트릭스 내에 존재함으로써 영상을 표시한다.
상기 게이트배선(13)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극(30)을 구동하는 펄스전압을 전달하며, 상기 데이터배선(42)은 상기 박막트랜지 스터(T)의 소스 및 드레인 전극(36,38)을 통해 상기 화소 전극(46)에 데이터 신호를 전달하는 수단이다.
이때, 상기 소스 전극(36)과 이격하여 위치하고 상기 화소 전극(46)과 연결된 드레인 전극(38)과, 상기 소스 및 드레인 전극(36,38)의 하부에는 액티브층(34)이 구성된다.
상기 어레이기판(B1)은 앞서 언급한 바와 같이, 박막트랜지스터(T)와 화소 전극(46)과 게이트배선(13)과 데이터배선(42)이 구성되며, 이들 구성은 다수의 마스크 공정을 통해 어레이기판(B1)에 제작된다.
그런데, 종래에는 마스크 공정을 수행하는 중, 기판의 표면에 이물질이 발생하거나 공정상 불량으로 인해 상기 데이터배선(42) 또는 게이트배선(13)이 오픈되는 불량이 발생하게 된다.
특히, 게이트배선(13) 보다는 다수의 공정이 이미 진행된 상태에서 진행되는 상기 소스 및 드레인 전극(36,38)과 데이터배선(42)을 패턴하는 공정에서 상기 데이터배선(42) 오픈 불량이 자주 발생하는 문제가 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 데이터 배선이 오픈되었을 때, 공통 배선을 이용하여 이를 수리하는 방법을 제안하는 것을 제 1 목적으로 하고, 상기 단일 화소에 대응하여 공통 배선의 일부만을 수리배선으로 사용하 여 상기 화소에 공통 신호가 계속 인가될 수 있도록 설계된 어레이기판을 제안하는 것을 제 2 목적으로 한다.
따라서, 데이터 배선 오픈 불량을 수리함에도 불구하고 모든 화소에 공통 신호가 인가될 수 있도록 하여, 액정패널이 고화질을 구현할 수 있도록 하는 것을 제 3 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은 게이트 배선 및 데이터배선이 서로 교차하여 화소영역을 정의하는 기판과; 상기 게이트 배선과 상기 데이터 배선의 교차지점에 구성된 박막트랜지스터와; 상기 화소 영역에 구성된 화소 전극과; 상기 각 데이터 배선의 일 측과 타 측에 구성된 제 1 수직라인과 제 2 수직라인과, 상기 제 1 및 제 2 수직라인을 상하에서 연결하는 제 1 수평라인과 제 2 수평라인과, 상기 제 2 수직라인과 접촉하면서 이웃한 화소 영역으로 연장 형성된 제 3 수평라인으로 구성된 공통 배선을 포함하는 액정표시장치용 어레이 기판을 제공한다.
상기 박막트랜지스터는 상기 게이트 배선과 연결되는 게이트 전극과, 상기 게이트 전극 상부에 절연막을 사이에 두고 적층된 액티브층과 오믹 콘택층과, 상기 오믹 콘택층의 상부에 구성되고, 상기 데이터 배선과 연결된 소스 전극과 이와 이격된 드레인 전극을 포함하며, 상기 제 3 수평라인은, 상기 데이터 배선의 일 측마다 구성된 상기 제 2 수직 라인과 동시에 연결된 것을 특징으로 한다.
또한, 본 발명은 게이트 배선 및 데이터 배선이 교차하여 다수의 화소영역이 정의된 기판을 준비하는 단계와; 상기 게이트 배선과 동일층에 형성되고, 상기 데이터 배선의 일 측과 타 측에 위치한 제 1 수직라인과 제 2 수직라인과, 상기 제 1 및 제 2 수직라인을 상하에서 연결하는 제 1 수평라인과 제 2 수평라인과, 상기 제 2 수직라인과 접촉하면서 이웃한 화소 영역으로 연장 형성된 제 3 수평라인으로 구성된 공통 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 화소 영역에 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판을 제공한다.
이때, 상기 제 3 수평라인은, 상기 데이터 배선의 일 측마다 형성된 상기 제 2 수직 라인과 동시에 연결되도록 형성된 것을 특징으로 한다.
또한, 본 발명은 다수의 화소 영역이 정의된 기판을 준비하는 단계와; 상기 화소 영역의 일 측마다 게이트 배선과, 상기 게이트 배선과 수직한 화소 영역의 일측과 타측에 각각 제 1 수직라인과 제 2 수직라인과, 상기 제 1 및 제 2 수직라인을 상하에서 연결하는 제 1 수평라인과 제 2 수평라인과, 상기 제 2 수직라인과 접촉하면서 이웃한 화소 영역으로 연장 형성된 제 3 수평라인으로 구성된 공통 배선을 형성하는 단계와; 상기 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극에 대응하는 상기 게이트 절연막의 상부에 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘태택층의 상부에 이격된 소스 전극과 드레인 전극과, 데이터 배선을 형성하는 단계와; 상기 기판의 전면에 보호막을 형성하고, 상기 드레인 전극의 일부를 노출하는 단계와; 상기 드레인 전극과 접촉하면서 상기 화소 영역에 구성된 투명 화소 전극을 형성하는 단계를 포함한다.
이때, 상기 제 3 수평라인은, 상기 데이터 배선의 일 측마다 형성된 상기 제 2 수직 라인과 동시에 연결되도록 형성된 것을 특징으로 하며, 상기 액티브층과 오믹콘택층 그리고 소스전극 및 드레인전극과, 데이터배선은 하나의 마스크 공정을 통해 형성된 것을 특징으로 한다.
또한, 상기 화소 영역의 일 측 모서리에 스위칭 영역과, 상기 게이트 배선과 교차하는 화소 영역의 일 측에 데이터 영역을 정의하는 단계와; 상기 게이트 절연막의 상부에 순수비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와; 상기 도전성 금속층의 상부에 감광층을 형성하는 단계와; 상기 스위칭 영역에 대응하여 반투과부와 이를 중심으로 양측에 차단부가 구성되고, 상기 데이터 영역에 차단부가 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 빛을 조사하여 하부의 감광층을 노광하고 현상하여, 상기 스위칭 영역에 단차진 제 1 감광패턴과, 상기 데이터 영역에 제 2 감광패턴을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴의 주변으로 노출된 도전성 금속층과 하부의 불순물 및 순수 비정질 실리콘층을 제거하여, 상기 제 1 감광패턴의 하부에 소스,드레인 금속층과 이에 연결되고 상기 제 2 감광패턴의 하부에 위치하는 데이터 배선과, 상기 소스, 드레인 금속층의 하부에 제 1 반도체층과 이에 연결되고, 상기 데이터 배선의 하부에 구성된 제 2 반도체층을 형성하는 단계와; 상기 제 1 감광패턴의 낮은 부분을 애싱하여 하부의 소스,드레인 금속층을 노출하는 단계와; 상기 노출된 소스, 드레인 금 속층과 하부의 불순물 비정질 실리콘을 제거하여, 소스 전극과 드레인 전극과 하부의 오믹 콘택층을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴을 제거하는 단계를 포함한다.
이때, 상기 제 1 및 제 2 반도체층은 패턴된 순수 비정질 실리콘층과 불순물 비정질 실리콘층이며, 상기 소스 및 드레인 전극과 상기 오믹 콘택층을 형성하는 공정에서, 상기 소스 및 드레인 전극과 상기 데이터 배선의 주변으로 하부의 순수 비정질 실리콘층이 노출되는 것을 특징으로 하며, 상기 오믹 콘택층은 불순물 비정질 실리콘층이며, 하부의 순수 비정질 실리콘층은 액티브층이다.
또한, 본 발명은 게이트 배선 및 데이터배선이 서로 교차하여 화소영역을 정의하는 기판과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와; 상기 화소 영역에 구성된 화소 전극과; 상기 데이터 배선의 일 측과 타 측에 각각 구성된 제 1 수직라인과 제 2 수직라인과, 상기 제 1 및 제 2 수직라인을 상하에서 연결하는 제 1 수평라인과 제 2 수평라인과, 상기 제 2 수직라인과 접촉하면서 이웃한 화소 영역으로 연장 형성된 제 3 수평라인으로 구성된 공통 배선을 포함하는 액정표시장치용 어레이 기판에서, 상기 데이터 배선의 오픈 불량을 수리하는 방법은, 상기 데이터 배선의 오픈부 상하에 위치한 상기 제 1 수평라인과 제 2 수평라인과 이와 겹치는 부분의 상기 데이터 배선을 각각 웰딩(welding)하는 단계와; 상기 제 2 수직라인을 상기 제 1 및 2 수평라인으로부터 절단 분리하고 동시에, 상기 오픈된 상기 데이터 배선과 상기 화소 전극을 사이에 둔 타측 데이터 배선과 근접 이격된 상기 제 2 수직라인을 이와 접촉하는 상기 제 1 및 제 2 수평라인으로부터 절단 분리하는 공정을 동시에 진행하여, 상기 데이터 배선을 흐르는 신호가 상기 제 1 및 제 2 수평 라인과 상기 제 1 수직라인을 통해 우회하여 흐르도록 하는 단계를 포함하는 데이터 배선의 오픈불량 수리방법을 제공한다.
이때, 상기 데이터 배선은 이의 일측에 구성된 상기 제 2 수직라인과 제 1 간격과 상기 제 1 간격에 보다 넓은 제 2 간격을 두고 이격되어 구성되는 것을 특징으로 하며, 상기 제 2 간격은 상기 제 1 및 제 2 수평라인이 연결된 상기 제 2 수직라인의 연결부의 상하로 인접하여 구성되는 것을 특징으로 한다.
이때, 상기 제 2 간격은 상기 제 1 간격의 2배인 것을 특징으로 한다.
또한, 본 발명은 게이트 배선 및 데이터배선이 서로 교차하여 화소영역을 정의하는 기판과, 상기 게이트 배선과 상기 데이터 배선의 교차지점에 구성된 박막트랜지스터와, 상기 화소 영역에 구성된 화소 전극과, 상기 각 데이터 배선의 일 측과 타 측에 구성된 제 1 수직라인과 제 2 수직라인과, 상기 제 1 및 제 2 수직라인을 상하에서 연결하는 제 1 수평라인과 제 2 수평라인과, 상기 제 2 수직라인과 접촉하면서 이웃한 화소 영역으로 연장 형성된 제 3 수평라인으로 구성된 공통 배선을 포함하며, 상기 데이터 배선은 이의 일측에 구성된 상기 제 2 수직라인과 제 1 간격과 상기 제 1 간격에 보다 넓은 제 2 간격을 두고 이격되어 구성되는 것을 특징으로 하는 액정표시장치용 어레이 기판에서, 상기 데이터 배선의 오픈 불량을 수리하는 방법은, 상기 데이터 배선의 오픈부 상하에 위치한 상기 제 1 수평라인과 제 2 수평라인과 이와 겹치는 부분의 상기 데이터 배선을 각각 웰딩(welding)하는 단계와; 상기 제 2 수직라인을 상기 제 1 및 2 수평라인으로부터 절단 분리하고 동시에, 상기 오픈된 상기 데이터 배선과 상기 화소 전극을 사이에 둔 타측 데이터 배선과 근접 이격된 상기 제 2 수직라인을 이와 접촉하는 상기 제 1 및 제 2 수평라인으로부터 절단 분리하는 공정을 동시에 진행하여, 상기 데이터 배선을 흐르는 신호가 상기 제 1 및 제 2 수평 라인과 상기 제 1 수직라인을 통해 우회하여 흐르도록 하는 단계를 포함하는 데이터 배선의 오픈불량 수리방법을 제공한다.
이때, 상기 제 2 간격은 상기 제 2 수직라인을 상기 제 1 및 2 수평라인으로부터 절단 분리하는 영역인 것을 특징으로 한다.
위에 상술한 바와 같이, 본 발명은 수리 배선 겸용 공통 배선을 설계할 때, 일부는 수리배선으로 사용되고 일부는 공통 배선으로서 공통 신호가 계속 인가될 수 있도록 하여, 데이터 배선을 리페어 하는 경우가 발생하더라도 화소 영역 간 공통 신호 미인가에 의한 차징특성 차이가 발생하지 않으므로, 고화질을 구현하는 액정표시장치를 제작할 수 있는 효과가 있다.
또한, 상기 공통 배선을 수리 배선으로 이용함에 있어, 상기 공통 배선과 상기 수리배선을 분리하는 과정에서 이의 절단공정을 용이하게 함으로써, 기존의 절단공정 시 발생되었던 배선의 손상 등을 방지할 수 있는 효과가 있다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
-- 제 1 실시예 --
도 3은 수리배선 겸용 공통 배선이 설계된 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(60)에 일 방향으로 연장된 다수의 게이트배선(64)이 구성되고, 상기 게이트 배선(64)과 교차하여 화소 영역(P)을 정의하는 데이터배선(76,76')이 구성된다.
상기 게이트 배선(64)과 데이터 배선(76,76')의 교차지점에는 박막트랜지스터(T)가 구성되고, 상기 화소 영역(P)에는 화소 전극(82)이 구성된다.
상기 박막트랜지스터(T)는 상기 게이트 배선(64)에서 주사 신호(scanning signal)를 인가받는 게이트 전극(62)과, 상기 게이트 전극(62)의 상부에 구성된 액티브층(70)과, 상기 액티브층(70)의 상부에 위치하고 상기 데이터 배선(76,76')에서 영상 신호를 받는 소스 전극(72)과, 소스 전극(72)과 이격되고 상기 화소 전극(82)과 접촉하는 드레인 전극(74)을 포함한다.
전술한 구성에서, 상기 데이터 배선(76,76')마다 양측에 제 1 수직라인(66a,66a')과 제 2 수직라인(66b,66b')이 이격되어 구성되고, 상기 제 1 및 제 2 수직라인(66a,66a')(66b,66b')을 상하에서 하나로 연결하는 제 1 수평라인(66c,66c')과 제 2 수평라인(66d,66d')과, 상기 화소 영역(P)을 가로질러 일 측 데이터 배선(76)과 이격된 상기 제 1 수직라인(66a)과 타측 데이터 배선(76')과 이격된 제 2 수직라인(66b')을 하나로 연결하는 제 3 수평라인(66e,66e')으로 구성된 공통 배선이 구성된다.
즉, 단일 화소(P) 마다 제 1 및 제 2 수직라인(66a,66b')과 제 3 수평라인(66e)이 하나로 연결된 형상이 된다.
상기 공통배선(66a,66b,66c,66d,66e)(66a',66b',66c',66d',66e')은 액정패널을 완성한 후, 데이터 배선(76)이 오픈된 경우에 수리배선(repair line)으로 사용된다.
이하, 도 4를 참조하여 상기 데이터 배선이 오픈 되었을 경우에 이를 수리하는 방법을 설명한다.
도 4는 도 3의 구조에서, 상기 데이터 배선이 오픈 되었을 경우에 이를 수리하기 위한 방법을 설명하기 위한 평면도이다.
도시한 바와 같이, 복수의 데이터 배선(76,76')중 임의의 데이터 배선(76)이 오픈되었을 경우에는, 상기 데이터 배선(76)과 교차하는 공통 배선의 제 1 및 제 2 수평라인(66c,66d)과 하부의 데이터 배선(76)을 레이저(laser)를 이용하여 웰딩(welding)하고, 상기 제 1 및 제 2 수평라인(66c,66d)과 연결된 제 2 수직 라인(66b)을 레이저(laser)를 이용하여 절단한다.
동시에, 상기 타측 데이터 배선(76')의 제 2 수직라인(66b') 또한, 제 1 및 제 2 수평 라인(66c',66d')과 절단 분리한다.
이와 같이 하면, 상기 오픈된 데이터 배선(76)과 접촉하는 제 1 및 제 2 수평라인(66c,66d)과 이에 전기적으로 연결된 제 1 수직라인(66a)이 수리배선으로 사용된다.
한편, 상기 제 1 수직 라인(66a)에서 상기 제 3 수평라인(66e)이 시작된 부 분을 절단하여 저항을 줄이면 좋으나, 화소 전극(82)과 겹쳐져 구성되므로 레이저를 이용한 절단시 화소 전극(82)과 상기 제 3 수평라인(66e) 또는 상기 제 1 수직라인(66a)이 쇼트(short)되는 불량이 발생할 수 있기 때문에, 이를 피하여 화소 전극(82)이 존재하지 않는 영역 즉, 타측 데이터 배선(76')과 이격된 제 2 수직라인(66b')과 이에 연결된 제 1 및 제 2 수평라인(66c',66d')의 사이를 절단하는 것이다.
전술한 절단 공정을 통해, 데이터 배선(76)으로 데이터 신호가 인가되면 데이터 신호는 제 1 수평라인(66c)을 거쳐 제 1 수직라인(66a)으로 그리고, 제 1 수직라인(66a)을 거친 데이터 신호는 제 2 수평라인(66d)을 거친 후 다시 데이터 배 선(76)으로 흐르게 된다.
그러나, 상기 데이터 배선(76)을 수리하는 공정에서, 단일 화소 영역(P)내에 존재하는 공통 배선을 이웃하는 화소 영역의 공통 배선으로부터 절단 분리하여 수리하는 것이기 때문에, 수리배선이 존재하는 화소 영역은 공통신호가 흐를 수 없게 된다.
따라서, 이를 해결하기 위한 변형된 구조를 이하 제 2 실시예를 통해 설명한다.
-- 제 2 실시예 --
본 발명의 제 2 실시예는 화소 영역에 구성된 공통 배선을 수리 배선으로 이용함에 있어, 상기 공통 배선의 일부만을 수리배선으로 사용할 수 있도록 설계된 어레이기판 구조를 제안하는 것을 특징으로 한다.
(이하, 106a',106b',106c',106d',106e'는 편의상 설명을 위해 표기한 것으로, 일반적으로 공통 배선을 설명할 때는 106a,106b,106c,106d,106e로 표기한다.)
도 5는 공통 배선을 포함하는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(100)에 일 방향으로 연장된 다수의 게이트 배선(104)이 구성되고, 상기 게이트 배선(104)과 교차하여 화소 영역(P)을 정의하는 다수의 데이터 배선(118,118')이 구성된다.
상기 게이트 배선(104)과 데이터 배선(118,118')의 교차지점에는 박막트랜지스터(T)가 구성되고, 상기 화소 영역(P)에는 화소 전극(124)이 구성된다.
상기 박막트랜지스터(T)는 상기 게이트 배선(104)에서 신호를 인가받는 게이트 전극(102)과, 상기 게이트 전극(102)의 상부에 구성된 액티브층(110) 및 오믹콘택층(미도시)과, 상기 오믹콘택층(미도시 )의 상부에 위치하고 상기 데이터 배선(118,118')에서 신호를 받는 소스 전극(114)과, 소스 전극(114)과 이격되고 상기 화소 전극(124)과 접촉하는 드레인 전극(116)을 포함한다.
전술한 구성에서, 상기 화소 영역(P)의 일 측과 타 측에 위치한 데이터 배선(118,118')마다 양측에 제 1 수직라인(106a,106a')과 제 2 수직라인(106b,106b')이 이격되어 구성되고, 상기 제 1 및 제 2 수직 라인(106a,106a')을 상하에서 하나로 연결하는 제 1 수평라인(106c,106c')과 제 2 수평라인(106d,106d')과, 상기 화소 영역(P)을 가로질러 일측 및 타측의 데이터 배선(118,118')과 이격된 상기 제 2 수직라인(106b,106b')과 연결된 제 3 수평라인(106e)으로 구성된 공통 배선이 구성된다.
상기 공통 배선(106a,106b,106c,106d,106e)은 액정패널을 완성한 후, 데이터 배선(118)에 오픈불량이 발생하지 않은 경우에는 공통 신호가 인가되며, 데이터 배선(118)이 오픈될 경우에는 상기 공통 배선(106a,106b,106c,106d,106e)의 일부를 수리배선(repair line)으로 사용한다.
즉, 상기 다수의 데이터 배선(118, 118')중, 임의의 데이터 배선(118)이 오픈되었다고 가정할 경우, 상기 데이터 배선(118)과 교차하는 제 1 및 제 2 수평라인(106c,106d)과 상기 제 1 수직라인(106a)이 수리배선으로 사용되고, 나머지 제 3 수평라인(106e)과 이에 연결되고 상기 제 1 및 제 2 수평라인(106c,106d)과 분리된 제 2 수직라인(106b)이 공통 배선으로서 역할을 계속하게 된다.
이하, 도 6을 참조하여 본 발명에 따른 어레이 기판의 데이터 오픈 불량 수리 방법을 설명한다.
도 6은 도 5의 구조에서 데이터 배선이 오픈되었을 경우, 이를 수리하는 방법을 설명하기 위한 평면도이다.
도시한 바와 같이, 데이터 배선(118)이 오픈되었을 경우, 오픈된 부분(OP)의 상하에 위치하고 상기 데이터 배선(118)과 교차하는 상기 제 1 수평라인(106c)과제 2 수평라인(106d)의 교차지점(CR1,CR2)을 웰딩(welding)한다.
다음으로, 상기 제 1 및 제 2 수평라인(106c,106d)과 접촉하는 상기 제 2 수직라인(106b)을 레이저를 이용하여 절단하는데, 이의 절단영역은 상기 제 2 수직라 인(106b)과 상기 제 1 및 제 2 수평라인(106c,106d)의 교차지점인 것이 바람직하다.
이와 같이 하면, 상기 제 1 수직 라인(106a)과 제 1 수평 및 제 2 수평라인(106c,106d)은 수리배선으로 사용되고, 상기 제 3 수평라인(106e)과 연결된 상기 제 2 수직 라인(106b)은 공통 배선으로 사용할 수 있다.
따라서, 앞서 실시예 1과는 달리 공통 배선의 일부만을 수리배선으로 사용하므로 공통 신호의 유입이 차단되지 않게 된다. 따라서 수리배선이 존재하는 화소 영역과 공통 배선만이 존재하는 화소영역 간 차징(charging)특성에 큰 차이가 없기 때문에 화질 변화가 최소화 될 수 있다.
이하, 도 7a 내지 도 7d를 참조하여, 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조공정을 설명한다.
도 7a 내지 도 7d는 도 6의 Ⅶ-Ⅶ'을 따라 절단하여, 본 발명의 제 2 실시예에 따른 공정순서에 따라 도시한 공정단면도이다.
도 7a는 제 1 및 제 2 마스크 공정을 나타낸 도면으로, 기판(100)상에 화소 영역(P)과 스위칭 영역(S)을 정의한다.
다음으로, 상기 기판(100)상에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 알루미늄(Al), 알루미늄합금(AlNd), 구리(Cu), 티타늄(Ti)을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 하나 이상의 금속을 증착하고 제 1 마스크 공정으로 패턴하여, 상기 스위칭 영역(S)에 대응하여 게이트 전극(102)과, 상기 게이트 전극(102)에서 상기 화소 영역(P)의 일 측으로 연장된 게이트 배선(도 6의 104)을 형성한다.
동시에, 화소 영역(P)의 일 측과 타 측에 각각 이격된 제 1 수직라인(106a)과 제 2 수직라인(106b)과, 상기 제 1 및 제 2 수직라인(106a,106b)을 도면상으로 상하에서 하나로 연결하는 제 1 수평라인(도 6의 106c)과 제 2 수평라인(도 6의 106d)과, 상기 제 2 수직라인(106b)과 연결되어 이웃한 화소영역(P)으로 연장되어 구성된 제 3 수평라인(106e)으로 구성된 공통 배선을 형성한다.
이때, 상기 제 3 수평라인(106e)은 복수의 제 2 수직라인(106b)과 동시에 연결된 형태이다.
다음으로, 상기 게이트 전극(102)과 게이트 배선(미도시)이 형성된 기판(100)의 전면에 게이트 절연막(108)을 형성한다.
다음으로, 상기 게이트 절연막(108)이 형성된 기판(100)의 전면에 순수한 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 제 2 마스크 공정으로 패턴하여, 상기 게이트 전극(102)에 대응하는 게이트 절연막(108)의 상부에 액티브층(110)과 오믹 콘택층(112)을 형성한다.
도 7b에 도시한 바와 같이, 상기 액티브층(110)과 오믹 콘택층(112)이 형성된 기판(100)의 전면에 앞서 언급한 도전성 금속그룹 중 선택된 하나 또는 하나 이상의 금속을 증착하고 제 3 마스크 공정으로 패턴하여, 상기 오믹 콘택층(112)의 상부에 이격된 소스 전극(114)과 드레인 전극(116)을 형성하고, 상기 소스 전극(114)에서 상기 게이트 배선(도 6의 104)과 수직한 방향의 화소 영역(P)의 일 측으로 연장된 데이터 배선(118)을 형성한다.
도 7c에 도시한 바와 같이, 상기 소스 및 드레인 전극(114,116)및 데이터 배 선(118)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기물질 그룹 중 선택된 하나 또는 그이상의 물질을 도포하여 보호막(120)을 형성한다.
다음으로, 상기 보호막(120)을 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(116)의 일부를 노출하는 드레인 콘택홀(122)을 형성한다.
도 7d에 도시한 바와 같이, 상기 보호막(120)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나를 증착하고 제 5 마스크 공정으로 패턴하여, 상기 드레인 전극(116)과 접촉하면서 화소영역(P)에 위치한 화소 전극(124)을 형성한다.
전술한 공정을 통해 수리배선으로 사용가능한 동시에 공통신호가 인가될 수 있는 공통배선을 포함하는 액정 표시장치용 어레이 기판을 제작할 수 있다.
전술한 제 2 실시예는 제 5 마스크 공정으로 제작될 경우의 평면구성과, 이러한 구성의 어레이기판을 5 마스크 공정으로 제작하는 방법을 설명하였다.
이하, 제 3 실시예를 통해, 본 발명에 따른 배선 구조가 설계된 어레이기판을 4 마스크 공정으로 제작하는 방법과, 이를 통한 평면 구성을 설명한다.
-- 제 3 실시예 --
도 8은 본 발명의 제 3 실시예에 따른 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(200)에 일 방향으로 연장된 다수의 게이트 배 선(204)이 구성되고, 상기 게이트 배선(204)과 교차하여 화소 영역(P)을 정의하는 다수의 데이터 배선(226,226')이 구성된다.
상기 게이트 배선(204)과 데이터 배선(226,226')의 교차지점에는 박막트랜지스터(T)가 구성되고, 상기 화소 영역(P)에는 화소 전극(244)이 구성된다.
상기 박막트랜지스터(T)는 상기 게이트 배선(204)에서 신호를 인가받는 게이트 전극(202)과, 상기 게이트 전극(202)의 상부에 액티브층(232) 및 오믹 콘택층(미도시)으로 구성된 제 1 반도체층(220a)이 위치하고, 상기 데이터 배선(226)에서 신호를 받는 소스 전극(236)과, 소스 전극(236)과 이격되고 상기 화소 전극(244)과 접촉하는 드레인 전극(238)을 포함한다.
이때, 상기 데이터 배선(226,226')의 하부에는 상기 제 1 반도체층(220a)에서 연장된 제 2 반도체층(220b)이 형성되고, 상기 제 2 반도체층(220b)의 순수 비정질 실리콘층(210)이 상기 데이터 배선(226,226')의 주변으로 노출된 형태로 구성된다.
전술한 구성에서, 상기 화소 영역(P)의 일 측과 타 측에 위치한 데이터 배선(226,226')마다 양측에 제 1 수직라인(206a,206a')과 제 2 수직라인(206b,206b')이 이격되어 구성되고, 상기 제 1 및 제 2 수직 라인(206a,206a',206b, 206b')을 상하에서 하나로 연결하는 제 1 수평라인(206c,206c')과 제 2 수평라인(206d,206d')과, 상기 화소 영역(P)을 가로질러 일측 및 타측의 데이터 배선(226,226')과 이격된 상기 제 2 수직라인(206b,206b')과 연결된 제 3 수평라인(206e,206e')을 포함하는 공통 배선이 구성된다.
상기 공통 배선(206a,206b,206c,206d,206e)은 액정패널을 완성한 후, 데이터 배선(218)에 오픈불량이 발생하지 않은 경우에는 공통 신호가 인가되며, 데이터 배선(218)이 오픈될 경우에 상기 공통배선(206a,206b,206c,206d,206e)의 일부가 수리배선(repair line)으로 사용된다.
이때, 상기 다수의 데이터 배선(226,226')중, 임의의 데이터 배선(226)이 오픈될 경우, 상기 데이터 배선(218)과 교차하는 제 1 및 제 2 수평라인(206c,206d)과, 상기 제 1 수직 라인(206a)이 수리배선으로 사용되고, 나머지 제 3 수평라인(206e)과 이에 연결되고 상기 제 1 및 제 2 수평라인(206c,206d)과 분리된 제 2 수직라인(206b)이 공통 배선으로서 역할을 계속하게 된다.
따라서, 종래와 달리 공통 배선이 수리배선으로 사용되는 화소 영역에 공통 신호가 인가되지 않아 발생하는 화질 저하를 해결할 수 있다.
이하, 도 9a 내지 도 9h를 참조하여, 본 발명의 제 3 실시예에 따른 액정표시장치용 어레이 기판의 제조방법을 설명한다.
도 9a 내지 도 9h는 도 8의 Ⅸ-Ⅸ'을 따라 절단하여, 공정순서에 따라 도시한 공정 단면도이다.
도 9a는 제 1 마스크 공정을 나타낸 도면이다.
도시한 바와 같이, 기판(200)상에 스위칭 영역(S)을 포함하는 화소 영역(P)과 데이터 영역(D)을 정의한다.
상기 스위칭 영역과 화소 영역 및 데이터 영역(S,P,D)이 정의된 기판(200)상에 알루미늄(Al), 알루미늄 합금(AlNd), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 티타 늄(Ti), 구리(Cu)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 금속을 증착하고 제 1 마스크 공정으로 패턴하여, 게이트 배선(도 8의 204)과, 상기 게이트 배선에서 신호를 받도록 구성된 게이트 전극(202)을 상기 스위칭 영역(S)에 형성한다.
동시에, 상기 화소 영역(P)의 일 측과 타 측에 각각 이격된 제 1 수직라인(206a)과 제 2 수직라인(206b)과, 상기 제 1 및 제 2 수직 라인(206a,206b)을 상하에서 하나로 연결하는 제 1 수평라인(도 8의 206c)과 제 2 수평라인(206d)과, 상 기 제 2 수직 라인(206b)과 연결되면서 이웃하는 화소 영역(P)으로 연장 구성된 제 3 수평라인(206e)으로 구성된 공통 배선을 형성한다.
상기 제 3 수평라인(206e)은 복수의 제 2 수직라인(206b)과 동시에 연결된 형태이다.
다음으로, 상기 게이트 전극(202)과 게이트 배선(도 8의 204)이 형성된 기판(200)의 전면에 게이트 절연막(208)을 형성한다.
이때, 상기 게이트 절연막(208)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)등이 포함된 무기절연물질을 증착하여 형성하거나, 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질 중 하나를 도포하여 형성한다.
다음으로, 도 9b 내지 9f는 제 2 마스크 공정을 나타낸 도면이다.
도 9b에 도시한 바와 같이 상기 게이트 절연막(208)이 형성된 기판(200)의 전면에 순수 비정질 실리콘층(a-Si:H, 210)과 불순물이 포함된 비정질 실리콘층(n+ 또는 p+ a-Si:H, 212)과 도전성 금속층(214)을 형성한다.
상기 금속층(214)은 앞서 언급한 도전성 금속그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 형성한다.
다음으로, 상기 도전성 금속층(214)이 형성된 기판(200)의 전면에 포토레지스트(photo resist)를 도포하여 감광층(216)을 형성한다.
다음으로, 상기 기판(200)의 이격된 상부에 투과부(B1)와 차단부(B2)와 반투과부(B3)로 구성된 마스크(M)를 위치시킨다.
자세히는, 상기 스위칭 영역(S)에 대응하여 반투과부(B3)를 중심으로 양측에 차단부(B2)가 위치하고, 상기 데이터 영역(D)에 차단부(B2)가 위치하고, 나머지 영역은 투과부(B1)가 위치하도록 한다.
이때, 상기 마스크(M)의 반투과부(B3)는 반투명하게 구성하여 빛의 일부만 투과시키거나, 슬릿(slit)을 구성하여 투과되는 빛을 회절 하도록 하여 강도를 약하게 함으로써, 상기 감광층(216)이 표면으로 부터 일부만 노광되도록 하는 기능을 한다.
다음으로, 상기 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(216)을 노광하는 공정과 노광(exposure)된 부분을 현상(develop)하는 공정을 진행한다.
이와 같이 하면, 도 9c에 도시한 바와 같이, 상기 스위칭 영역(S)에는 상기 게이트 전극(202)에 대응한 부분이 낮은 높이로 패턴되어 단차진 제 1 감광패턴(218a)이 형성되고, 상기 데이터 영역(D)에는 제 2 감광패턴(218b)이 형성된다.
다음으로, 상기 제 1 및 제 2 감광패턴(218a,218b)의 주변으로 노출된 도전성 금속층(214)과 그 하부의 불순물 비정질 실리콘층(212)과 순수 비정질 실리콘층(210)을 제거하는 공정을 진행한다.
이때, 상기 도전성 금속층(214)을 별도로 습식 식각하여 제거하고, 상기 불순물 및 순수 비정질 실리콘층(212,210)을 건식 식각공정으로 제거할 수 있다.
또한, 상기 도전성 금속층(214)이 건식식각이 가능한 금속이라면 상기 모든층(210,212,214)을 동시에 식각할 수도 있다.
도 9d에 도시한 바와 같이, 상기 식각 공정이 완료되면, 상기 제 1 감광패턴(218a)의 하부에는 패턴된 소스,드레인 금속층(224)과, 순수 비정질 실리콘층(210)과 불순물 비정질 실리콘층(212)으로 구성된 패턴된 제 1 반도체층(220a)이 형성되고, 상기 제 2 감광패턴(218b)의 하부에는 상기 소스,드레인 금속층(224)과 연결되어 상기 게이트 배선(도 8의 204)과 수직한 방향으로 연장된 데이터 배선(226)과, 상기 데이터 배선(226)의 하부에 불순물 및 순수 비정질 실리콘층(212,210)으로 구성된 제 2 반도체층(220b)이 형성된다.
다음으로, 상기 제 1 감광패턴(218a) 중 상기 게이트 전극(202)에 대응하여 낮은 높이의 부분(G)을 제거하는 애싱공정(ashing process)을 진행하여, 하부의 소스,드레인 금속층(224)을 노출하는 공정을 진행한다.
도 9e에 도시한 바와 같이, 상기 제 1 감광패턴(218a)은 이격된 두 부분으로 분리되고, 상기 이격된 사이로 하부의 소스,드레인 금속층(224)이 노출된다.
이때, 상기 제 1 감광패턴(218)의 낮은 부분이 제거되는 시간 만큼만 애싱공 정을 진행하였기 때문에, 상기 게이트 전극(202)에 대응하는 부분 이외의 영역은 제 1 감광패턴(218a)이 높이가 낮아진 상태이고, 상기 제 2 감광패턴(218b) 또한 높이가 낮아진 상태로 남아 있다.
이때, 특징적인 것은 애싱공정 시 상기 제 1 및 제 2 감광패턴(218a,218b)의 둘레가 애싱되어 상기 소스,드레인 금속층(224)과 데이터 배선(226)의 주변이 일부 노출되는 현상이 동시에 발생하게 된다.
다음으로, 상기 노출된 소스,드레인 금속층(224)을 제거하는 공정을 진행하고, 그 하부의 불순물 비정질 실리콘층(212)을 제거하는 공정을 진행한다.
도 9f에 도시한 바와 같이, 상기 게이트 전극(202)의 상부에 대응하여 이격된 소스 및 드레인 전극(236,238)이 형성된다.
이때, 상기 소스 및 드레인 전극(236,238) 하부의 불순물 비정질 실리콘층을 오믹 콘택층(ohmic contact, 234)이라 하고, 그 하부의 순수 비정질 실리콘층을 액티브층(active layer, 232)이라 한다.
상기 소스 및 드레인 전극(236,238)과 그 하부의 오믹 콘택층(234)을 형성하는 공정을 진행하는 동안, 상기 제 1 및 제 2 감광패턴(218a,218b)의 주변으로 상기 액티브층(232)과, 제 2 반도체층(220b)의 순수 비정질 실리콘층(210)이 노출된 형태가 된다.
다음으로, 상기 제 1 및 제 2 감광패턴(218a,218b)을 제거하는 공정을 진행한다.
도 9g는 제 3 마스크 공정을 나타낸 도면이다.
도시한 바와 같이, 상기 제 2 마스크 공정에서 상기 소스 및 드레인 전극(236,238)과 데이터 배선(226)과 액티브층 및 오믹 콘택층(232,234)이 형성된 기판(200)의 전면에 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하거나 경우에 따라서, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(240)을 형성한다.
다음으로, 상기 보호막(240)을 제 3 마스크 공정으로 패턴하여, 상기 드레인 전극(238)의 일부를 노출하는 드레인 콘택홀(242)을 형성한다.
도 9h는 제 4 마스크 공정을 나타낸 도면이다.
도시한 바와 같이, 상기 보호막(240)이 형성된 기판(200)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(238)과 접촉하면서 화소 영역에 위치하는 화소 전극(244)을 형성한다.
전술한 공정을 통해, 제 3 실시예에 따른 공통배선이 설계된 액정표시장치용 어레이기판을 4 마스크 공정으로 제작할 수 있다.
-- 제 4 실시예 --
본 발명의 제 4 실시예는 화소 영역에 구성된 공통 배선을 수리 배선으로 이용함에 있어, 상기 수리 배선의 오픈 불량을 손쉽게 수리할 수 있도록 설계된 어레 이기판 구조를 제안하는 것을 특징으로 한다.
도 10은 본 발명의제 4 실시예에 따른 수리 배선을 포함하는 본 발명에 따른 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(300)에 일 방향으로 연장된 다수의 게이트 배선(304)이 구성되고, 상기 게이트 배선(304)과 교차하여 화소 영역(P)을 정의하는 다수의 데이터 배선(318,318')이 구성된다.
상기 게이트 배선(304)과 데이터 배선(318,318')의 교차지점에는 박막트랜지스터(T)가 구성되고, 상기 화소 영역(P)에는 화소 전극(324)이 구성된다.
상기 박막트랜지스터(T)는 상기 게이트 배선(304)에서 신호를 인가받는 게이트 전극(302)과, 상기 게이트 전극(302)의 상부에 구성된 액티브층(310) 및 오믹콘택층(미도시)과, 상기 오믹콘택층(미도시)의 상부에 위치하고 상기 데이터 배선(318,318')에서 신호를 받는 소스 전극(314)과, 소스 전극(314)과 이격되고 상기 화소 전극(324)과 접촉하는 드레인 전극(316)을 포함한다.
전술한 구성에서, 상기 화소 영역(P)의 일 측과 타 측에 위치한 데이터 배선(318,318')마다 양측에 제 1 수직라인(306a,306a')과 제 2 수직라인(306b,306b')이 이격되어 구성되고, 상기 제 1 및 제 2 수직 라인(306a,306a', 306b, 306b')을 상하에서 하나로 연결하는 제 1 수평라인(306c,306c')과 제 2 수평라인(306d,306d')과, 상기 화소 영역(P)을 가로질러 일측 및 타측의 데이터 배선(318,318')과 이격된 상기 제 2 수직라인(306b,306b')과 연결된 제 3 수평라인(306e)으로 구성된 공통 배선이 구성된다.
이를 좀더 자세히 살펴보면, 상기 공통 배선(106a,106b,106c,106d,106e)은 액정패널을 완성한 후, 데이터 배선(318)에 오픈불량이 발생하지 않은 경우에는 공통 신호가 인가되며, 데이터 배선(318)이 오픈될 경우에는 상기 공통배선(106a,106b,106c,106d,106e)의 일부가 수리배선(repair line)으로 사용된다.
즉, 상기 다수의 데이터 배선(318,318') 중, 임의의 데이터 배선(318)이 오픈되었다고 가정할 경우, 상기 데이터 배선(318)과 교차하는 제 1 및 제 2 수평라인(306c,306d)과, 상기 제 1 수직 라인(306a)이 수리배선으로 사용되고, 나머지 제 3 수평라인(306e)과 이에 연결되고 상기 제 1 및 제 2 수평라인(306c,306d)과 분리된 제 2 수직라인(306b)이 공통 배선으로서 역할을 계속하게 된다.
이때, 상기 제 2 수직라인(306b)은 상기 제 1 및 제 2 수평라인(306c, 306d)과 연결된 부분에 각각 오목부를 포함하는 것을 특징으로 한다.
따라서, 상기 제 1 및 제 2 수평라인(306c, 306d)과 분리된 제 2 수직라인(306b)은 상기 데이터 배선(318)과 제 1 간격(G1)과 상기 제 1 간격(G1)에 비해 보다 넓은 제 2 간격(G2)을 두고 이격되어 구성된다.
즉, 상기 제 2 수직라인(306b)은 상기 데이터 배선(318)의 일측에 제 1 간격(G1)을 두고 이격되어 구성되는데, 상기 제 1 수직라인(306a)과 제 2 수직라인(306b)을 연결하는 제 1 및 제 2 수평라인(306c, 306d)이 연결되었던 상기 제 2 수직라인(306b)의 연결부(CO) 주위에는 상기 데이터 배선(318)과 제 2 간격(G2)을 두고 이격되어 구성된다.
이러한 제 2 간격(G2)을 갖는 오목부를 통해 상기 제 2 수직라인(306b)과 제 1 및 제 2 수평라인(306c, 306d)을 분리시키기 위한 레이저 커팅(cutting)이 용이하게 된다.
따라서, 상기 제 2 수직라인(306b)과 제 1 및 제 2 수평라인(306c, 306d)을 레이저를 통해 분리하고자 할 시, 상기 레이저에서 발산되는 레이저빔이 상기 제 2 수직라인(306b) 및 이에 인접한 데이터 배선(318)에도 조사되어 이들의 손상을 유발시켰던 문제점을 방지하게 된다.
한편, 상기 제 2 간격(G2)은 상기 제 1 간격(G1)의 2배 이상 되는 것이 바람직하며, 상기 제 2 수직라인(306b)과 상기 데이터 배선(318)의 제 2 간격(G2)을 형성하기 위하여, 상기 제 2 수직라인(306b)을 상기 제 2 간격(G2)이 형성된 부위를 지그재그 형상으로 구성할 수 있으며, 상기 제 2 간격(G2)이 형성된 제 2 수직라인(306b)의 두께를 제 2 간격(G2)이 형성되지 않은 제 2 수직라인(306b)의 두께에 비해 얇게 구성하여 형성할 수 있다.
전술한 바는 제 1 수직라인(306a)과 제 1 및 제 2 수평라인(306c, 306d)을 수리 배선으로 사용하고자 할 경우, 제 2 수직라인(306b)과 제 1 및 제 2 수평라인(306c, 306d)을 분리하여 상기 제 2 수직라인(306b)을 공통 배선으로 사용하고자 하는 일예이다.
따라서, 상기 제 2 수직라인(306b)과 제 1 및 제 2 수평라인(306c, 306d)을 수리 배선으로 사용하고 상기 제 1 수직라인(306a)을 공통 배선으로 사용하고자 할 시에는, 상기 제 1 수직라인(306a)이 상기 데이터 배선(318)과 제 1 간격(G1)을 두고 이격하여 구성하며, 상기 제 1 수직라인(306a)에 연결되었던 제 1 및 제 2 수평 라인(306c, 306d)의 연결부(CO)의 주위에는 상기 데이터 배선(318)이 제 2 간격(G2)을 갖도록 구성할 수 있다.
이하, 도 11을 참조하여 본 발명의 제 4 실시예에 따른 어레이 기판의 데이터 오픈 불량 수리 방법을 설명한다.
도 11은 도 10의 구조에서 데이터 배선이 오픈되었을 경우, 이를 수리하는 방법을 설명하기 위한 평면도이다.
도시한 바와 같이, 데이터 배선(318)이 오픈되었을 경우, 오픈된 부분(OP)의 상하에 위치하고 상기 데이터 배선(318)과 교차하는 상기 제 1 수평라인(306c)과제 2 수평라인(306d)의 교차지점(CR1,CR2)을 웰딩(welding)한다.
다음으로, 상기 제 1 및 제 2 수평라인(306c,306d)과 접촉하는 상기 제 2 수직라인(306b)을 레이저를 이용하여 절단한다.
이때, 상기 데이터 배선(318)과 상기 제 2 수직라인(306b)이 제 2 간격을 두고 이격되어 있어 상기 레이저에서 조사되는 레이저빔이 용이하게 이동할 수 있는 영역이 확보된다. 따라서, 상기 데이터 배선(318)과 상기 제 2 수직라인(306b)들에 레이저빔이 잘못 조사되거나 하는 등의 문제점이 발생되지 않는다.
이와 같이 하면, 상기 제 1 수직 라인(306a)과 제 1 수평 및 제 2 수평라인(306c,306d)은 수리배선으로 사용되고, 상기 제 3 수평라인(306e)과 연결된 상기 제 2 수직 라인(306b,306b')은 공통 배선으로 사용할 수 있다.
이는 공통 배선의 일부만을 수리배선으로 사용하므로 공통 신호의 유입이 차단되지 않게 되어, 수리배선이 존재하는 화소영역과 수리배선이 존재하지 않는 화 소영역 간 차징(charging)특성에 큰 차이가 없기 때문에 화질 변화가 최소화 될 수 있다.
한편, 도 12는 본 발명의 제 4 실시예에 따른 배선 구조가 설계된 어레이기판을 4마스크 공정으로 제작한 평면 구성이다.
도 12는 본 발명의 제 5 실시예에 따른 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(400)에 일 방향으로 연장된 다수의 게이트 배선(404)이 구성되고, 상기 게이트 배선(404)과 교차하여 화소 영역(P)을 정의하는 다수의 데이터 배선(426,426')이 구성된다.
상기 게이트 배선(404)과 데이터 배선(426,426')의 교차지점에는 박막트랜지스터(T)가 구성되고, 상기 화소 영역(P)에는 화소 전극(424)이 구성된다.
상기 박막트랜지스터(T)는 상기 게이트 배선(404)에서 신호를 인가받는 게이트 전극(402)과, 상기 게이트 전극(402)의 상부에 구성된 액티브층(432) 및 오믹 콘택층(미도시)으로 구성된 제 1 반도층(420a)이 상부에 위치하고, 상기 데이터 배선(426)에서 신호를 받는 소스 전극(436)과, 소스 전극(436)과 이격되고 상기 화소 전극(424)과 접촉하는 드레인 전극(438)을 포함한다.
이때, 상기 데이터 배선(426,426')의 하부에는 상기 제 1 반도체층(420a)에서 연장된 제 2 반도체층(420b)이 형성되고, 상기 제 2 반도체층(420b)의 순수 비정질 실리콘층(410)이 상기 데이터 배선(426,426')의 주변으로 노출된 형태로 구성된다.
전술한 구성에서, 상기 화소 영역(P)의 일 측과 타 측에 위치한 데이터 배선(426,426')마다 양측에 제 1 수직라인(406a,406a')과 제 2 수직라인(406b,406b')이 이격되어 구성되고, 상기 제 1 및 제 2 수직 라인(406a,406a', 406b, 406b')을 상하에서 하나로 연결하는 제 1 수평라인(406c,406c')과 제 2 수평라인(406d,406d')과, 상기 화소 영역(P)을 가로질러 일측 및 타측의 데이터 배선(426,426')과 이격된 상기 제 2 수직라인(406b,406b')과 연결된 제 3 수평라인(406e,406e')으로 구성된 공통 배선이 구성된다.
상기 공통 배선(406a,406b,406c,406d,406e)은 액정패널을 완성한 후, 데이터 배선(426)에 오픈불량이 발생하지 않은 경우에는 공통 신호가 인가되며, 데이터 배선(426)이 오픈될 경우에만 수리배선(repair line)으로 사용된다.
이때, 상기 다수의 데이터 배선(426, 426')중, 임의의 데이터 배선(426)이 오픈되었다고 가정할 경우, 상기 데이터 배선(426)과 교차하는 제 1 및 제 2 수평라인(406c,406d)와, 상기 제 1 수직 라인(406a)이 수리배선으로 상용되고, 나머지 제 3 수평라인(406e)과 이에 연결되고 상기 제 1 및 제 2 수평라인(406c,406d)과 분리된 제 2 수직라인(406b)이 공통 배선으로서 역할을 계속하게 된다.
이때, 상기 1 및 제 2 수평라인(406c, 406d)과 분리된 제 2 수직라인(406b)은 상기 데이터 배선(426)과 제 1 간격(G1)과 상기 제 1 간격(G1)에 비해 보다 넓은 제 2 간격(G2)을 두고 이격되어 구성되는 것을 특징으로 한다.
즉, 상기 제 2 수직라인(406b)은 상기 데이터 배선(426)의 일측에 제 1 간격(G1)을 두고 이격되어 구성되는데, 상기 제 1 수직라인(406a)과 제 2 수직라 인(406b)을 연결하는 제 1 및 제 2 수평라인(406c, 406d)이 연결되었던 상기 제 2 수직라인(406b)의 연결부(CO)의 상하로 인접하여 상기 데이터 배선(426)과 제 2 간격(G2)을 두고 이격되어 구성된다.
이러한 제 2 간격(G2)을 통해 상기 제 2 수직라인(406b)과 제 1 및 제 2 수평라인(406c, 406d)을 분리시키기 위한 레이저 커팅(cutting)이 용이하게 되므로, 상기 제 2 수직라인(406b)과 제 1 및 제 2 수평라인(406c, 406d)을 레이저를 통해 분리하고자 할 시, 상기 레이저에서 발산되는 레이저빔이 상기 제 2 수직라인(406b) 및 이에 인접한 데이터 배선(426)에도 조사되어 이들의 손상을 유발시켰던 문제점을 방지하게 된다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
도 1은 액정표시장치의 구성을 개략적으로 도시한 단면도이고,
도 2는 종래에 따른 액정표시장치용 어레이기판의 일부를 확대한 평면도이고,
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 일부를 확대한 평면도이고,
도 4는 도 3의 구조에서, 공통배선을 이용하여 오픈된 데이터 배선을 수리하는 방법을 설명하기 위한 평면도이고,
도 5는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,
도 6은 도 5의 구조에서, 수리배선을 이용하여 오픈된 데이터 배선을 수리하는 방법을 설명하기 위한 평면도이고,
도 7a 내지 도 7d는 도 6의 Ⅶ-Ⅶ'를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이고,
도 8은 본 발명의 제 3 실시예에 따른 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,
도 9a 내지 도 9h는 도 8의 Ⅸ-Ⅸ'을 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이고,
도 10은 본 발명의 제 4 실시예에 따른 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,
도 11은 도 10의 구조에서 데이터 배선이 오픈되었을 경우, 이를 수리하는 방법을 설명하기 위한 평면도이고,
도 12는 본 발명의 제 5 실시예에 따른 액정표시장치용 어레이기판의 일부를 확대 도시한 평면도이다.
Claims (17)
- 게이트 배선 및 데이터배선이 서로 교차하여 화소영역을 정의하는 기판과;상기 게이트 배선과 상기 데이터 배선의 교차지점에 구성된 박막트랜지스터와;상기 화소 영역에 구성된 화소 전극과;상기 각 데이터 배선의 일 측과 타 측에 구성된 제 1 수직라인과 제 2 수직라인과, 상기 제 1 및 제 2 수직라인을 상하에서 연결하는 제 1 수평라인과 제 2 수평라인과, 상기 제 2 수직라인과 접촉하면서 이웃한 화소 영역으로 연장 형성된 제 3 수평라인으로 구성된 공통 배선을 포함하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 박막트랜지스터는 상기 게이트 배선과 연결되는 게이트 전극과, 상기 게이트 전극 상부에 절연막을 사이에 두고 적층된 액티브층과 오믹 콘택층과, 상기 오믹 콘택층의 상부에 구성되고, 상기 데이터 배선과 연결된 소스 전극과 이와 이격된 드레인 전극을 포함하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 제 3 수평라인은, 상기 데이터 배선의 일 측마다 구성된 상기 제 2 수직 라인과 동시에 연결된 것을 특징으로 하는 액정표시장치용 어레이기판.
- 게이트 배선 및 데이터 배선이 서로 교차하여 다수의 화소영역이 정의된 기판을 준비하는 단계와;상기 게이트 배선과 동일층에 형성되고, 상기 데이터 배선의 일 측과 타 측에 위치한 제 1 수직라인과 제 2 수직라인과, 상기 제 1 및 제 2 수직라인을 상하에서 연결하는 제 1 수평라인과 제 2 수평라인과, 상기 제 2 수직라인과 접촉하면서 이웃한 화소 영역으로 연장 형성된 제 3 수평라인으로 구성된 공통 배선을 형성하는 단계와;상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와;상기 화소 영역에 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 4 항에 있어서,상기 제 3 수평라인은, 상기 데이터 배선의 일 측마다 형성된 상기 제 2 수직 라인과 동시에 연결되도록 형성된 것을 특징으로 하는 액정표시장치용 어레이기 판 제조방법.
- 다수의 화소 영역이 정의된 기판을 준비하는 단계와;상기 화소 영역의 일 측마다 게이트 배선과 게이트 전극 그리고 상기 게이트 배선과 수직한 화소 영역의 일측과 타측에 각각 제 1 수직라인과 제 2 수직라인과, 상기 제 1 및 제 2 수직라인을 상하에서 연결하는 제 1 수평라인과 제 2 수평라인과, 상기 제 2 수직라인과 접촉하면서 이웃한 화소 영역으로 연장 형성된 제 3 수평라인으로 구성된 공통 배선을 형성하는 단계와;상기 기판의 전면에 게이트 절연막을 형성하는 단계와;상기 게이트 전극에 대응하는 상기 게이트 절연막의 상부에 액티브층과 오믹 콘택층을 형성하는 단계와;상기 오믹 콘태택층의 상부에 이격된 소스 전극과 드레인 전극과, 데이터 배선을 형성하는 단계와;상기 기판의 전면에 보호막을 형성하고, 상기 드레인 전극의 일부를 노출하는 단계와;상기 드레인 전극과 접촉하면서 상기 화소 영역에 구성된 투명 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판 제조방법.
- 제 6 항에 있어서,상기 제 3 수평라인은, 상기 데이터 배선의 일 측마다 형성된 상기 제 2 수직 라인과 동시에 연결되도록 형성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
- 제 6 항에 있어서,상기 액티브층과 오믹콘택층 그리고 소스전극 및 드레인전극과, 데이터배선은 하나의 마스크 공정을 통해 형성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 있어서,상기 화소 영역의 일 측 모서리에 스위칭 영역과, 상기 게이트 배선과 교차하는 화소 영역의 일 측에 데이터 영역을 정의하는 단계와;상기 게이트 절연막의 상부에 순수비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와;상기 도전성 금속층의 상부에 감광층을 형성하는 단계와;상기 스위칭 영역에 대응하여 반투과부와 이를 중심으로 양측에 차단부가 구 성되고, 상기 데이터 영역에 차단부가 구성된 마스크를 위치시키는 단계와;상기 마스크의 상부로 빛을 조사하여 하부의 감광층을 노광하고 현상하여, 상기 스위칭 영역에 단차진 제 1 감광패턴과, 상기 데이터 영역에 제 2 감광패턴을 형성하는 단계와;상기 제 1 및 제 2 감광패턴의 주변으로 노출된 도전성 금속층과 하부의 불순물 및 순수 비정질 실리콘층을 제거하여, 상기 제 1 감광패턴의 하부에 소스,드레인 금속층과 이에 연결되고 상기 제 2 감광패턴의 하부에 위치하는 데이터 배선과, 상기 소스, 드레인 금속층의 하부에 제 1 반도체층과 이에 연결되고, 상기 데이터 배선의 하부에 구성된 제 2 반도체층을 형성하는 단계와;상기 제 1 감광패턴의 낮은 부분을 애싱하여 하부의 소스,드레인 금속층을 노출하는 단계와;상기 노출된 소스, 드레인 금속층과 하부의 불순물 비정질 실리콘을 제거하여, 소스 전극과 드레인 전극과 하부의 오믹 콘택층을 형성하는 단계와;상기 제 1 및 제 2 감광패턴을 제거하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 9 항에 있어서,상기 제 1 및 제 2 반도체층은 패턴된 순수 비정질 실리콘층과 불순물 비정질 실리콘층이며, 상기 소스 및 드레인 전극과 상기 오믹 콘택층을 형성하는 공정 에서, 상기 소스 및 드레인 전극과 상기 데이터 배선의 주변으로 하부의 순수 비정질 실리콘층이 노출되는 것을 특징으로 하는 액정표시장치용 어레이 기판 제조방법.
- 제 10 항에 있어서,상기 오믹 콘택층은 불순물 비정질 실리콘층이며, 하부의 순수 비정질 실리콘층은 액티브층인 액정표시장치용 어레이기판 제조방법.
- 게이트 배선 및 데이터배선이 서로 교차하여 화소영역을 정의하는 기판과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와; 상기 화소 영역에 구성된 화소 전극과; 상기 데이터 배선의 일 측과 타 측에 각각 구성된 제 1 수직라인과 제 2 수직라인과, 상기 제 1 및 제 2 수직라인을 상하에서 연결하는 제 1 수평라인과 제 2 수평라인과, 상기 제 2 수직라인과 접촉하면서 이웃한 화소 영역으로 연장 형성된 제 3 수평라인으로 구성된 공통 배선을 포함하는 액정표시장치용 어레이 기판에서, 상기 데이터 배선의 오픈 불량을 수리하는 방법은,상기 데이터 배선의 오픈부 상하에 위치한 상기 제 1 수평라인과 제 2 수평라인과 이와 겹치는 부분의 상기 데이터 배선을 각각 웰딩(welding)하는 단계와;상기 제 2 수직라인을 상기 제 1 및 2 수평라인으로부터 절단 분리하고 동시에, 상기 오픈된 상기 데이터 배선과 상기 화소 전극을 사이에 둔 타측 데이터 배선과 근접 이격된 상기 제 2 수직라인을 이와 접촉하는 상기 제 1 및 제 2 수평라인으로부터 절단 분리하는 공정을 동시에 진행하여, 상기 데이터 배선을 흐르는 신호가 상기 제 1 및 제 2 수평 라인과 상기 제 1 수직라인을 통해 우회하여 흐르도록 하는 단계를 포함하는 데이터 배선의 오픈불량 수리방법.
- 제 1 항에 있어서,상기 데이터 배선은 이의 일측에 구성된 상기 제 2 수직라인과 제 1 간격과 상기 제 1 간격에 보다 넓은 제 2 간격을 두고 이격되어 구성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 13 항에 있어서,상기 제 2 간격은 상기 제 1 및 제 2 수평라인이 연결된 상기 제 2 수직라인의 연결부의 상하로 인접하여 구성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 13 항에 있어서,상기 제 2 간격은 상기 제 1 간격의 2배인 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 게이트 배선 및 데이터배선이 서로 교차하여 화소영역을 정의하는 기판과, 상기 게이트 배선과 상기 데이터 배선의 교차지점에 구성된 박막트랜지스터와, 상기 화소 영역에 구성된 화소 전극과, 상기 각 데이터 배선의 일 측과 타 측에 구성된 제 1 수직라인과 제 2 수직라인과, 상기 제 1 및 제 2 수직라인을 상하에서 연결하는 제 1 수평라인과 제 2 수평라인과, 상기 제 2 수직라인과 접촉하면서 이웃한 화소 영역으로 연장 형성된 제 3 수평라인으로 구성된 공통 배선을 포함하며, 상기 데이터 배선은 이의 일측에 구성된 상기 제 2 수직라인과 제 1 간격과 상기 제 1 간격에 보다 넓은 제 2 간격을 두고 이격되어 구성되는 것을 특징으로 하는 액정표시장치용 어레이 기판에서, 상기 데이터 배선의 오픈 불량을 수리하는 방법은,상기 데이터 배선의 오픈부 상하에 위치한 상기 제 1 수평라인과 제 2 수평라인과 이와 겹치는 부분의 상기 데이터 배선을 각각 웰딩(welding)하는 단계와;상기 제 2 수직라인을 상기 제 1 및 2 수평라인으로부터 절단 분리하고 동시에, 상기 오픈된 상기 데이터 배선과 상기 화소 전극을 사이에 둔 타측 데이터 배선과 근접 이격된 상기 제 2 수직라인을 이와 접촉하는 상기 제 1 및 제 2 수평라인으로부터 절단 분리하는 공정을 동시에 진행하여, 상기 데이터 배선을 흐르는 신호가 상기 제 1 및 제 2 수평 라인과 상기 제 1 수직라인을 통해 우회하여 흐르도록 하는 단계를 포함하는 데이터 배선의 오픈불량 수리방법.
- 제 16 항에 있어서,상기 제 2 간격은 상기 제 2 수직라인을 상기 제 1 및 2 수평라인으로부터 절단 분리하는 영역인 것을 특징으로 하는 데이터 배선의 오픈불량 수리방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060126167 | 2006-12-12 | ||
| KR20060126167 | 2006-12-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080054338A KR20080054338A (ko) | 2008-06-17 |
| KR100943732B1 true KR100943732B1 (ko) | 2010-02-23 |
Family
ID=39496912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070104342A KR100943732B1 (ko) | 2006-12-12 | 2007-10-17 | 액정표시장치용 어레이 기판과 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7884364B2 (ko) |
| KR (1) | KR100943732B1 (ko) |
| CN (1) | CN101202287B (ko) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8223287B2 (en) * | 2006-10-11 | 2012-07-17 | Seiko Epson Corporation | Electrooptic device and electronic device |
| KR101253497B1 (ko) * | 2008-06-02 | 2013-04-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
| CN101614916B (zh) * | 2008-06-25 | 2012-05-30 | 北京京东方光电科技有限公司 | Tft-lcd像素结构和液晶显示器修复断线的方法 |
| KR100986845B1 (ko) * | 2008-08-14 | 2010-10-08 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치의 배선수리구조 및 그 수리방법 |
| CN101666948B (zh) * | 2008-09-03 | 2011-01-05 | 北京京东方光电科技有限公司 | Tft-lcd像素结构、制造方法和断线修复方法 |
| CN101713892B (zh) * | 2008-10-08 | 2011-10-05 | 瀚宇彩晶股份有限公司 | 像素结构与其修补方法 |
| CN101866084B (zh) * | 2009-04-15 | 2014-07-23 | 上海天马微电子有限公司 | 像素单元、液晶显示装置及缺陷修复方法 |
| EP2256544A1 (en) * | 2009-05-27 | 2010-12-01 | Polymer Vision Limited | A method for manufacturing a display panel and a display panel provided with repairable elements. |
| CN102023438B (zh) * | 2009-09-18 | 2012-02-29 | 上海天马微电子有限公司 | 液晶显示装置及制造方法、缺陷修复方法 |
| KR101225444B1 (ko) * | 2009-12-08 | 2013-01-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법과 그의 리페어 방법 |
| CN101943835A (zh) * | 2010-09-07 | 2011-01-12 | 华映光电股份有限公司 | 液晶显示面板的修补结构及其修补方法 |
| US8797487B2 (en) | 2010-09-10 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, liquid crystal display device, and manufacturing method thereof |
| TWI421812B (zh) * | 2010-10-08 | 2014-01-01 | Au Optronics Corp | 顯示面板之陣列基板及其修補方法 |
| KR101916100B1 (ko) * | 2011-08-29 | 2018-11-08 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
| CN104090435B (zh) * | 2014-06-24 | 2016-08-24 | 合肥鑫晟光电科技有限公司 | 一种显示面板的修复方法及显示面板 |
| CN104298035A (zh) * | 2014-09-23 | 2015-01-21 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的数据线断线的修复方法、显示装置 |
| CN104516133B (zh) * | 2015-01-27 | 2017-12-29 | 深圳市华星光电技术有限公司 | 阵列基板及该阵列基板的断线修补方法 |
| CN104597640B (zh) * | 2015-02-12 | 2017-06-27 | 深圳市华星光电技术有限公司 | 阵列基板及其断线修补方法 |
| CN104916650B (zh) * | 2015-06-18 | 2017-10-27 | 合肥鑫晟光电科技有限公司 | 一种双栅线阵列基板、显示面板及显示装置 |
| CN104880876A (zh) * | 2015-06-18 | 2015-09-02 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的数据线开路修复方法以及显示装置 |
| CN105093754B (zh) * | 2015-08-21 | 2019-02-22 | 重庆京东方光电科技有限公司 | 一种tft-lcd阵列基板及其制作方法、显示装置 |
| CN105870058B (zh) * | 2016-06-08 | 2018-12-18 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板的制作方法 |
| CN106773427A (zh) * | 2017-03-10 | 2017-05-31 | 京东方科技集团股份有限公司 | 数据线维修方法和阵列基板 |
| CN106802526A (zh) | 2017-04-01 | 2017-06-06 | 合肥鑫晟光电科技有限公司 | 阵列基板及其开路修理方法、显示装置 |
| US10886355B2 (en) | 2018-04-17 | 2021-01-05 | Samsung Display Co., Ltd. | Liquid crystal display device |
| TWI662349B (zh) * | 2018-05-18 | 2019-06-11 | 友達光電股份有限公司 | 畫素結構 |
| CN110265410B (zh) * | 2019-06-21 | 2021-12-14 | 京东方科技集团股份有限公司 | 一种显示面板的制作方法，以及显示面板和显示装置 |
| CN116661202A (zh) * | 2022-02-18 | 2023-08-29 | 成都中电熊猫显示科技有限公司 | 阵列基板以及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002182246A (ja) | 2000-03-29 | 2002-06-26 | Fujitsu Ltd | 液晶表示装置及び液晶表示装置の欠陥修復方法 |
| KR20050070480A (ko) * | 2003-12-30 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 이의 제조방법 |
| KR20050105591A (ko) * | 2004-04-30 | 2005-11-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR20050117845A (ko) * | 2004-06-11 | 2005-12-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441401B1 (en) * | 1999-03-19 | 2002-08-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for repairing the same |
| KR20020042898A (ko) * | 2000-12-01 | 2002-06-08 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100480333B1 (ko) | 2002-04-08 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| TWI242671B (en) * | 2003-03-29 | 2005-11-01 | Lg Philips Lcd Co Ltd | Liquid crystal display of horizontal electronic field applying type and fabricating method thereof |
| KR101090253B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR101229413B1 (ko) * | 2006-04-18 | 2013-02-04 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 |
-
2007
- 2007-10-01 US US11/905,491 patent/US7884364B2/en active Active
- 2007-10-17 KR KR1020070104342A patent/KR100943732B1/ko active IP Right Grant
- 2007-11-22 CN CN2007101655941A patent/CN101202287B/zh active Active
-
2010
- 2010-12-30 US US12/982,252 patent/US8603866B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002182246A (ja) | 2000-03-29 | 2002-06-26 | Fujitsu Ltd | 液晶表示装置及び液晶表示装置の欠陥修復方法 |
| KR20050070480A (ko) * | 2003-12-30 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 이의 제조방법 |
| KR20050105591A (ko) * | 2004-04-30 | 2005-11-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR20050117845A (ko) * | 2004-06-11 | 2005-12-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8603866B2 (en) | 2013-12-10 |
| KR20080054338A (ko) | 2008-06-17 |
| CN101202287B (zh) | 2010-12-01 |
| US7884364B2 (en) | 2011-02-08 |
| CN101202287A (zh) | 2008-06-18 |
| US20080135857A1 (en) | 2008-06-12 |
| US20110097836A1 (en) | 2011-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100943732B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR100978369B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101100674B1 (ko) | 씨오티 구조 액정표시장치용 어레이 기판 제조방법 | |
| JP4754877B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4537946B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100916603B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR101248003B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR100892087B1 (ko) | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100930363B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판 제조방법 | |
| JP4685681B2 (ja) | 横電界方式の液晶表示装置用アレイ基板とその製造方法 | |
| KR101127218B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20080002221A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| JP2009301002A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR101249774B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101242032B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101197221B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 | |
| KR20080048861A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101202982B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101027943B1 (ko) | 액정표시장치용 어레이 기판과 제조방법 | |
| KR101058455B1 (ko) | 액정표시장치용 어레이 기판과 제조방법 | |
| KR101127217B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 | |
| KR101355920B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101092344B1 (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101102425B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 | |
| KR101408687B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 10 |