KR101249774B1 - 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 - Google Patents

횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 Download PDF

Info

Publication number
KR101249774B1
KR101249774B1 KR1020050133556A KR20050133556A KR101249774B1 KR 101249774 B1 KR101249774 B1 KR 101249774B1 KR 1020050133556 A KR1020050133556 A KR 1020050133556A KR 20050133556 A KR20050133556 A KR 20050133556A KR 101249774 B1 KR101249774 B1 KR 101249774B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
photosensitive
opaque
gate
Prior art date
Application number
KR1020050133556A
Other languages
English (en)
Other versions
KR20070070727A (ko
Inventor
김의태
임병호
이현규
박상욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050133556A priority Critical patent/KR101249774B1/ko
Priority to US11/643,794 priority patent/US7652738B2/en
Publication of KR20070070727A publication Critical patent/KR20070070727A/ko
Application granted granted Critical
Publication of KR101249774B1 publication Critical patent/KR101249774B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 고휘도 및 고 콘트라스트를 구구현하는 횡전계방식 액정표장치용 어레이 기판과 그 제조방법에 관한 것이다.
본 발명의 구성은, 화소 영역에 공통 전극과 화소 전극을 구성함에 있어, 투명전극과 이보다 작은 폭의 불투명전극을 적층하여 구성하는 것을 특징으로 한다.
이러한 구성으로, 횡전계의 특성상 개구영역으로 사용할 수 있는 전극의 에지부분은 투명하여 휘도를 개선할 수 있고, 전극의 중심영역은 불투명하여 빛샘을 완벽하게 차단할 수 있으므로 고콘트라스트 특성을 얻을 수 있다.

Description

횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법{An array substrate for In-Plane switching mode LCD and method of fabricating of the same}
도 1은 일반적인 횡전계 방식 액정표시장치의 일부를 개략적으로 도시한 단면도이고,
도 2는 종래의 제 1 예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 일부를 확대한 평면도이고,
도 3a 내지 도 3e는 도 2의 Ⅲ-Ⅲ을 따라 절단하여, 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 4는 종래의 제 2 예에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부 단면도이고,
도 5는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 단면도이고,
도 6은 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이고,
도 7a 내지 도 7h는 도 6의 Ⅵ-Ⅵ을 따라 절단하여 본 발명의 제 1 실시예에 따른 공정순서를 도시한 공정 단면도이고,
도 8은 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이 기 판의 구성을 개략적으로 도시한 단면도이고,
도 9a 내지 도 9k는 본 발명의 제 2 실시예에 따른 공정순서에 따라 도시한 공정 단면도이고,
도 10은 본 발명의 제 3 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 일부를 확대한 평면도이고,
도 11은 도 10의 Ⅹ-Ⅹ을 따라 절단한 단면도이고,
도 12와 도 13은 본 발명의 제 4 실시예에 따른 공통 전극과 화소 전극의 형상을 도시한 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 108 : 게이트 배선
110 : 게이트 전극 112 : 공통 배선
118 : 반도체층 114 : 공통전극
122 : 소스 전극 124 : 드레인 전극
126 : 데이터 배선 132 : 화소 전극
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특 히, 고휘도 및 고 콘트라스트(contrast)를 구현하는 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액체와 고체의 중간상인 액정의 전기-광학적 성질을 표시장치에 응용한 것이다. 즉, 액정은 액체와 같은 유동성을 갖는 유기분자인 액정이 결정과 같이 규칙적으로 배열된 상태의 것으로, 이 분자배열이 외부 전계에 의해 변화하는 성질을 이용한 것이다.
즉, 액정의 분자배열 방향을 임의로 조절하면, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판(상부기판)과 화소 전극이 형성된 어레이 기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.
이하, 도 1을 참조하여 일반적인 횡전계 방식 액정표시장치에 관해 상세히 설명한다.
도 1은 일반적인 횡전계 방식 액정표시장치의 개략적인 구성을 도시한 단면도이다.
도시한 바와 같이, 종래에 따른 횡전계 방식 액정표시장치(B)는 컬러필터기판(B1)과 어레이기판(B2)이 대향하여 구성되며, 컬러필터기판및 어레이기판 (B1,B2)사이에는 액정층(LC)이 개재되어 있다.
상기 어레이기판(B2)은 투명한 절연 기판(10)에 정의된 다수의 화소(P)마다 박막트랜지스터(T)와 공통 전극(18)과 화소 전극(30)이 구성된다.
상기 박막트랜지스터(T)는 게이트 전극(14)과, 게이트 전극(14) 상부에 절연막(20)을 사이에 두고 구성된 반도체층(22)과, 반도체층(22)의 상부에 서로 이격하여 구성된 소스 및 드레인 전극(24,26)을 포함한다.
전술한 구성에서, 상기 공통 전극(18)과 화소 전극(30)은 동일 기판(10)상에 서로 평행하게 이격하여 구성된다.
그런데, 상기 공통 전극(18)은 상기 게이트 전극(14)과 동일층 동일물질로 구성되고, 상기 화소 전극(30)은 상기 소스 및 드레인 전극(24,26)과 동일층 동일물질로 구성할 수 있다.
도시하지는 않았지만, 상기 화소(P)의 일 측을 따라 연장된 게이트 배선(미도시)과, 이와는 수직한 방향으로 연장된 데이터 배선(미도시)이 구성되고, 상기 공통 전극(18)에 전압을 인가하는 공통 배선(미도시)이 구성된다.
상기 컬러필터 기판(B1)은 투명한 절연 기판(40) 상에, 상기 게이트 배선(미 도시)과 데이터 배선(미도시)과 박막트랜지스터(T)에 대응하는 부분에 형성된 블랙매트릭스(42)와, 상기 화소(P)에 대응하여 형성된 컬러필터(44a,44b)를 포함한다.
상기 액정층(LC)은 상기 공통 전극(18)과 화소 전극(30)의 수평전계(35)에 의해 동작된다.
전술한 구성에서는, 상기 공통 전극(18)은 상기 게이트 전극과 동일층 동일물질로 구성하고, 상기 화소 전극은 소스 및 드레인 전극과 동일층 동일물질로 구성되었기 때문에, 상기 공통 전극과 화소 전극에 대응하는 영역은 사실상 개구영역으로 사용할 수 없으므로 그 만큼 낮은 휘도를 보이게 된다.
이를 해결하기 위한 방법으로, 상기 화소 전극을 투명한 재질로 구성한 구조가 제안되었다.
이하, 도 2를 참조하여 설명한다.
도 2는 종래의 제 2 예에 따른 횡전계방식 액정표시장치용 어레이기판의 일부를 확대한 평면도이다.
도시한 바와 같이, 다수의 화소 영역(P)이 정의된 기판(50)상에, 상기 화소 영역(P)의 제 1 변을 따라 연장된 게이트 배선(52)과, 상기 게이트 배선(52)과는 수직하게 교차하여 화소 영역(P)의 제 2 변을 따라 연장된 데이터 배선(70)이 구성된다.
또한, 상기 게이트 배선(52)과는 평행하게 이격된 화소 영역(P)의 제 3 변을 따라 연장된 공통 배선(56)을 구성한다.
상기 게이트 배선(52)과 데이터 배선(70)의 교차지점에는 상기 게이트 배선 (52)과 연결된 게이트 전극(54)과, 게이트 전극(54) 상부의 반도체층(62)과, 반도체층(62) 상부의 소스 전극(66)과 드레인 전극(68)을 포함하는 박막트랜지스터(T)가 구성된다.
상기, 화소 영역(P)은 상기 공통 배선(56)에 수직하게 연장되고 서로 평행하게 이격된 공통 전극(58)이 구성되고, 상기 공통 전극(58)사이에는 공통 전극(58)과 평행하게 이격된 화소 전극(76)이 구성된다.
이때, 상기 공통 전극(58)은 불투명한 금속으로 구성되고, 상기 화소 전극(76)은 투명한 금속으로 구성된다. 이와 같이 상기 화소 전극(76)을 투명한 금속으로 구성함으로써 종래의 제 1 예에 비해 휘도가 상당히 개선되는 효과를 얻을 수 있다.
그런데, 투명 전극이라고 해서 전극의 전면이 모두 개구영역이 되는 것이 아니고, 상기 공통 전극(58)과 화소 전극(76)사이에 발생하는 전계가 미치는 범위 즉, 상기 화소 전극(76)의 양측 에지부가 개구영역으로 사용될 수 있으며, 이와 같은 개구영역의 면적은 단위 화소 단위로 보면 작을지 모르지만, 액정패널의 전체로 보면 상당한 면적이 되므로 휘도가 상당히 개선되는 효과가 있다.
이하, 공정 단면도를 참조하여, 종래의 제 2 예에 따를 횡전계방식 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 3a 내지 도 3e는 도 2의 Ⅲ-Ⅲ을 따라 절단하여, 종래의 공정순서에 따라 도시한 공정 단면도이다.
도 3a는 제 1 마스크 공정을 나타낸 도면으로 도시한 바와 같이, 기판(50)상 에 스위칭 영역(S)을 포함하는 화소영역(P)을 정의 한다.
상기 스위칭 영역과 화소 영역(S,P)이 정의된 기판(50)상에 일 방향으로 연장된 게이트 배선(도 2의 52)과, 상기 게이트 배선(52)과 연결된 게이트 전극(54)을 형성한다.
동시에, 상기 게이트 배선(도 2의 52)과 평행한 방향으로 공통 배선(도 2의 56)을 형성하고, 상기 공통 배선(56)에서 수직한 방향으로 연장된 막대 형상의 공통 전극(58)을 다수개 구성한다.
상기 게이트 전극(54)과 게이트 배선(도 2의 52)과 공통 배선(도 2의 56)이 형성된 기판(50)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(60)을 형성한다.
도 3b는 제 2 마스크 공정을 나타낸 도면으로 도시한 바와 같이, 상기 게이트 절연막(60)이 형성된 기판(50)의 전면에 순수 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 상기 게이트 전극(54)에 대응하는 게이트 절연막(60)의 상부에 액티브층(62)과 오믹 콘택층(64)을 형성한다.
도 3c 제 3 마스크 공정을 나타낸 도면으로 도시한 바와 같이, 상기 액티브층(62)과 오믹 콘택층(64)이 형성된 기판(50)의 전면에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 몰리텅스텐(MoW)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하고 패턴 하여, 상기 오믹 콘택층(62)의 상부에 이격된 소스 전극(66)과 드레인 전극(68)을 형성한다.
동시에, 상기 소스 전극(66)과 연결되는 동시에 상기 게이트 배선(도 2의 52)과 수직하게 교차하는 데이터 배선(70)을 형성한다.
이때, 상기 소스 전극(66)과 드레인 전극(68)의 이격된 사이로 노출된 오믹 콘택(62)층을 제거하여, 상기 오믹 콘택층(62)하부의 액티브층(64)을 노출하는 공정을 진행한다.
도 3d 제 4 마스크 공정을 나타낸 도면으로 도시한 바와 같이, 상기 소스 및 드레인 전극(66,68)등이 형성된 기판(50)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하거나 경우에 따라서는, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(72)을 형성한다.
상기 보호막(72)을 패턴하여, 상기 드레인 전극(68)의 일부를 노출하는 드레인 콘택홀(74)을 형성한다.
도 3e는 제 5 마스크 공정을 나타낸 도면으로 도시한 바와 같이, 상기 드레인 전극(68)의 일부를 노출하는 보호막(50)이 형성된 기판(50)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(68)과 접촉하는 화소 전극 (76)을 형성한다.
전술한 바와 같은 5 마스크 공정으로 종래의 제 2 예에 따른 횡전계방식 액정표시장치용 어레이기판을 제작할 수 있다.
그런데, 전술한 구성 또한 상기 공통 전극이 불투명하기 때문에 여전히 휘도는 만족스러운 수준에 도달하지 못한다.
따라서, 이를 극복하기 위해 제안된 구조가, 상기 화소 전극과 공통 전극 모두를 투명한 재질로 구성한 구조이다.
이에 대해 이하 도 4를 참조하여 설명한다.
도 4는 종래의 제 3 예에 따른 횡전계방식 액정표시장치용 어레이기판의 일부를 도시한 단면도이다.
도시한 바와 같이, 기판(50)은 스위칭 영역을 포함하는 다수의 화소 영역(P)으로 정의되며, 상기 스위칭 영역(S)에는 게이트 전극(54)과 게이트 절연막(60)과 액티브층(62)과 오믹 콘택층(64)과, 소스 전극 및 드레인 전극(66,68)이 적층된 박막트랜지스터(T)가 구성된다.
상기 화소 영역(P)의 사이에는 화소 영역(P)의 길이 방향을 따라 상기 소스 및 드레인 전극(66,68)과 동일층 동일물질로 형성된 데이터 배선(70)이 구성된다.
이때, 도시하지는 않았지만, 앞서 도 2에 도시한 바와 같이, 상기 데이터 배선(70)과 교차하는 방향으로 게이트 배선(미도시), 게이트 배선(미도시)과 평행하게 공통 배선(미도시)이 구성된다.
상기 화소 영역(P)에는 상기 드레인 전극(68)과 접촉하는 투명한 화소 전극 (76)과, 상기 공통 배선(미도시)과 접촉하는 투명한 공통 전극(78)이 구성된다.
전술한 구성은, 종래의 제 2 실시예와 동일하게 제 5 마스크 공정으로 제작할 수 있으며, 상기 두 전극을 모두 투명하게 구성할 수 있기 때문에 종래의 제 2예와 비교하여 휘도가 더욱 개선되는 효과가 있다.
그런데, 전술한 바와 같이 공통 전극 또는 화소 전극을 투명전극으로 구성하거나 두 전극을 모두 투명전극(76,78)으로 구성하게 되면, 각 전극의 에지영역(E)은 두 전극 사이에 발생한 수평전계가 미치는 범위에 있으므로 개구영역으로 사용할 수 있어 종래의 제 1 예에 비해 휘도는 더욱 개선될 수 있지만, 상기 두 전극의 중심 영역(C)은 개구영역으로 사용할 수 없으며 오히려 빛 샘이 발생하기 때문에, 사실상 블랙을 구현할 경우 빛샘이 선형태로 나타나는 전경선이 발생하게 된다.
따라서, 명암비(contrast ratio)를 저하하는 원인이 될 수 있다.
본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 고휘도를 구현함과 동시에, 고 콘트라스트를 구현할 수 있는 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법을 제공하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 횡전계 방식 액정표시장치용 어레이기판은 다수의 화소 영역이 정의된 기판과; 상기 화소 영역의 일 측과 타 측에 위치하여, 교차 구성된 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 위치한 박막트랜지스터와; 상기 화소 영역에 구성되고, 투명전극과 이보다 작은 폭의 불투명 전극이 적층된 공통전극과 이와 평행하게 이격하여 구성된 화소 전극을 포함한다.
상기 박막트랜지스터는 상기 게이트 배선과 연결되는 게이트 전극과, 상기 게이트 전극의 상부에 절연막을 사이에 두고 구성된 액티브층과 오믹 콘택층과, 상기 오믹 콘택층의 상부에 이격하여 구성된 소스 전극과 드레인 전극을 포함한다.
상기 게이트 배선과 이격하여 평행하게 위치하고, 상기 공통 전극과 연결되는 공통배선을 더욱 구성하며, 상기 공통 배선은 투명 전극과 이보다 작은 폭의 불투명 전극을 적층하여 구성한다.
상기 공통 전극과 화소 전극은 세로로 구성한 막대 형상이거나, 가로로 구성한 막대형상이거나, 세로방향을 따라 지그재그 형상으로 구성할 수 있는 것을 특징으로 한다.
상기 화소 전극은 투명전극 이거나, 투명 전극과 이보다 작은 폭의 불투명 전극을 적층하여 구성한 것을 특징으로 다.
상기 투명전극의 폭은 상기 불투명 전극의 폭 보다 1㎛~4㎛더 큰 것을 특징으로 하며, 상기 투명전극은 불투명 전극의 좌우로 0.5㎛~2㎛의 폭으로 연장된 형형상으로 구성한다.
본 발명의 제 1 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판 상에 스위칭 영역을 포함하는 다수의 화소 영역을 정의하는 단계와; 상 기 화소 영역의 일 측에 게이트 배선을 형성하고, 이와 교차하는 방향의 상기 화소 영역의 타 측에 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에, 게이트 전극과 게이트 절연막과, 액티브층과 오믹 콘택층과, 소스전극(및 드레인 전극)을 순차 적층하여 박막트랜지스터를 형성하는 단계와; 상기 화소영역에, 투명전극과 이보다 작은 폭의 불투명 전극이 적층된 공통전극과 이와 평행하게 이격되어 위치하는 화소 전극을 형성하는 단계를 포함한다.
본 발명의 제 2 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판 상에 다수의 화소 영역을 정의하는 단계와; 상기 기판 상에 투명 전극층과 불투명 전극층을 적층하고 패턴하여, 투명 전극과 이보다 작은 폭의 불투명 전극이 적층된 게이트 전극과, 게이트 전극에서 상기 화소 영역의 일변으로 연장된 게이트 배선과, 상기 화소 영역에 막대 형상의 공통 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고, 섬형상의 액티브층과 오믹 콘택층을 형성하는 제 2 마스크 공정 단계와; 상기 오믹 콘택층의 상부에 이격된 소스 전극과 드레인 전극과, 상기 소스 전극에서 상기 게이트 배선과 교차하는 방향으로 연장된 데이터 배선을 형성하는 제 3 마스크 공정 단계와; 상기 기판의 전면에 형성되고, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 제 4 마스크 공정 단계와; 상기 드레인 전극과 접촉하고, 상기 공통 전극과 평행하게 이격하여 구성된 화소 전극을 형성하는 제 5 마스크 공정단계를 포함한다.
상기 제 1 마스크 공정은, 기판 상에 투명 전극층과 불투명 전극층과 감광층 을 적층하는 단계와; 상기 감광층의 상부에 투과부와 차단부로 구성된 마스크를 위치시키고, 상기 마스크의 상부로부터 빛을 조사하여 하부의 감광층을 부분적으로 노광하는 단계와; 상기 부분적으로 노광된 감광층을 현상하여, 상기 스위칭 영역과, 스위칭 영역 위치하면서 상기 화소 영역의 제 1 변으로 연장된 제 1 감광패턴과, 상기 화소영역에 다수의 막대 형상으로 형성된 제 2 감광패턴을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴의 주변으로 노출된 불투명 전극층과 그 하부의 투명 전극층을 제거하여, 상기 제 1 및 제 2 감광패턴의 하부에 투명 금속 패턴과 불투명 금속 패턴을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴을 애싱하여, 상기 제 1 및 제 2 감광패턴의 주변으로, 상기 불투명 금속 패턴을 일부 노출하는 단계와; 상기 노출된 불투명 금속 패턴을 제거하여, 하부의 투명 금속 패턴을 노출하는 단계와; 상기 제 1 및 제 2 감광패턴을 제거하여, 투명전극과 이보다 작은 폭의 불투명 전극이 적층된 게이트 전극과, 게이트 전극에서 연장된 게이트 배선과, 상기 화소 영역에 대응하여 막대 형상의 공통 전극을 형성하는 단계를 포함한다.
본 발명의 제 2 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판 상에 다수의 화소 영역을 정의하는 단계와; 상기 기판 상에 투명 전극층과 불투명 전극층을 적층하고 패턴하여, 투명 전극과 이보다 작은 폭의 불투명 전극이 적층된 게이트 전극과, 게이트 전극에서 상기 화소 영역의 일변으로 연장된 게이트 배선과, 상기 화소 영역에 막대 형상의 공통 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고, 액티브층과 오믹 콘택층과, 상기 오믹 콘택층 상부의 소스 전극과 드레인 전극과, 데이터 배선을 형성하는 제 2 마스크 공정 단계와; 상기 기판의 전면에 형성되고, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 제 3 마스크 공정 단계와; 상기 드레인 전극과 접촉하고, 상기 공통 전극과 평행하게 이격하여 구성된 화소 전극을 형성하는 제 4 마스크 공정단계를 포함한다.
상기 제 1 마스크 공정은, 기판 상에 투명 전극층과 불투명 전극층과 감광층을 적층하는 단계와; 상기 감광층의 상부에 투과부와 차단부로 구성된 마스크를 위치시키고, 상기 마스크의 상부로부터 빛을 조사하여 하부의 감광층을 부분적으로 노광하는 단계와; 상기 부분적으로 노광된 감광층을 현상하여, 상기 스위칭 영역과, 스위칭 영역 위치하면서 상기 화소 영역의 제 1 변으로 연장된 제 1 감광패턴과, 상기 화소영역에 다수의 막대 형상으로 형성된 제 2 감광패턴을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴의 주변으로 노출된 불투명 전극층과 그 하부의 투명 전극층을 제거하여, 상기 제 1 및 제 2 감광패턴의 하부에 투명금속패턴과 불투명 금속 패턴을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴을 애싱하여, 상기 제 1 및 제 2 감광패턴의 주변으로, 상기 불투명 금속 패턴을 일부 노출하는 단계와; 상기 노출된 불투명 금속 패턴을 제거하여 하부의 투명금속패턴을 노출하는 단계와; 상기 제 1 및 제 2 감광패턴을 제거하여, 투명전극과 이보다 작은 폭의 불투명 전극이 적층된 게이트 전극과, 게이트 전극에서 연장된 게이트 배선과, 상기 화소 영역에 대응하여 막대 형상의 공통 전극을 형성하는 단계를 포함한다.
상기 제 2 마스크 공정 단계는, 상기 게이트 전극과 게이트 배선과 공통 전극이 형성된 기판의 전면에 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정 질 실리콘층과 도전성 금속층을 적층하는 단계와; 상기 도전성 금속층의 상부에 감광층을 형성하고, 상기 감광층의 이격된 상부에 투과부와 반투과부와 차단부로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 빛을 조사하여 하부의 감광층을 부분 노광하는 단계와; 상기 부분 노광된 감광층을 현상하여, 상기 스위칭 영역에는 상기 게이트 전극에 대응하는 부분이 높이가 낮아 단차진 형상이고, 상기 단차진 형상에서 상기 게이트 배선과 교차하는 방향의 화소 영역의 제 2 변으로 연장된 형상으로 감광패턴을 형성하는 단계와; 상기 감광패턴의 주변으로 노출된 도전성 금속층과 그 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 제거하여, 상기 감광패턴의 하부에 패턴된 도전성 금속층과 불순물 비정질 실리콘층을 남기는 단계와; 상기 감광패턴을 애싱하여, 상기 게이트 전극에 대응하는 영역의 감광패턴을 제거하여, 하부의 패턴된 도전성 금속층의 일부를 노출하는 단계와; 상기 노출된 도전성 금속층을 제거하여, 상기 불순물 비정질 실리콘층의 상부에 이격된 소스 전극과 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극의 이격된 사이로 노출된 하부의 불순물 비정질 실리콘층을 제거하는 단계와; 상기 남겨진 감광패턴을 제거하여, 상기 게이트 전극에 대응하는 게이트 절연막의 상부에 순수 비정질 실리콘층인 액티브층과, 액티브층의 상부에 이격되고 불순물 비정질 실리콘층인 오믹 콘택층과, 상기 오믹 콘택층과 각각 접촉하는 소스 전극과 드레인 전극과, 상기 소스 전극에서 상기 게이트 배선과 교차하는 방향으로 연장된 데이터 배선을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 설명한다.
-- 제 1 실시예 --
이하, 도면을 참조하여, 본 발명에 따른 어레이 기판의 구성을 설명한다.
도 5는 본 발명의 제 1 실시예에 따른 횡전계방식 어레이기판의 일부를 확대한 평면도이다.
도시한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판(100)에 제 1 방향으로 다수의 게이트 배선(108)을 구성하고, 상기 게이트 배선(108)과 교차하는 제 2 방향으로 다수의 데이터 배선(126)을 구성한다.
또한, 상기 게이트 배선(108)과 평행한 방향으로 공통 배선(112)을 구성한다. 이때, 상기 공통 배선(112)은 다양한 형상으로 변형이 가능하다.
상기 게이트 배선(108)과 데이터 배선(126)의 교차지점에는 게이트 전극(110)과 액티브층(118)과 소스 전극(122)과 드레인 전극(124)을 포함하는 박막트랜지스터(T)를 구성한다.
상기 화소 영역(P)에는 드레인 전극(124)과 접촉하는 화소 전극(132)과, 상기 공통 배선(112)과 접촉하는 공통 전극(114)을 구성하는데, 상기 화소 전극(132)은 상기 드레인 전극(124)과 접촉하면서 상기 화소 영역(P)으로 수직하게 연장된 다수의 수직부로 구성되고, 상기 공통 전극(114)은 상기 공통 배선(112)에서 연장된 다수의 수직부로 구성되며, 상기 화소 전극(132)의 수직부와 평행하게 이격되도록 구성한다.
전술한 구성에서 특징적인 것은, 상기 공통 전극(114)을 구성할 때, 투명전극(TP)과 불투명 전극(OP)이 적층된 형상으로 구성하는 것이다.
이때, 불투명 전극(OP)은 상기 투명전극(TP)의 중심에 위치하며, 투명전극(TP)의 폭보다 작은 폭으로 구성하는 것을 특징으로 한다.
이와 같은 구성은, 상기 전극의 에지를 개구영역으로 사용할 수 있으므로 휘도를 개선할 수 있는 동시에, 중심영역의 빛샘을 차단할 수 있기 때문에 명암비(contrast ratio)를 높일 수 있는 장점이 있다.
이에 대해 이하, 도면을 참조하여 좀 더 상세히 설명한다.
도 6은 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도시한 바와 같이, 스위칭 영역(S)에 게이트 전극(110)과 게이트 절연막(116)과 액티브층(118)과 오믹 콘택층(120)과, 상기 오믹 콘택층(120)의 상부에 소스 전극(122)과 드레인 전극(124)이 적층된 박막트랜지스터(T)를 구성하고, 상기 화소 영역(P)에는 상기 게이트 전극(110)과 동일층 동일물질로 구성된 공통 전극(114)을 먼저 구성하고, 상기 공통 전극(114)의 사이에는 게이트 절연막(116)과 보호막(128)을 사이에 두고 투명한 재질의 화소 전극(132)을 구성한다.
이때, 앞서 언급한 바와 같이, 상기 공통 전극(114)은 투명한 전극(TP)과 이보다 작은 폭의 불투명 전극(OP)을 적층하여 구성하여, 상기 공통 전극(114)의 에지부(E1)로 하부의 투명전극(TP)이 노출되도록 한다.
이와 같이 하면, 상기 화소 전극(132)의 에지부(E2)와 더불어 공통 전극(114)의 에지부(E1)가 개구영역으로 사용될 수 있어 고휘도를 구현할 수 있고 또한, 상기 공통 전극의 중심영역은 불투명하기 때문에 빛샘이 발생하지 않아 명암비를 대폭 높일 수 있는 장점이 있다.
이하, 공정 단면도를 참조하여, 본 발명에 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 7a 내지 도 7h는 본 발명의 제 1 실시예에 따른 공정순서에 따라 도시한 공정 단면도이다.
도 7a 내지 도 7d는 제 1 마스크 공정을 나타낸 단면도이다.
도 7a에 도시한 바와 같이, 기판(100)상에 스위칭 영역(S)을 포함하는 화소영역(P)을 정의 한다.
상기 스위칭 영역(S)과 화소 영역(P)을 정의한 기판(100)의 전면에 투명전극층(102)과 불투명 전극층(104)을 적층하여 형성한다.
상기 투명 전극층(102)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 형성하고, 상기 불투명 전극층(104)은 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 몰리텅스텐(MoW)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 형성한다.
다음으로, 상기 불투명 전극층(104)의 상부에 포토레지스트(photoresist)를 도포하여 감광층(미도시)을 형성한 후, 제 1 마스크 공정을 통해 현상 및 노광하여, 상기 스위칭 영역(S)에 위치하면서 상기 화소 영역(P)의 일변으로 연장된 형상의 제 1 감광패턴(106a)과, 상기 제 1 감광패턴과 평행하게 이격된 영역에서 일 방향으로 연장되면서 동시에, 상기 화소 영역(P)으로 수직하게 연장된 막대 형상으로 구성된 제 2 감광패턴(106b)을 형성한다.
다음으로, 상기 제 1 및 제 2 감광패턴(106a,106b)의 주변으로 노출된 불투명 전극층(104)과 하부의 투명 전극층(102)을 제거하는 공정을 진행한다.
이때, 전술한 제거 공정은, 상기 노출된 불투명전극층(104)과 그 하부의 투명전극층(102)을 동시에 제거할 수 있는 에칭용액을 사용하여 습식식각 하는 방법으로 진행할 수 있다.
도 7b에 도시한 바와 같이, 상기 제 1 및 제 2 감광패턴(106a,106b)의 하부에 각각 투명 전극 패턴(TP)과 불투명 전극 패턴(OP)이 적층된 형상이 남게 된다.
이때, 상기 화소 영역(P)의 일변으로 연장 구성된 제 1 감광패턴(106a)의 하부에 패턴된 구성은 게이트 배선(도 5의 112)이 되고, 상기 스위칭 영역(S)의 제 1 감광패턴(106a)의 하부에 패턴된 구성은 게이트 전극(110)이 되고, 상기 제 2 감광패턴의 형상 중 상기 게이트 배선(도 5의 108)과 평행한 하부의 구성은 공통 배선(도 5의 112)이 되고, 상기 화소 영역(P)에 대응한 막대 형상의 하부에 위치한 구성은 공통 전극(114)이 된다.
도 7c에 도시한 바와 같이, 상기 게이트 배선(도 5의 112)과 게이트 전극(110)의 상부에 위치한 제 1 감광패턴(106a)과, 상기 공통 배선(도 5의 112)과 공통 전극(114)의 상부에 위치한 제 2 감광패턴(106b)을 표면으로부터 일부만 제거하기 위해, 일반적인 건식식각 공정과 유사한 애싱공정(ashing processing, 건식식각 공정과 유사)을 진행한다.
애싱공정을 진행하게 되면, 상기 제 1 및 제 2 감광패턴(106a,106b)은, 사방에서 표면으로부터 제거되기 시작하여 그 크기가 점점 줄어들게 되는데 이때, 하부 의 불투명 전극(OP)이 상기 제 1 및 제 2 감광패턴(106a,106b)의 주변으로 0.5㎛~2㎛정도 노출 되도록 애싱공정을 진행한다.
도 7d에 도시한 바와 같이, 상기 제 1 및 제 2 감광패턴(106a,106b)의 주변으로 노출된 불투명 전극 패턴(OP)만을 제거하는 공정을 진행하여, 제거된 불투명 전극패턴 하부의 투명 전극패턴(TP)을 노출한다.
이때는, 앞서 와는 달리 상기 불투명 전극 패턴(OP)만이 제거되는 에칭용액을 사용하여 습식식각하는 방법을 사용한다.
다음으로, 상기 제 1 및 제 2 감광패턴(106a,106b)을 제거하는 공정을 진행한다.
이상과 같이, 도 7a 내지 도 7d의 제 1 마스크 공정을 통해, 하부의 투명 전극 패턴(TP)과 이보다 작은 폭의 상부의 불투명 전극 패턴(OP)으로 구성된 게이트 배선(도 5의 108)과 게이트 전극(110)과 공통 배선(도 5의 112)과 공통 전극(114)을 형성할 수 있다.
도 7e는 제 2 마스크 공정을 도시한 도면으로, 적층된 투명 전극 패턴(TP)과 불투명 전극 패턴(OP)으로 구성된 게이트 배선(도 5의 108)과 게이트 전극(110)과 공통 배선(도 5의 112)과 공통 전극(114)이 형성된 기판(100)의 전면에 게이트 절연막(116)을 형성한다.
상기 게이트 절연막(116)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착하여 형성 한다.
다음으로, 상기 게이트 절연막(108)이 형성된 기판(100)의 전면에 순수 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 제 2 마스크 공정으로 패턴하여, 상기 게이트 전극(110)에 대응하는 게이트 절연막(116)의 상부에 섬형상의 액티브층(118)과 오믹 콘택층(120)을 형성한다.
도 7f는 제 3 마스크 공정을 도시한 도면으로, 상기 액티브층(118)과 오믹 콘택층(120)이 형성된 기판(100)의 전면에 도전성 금속을 증착하고 제 3 마스크 공정으로 패턴하여, 상기 오믹 콘택층(120)와 접촉하면서 이격된 소스 전극(122)과 드레인 전극(124)을 형성하고 동시에, 상기 소스 전극(122)에서 연장된 데이터 배선(126)을 형성한다.
상기 데이터 배선(126)은 상기 게이트 배선(도 5의 10)과 교차하는 상기 화소 영역(P)의 제 2 변을 따라 형성한다.
도 7g는 제 4 마스크 공정을 도시한 도면으로, 상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에, 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하거나 경우에 따라서는, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(128)을 형성한다.
상기 보호막(128)을 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(124) 의 일부를 노출하는 드레인 콘택홀(130)을 형성한다.
도 7h는 제 5 마스크 공정을 나타낸 도면으로, 상기 보호막(128)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 5 마스크 공정으로 패턴하여, 상기 드레인 전극(124)과 접촉하면서 상기 화소 영역(P)으로 수직하게 분기된 다수의 화소 전극(132)을 형성한다.
전술한 바와 같은 5 마스크 공정으로 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.
비록 종래와 동일한 5 마스크 공정이지만, 상기 공통 전극을 형성함에 있어, 추가적인 공정 없이 두 개의 구성층을 동시에 패턴할 수 있으므로 공정이 단순화 되는 효과를 가진다.
전술한 공정은 5마스크 공정을 예를 들어 설명하였지만, 이하 제 2 실시예를통해 본 발명에 따른 횡전계방식 어레이기판을 4마스크 공정으로 제작하는 방법을 제안한다.
-- 제 2 실시예 --
본 발명의 제 2 시예에서는, 본 발명의 특징에 따른 횡전계방식 어레이기판을 4 마스크 공정으로 제작하는 것을 특징으로 한다.
도 8은 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 구성을 도시한 단면도이다.
도시한 도 8은 앞서 언급한 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도시한 바와 같이, 기판(200)상에 스위칭 영역(S)을 포함하는 다수의 화소 영역(P)을 정의하고, 스위칭 영역(S)에 대응하여 박막트랜지스터(T)를 구성한다.
상기 박막트랜지스터(T)는 게이트 전극(210)과 이를 덮는 게이트 절연막(216)과, 상기 게이트 절연막(216)의 상부에 적층한 액티브층(228)과 오믹 콘택층(230)과, 상기 오믹 콘택층(230)의 상부에 이격된 소스 전극(234)과 드레인 전극(236)을 포함한다.
도시하지는 않았지만, 상기 화소 영역(P)의 제 1 변에는 상기 게이트 전극(210)과 연결되는 게이트 배선(미도시)을 구성하고, 상기 게이트 배선(미도시)과 교차하는 방향의 화소 영역(P)의 제 2 변에는 데이터 배선(232)을 구성한다.
상기 화소 영역(P)에는 상기 공통 전극(214)과 화소전극(242)을 구성하는데, 상기 공통전극(214)은 투명 전극(TP)과 이보다 작은 폭의 불투명 전극(OP)을 적층하여 구성하고, 상기 화소 전극(242)은 상기 공통 전극(214)과 게이트 절연막(216)과 보호막(238)을 사이에 두고 구성하며 투명한 재질로만 형성한다.
전술한 구성에서 특징적인 것은, 본 발명의 제 2 실시예에서는 상기 액티브층(228)과 오믹 콘택층(230)과 소스 전극(234)과 드레인 전극(236)과 데이터 배선(232)을 동시에 형성하는 것이며 이를 통해 4 마스크 공정으로 어레이기판을 제작하는 것이 가능하다.
이때 특징적인 구성으로 도시한 바와 같이, 상기 데이터 배선(232)의 하부에는 순수 비정질 실리콘층(D2)과 불순물이 비정질 실리콘층(D1)이 존재하며, 이러한 반도체층의 존재로 상기 데이터 배선의(232) 접촉특성이 개선되는 장점 또한 있다.
이하, 공정도면을 참조하여, 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 9a 내지 도 9k는 본 발명에 제 2 실시예에 따른 횡전계방식 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
도 9a 내지 도 9d는 제 1 마스크 공정을 도시한 도면이다.
도 9a에 도시한 바와 같이, 기판(200)상에 스위칭 영역(S)을 포함하는 화소영역(P)을 정의 한다.
상기 스위칭 영역(S)과 화소 영역(T)을 정의한 기판(200)의 전면에 투명전극층(202)과 불투명 전극층(204)을 적층하여 형성한다.
상기 투명 전극층(202)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 형성하고, 상기 불투명 전극층(204)은 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 몰리텅스텐(MoW)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 형성한다.
다음으로, 상기 불투명 전극층(204)의 상부에 포토레지스트(photoresist)를 도포하여 감광층(미도시)을 형성한 후, 제 1 마스크 공정을 통해 현상 및 노광하여, 상기 스위칭 영역(S)에 위치하면서 상기 화소 영역(P)의 일변으로 연장된 형상의 제 1 감광패턴(206a)과, 상기 제 1 감광패턴과 평행하에 이격된 영역에서 일 방향으로 연장되면서 동시에, 상기 화소 영역(P)으로 수직하게 연장된 막대 형상을 포함하는 제 2 감광패턴(206b)을 형성한다.
다음으로, 상기 제 1 및 제 2 감광패턴(206a,206b)의 주변으로 노출된 불투명 전극층(204)과 하부의 투명 전극층(202)을 제거하는 공정을 진행한다.
이때, 전술한 제거 공정은, 상기 노출된 불투명전극층(204)과 그 하부의 투명 전극층(202)을 동시에 제거할 수 있는 에칭용액을 사용하여 습식식각 하는 방법으로 진행할 수 있다.
도 9b에 도시한 바와 같이, 상기 제 1 및 제 2 감광패턴(206a,206b)의 하부에 각각 투명 전극 패턴(TP)과 불투명 전극 패턴(OP)이 적층된 형상이 남게 된다.
이때, 상기 화소 영역(P)의 일변으로 연장 구성된 제 1 감광패턴(206a)의 하부에 패턴된 구성은 게이트 배선(미도시)이 되고, 상기 스위칭 영역(S)의 제 1 감광패턴(206a)의 하부에 패턴된 구성은 게이트 전극(210)이 되고, 상기 제 2 감광패턴의 형상 중 상기 게이트 배선(미도시)과 평행한 하부의 구성은 공통 배선(미도시)이 되고, 상기 화소 영역(P)에 대응한 막대 형상의 하부에 위치한 구성은 공통 전극(214)이 구성된다.
도 9c에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(210)의 상부에 위치한 제 1 감광패턴(206a)과, 상기 공통 배선(미도시)과 공통 전극(214)의 상부에 위치한 제 2 감광패턴(206b)을 표면으로부터 일부만 제거하기 위해, 일반적인 건식식각 공정과 유사한 애싱공정(ashing processing, 건식식각 공정과 유사)을 진행한다.
애싱공정을 진행하게 되면, 상기 제 1 및 제 2 감광패턴(206a,206b)은, 사방에서 표면으로부터 제거되기 시작하여 그 크기가 점점 줄어들게 되는데 이때, 하부 의 불투명 전극(OP)이 상기 제 1 및 제 2 감광패턴(206a,206b)의 주변으로 0.5㎛~2㎛정도 노출 되되록 한다.
도 9d에 도시한 바와 같이, 상기 제 1 및 제 2 감광패턴(206a,206b)의 주변으로 노출된 불투명 전극 패턴(OP)만을 제거하는 공정을 진행하여, 제거된 불투명 전극패턴 하부의 투명 전극패턴(TP)을 노출한다.
이때는, 앞서 와는 달리 상기 불투명 전극 패턴(OP)만이 제거되는 에칭용액을 사용하여 습식식각하는 방법을 사용한다.
다음으로, 상기 제 1 및 제 2 감광패턴(206a,206b)을 제거하는 공정을 진행한다.
이상과 같이, 도 9a 내지 도 9d의 제 1 마스크 공정을 통해, 하부의 투명 전극 패턴(TP)과 이보다 작은 폭의 상부의 불투명 전극 패턴(OP)으로 구성된 게이트 배선(미도시)과 게이트 전극(210)과 공통 배선(미도시)과 공통 전극(214)을 형성할 수 있다.
이하, 도 9e 내지 도 9i는 제 2 마스크 공정을 도시한 도면이다.
도 9e에 도시한 바와 같이, 상기 적층된 투명 전극 패턴(TP)과 불투명 전극 패턴(OP)으로 구성된 게이트 배선(미도시)과 게이트 전극(210)과 공통 배선(미도시)과 공통 전극(214)이 형성된 기판(200)의 전면에 게이트 절연막(216)순수 비정질 실리콘층(218)과 불순물이 포함된 비정질 실리콘층(220)과 도전성 금속층(222)을 적층한다.
상기 게이트 절연막(216)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착하여 형성하고, 상기 순수 비정질 실리콘층(218)과 불순물 비정질 실리콘층(220)은 순수 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하여 형성한다.
또한, 상기 도전성 금속층(222)은 앞서 언급한 바와 같은 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 몰리텅스텐(MoW)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 형성한다.
다음으로, 상기 도전성 금속층(222)의 상부에 포토레지스트(photo-resist)를 도포하여 감광층(224)을 적층한다.
상기 감광층(224)의 이격된 상부에는 투과부(B1)와 차단부(B2)와 반투과부(B3)로 구성한 마스크(M)를 위치시킨다.
이때, 상기 마스크(M)의 차단부(B2)는 상기 스위칭 영역(S)과, 상기 게이트 배선(미도시)과 교차하는 방향의 화소 영역(P)의 일 측을 따라 대응하고, 상기 반투과부(B3)는 상기 스위칭 영역(S)중 상기 게이트 전극(210)의 상부에 대응한다.
전술한 바와 같은 위치로 투과부(B1)와 반투과부(B3)가 구성된 마스크(M)의 상부로 빛(자외선)을 조사하여 하부의 감광층(224)을 노광하는 공정을 진행하고, 노광된 기판(200)의 현상액에 담궈 상기 감광층(224)을 현상하는 공정을 진행한다.
도 9f에 도시한 바와 같이, 상기 현상공정을 완료하게 되면, 상기 스위칭 영역(S)에 대응하여 상기 게이트 전극(210)에 대응한 부분이 낮은 높이로 제거된 단차진 형상의 감광패턴(226)이 남게 된다. 이때, 상기 감광패턴(226)은 상기 게이트 배선(미도시)과 교차하는 화소영역(P)의 일변을 따라 연장된 형상이다.
다음으로, 상기 감광패턴(226)의 주변으로 노출된 도전성 금속층(222)과 그 하부의 불순물 비정질 실리콘층(222)과 순수 비정질 실리콘층(220)을 동시에 제거하는 공정을 진행한다.
이와 같은 공정은 보통, 상기 건식식각 공정을 통해 이루어지며, 상기 도전성 금속층(222)을 몰리브덴(Mo)과 같이 건식식각이 가능한 물질로 사용하는 것이 바람직하다.
만약, 상기 도전성 금속층과 오믹 콘택층(및 액티브층)을 동시에 식각할 수 없는 경우에는, 상기 도전성 금속층을 습식식각을 통해 먼저 제거한 후, 상기 오믹 콘택층(218)과 액티브층(220)을 건식식각을 통해 제거하는 공정을 진행하면 된다.
도 9g에 도시한 바와 같이, 감광패턴(226)을 식각방지막으로 한 제거공정을 진행하게되면, 상기 감광패턴(226)의 하부에 금속패턴(D3)과 그 하부에 불순물 비정질 실리콘 패턴(D2)과 순수 비정질 실리콘 패턴(D2)이 남게 된다.
이때, 상기 금속 패턴(D3) 중, 상기 스위칭 영역에서 화소 영역으로 연장된 부분은 데이터 배선(232)이 되고, 상기 스위칭 영역(S)에 패턴된 순수 비정질 실리콘 패턴(D2)은 액티브층(230)이 되고, 상기 불순물 비정질 실리콘패턴(D1)은 오믹 콘택층(228)이 된다.
도 9h에 도시한 바와 같이, 상기 애싱공정을 진행하여, 상기 감광패턴(226)을 표면으로부터 일부만 제거하는 공정을 진행한다.
상기 게이트 전극(210)의 상부에 대응하는 낮은 높이부분이 모두 제거될 때까지 상기 애싱공정을 진행하여 하부의 금속패턴(D3)의 일부를 노출한다.
애싱공정 중 상기 감광패턴(226)은 점점 작아지게 되며, 감광패턴 주변(F)의 금속패턴(D3,232) 또한 노출된다.
도 9i에 도시한 바와 같이, 상기 감광패턴(226)의 주변으로 노출된 금속패턴(D3,232)을 제거하여, 상기 스위칭 영역(S)에 대응하여 이격된 소스 전극(234)과 드레인 전극(236)을 형성한다. 이때, 상기 소스 전극(234)은 상기 데이터 배선(232)과 연결된 형상이 된다.
다음으로, 상기 소스 및 드레인 전극(234,236)의 사이로 노출된 하부의 오믹 콘택층(230)을 제거하는 공정을 진행하여 하부의 액티브층(228)을 노출하는 공정을 진행한다.
이때, 상기 전술한 공정을 통해 필연적으로, 상기 소스 및 드레인 전극(234,236)의 에지부 둘레에도 하부의 액티브층(228)이 노출되고, 상기 데이터 배선(232)의 양측 에지부에도 하부의 순수 비정질 실리콘층(D1)이 노출되는 형상이 된다.
이상으로, 제 2 마스크 공정을 통해, 액티브층(228)과 오믹 콘택층(230)과 소스 및 드레인 전극(234,236)과 데이터 배선(232)을 형성할 수 있었다.
도 9j는 제 3 마스크 공정을 도시한 도면으로, 도시한 바와 같이, 상기 소 스 및 드레인 전극(234,236)과 데이터 배선(232)이 형성된 기판(200)의 전면에, 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하거나 경우에 따라서는, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(238)을 형성한다.
상기 보호막(238)을 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(236)의 일부를 노출하는 드레인 콘택홀(240)을 형성한다.
도 9k는 제 4 마스크 공정을 나타낸 도면으로, 상기 보호막(238)이 형성된 기판(200)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 5 마스크 공정으로 패턴하여, 상기 드레인 전극(230)과 접촉하면서 상기 화소 영역(P)으로 수직하게 분기된 다수의 화소 전극(242)을 형성한다.
이상으로, 4마스크 공정을 통해 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 제 1 내지 제 2 실시예의 공정은, 투명전극과 이보다 작은 폭의 불투명전극을 적층하여 공통 전극을 형성함으로써 고휘도 및 고 콘트라스트를 구현하고자 하였다.
이하, 제 3 실시예를 통해, 상기 공통 전극과 화소 전극을 모두 투명전극과 불투명 전극의 적층구조로 형성한 구조를 제안한다.
-- 제 3 실시예 --
이하, 도 10은 본 발명의 제 3 실시예에 따른 횡전계방식 액정표시장치용 어레이 기판의 구성을 도시한 평면도이다.
도시한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판(300)에 제 1 방향으로 다수의 게이트 배선(308)을 구성하고, 상기 게이트 배선(308)과 교차하는 제 2 방향으로 다수의 데이터 배선(326)을 구성한다.
또한, 상기 게이트 배선(312)과 평행한 방향으로 공통 배선(312)을 구성한다. 이때, 상기 공통 배선(312)의 다양한 형상으로 변형이 가능하다.
상기 게이트 배선(308)과 데이터 배선(326)의 교차지점에는 게이트 전극(104)과 액티브층(110)과 소스 전극(114)과 드레인 전극(116)을 포함하는 박막트랜지스터(T)를 구성한다.
상기 화소 영역(P)에는 드레인 전극(324)과 접촉하는 화소 전극(342)과, 상기 공통 배선(312)과 접촉하는 공통 전극(314)을 구성하는데, 상기 화소 전극(342)은 상기 드레인 전극(324)과 접촉하면서 화소 영역으로 수직하게 분기하여 연장된 구성이고, 상기 공통 전극(314)은 상기 공통 배선(312)에서 수직하게 연장하여 상기 화소 전극(342)의 수직부와 평행하게 이격되도록 구성한다.
전술한 구성에서 특징적인 것은, 상기 공통 전극(314)과 화소 전극(342)을 구성할 때, 투명전극(TP)과 불투명 전극(OP)이 적층된 형상으로 구성하는 것이다.
이때, 불투명 전극(OP)은 상기 투명전극(TP)의 중심에 위치하며, 상기 투명전극(TP)의 폭보다 작은 폭으로 구성하는 것을 특징으로 한다.
이와 같은 구성은, 상기 전극의 에지효과에 의해 휘도는 더욱 개선하면서, 빛샘을 차단할 수 있기 때문에 명암비(contrast ratio)를 낮출 수 있는 장점이 있다.
이하, 도 11은 도 10의 Ⅹ-Ⅹ을 따라 절단하여 나타낸 단면도이다.
도시한 바와 같이, 기판(200)상에 스위칭 영역(S)을 포함하는 다수의 화소 영역(P)이 정의되고, 상기 화소 영역(P)의 제 1 변에는 게이트 배선(미도시)이 위치하고, 이와 교차하는 화소 영역(P)의 제 2 변에는 데이터 배선(332)이 위치한다.
동시에, 상기 게이트 배선(미도시)과 평행한 화소 영역(P)의 제 3 변에는 공통 배선(미도시)이 위치한다.
상기 박막트랜지스터(T)는 게이트 전극(210)과 이를 덮는 게이트 절연막(316)과, 상기 게이트 절연막(316)의 상부에 적층한 액티브층(328)과 오믹 콘택층(330)과, 상기 오믹 콘택층(330)의 상부에 이격된 소스 전극(334)과 드레인 전극(336)을 포함한다.
상기 화소 영역(P)에는 상기 공통 전극(314)과 화소전극(342)을 구성하는데, 상기 공통전극(314)은 투명 전극(TP)과 이보다 작은 폭의 불투명 전극(OP)을 적층하여 구성하고, 상기 화소 전극(342)은 상기 공통 전극(314)과 게이트 절연막(316)과 보호막(338)을 사이에 두고 구성하며 이 또한, 투명전극(TP)과 이보다 작은 폭의 불투명 전극(OP)을 적층하여 형성한다.
전술한 제 3 실시예의 구성은 앞서 언급한 제 1 실시예 및 제 2 실시예의 방 법에 따라 제작될 수 있으며 다만, 상기 화소 전극(332)을 형성할 때, 투명전극만으로 형성하지 않고 하부의 공통 전극(314)을 형성하는 공정과 동일한 공정으로 진행하면 된다.
앞서 언급한 제 1 내지 제 3 실시예의 구성은, 상기 막대 형상의 화소 전극과 공통 전극을 세로로 구성하는 구조를 예를 들어 설명하였으나, 상기 두 전극을 세로 방향으로 지그재그 형상으로 구성한 구조와 상기 두 전극을 가로로 배치한 구조에도 적용 가능하다.
-- 제 4 실시예 --
본 발명의 제 4 실시예는, 막대 형상의 화소 전극과 공통 전극을 지그재그 형상및 가로로 배치한 구조인 것을 특징으로 한다.
도 12는 지그재그 형태의 공통 전극과 화소 전극만을 나타낸 도면이다.
도시한 바와 같이, 공통 전극(414)을 투명한 전극(TP)과 이보다 작은 폭의 불투명한 전극(OP)을 적층하여 형성하며 이때, 상기 공통 전극(414)과 화소 전극(442)을 수직한 방향을 따라 좌,우로 일정한 각을 두도록 밴딩한 지그재그 형상으로 구성할 수 있다.
상기와 같이 공통 전극및 화소 전극(414,442)을 수직한 방향으로 지그재그 형상으로 구성하게 되면, 좌, 우 및 대각방향에 대한 시야각특성을 개선할 수 있는 장점이 있다.
도 13은 가로로 배치한 공통 전극과 화소 전극을 도시한 도면이다.
도시한 바와 같이, 화소전극(442)은 투명 전극으로 형성하고, 공통 전극 (414)을 투명 전극(TP)과 이보다 작은 폭의 불투명 전극(OP)을 적층하여 형성하며 상기 두 전극은 가로로 배치하여 구성할 수 있다.
이때, 상기 가로로 배치한 두 전극(414,442)은 기울기를 가지도록 설계할 수 있으며, 이와 같은 가로 배치 구조는 상,하 및 대각선 방향의 시야각특성 또한 개선할 수 있는 장점이 있다.
본 발명의 제 4 실시예에 따른 공통 전극(414)과 화소 전극(442)의 변형 예를 설명하였으며, 전술한 두 구성에서 상기 화소 전극 또한 공통 전극과 동일한 형상으로 형성할 수 있다.
이상으로 전술한 제 1 내지 제 4 실시예를 통해, 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판은,
공통 전극 또는 화소 전극을 투명전극과 이보다 작은 폭의 불투명 전극을 적층하여 형성함으로써, 전극의 에지형상을 이용하여 휘도를 개선할 수 있는 효과가 있다.
또한, 상기 빛샘이 발생하기 쉬운 전극의 중심영역은 블투명전극이 위치하므로, 빛샘을 방지할 수 있어 콘트라스트 특성을 개선할 수 있어 고화질을 구현할 수 있는 효과가 있다.
또한, 전술한 구성을 4 마스크 공정으로 제작하는 것이 가능하여, 공정을 단순화 할 수 있어 생산수율을 개선할 수 있는 효과가 있다.

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 기판 상에 다수의 화소 영역을 정의하는 단계와;
    상기 기판 상에 투명 전극층과 불투명 전극층을 적층하고 패턴하여, 투명 전극과 이보다 작은 폭의 불투명 전극이 적층된 게이트 전극과, 게이트 전극에서 상기 화소 영역의 일변으로 연장된 게이트 배선과, 상기 화소 영역에 막대 형상의 공통 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고, 섬형상의 액티브층과 오믹 콘택층을 형성하는 제 2 마스크 공정 단계와;
    상기 오믹 콘택층의 상부에 이격된 소스 전극과 드레인 전극과, 상기 소스 전극에서 상기 게이트 배선과 교차하는 방향으로 연장된 데이터 배선을 형성하는 제 3 마스크 공정 단계와;
    상기 기판의 전면에 형성되고, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 제 4 마스크 공정 단계와;
    상기 드레인 전극과 접촉하고, 상기 공통 전극과 평행하게 이격하여 구성된 화소 전극을 형성하는 제 5 마스크 공정단계
    를 포함하고,
    상기 제 1 마스크 공정 단계는,
    상기 투명 전극층과 상기 불투명 전극층 상부에 감광층을 적층하는 단계와;
    상기 감광층의 상부에 투과부와 차단부로 구성된 마스크를 위치시키고, 상기 마스크의 상부로부터 빛을 조사하여 상기 감광층을 부분적으로 노광하는 단계와;
    부분적으로 노광된 상기 감광층을 현상하여, 상기 화소 영역의 제 1 변으로 연장된 제 1 감광패턴과, 상기 화소 영역에 다수의 막대 형상으로 형성된 제 2 감광패턴을 형성하는 단계와;
    상기 불투명 전극층과 그 하부의 상기 투명 전극층을 동시에 제거할 수 있는 제 1 에칭용액을 사용하여 상기 제 1 및 제 2 감광패턴의 주변으로 노출된 상기 불투명 전극층과 그 하부의 상기 투명 전극층을 습식식각 하여 제거함으로써, 상기 제 1 및 제 2 감광패턴의 하부에 투명 금속 패턴과 불투명 금속 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 감광패턴을 애싱하여, 상기 제 1 및 제 2 감광패턴의 주변으로, 상기 불투명 금속 패턴을 일부 노출하는 단계와;
    상기 불투명 금속 패턴만이 제거되는 제2에칭용액을 사용하여 상기 노출된 불투명 금속 패턴을 습식식각 하여 제거함으로써, 하부의 투명 금속 패턴을 노출하는 단계와;
    상기 제 1 및 제 2 감광패턴을 제거하는 단계
    를 포함하는 횡전계방식 액정표시장치용 어레이기판 제조방법.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 게이트 배선과 이격하여 평행하게 위치하고, 상기 공통 전극과 연결되는 공통배선을 더욱 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  16. 제 13 항에 있어서,
    상기 공통 전극과 화소 전극은 세로로 구성한 막대 형상이거나, 가로로 구성한 막대형상이거나, 세로방향을 따라 지그재그 형상으로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이기판 제조방법.
  17. 제 16 항에 있어서,
    상기 화소 전극은 투명전극 이거나, 투명 전극과 이보다 작은 폭의 불투명 전극을 적층하여 형성한 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이 기판 제조방법.
  18. 기판 상에 다수의 화소 영역을 정의하는 단계와;
    상기 기판 상에 투명 전극층과 불투명 전극층을 적층하고 패턴하여, 투명 전극과 이보다 작은 폭의 불투명 전극이 적층된 게이트 전극과, 게이트 전극에서 상기 화소 영역의 일변으로 연장된 게이트 배선과, 상기 화소 영역에 막대 형상의 공통 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고, 액티브층과 오믹 콘택층과, 상기 오믹 콘택층 상부의 소스 전극과 드레인 전극과, 데이터 배선을 형성하는 제 2 마스크 공정 단계와;
    상기 기판의 전면에 형성되고, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 제 3 마스크 공정 단계와;
    상기 드레인 전극과 접촉하고, 상기 공통 전극과 평행하게 이격하여 구성된 화소 전극을 형성하는 제 4 마스크 공정단계
    를 포함하고,
    상기 제 1 마스크 공정 단계는,
    상기 투명 전극층과 상기 불투명 전극층 상부에 제 1 감광층을 적층하는 단계와;
    상기 제 1 감광층의 상부에 투과부와 차단부로 구성된 제 1 마스크를 위치시키고, 상기 제 1 마스크의 상부로부터 빛을 조사하여 상기 제 1 감광층을 부분적으로 노광하는 단계와;
    부분적으로 노광된 상기 제 1 감광층을 현상하여, 상기 화소 영역의 제 1 변으로 연장된 제 1 감광패턴과, 상기 화소 영역에 다수의 막대 형상으로 형성된 제 2 감광패턴을 형성하는 단계와;
    상기 불투명 전극층과 그 하부의 상기 투명 전극층을 동시에 제거할 수 있는 제 1 에칭용액을 사용하여 상기 제 1 및 제 2 감광패턴의 주변으로 노출된 상기 불투명 전극층과 그 하부의 상기 투명 전극층을 습식식각 하여 제거함으로써, 상기 제 1 및 제 2 감광패턴의 하부에 투명 금속 패턴과 불투명 금속 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 감광패턴을 애싱하여, 상기 제 1 및 제 2 감광패턴의 주변으로, 상기 불투명 금속 패턴을 일부 노출하는 단계와;
    상기 불투명 금속 패턴만이 제거되는 제2에칭용액을 사용하여 상기 노출된 불투명 금속 패턴을 습식식각 하여 제거함으로써, 하부의 투명 금속 패턴을 노출하는 단계와;
    상기 제 1 및 제 2 감광패턴을 제거하는 단계
    를 포함하는 횡전계방식 액정표시장치용 어레이기판 제조방법.
  19. 삭제
  20. 제 18 항에 있어서,
    상기 게이트 배선과 이격하여 평행하게 위치하고, 상기 공통 전극과 연결되는 공통배선을 더욱 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  21. 제 20 항에 있어서,
    상기 공통 배선은 투명 전극과 이보다 작은 폭의 불투명전극이 적층되어 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  22. 제 18 항에 있어서,
    상기 공통 전극과 화소 전극은 세로로 구성한 막대 형상이거나, 가로로 구성한 막대형상이거나, 세로방향을 따라 지그재그 형상으로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이기판 제조방법.
  23. 제 18 항과, 제 20 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 화소 전극은 투명전극 이거나, 투명 전극과 이보다 작은 폭의 불투명 전극을 적층하여 형성한 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이 기판 제조방법.
  24. 제 18 항에 있어서,
    제 2 마스크 공정 단계는,
    상기 게이트 전극, 상기 게이트 배선 및 상기 공통 전극이 형성된 상기 기판의 전면에 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와;
    상기 도전성 금속층의 상부에 제 2 감광층을 형성하고, 상기 제2 감광층의 이격된 상부에 투과부와 반투과부와 차단부로 구성된 제 2 마스크를 위치시키는 단계와;
    상기 제 2 마스크의 상부로 빛을 조사하여 상기 제 2 감광층을 부분 노광하는 단계와;
    부분 노광된 상기 제 2 감광층을 현상하여, 상기 게이트 전극에 대응하는 부분이 높이가 낮아 단차진 형상과, 상기 단차진 형상에서 상기 게이트 배선과 교차하는 방향의 상기 화소 영역의 제 2 변으로 연장된 형상으로 제 3 감광패턴을 형성하는 단계와;
    상기 제 3 감광패턴의 주변으로 노출된 상기 도전성 금속층과 그 하부의 상기 불순물 비정질 실리콘층과 상기 순수 비정질 실리콘층을 제거하여, 상기 제 3 감광패턴의 하부에 패턴된 상기 도전성 금속층과 상기 불순물 비정질 실리콘층을 남기는 단계와;
    상기 제 3 감광패턴을 애싱하여, 상기 게이트 전극에 대응하는 영역의 상기 제 3 감광패턴을 제거하여, 하부의 패턴된 상기 도전성 금속층의 일부를 노출하는 단계와;
    노출된 상기 도전성 금속층을 제거하여, 상기 불순물 비정질 실리콘층의 상부에 이격된 상기 소스 전극과 상기 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극의 이격된 사이로 노출된 하부의 상기 불순물 비정질 실리콘층을 제거하는 단계와;
    남겨진 상기 제 3 감광패턴을 제거하여, 상기 게이트 전극에 대응하는 상기 게이트 절연막의 상부에 상기 순수 비정질 실리콘층인 액티브층과, 상기 액티브층의 상부에 이격되고 상기 불순물 비정질 실리콘층인 오믹 콘택층과, 상기 오믹 콘택층과 각각 접촉하는 상기 소스 전극과 상기 드레인 전극과, 상기 소스 전극에서 상기 게이트 배선과 교차하는 방향으로 연장된 상기 데이터 배선을 형성하는 단계를
    포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
KR1020050133556A 2005-12-29 2005-12-29 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 KR101249774B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050133556A KR101249774B1 (ko) 2005-12-29 2005-12-29 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US11/643,794 US7652738B2 (en) 2005-12-29 2006-12-22 Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133556A KR101249774B1 (ko) 2005-12-29 2005-12-29 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070070727A KR20070070727A (ko) 2007-07-04
KR101249774B1 true KR101249774B1 (ko) 2013-04-09

Family

ID=38223978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133556A KR101249774B1 (ko) 2005-12-29 2005-12-29 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Country Status (2)

Country Link
US (1) US7652738B2 (ko)
KR (1) KR101249774B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4305811B2 (ja) 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
JP2007274356A (ja) * 2006-03-31 2007-10-18 Toshiba Corp 固体撮像素子の駆動装置及びその駆動方法
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101374102B1 (ko) * 2007-04-30 2014-03-25 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR101044549B1 (ko) * 2007-11-07 2011-06-27 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
JP2009180981A (ja) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp アクティブマトリックス基板及びその製造方法
TWI502263B (zh) * 2013-07-25 2015-10-01 Au Optronics Corp 畫素結構、顯示面板及其製作方法
CN112666763B (zh) * 2021-01-11 2022-07-12 Tcl华星光电技术有限公司 一种阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269508A (ja) * 1996-03-29 1997-10-14 Hosiden Corp 液晶表示素子
JP2002139737A (ja) * 2000-07-31 2002-05-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR20030058341A (ko) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20050035684A (ko) * 2003-10-14 2005-04-19 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930363B1 (ko) * 2005-12-28 2009-12-08 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판 제조방법
KR20070070726A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100978370B1 (ko) * 2005-12-29 2010-08-30 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101255782B1 (ko) * 2005-12-29 2013-04-17 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269508A (ja) * 1996-03-29 1997-10-14 Hosiden Corp 液晶表示素子
JP2002139737A (ja) * 2000-07-31 2002-05-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
KR20030058341A (ko) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20050035684A (ko) * 2003-10-14 2005-04-19 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조 방법

Also Published As

Publication number Publication date
US20070153203A1 (en) 2007-07-05
US7652738B2 (en) 2010-01-26
KR20070070727A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
KR100930363B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판 제조방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR100978369B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
JP5314085B2 (ja) 横電界方式の液晶表示装置用アレイ基板とその製造方法
KR101264789B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100978370B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101255782B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101249774B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100750872B1 (ko) 액정표장치용 어레이기판과 그 제조방법
KR20040037343A (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100920482B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20070070726A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101127217B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101347894B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR102027526B1 (ko) 씨오티 구조의 액정표시장치 및 이의 제조 방법
KR101102425B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101092344B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101124398B1 (ko) 액정표시자치용 어레이 기판과 그 제조방법
KR100631372B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101302965B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20060133746A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100455646B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20120021889A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8