KR101092344B1 - 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR101092344B1
KR101092344B1 KR1020040106877A KR20040106877A KR101092344B1 KR 101092344 B1 KR101092344 B1 KR 101092344B1 KR 1020040106877 A KR1020040106877 A KR 1020040106877A KR 20040106877 A KR20040106877 A KR 20040106877A KR 101092344 B1 KR101092344 B1 KR 101092344B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
metal layer
gate
common
Prior art date
Application number
KR1020040106877A
Other languages
English (en)
Other versions
KR20060068237A (ko
Inventor
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040106877A priority Critical patent/KR101092344B1/ko
Publication of KR20060068237A publication Critical patent/KR20060068237A/ko
Application granted granted Critical
Publication of KR101092344B1 publication Critical patent/KR101092344B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 고 휘도를 구현하는 횡전계 방식 액정표시장치용 어레이 기판의 구조 및 그 제조방법에 관한 것이다.
본 발명은 불투명한 게이트 전극을 형성하는 동일공정으로, 투명한 화소 전극과 공통 전극을 형성하는 것을 특징으로 한다.
이를 위해, 투명한 금속과 불투명한 금속을 적층한 후, 회절노광을 이용한 부분적 제거방식으로 화소 전극과 공통 전극만을 투명하게 형성하는 제 1 방법과, 보호막을 식각하는 공정에서 화소 전극과 공통 전극만을 투명하게 남도록 하는 방법을 제안한다.
이와 같은 방법은, 공전을 단순화 하는 효과로 인해 제조비용을 낮추고 제조 시간을 단축할 수 있는 동시에 고휘도를 구현할 수 있는 장점이 있다.

Description

횡전계 방식 액정표시장치용 어레이기판과 그 제조방법{An array substrate for In-Plane switching mode LCD and method of fabricating of the same}
도 1은 횡전계 방식 액정표시장치의 구성을 개략적으로 도시한 단면도이고,
도 2는 종래의 제 1 예에 따른 횡전계 방식 액정표시장치용 어레이기판의 화소를 확대한 평면도이고,
도 3은 종래의 제 2 예에 따른 횡전계 방식 액정표시장치용 어레이기판의 화소를 확대한 평면도이고,
도 4a 내지 도 4e는 도 3의 Ⅲ-Ⅲ을 따라 절단하여, 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 5는 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이고,
도 6a 내지 도 6i와 도 7a 내지 도 7i는 도 5의 Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이고,
도 8a 내지 도 8f와 도 9a 내지 도 9f는 횡전계 방식 액정표시장치용 어레이기판의 제조공정을, 본 발명의 제 2 실시예에 따른 공정순서로 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 110 : 게이트 전극
112 : 게이트 배선 113 : 공통 배선
116 : 공통 전극 122 : 액티브층
126 : 소스 전극 128 : 드레인 전극
130 : 데이터 배선 136 : 화소 전극
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 고휘도 특성을 가지는 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판(상부기판)과 화소 전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.
이하, 도 1을 참조하여 횡전계 방식 액정표시장치에 관해 상세히 설명한다.
도 1은 횡전계 방식 액정표시장치의 단면을 도시한 확대 단면도이다.
도시한 바와 같이, 종래에 따른 횡전계 방식 액정표시장치(B)는 컬러필터기판(B1)과 어레이기판(B2)이 대향하여 구성되며, 컬러필터기판 및 어레이기판 (B1,B2)사이에는 액정층(LC)이 개재되어 있다.
상기 어레이기판(B2)은 투명한 절연 기판(10)에 정의된 다수의 화소(P)마다 박막트랜지스터(T)와 공통 전극(18)과 화소 전극(32)이 구성된다.
상기 박막트랜지스터(T)는 게이트 전극(12)과, 게이트 전극(12) 상부에 절연막(20)을 사이에 두고 구성된 반도체층(22)과, 반도체층(22)의 상부에 서로 이격하 여 구성된 소스 및 드레인 전극(24,26)을 포함한다.
전술한 구성에서, 상기 공통 전극(18)과 화소 전극(32)은 동일 기판(10) 상에 평행하게 이격하여 구성된다.
전술한 횡전계형 액정표시장치의 구성에서, 상기 어레이 기판의 평면구성을 이하 도 2를 참조하여 상세히 설명한다.
도 2는 종래의 제 1 예에 따른 횡전계 방식 액정표시장치용 어레이기판의 화소를 확대한 평면도이다.(평면적인 구성은 다양한 형태로 제시될 수 있으며 도 2의 도면은 그 중 일 예를 든 것이다.)
도시한 바와 같이, 횡전계형 액정표시장치용 어레이기판은 투명한 절연기판(10)상에 일 방향으로 연장된 게이트 배선(14)과, 게이트 배선(14)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(28)이 구성된다.
또한, 상기 게이트 배선(14)과는 평행하게 이격하여 화소 영역(P)을 가로지르는 공통 배선(16)을 구성한다.
상기 게이트 배선(14)과 데이터 배선(28)의 교차지점에는 상기 게이트 배선(14)과 연결된 게이트 전극(12)과, 게이트 전극(12) 상부의 반도체층(22)과, 반도체층(22) 상부의 소스 전극(24)과 드레인 전극(26)을 포함하는 박막트랜지스터(T)가 구성된다.
상기, 화소 영역(P)에는 상기 공통 배선(16)에서 연장되고 서로 평행하게 이격된 수직형상의 공통 전극(18)이 구성되고, 상기 공통 전극(18)사이에는 공통 전극(18)과 평행하게 이격된 화소 전극(32)이 구성된다.
전술한 구성에서, 상기 공통 전극(18)은 상기 게이트 배선 및 게이트 전극(14,12)을 형성하는 공정에서 이와는 동일한 재질로 형성하였기 때문에 불투명하다. 이로 인해, 개구영역을 잠식하게 되는 문제가 있다.
따라서, 이러한 문제를 해결하기 위한 방법으로 상기 공통 전극과 화소 전극을 모두 투명한 재질로 형성하는 방법이 제안되었다.
이하, 도 3은 종래의 제 2 예에 따른 횡전계형 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 종래의 제 2 예에 따른 횡전계형 액정표시장치용 어레이기판은 투명한 절연기판(50)상에 일 방향으로 연장된 게이트 배선(54)과, 게이트 배선(54)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(68)이 구성된다.
또한, 상기 게이트 배선(54)과는 평행하게 이격하여 화소 영역(P)을 가로지르는 공통 배선(56)을 구성한다.
상기 게이트 배선(54)과 데이터 배선(68)의 교차지점에는 상기 게이트 배선(54)과 연결된 게이트 전극(52)과, 게이트 전극(52) 상부의 반도체층(60)과, 반도체층(60) 상부의 소스 전극(64)과 드레인 전극(46)을 포함하는 박막트랜지스터(T)가 구성된다.
상기, 화소 영역(P)에는 상기 공통 배선(56)과 제 2 콘택홀(CH2)을 통해 접촉하면서 다수개로 이격된 수직형상의 공통전극(78)이 구성되고, 상기 공통 전극(78)사이에는 공통 전극(78)과 평행하게 이격되고 상기 드레인 전극과는 제 1 콘택 홀을 통해 접촉하는 다수의 화소 전극(76)이 구성된다.
이때, 상기 공통 전극(78)과 화소 전극(76)은 동일 평면상에 형성되고 투명한 재질로 형성되기 때문에 종래의 제 1 예에 비해 개구율을 더욱 확보할 수 있는 장점이 있다.
이러한 구성의 횡전계형 액정표시장치용 어레이 기판은 일반적으로 제 5 마스크 공정을 통해 제작될 수 있으며 이하, 도 4a 내지 도 4e를 참조하여 설명한다.
도 4a 내지 도 4e는 도 3의 Ⅲ-Ⅲ을 따라 절단하여, 종래의 공정순서에 따라 도시한 공정단면도이다.
도 4a는 제 1 마스크 공정을 도시한 도면으로, 기판(50)상에 스위칭 영역(S)을 포함한 다수의 화소 영역(P)을 정의하고, 상기 스위칭 영역(S)에 대응하여 게이트 전극(52)과, 게이트 전극(52)과 연결되고 상기 화소 영역(P)의 일 측을 따라 구성된 게이트 배선(도 3의 54)과, 게이트 배선과 평행하게 이격된 공통 배선(도 2의 56)을 형성한다.
상기 게이트 배선과 공통 배선은 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 금속을 적층하고 패턴하여 형성할 수 있다.
상기 게이트 전극(52)과 게이트 배선(도 2의 54)과 공통 배선(도 2의 56)이 형성된 기판(50)의 전면에 게이트 절연막(58)을 형성한다.
상기 게이트 절연막(58)은 실리콘 질화물(SiNX) 또는 실리콘 산화물(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 적층하여 형성할 수 있다.
도 4b는 제 2 마스크 공정을 도시한 도면으로, 상기 게이트 절연막(58)이 형성된 기판(50)의 전면에 순수 비정질 실리콘층(a-Si:H layer)과 불순물 비정질 실리콘층(n+,p+ a-Si:H layer)을 적층한 후 패턴하여, 상기 게이트 전극(52)의 상부에 대응하여 아일랜드 형상의 액티브층(60)과 오믹 콘택층(62)을 형성한다.
도 4c는 제 3 마스크 공정을 도시한 도면으로, 상기 액티브층(60)과 오믹 콘택층(62)이 형성된 기판(50)의 전면에 도전성 금속을 증착하고 패턴하여, 상기 오믹 콘택층(62)의 상부에 이격된 소스 전극(64)과 드레인 전극(66)을 형성하고, 상기 소스 전극(64)과 연결되고 상기 게이트 배선(도 3의 54)과 공통 배선(도 3의 56)과 교차하는 데이트 배선(도 3의 68)을 형성한다.
상기 소스 및 드레인 전극(64,66)등은 앞서 언급한 도전성 금속그룹 중 선택된 하나 또는 그 이상의 물질을 적층하고 패턴하여 형성한다.
도 4d는 제 4 마스크 공정을 도시한 도면으로, 상기 소스 및 드레인 전극(64,66)이 형성된 기판(50)의 전면에 보호막(70)을 형성하고 패턴하여, 상기 드레인 전극(66)의 일부를 노출하는 제 1 콘택홀(CH1)을 형성한다.
동시에, 상기 공통 배선(도 3의 56)의 일부를 노출하는 제 2 콘택홀(도3의 CH2)을 형성한다.
도 4e는 제 5 마스크 공정을 도시한 도면으로, 상기 노출된 드레인 전극(66)과 접촉하고 상기 화소 영역(P)에 대응하여 다수의 수직 성분으로 구성된 투명한 화소 전극(76)과, 상기 노출된 공통 배선(도 3의 56)과 접촉하고 상기 화소 영역(P)에 대응하여 다수의 수직성분으로 구성되는 동시에, 상기 화소 전극(76)의 사이에 이와는 일정간격 이격되도록 공통전극(78)을 형성한다.
상기 화소 전극(76)과 공통 전극(78)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이(IZO)등을 포함한 투명한 도전성 금속그룹 중 선택된 하나로 형성한다.
전술한 제 5 마스크 공정을 통해 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판을 제작할 수 있다.
그러나, 상기 투명 전극은 설계치와 식각치에 차이가 많은 특성인 시디바이어스(CD bias)가 크다. 특히, 상기 화소 전극과 공통 전극을 동일한 평면상에 구성할 때 상기 시디바이어스(CD bias)의 편차가 더욱 커진다.
이러한 문제가 발생하면, 상기 화소 전극(76)과 공통 전극 간(78)의 거리가 설계치 보다 커지기 때문에 두 전극 간에 걸리는 전계가 약화되어 액정의 움직임이 정상적으로 제어되지 않아 얼룩발생의 문제가 있다.
한편, 상기 시디바이어스(CD bias)의 편차를 줄이기 위해, 상기 공통 전극과 화소 전극을 별도의 층에 형성하는 방법도 사용할 수 있지만 이는 공정이 추가되므로 비용상승 및 공정시간이 늘어나는 문제가 있다.
본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 추가적인 공정 없이 투명한 재질의 공통전극과 화소 전극을 별도의 층에 구성함으로써 CD편차를 줄여 액정패널의 얼룩불량을 방지하고, 휘도를 개선하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판은 기판과; 기판 상에 일 방향으로 구성된 이중 금속층의 게이트 배선과, 이와는 교차하여 화소 영역을 정의하는 데이터 배선과; 상기 게이트 배선과 동일층에 위치하고, 이와는 평행하게 이격된 이중 금속층의 공통 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 스위칭 소자와; 상기 공통 배선에서 연장된 투명 단일층인 공통 전극과; 상기 스위칭 소자와 연결되고, 상기 공통 전극과는 다른 층에 위치하여 이와는 평행하게 이격된 투명 단일층인 화소 전극을 포함한다.
상기 스위칭 소자는 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터 이다.
상기 게이트 배선과 공통 배선은 투명한 도전성 금속층과 불투명한 도전성 금속층이 적층되어 구성된다.
또 다른 구성으로, 상기 공통 전극과 화소 전극의 사이에 구성되고, 상기 공통 전극을 외부로 노출하는 보호막이 더욱 구성된다.
본 발명의 제 1 예에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조방법은 기판을 준비하는 단계와; 상기 기판의 상부에 투명 금속층과 불투명 금속층을 적층하는 단계와; 상기 투명 금속층과 불투명 금속층을 패턴하여, 이중 금속층으로 구성된 게이트 전극과 게이트 배선과 이와는 평행하게 이격된 공통 배선과, 공통 배선에서 연장되고 투명 금속층만으로 형성된 공통 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극의 상부에 게이트 절연막을 개재하고 아일랜드 형태의 액티브층과 오믹 콘택층을 형성하는 제 2 마스크 공정 단계와: 상기 오믹 콘택층과 접촉하고 이격된 소스 전극과 드레인 전극과 데이터 배선을 형성하는 제 3 마스크 공정 단계와; 상기 소스 및 드레인 전극의 상부에 위치하고, 드레인 전극의 일부를 노출하는 보호막을 형성하는 제 4 마스크 공정 단계와; 상기 드레인 전극과 접촉하고, 상기 공통 전극과는 평행하게 이격된 투명한 화소 전극을 형성하는 제 5 마스크 공정 단계를 포함한다.
상기 제 1 마스크 공정은, 기판 상에 스위칭 영역을 포함하는 다수의 화소 영역을 정의하는 단계와; 상기 기판 상에 투명 도전성 금속층과 불투명 도전성 금속층을 적층하는 단계와; 상기 이중 금속층이 적층된 기판의 전면에 d1의 두께를 가지는 감광층을 형성하고, 감광층의 이격된 상부에 투과부와 반사부와 회절부로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로부터 하부 감광층에 빛을 조사한 후 현상하여, 상기 스위칭 영역에 대응하여 d1의 두께를 가지는 제 1감광층을 형성하고, 상기 화소 영역에 대응하여 d2(<d1)의 두께를 가지는 제 2 감광층을 부분적으로 형성하는 단계와; 상기 제 1 및 제 2 감광층의 주변으로 노출된 이중 금속층을 제거하여, 상기 스위칭 영역에 대응하여 게이트 전극과 상기 화소 영역에 대응하여 공통 전극을 형성하는 단계와; 상기 제 2 감광층을 제거하여 하부의 공통 전극을 노출하는 단계와; 상기 공통 전극을 구성하는 상부 불투명 금속층 을 제거한 후 하부의 투명 금속층만을 남기는 단계와; 상기 제 2 감광층을 제거하는 단계를 포함한다.
상기 마스크의 회절부는 화소 영역에 대응하고, 차단부는 스위칭 영역에 대응하여 구성하며, 상기 제 1 감광층은 애싱(ashing) 공정을 통해 제거한다.
상기 투명 금속층은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 형성하고, 상기 불투명 금속층은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al),알루미늄합금(AlNd)을 포함한 도전성 금속 그룹 중 선택된 하나로 형성하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판의 상부에 투명 금속층과 불투명 금속층을 적층하는 단계와; 상기 투명 금속층과 불투명 금속층을 패턴하여, 이중 금속층으로 구성된 게이트 전극과 게이트 배선과 이와는 평행하게 이격된 공통 배선과, 공통 배선에서 연장된 공통 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극의 상부에 게이트 절연막을 개재하고 아일랜드 형태의 액티브층과 오믹 콘택층을 형성하는 제 2 마스크 공정 단계와: 상기 오믹 콘택층과 접촉하고 이격된 소스 전극과 드레인 전극을 형성하는 제 3 마스크 공정 단계와; 상기 소스 및 드레인 전극의 상부에 위치하고, 드레인 전극의 일부와 상기 공통 전극을 노출하는 보호막을 형성하는 제 4 마스크 공정 단계와; 상기 드레인 전극과 접촉하고, 상기 공통 전극과는 평행하게 이격된 투명한 화소 전극을 형성하는 제 5 마스크 공정 단계와; 상기 노출된 공통 전극의 상부 불투명 금속층을 제거하여 투명 금속층만을 남기는 단 계를 포함한다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 설명한다.
--제 1 실시예 --
본 발명의 제 1 실시예의 특징은, 기판 상에 보텀게이트형(bottom gate type) 박막트랜지스터의 게이트 전극을 형성하는 공정에서, 회절노광방법을 이용한 단일공정으로 불투명한 게이트 전극과 투명한 공통 전극을 형성하는 것을 특징으로 한다.
도 5는 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판은 기판(100)상에 일 방향으로 연장된 게이트 배선(112)과, 상기 게이트 배선(112)과는 교차하여 화소 영역(P)을 정의하는 데이터 배선(130)을 구성한다.
상기 게이트 배선(112)과 평행하게 이격된 영역에 공통 배선(113)을 구성한다.
상기 게이트 배선(112)과 데이터 배선(130)의 교차지점에는 게이트 전극(110)과 액티브층(122)과 소스 전극(126)과 드레인 전극(128)을 포함하는 박막트랜지스터(T)를 구성하고, 상기 화소 영역(P)에는 공통 전극(116a,b)과 화소 전극(136a,b)을 구성한다.
상기 공통 전극(116a,116b)은 공통 배선(113)에서 수직하게 연장된 수직부(116a)와, 수직부(116a)를 하나로 연결하는 수평부(116b)로 구성하며, 상기 화소 전극(136a,136b)은 상기 드레인 전극(128)과 접촉하면서 화소 영역(P)으로 연장된 수평부(136a)와, 수평부(136a)에서 상기 공통 전극의 수직부(116a)사이로 연장된 수직부(136b)로 구성한다.
이때, 상기 화소 전극의 수평부(136a)와, 상기 공통 전극의 수평부(116b)를 겹쳐 구성하여 보조 용량부(C)를 형성한다.
전술한 구성에, 상기 공통 전극(116a,116b)은 게이트 배선 및 게이트 전극(112,110)과 동일한 마스크 공정으로 제작되지만 투명한 재질로 형성하는 것을 제 1 특징으로 하며, 상기 화소 전극(136) 또한 투명하지만 상기 공통 전극(116a,116b)과는 다른 층에 구성하는 것을 특징으로 한다.
이하, 도 6a 내지 도 6i와 도 7a 내지 도 7i를 참조하여 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조공정을 설명한다.
도 6a 내지 도 6i와 도 7a 내지 도 7i는 각각 도 5의 Ⅵ-Ⅵ과 Ⅶ-Ⅶ을 따라 절단하여, 본 발명의 제 1 실시예에 따른 공정순서로 도시한 공정 단면도이다.
도 6a 내지 도 6e와 도 7a 내지 도 7e는 제 1 마스크 공정을 순서대로 나타낸 공정 단면도이다.
도 6a와 도 7a에 도시한 바와 같이, 기판(100)상에 스위칭 영역(S)을 포함한 다수의 화소 영역(P)과, 화소 영역(P)의 일 측을 따라 데이터 영역(D)과, 데이터 영역(D)과 교차되는 화소 영역(P)의 일 측을 따라 게이트 영역(G)을 정의 한다.
다음으로, 상기 다수의 영역이 정의된 기판(100)의 전면에 투명한 도전성 금속층(102)과 저항이 낮은 도전성 금속층(104)을 적층한다.
이때, 상기 투명한 도전성 금속층은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 형성하고, 상기 저항이 낮은 도전성 금속층은 알루미늄(Al), 알루미늄합금(AlNd), 몰리브덴(Mo)등과 같은 저항이 낮은 금속 그룹 중 선택된 하나로 형성한다.
현재 사용되고 있는 저항이 낮은 도전성 금속은 모두 불투명한 재질이다.
다음으로, 최상층이 불투명한 금속층(저항이 낮은 금속층,104)으로 덮힌 기판(100)의 전면에 포토레지스트(photo-resist)를 도포하여 감광층(106)을 형성한다.
다음으로, 상기 감광층(106)의 이격된 상부에 투과부(B1)와 차단부(B2)와 회절부(B3)로 구성된 마스크(M)를 위치시킨다.
이때, 상기 화소 영역(P)에 부분적으로 회절부(B3)가 위치하도록 하고, 상기 스위칭 영역(S)과 게이트 영역(G)에 차단부(B2)가 위치하도록 한다.
다음으로, 상기 마스크(M)의 상부에서 빛을 조사하여, 하부의 감광층(106)을 노광하고 현상하는 공정을 진행한다.
도 6b와 도 7b에 도시한 바와 같이, 상기 현상공정이 완료되면 감광층(106)은 스위칭 영역(S)과 게이트 영역(G)에 대응하여 원래의 높이대로 패턴된 제 1 감광패턴(108a)이 형성되고, 상기 화소 영역(P)에는 낮은 높이로 패턴된 제 2 감광패턴(108b)이 형성된다.
다음으로, 상기 제 1 및 제 2 감광패턴(108a,108b)의 주변으로 노출된 하부의 불투명 금속층(104)을 제거하는 식각공정을 진행한다.
도 6c와 도 7c에 도시한 바와 같이, 상기 식각공정이 완료되면, 상기 스위칭 영역(S)과 게이트 영역(G)에 제 1 감광패턴(108a)의 하부에는 각각 이중층의 게이트 배선(112)과 게이트 전극(110)이 형성되고, 상기 화소 영역(P)의 제 2 감광패턴(108b)의 하부에는 이중 금속층인 공통 전극(114)이 형성된다.
이때, 도시하지는 않았지만 상기 게이트 배선(112)과 평행하게 이격되고, 상기 공통 전극(114)과 연결된 공통배선(도 5의 113)이 형성된다.
도 6d와 도 7d에 도시한 바와 같이, 상기 제 2 감광패턴(미도시)을 애싱(ashing)하여 하부의 공통전극(114)을 노출하는 공정을 진행한다.
도 6e와 도 7e에 도시한 바와 같이, 상기 노출된 공통 전극(도 7d의 114)의 상부 불투명 금속층 제거하여, 투명한 금속층만으로 구성된 공통 전극(116b)을 형성한다.
이때, 상기 공통전극은 상기 공통배선(도 5의 113)에서 연장된 수직부(116a)와, 수직부를 하나로 연결하는 수평부(도 5의 116b)로 구성한다.
이상으로, 도 6a 내지 도 6e와 도 7a 내지 도 7e의 회절노광을 이용한 제 1 마스크 공정으로, 게이트 전극(110)과, 게이트 배선(112)과, 투명한 공통 전극(116b)을 형성할 수 있었다.
도 6f와 도 7f는 제 2 마스크 공정을 도시한 도면으로, 상기 게이트 전극(110)과 게이트 배선(114)의 상부에 남겨진 제 1 감광패턴(미도시)을 제거한 후, 기판(100)의 전면에 게이트 절연막(120)을 형성한다.
다음으로, 상기 게이트 절연막(120)의 상부에 순수 비정질 실리콘층(a-Si:H layer)과 불순물이 포함된 비정질 실리콘층(n+,p+ a-Si:H layer)을 적층한 후 패턴하여, 상기 게이트 전극(110)의 상부에 아일랜드 형상의 액티브층(122)과 오믹콘택층(124)을 형성한다.
도 6g와 도 7g는 제 3 마스크 공정을 도시한 도면으로, 상기 액티브층 및 오믹콘택층(122,124)이 형성된 기판(100)의 전면에 앞서 언급한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 오믹 콘택층(124)과 접촉하면서 이격된 소스 전극(126)과 드레인 전극(128)과, 소스 전극(126)과 연결되고 상기 게이트 배선(도5의 112)및 공통배선(도 5의 116)과 교차하는 데이터 영역(D)에 데이터 배선(130)을 형성한다.
도 6h와 도 7h는 제 4 마스크 공정을 도시한 도면으로, 상기 소스 및 드레인 전극(126,128)과 데이터 배선(130)이 형성된 기판(100)의 전면에 실리콘 질화물(SiNx)과 실리콘 산화물(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상을 선택하거나, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 무기절연물질 그룹 중 선택된 하나를 도포하여 보호막(132)을 형성한다.
다음으로, 상기 보호막(132)을 패턴하여, 상기 드레인 전극(128)의 일부를 노출하는 드레인 콘택홀(134)을 형성한다.
도 6i와 도 7i는 제 5 마스크 공정을 도시한 도면으로, 상기 보호막(132)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 투명 금속층을 형성 한 후 이를 패턴하여, 상기 드레인 전극(128)과 접촉하는 화소 전극(136b)을 형성한다.
상기 화소 전극은 상기 드레인 전극(128)에서 연장된 수평부(도 5의 136a)와, 상기 수평부(도 5의 136a)에서 화소 영역(P)으로 연장된 다수의 수직부(136b)로 구성한다.
전술한 바와 같은 공정을 통해 본 발명에 따른 횡전계형 액정표시장치용 어레이기판을 제작 할 수 있다.
본 발명은 제 5 마스크 공정을 그대로 유지하면서, 투명한 재질의 상기 공통 전극과 화소전극을 별도의 층에 구성하는 것이 가능하여 추가적인 공정을 필요로 하지 않으므로 공정시간 단축 및 비용을 줄일 수 있는 장점이 있다.
또한, CD 편차를 줄일 수 있어 두 전극을 평면에 동시에 구성한 것 보다는 전극간 거리가 처음 설계치와 비슷한 수준으로 맞출 수 있는 장점이 있다.
-- 제 2 실시예 --
본 발명의 제 2 실시예는 상부 보호막을 패턴하는 공정에서, 이중층으로 구성된 공통 전극의 상부 불투명 금속을 제거하여 하부의 투명전극 만을 남기는 것을 특징으로 한다.
도 8a 내지 도 8e와 도 9a 내지 도 9e는 각각 도 5의 Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여, 본 발명의 제 2 실시예에 따른 공정순서로 도시한 공정 단면도이다.
(평면도는 도 5를 참조하며, 번호는 도 5에서 100을 더하여 표기한다.)
도 8a와 도 9a는 제 1 마스크 공정을 도시한 도면으로 먼저, 기판(200) 상에 스위칭 영역(S)을 포함한 다수의 화소 영역(P)과 게이트 영역(G)과 데이터 영역(D)을 정의한다.
다음으로, 상기 기판(200)의 전면에 투명한 도전성 금속층과 저항이 낮은 도전성 금속층을 적층한 후 패턴하여, 상기 스위칭 영역(S)에 게이트 전극(210)과, 이와 연결되고 상기 화소 영역(P)의 일측을 따라 연장된 게이트 배선(210)과, 이와는 소정간격 평행하게 이격된 공통 배선(미도시)과, 상기 공통 배선에서 화소 영역(P)으로 연장된 다수의 공통 전극(214)을 형성한다.
상기 게이트 전극(210)과 게이트 배선(212)과 공통 전극(214)과 공통 배선(미도시)은 제 1 층은 투명하고 제 2 층은 상기 제 1 층에 비해 저항은 낮으나 불투명하다.
상기 게이트 전극(210)과 공통 전극(214)등이 형성된 기판(200)의 전면에 게이트 절연막(220)을 형성하다.
상기 게이트 절연막(220)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 형성한다.
도 8b와 도 9b는 제 2 마스크 공정을 도시한 도면으로, 상기 게이트 절연막(220)의 상부에 순수 비정질 실리콘층(a-Si:H layer)과 불순물이 포함된 비정질 실리콘층(n+, p+ a-Si:H layer)을 적층하고 패턴하여, 상기 게이트 전극(210)에 대응 하여 액티브층(222)과 오믹 콘택층(224)을 형성한다.
도 8c와 도 9c는 제 3 마스크 공정을 도시한 도면으로, 상기 액티브층 및 오믹 콘택층(222,224)이 형성된 기판(200)의 전면에 앞서 언급한 도전성 금속을 증착하고 패턴하여, 상기 오믹 콘택층(222)의 상부에 이격된 소스 전극(226)과 드레인 전극(228)과, 상기 소스 전극(226)과 연결되고 상기 게이트 배선 및 공통 배선(214, 미도시)과 교차한 데이터 배선(230)을 형성한다.
이때, 상기 소스 및 드레인 전극(226,228)과 데이터 배선(230)을 형성하는 도전성 금속층은 상기 공통 전극(미도시)과 게이트 전극(210)과 게이트 배선(214)을 구성하는 상부 불투명 금속과는 다른 물질이며 특히, 동시에 식각되지 않는 특성을 지닌 금속을 사용한다.
도 8d와 도 9d는 제 4 마스크 공정을 도시한 도면으로, 상기 소스 및 드레인 전극(226,228)이 형성된 기판(200)의 전면에 실리콘 질화물(SiNx)과 실리콘 산화물(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상을 선택하거나, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 무기절연물질 그룹 중 선택된 하나를 도포하여 보호막(230)을 형성한다.
다음으로, 상기 보호막(230)을 패턴하여, 상기 드레인 전극(228)의 일부를 노출하는 콘택홀(234)과, 상기 화소 영역(P)에 대응하는 공통 전극(214) 전부를 노출하는 다수의 노출홀(234b)을 형성한다.
도 8e와 도 9e는 제 5 마스크 공정을 도시한 도면으로, 상기 보호막이 형성 된 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 패턴하여, 상기 이중 금속층으로 구성된 공통 전극(214)의 사이영역에 이와는 평행하게 이격된 막대형상의 화소 전극(236)을 형성한다.
이때, 상기 화소 전극(236)은 상기 드레인 전극(228)과 접촉하면서 화소 영역(P)으로 연장된 수평부(미도시)와, 상기 수평부에서 수직하게 연장된 수직부(236)를 포함한다.
다음으로, 도 8f와 도 9f에 도시한 바와 같이, 상기 노출홀(234b)을 통해 상기 공통전극의 상부 불투명 금속층을 제거하여 투명한 금속층 만으로 형성된 공통 전극(216)을 형성한다.
상기 공통 전극(216)은 상기 공통 배선에서 수직하게 연장된 다수의 수직부와 이를 하나로 연결하는 수평부로 구성한다.
전술한 공정을 통해 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 제 2 실시예에 따른 공정 또한, 상기 공통 전극과 화소 전극을 별도의 층에 구성하기 때문에, 마스크 공정시 미스 얼라인(misalign) 등으로 인해, 상기 패턴된 전극에서 발생하는 CD 편차를 줄일 수 있어, 두 전극을 평면에 동시에 구성한 것 보다는 전극간 거리가 처음 설계치와 비슷한 수준으로 맞출 수 있는 장점이 있다.
전술한 제 1 실시예 및 제 2 실시예의 구성에서, 상기 화소전극과 공통 전극 을 막대형상으로 구성하였으나, 상기 두 전극을 세로방향의 지그재그 형상으로 구성할 수도 있다.
따라서, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이 기판의 제조방법은, 투명재질인 공통 전극과 화소 전극을 별도의 층에 구성함으로써 CD 바이어스 편차를 줄일 수 있어, 상기 두 전극간의 거리를 원래의 설계치에 근접하게 형성할 수 있기 때문에 얼룩 불량이 발생할 수 있는 원인을 제거할 수 있다.
따라서, 회질개선을 통해 표시 장치의 표시품위를 향상할 수 있는 효과가 있다.
또한, 투명한 재질의 공통 전극과 화소 전극을 별도로 구성할 경우, 6 마스크 이상의 공정을 필요로 하나 본 발명은 5 마스크 공정으로 제작 가능하여 추가적인 공정을 필요로 하지 않는다.
따라서, 공정을 단순화를 통한 제조비용 및 생산 시간을 단축하는 효과가 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 기판을 준비하는 단계와;
    상기 기판의 상부에 투명 금속층과 불투명 금속층을 적층하는 단계와;
    상기 투명 금속층과 불투명 금속층을 패턴하여, 이중 금속층으로 구성된 게이트 전극과 게이트 배선과 이와는 평행하게 이격된 공통 배선과, 공통 배선에서 연장된 공통 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 전극의 상부에 게이트 절연막을 개재하고 아일랜드 형태의 액티브층과 오믹 콘택층을 형성하는 제 2 마스크 공정 단계와:
    상기 오믹 콘택층과 접촉하고 이격된 소스 전극과 드레인 전극을 형성하는 제 3 마스크 공정 단계와;
    상기 소스 및 드레인 전극의 상부에 위치하고, 드레인 전극의 일부와 상기 공통 전극을 노출하는 보호막을 형성하는 제 4 마스크 공정 단계와;
    상기 드레인 전극과 접촉하고, 상기 공통 전극과는 평행하게 이격된 투명한 화소 전극을 형성하는 제 5 마스크 공정 단계와;
    상기 노출된 공통 전극의 상부 불투명 금속층을 제거하여 투명 금속층만을 남기는 단계
    를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  11. 제 10 항에 있어서,
    상기 투명 금속층은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 형성하고, 상기 불투명 금속층은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al),알루미늄합금(AlNd)을 포함한 도전성 금속 그룹 중 선택된 하나로 형성하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  12. 제 10 항에 있어서,
    상기 액티브층은 순수 비정질 실리콘으로 형성하고, 상기 오믹 콘택층은 불순물(n+ 또는 p+)이 포함된 비정질 실리콘으로 형성하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  13. 제 10 항에 있어서,
    상기 화소 전극과 공통 전극은 세로방향의 지그재그 형상으로 구성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
KR1020040106877A 2004-12-16 2004-12-16 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 KR101092344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106877A KR101092344B1 (ko) 2004-12-16 2004-12-16 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106877A KR101092344B1 (ko) 2004-12-16 2004-12-16 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060068237A KR20060068237A (ko) 2006-06-21
KR101092344B1 true KR101092344B1 (ko) 2011-12-09

Family

ID=37162571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106877A KR101092344B1 (ko) 2004-12-16 2004-12-16 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR101092344B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385460B1 (ko) * 2007-04-05 2014-04-16 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20060068237A (ko) 2006-06-21

Similar Documents

Publication Publication Date Title
KR101229413B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100978369B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101100674B1 (ko) 씨오티 구조 액정표시장치용 어레이 기판 제조방법
KR100892087B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100930363B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판 제조방법
KR101264789B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
KR101127218B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100750872B1 (ko) 액정표장치용 어레이기판과 그 제조방법
KR20080002221A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101249774B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101056012B1 (ko) 액정표시장치 및 그 제조방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101108004B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101127217B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101092344B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101058455B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR101142886B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101102425B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20040085583A (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100603834B1 (ko) 씨오티 구조 액정표시장치 및 그 제조방법
KR101302965B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101124398B1 (ko) 액정표시자치용 어레이 기판과 그 제조방법
KR101906922B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 8