KR101347894B1 - 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR101347894B1
KR101347894B1 KR1020070022426A KR20070022426A KR101347894B1 KR 101347894 B1 KR101347894 B1 KR 101347894B1 KR 1020070022426 A KR1020070022426 A KR 1020070022426A KR 20070022426 A KR20070022426 A KR 20070022426A KR 101347894 B1 KR101347894 B1 KR 101347894B1
Authority
KR
South Korea
Prior art keywords
electrode
common
pixel
common wiring
forming
Prior art date
Application number
KR1020070022426A
Other languages
English (en)
Other versions
KR20080082084A (ko
Inventor
윤중민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070022426A priority Critical patent/KR101347894B1/ko
Publication of KR20080082084A publication Critical patent/KR20080082084A/ko
Application granted granted Critical
Publication of KR101347894B1 publication Critical patent/KR101347894B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)

Abstract

본 발명은 횡전계형 액정표시장치에 관한 것으로, ΔVp 전압을 최소화함과 동시에 개구율이 개선된 구조의 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
본 발명의 특징은, 액정패널의 화질을 저하하는 직류 성분인 ΔVp를 최소화 하여 고화질을 구현하는 동시에 개구율을 개선하기 위한 방법으로, 화소 영역의 둘레에 다중 스토리지 캐패시터를 형성하는 것을 특징으로 한다.
상기 다중 스토리지 캐패시터를 구성하면, 스토리지 캐패시터의 면적을 최소화 하면서 보조 용량을 최대한 늘릴 수 있는 장점이 있으므로, 스토리지 캐패시터가 차지하는 면적을 최소화 하여 개구율을 개선할 수 있는 동시에 ΔVp를 최소화 할 수 있는 장점이 있다.

Description

횡전계 방식 액정표시장치용 어레이기판과 그 제조방법{An array substrate for IPS mode LCD and method for fabricating of the same}
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이고,
도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 일부를 확대한 평면도이고,
도 3은 도 2의 Ⅲ-Ⅲ을 따라 절단한 단면도이고,
도 4는 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이고,
도 5는 도 4의 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단한 단면도이고,
도 6a 내지 도 6h는 도 4의 Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이고,
도 7은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이고,
도 8은 도 7의 Ⅶ-Ⅶ과 Ⅷ-Ⅷ을 따라 절단한 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 102 : 게이트 배선
104 : 게이트 전극 106a ~ 106d : 공통 배선
122 : 데이터 배선 124a,124b,124c : 제 1 내지 제 3 연장부
128 : 소스 전극 130 : 드레인 전극
132 : 액티브층 140a,140b : 화소전극
142a,142b : 공통 전극
본 발명은 횡전계 방식 액정표시장치에 관한 것으로 특히, ΔVp를 최소화 하는 동시에 개구율이 개선된 구조의 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 합착된 두 기판 사이에 충진된 액정의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 박형의 표시장치이다.
이하, 도면을 참조하여 액정표시장치의 일반적인 구성을 설명한다.
도 1은 종래에 따른 액정표시장치를 개략적으로 도시한 사시도이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 컬러필터기판(B1)과 어레이기판(B2)이 액정층(14)을 사이에 두고 합착된 상태로 제작된다.
상기 컬러필터 기판(B1)은, 다수의 화소 영역(P)이 정의된 투명한 제 1 기판(5)과, 상기 제 1 기판(5)의 일면에 상기 각 화소영역(P)마다 구성된 컬러필터(7a,7b,7c)와, 상기 컬러필터(7a,7b,7c)사이에 구성된 블랙 매트릭스(6)를 포함한다.
상기 어레이 기판(B2)은, 다수의 화소 영역(P)이 정의된 투명한 제 2 기판(22)과, 상기 제 2 기판(P)상에 상기 화소 영역(P)의 일 측과 이에 수직한 타측마다 구성된 게이트 배선(12)과 데이터 배선(24)과, 상기 두 배선(12,24)의 교차지점에 위치하고, 게이트 전극(30)과 액티브층(32)과 소스 전극(34)과 드레인 전극(36)으로 구성된 박막트랜지스터(T)를 포함한다.
또한, 상기 화소 영역(P)에 위치하고 상기 드레인 전극(36)과 접촉하는 화소 전극(17)을 포함한다.
전술한 구성에서, 상기 액정층(14)은 상기 컬러필터기판(B1)과 어레이기판(B2)사이에 위치하고 표면이 러빙 처리된 배향막(미도시)에 의해 초기 배열된다.
전술한 구성에서, 상기 화소 전극(17)과 공통 전극(18) 사이에 전압을 인가하게 되면 세로 방향으로 전기장이 발생하게 되며, 이 전기장에 의해 상기 액정(14)이 구동하게 되어, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현할 수 있게 된다.
그러나, 전술한 바와 같은 수직전계에 의한 구동은, 액정패널의 시야각 측면에서 광시야각을 구현하기 힘든 문제가 있다.
따라서, 이를 해결하기 위해 수평전계로 액정을 구동하는 방식이 제안되었 다. 수평전계로 액정을 구동하게 되면 종래의 수직전계 모드에 비해 광시야각을 구현할 수 있는 장점이 있다.
이때, 전계를 수평으로 구동하기 위해서는 상기 화소 전극과 공통 전극이 새로운 형태로 설계되어야 하며, 이와 같은 횡전계 방식의 어레이기판 구성을 이하 도면을 참조하여 횡전계 방식 액정표시장치용 어레이기판의 구성을 설명한다.
도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 일부를 확대한 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ을 따라 절단한 단면도이다.
도시한 바와 같이, 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판은, 투명한 절연기판(50)상에 일 방향으로 연장된 게이트 배선(52)과, 상기 게이트 배선(52)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(66)이 구성된다.
상기 화소 영역(P)의 둘레에는 상.하에 구성된 게이트 배선(52)과 좌.우에 구성된 데이터 배선(66)과 각각 근접하여 이격된 제 1 내지 제 4 변으로 구성된 공통 배선(56a,56b,56c,56d)이 구성된다.
상기 게이트 배선(52)과 데이터 배선(66)의 교차지점에는 게이트 전극(54)과 액티브층(60)과 소스 전극(62)과 드레인 전극(64)을 포함하는 박막트랜지스터(T)가 구성된다.
상기 화소 영역(P)에는 상기 드레인 전극(64)과 접촉하는 수평부(70a)와 상기 수평부(70a)에서 수직 연장된 다수의 수직부(70b)로 구성된 화소 전극(70a,70b)이 구성되고, 상기 공통 배선의 제 3 변(56c)과 접촉하는 수평부(72a)와 상기 수평부(72a)에서 상기 화소 전극의 수직부(70b)와 평행하게 이격되는 위치로 수직 분기 된 다수의 수직부(72b)로 구성된 공통 전극(72a,72b)이 구성된다.
이때, 상기 게이트 배선(52)과 평행한 공통 배선의 제 1 변(56a)을 제 1 전극으로 하고, 상기 제 1 전극의 상부에 겹쳐 구성된 상기 화소 전극(70a)을 제 2 전극으로 하는 스토리지 캐패시터(Cst)가 구성된다.
상기 스토리지 캐패시터(Cst)는 액정을 구동하기 위한 보조 용량을 충분히 확보해야만 액정(미도시)의 배열상태를 오래 유지할 수 있어 고화질을 구현할 수 있을 뿐 아니라, 박막트랜지스터에서 발생하는 킥백전압(ΔVp)를 최소화 할 수 있는 장점이 있다.
상기 킥백 전압(ΔVp)은 직류성분의 전압으로서, 상기 게이트 전극(54)과 드레인 전극(64)의 겹침 면적에 의해 발생하는 기생캐패시터(Cgd)에 의해 액정(미도시)에 인가되어지는 직류성분의 전압으로 액정을 열화 시키는 원인이 된다.
그런데, 상기 킥백 전압(Kickback voltage)은 상기 게이트 전극(54)과 드레인 전극(64)이 겹쳐지는 구조에서는 필연적으로 발생하게 되는 성분이며, 이를 줄이기 위한 방법으로 앞서 언급한 스토리지 캐패시터의 용량값을 늘리는 방법이 있다.
이에 대해 이하, 식 (1)을 참조하여 설명한다.
ΔVp = Cgd/(Cgd+Clc+Cst)ΔVg - - - - - - - (1)
전술한 식에서, ΔVg는 게이트 전압의 로우값과 하이값의 차이값이고, Clc는 액정캐패시터이고, Cst는 스토리지 캐패시터값이고, Cgd는 게이트 전극과 드레인 전극간 겹침면적에서 발생한 기생용량값이다.
전술한 식(1)에서, 상기 Cgd값과 Clc값과 ΔVg 값은 일반적으로 고정값이라 가정한다. 이때, 상기 Cgd값을 직접적으로 줄여 상기 ΔVp의 값을 최소화 하는 방법을 생각해 볼 수 있으나, 공정상의 한계로 상기 게이트 전극(54)과 드레인 전극(64)이 겹치는 면적을 최소화 하는데 한계가 있다,
따라서, 상기 Cst값의 변동에 의해 상기 ΔVp 값이 영향을 받게 됨을 알 수 있다. 구체적으로, 상기 Cst값이 클 수록 상기 ΔVp값이 작아짐을 알 수 있다.
이러한 이유로, 상기 스토리지 캐패시터(Cst)를 설계할 때 좀 더 많은 양의 보조 용량을 확보하기 위해, 도 2 및 도 3 에 도시한 바와 같이 상기 화소영역(P) 내에 상기 스토리지 캐패시터(Cst)의 면적을 넓게 설계하게 된다.
그러나, 이러한 구조는 스토리지 캐패시터(Cst)의 면적이 화소영역(P)을 과도하게 차지하기 때문에 개구율을 저하하는 원인이 되고 있으며 이를 통해, 휘도가 저하되는 문제가 있다.
본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 스토리지 캐패시터의 면적을 최소화 하면서 보조 용량을 충분히 확보할 수 있는 어레이기판 구조를 제안하는 것을 제 1 목적으로 한다.
전술한 구조를 통해, 충분한 개구영역을 확보하는 동시에, ΔVp값을 최소화 하여 고화질을 구현하는 액정패널을 제작하는 것을 제 2 목적으로 한다.
전술한 목적을 달성하기 위한 본원 발명의 제 1 특징에 따른 횡전계 방식 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과; 상기 화소 영역의 둘레에 구성된 공통 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 스위칭 소자와; 상기 공통 배선의 제 1 변 상부에 위치하여 이와 제 1 스토리지 캐패시터를 이루는 제 1 전극과; 상기 공통 배선의 제 2 변의 상부에 위치하는 제 2 전극과; 상기 화소영역에 위치하며 다수의 수직부로 구성된 화소전극과; 상기 화소 전극과 평행하게 이격되고, 다수의 수직부로 구성되고, 일부는 상기 제 2 전극의 상부에 위치하여 다중 구조의 제 2 스토리지 캐패시터를 공통 전극을 포함한다.
상기 제 1 전극은 상기 스위칭 소자와 연결되며, 상기 제 1전극과 제 2 전극은 상기 제 1 전극과 접촉하여 상기 화소 영역의 일 측과 이에 평행한 타 측으로 연장된 형태인 것을 특징으로 한다.
상기 화소 전극은 상기 제 1 전극과 접촉하면서 상기 다수의 수직부를 하나로 연결하는 수평부를 더욱 포함하는 것을 특징으로 한다.
상기 공통 전극은 상기 공통 배선의 제 3 변과 접촉하며, 상기 다수의 수직부를 하나로 연결하는 수평부를 더욱 포함하는 것을 특징으로 한다.
상기 공통 배선의 제 4 변 상부에 위치하고, 상부에는 상기 공통전극이 위치하여 제 3 스토리지 캐패시터를 형성하는 제 3 전극이 더욱 구성된 것을 특징으로 한다.상기 제 2 및 제 3 스토리지 캐패시터는, 상기 공통 배선의 제 2 변과 제 4 변과 상기 제 2 및 제 3 전극의 상부에 구성된 공통 전극이 동일한 신호가 흐르는 병렬 형태의 다중 구조인 것을 특징으로 한다,
본 발명의 제 2 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선을 형성하는 단계와; 상기 화소 영역의 둘레에 구성된 공통 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 스위칭 소자를 형성하는 단계와; 상기 공통 배선의 제 1 변 상부에 위치하여 이와 제 1 스토리지 캐패시터를 이루는 제 1 전극과, 상기 공통 배선의 제 2 변과 제 4 변의 상부에 위치하는 제 2 전극과 제 3 전극을 형성하는 단계와; 상기 화소영역에 위치하며 다수의 수직부로 구성된 화소전극을 형성하는 단계와; 상기 화소 전극과 평행하게 이격되고, 다수의 수직부로 구성되며, 일부는 상기 제 2 전극과 제 3 전극의 상부에 위치하여 다중 구조의 제 2 스토리지 캐패시터와 제 3 스토리지 캐패시터를 구성하는 공통 전극을 형성하는 단계를 포함한다.
상기 제 1 전극은 상기 스위칭 소자와 연결되며, 상기 제 1전극과 제 2 전극은 상기 제 1 전극과 접촉하여 상기 화소 영역의 일 측과 이에 평행한 타 측으로 연장된 형태인 것을 특징으로 한다.
상기 화소 전극은 상기 제 1 전극과 접촉하면서 상기 다수의 수직부를 하나로 연결하는 수평부를 형성하는 단계를 더욱 포함한다.
상기 공통 전극은 상기 공통 배선의 제 3 변과 접촉하며, 상기 다수의 수직부를 하나로 연결하는 수평부를 형성하는 단계를 더욱 포함한다.
상기 공통 배선의 제 4 변 상부에 위치하고, 상부에는 상기 공통전극이 위치하여 제 3 스토리지 캐패시터를 형성하는 제 3 전극이 더욱 구성되는 것을 특징으로 하고, 상기 제 2 및 제 3 스토리지 캐패시터는, 상기 공통 배선의 제 2 변과 제 4 변과 상기 제 2 및 제 3 전극의 상부에 구성된 공통 전극이 동일한 신호가 흐르는 병렬 형태의 다중 구조인 것을 특징으로 한다.
본 발명이 제 2 특징에 따른 횡전계 방식 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과;
상기 화소 영역의 둘레에 구성된 공통 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 스위칭 소자와; 상기 공통 배선의 제 1 변 상부에 위치하여 이와 제 1 스토리지 캐패시터를 이루는 제 1 전극과; 상기 공통 배선의 제 2 변과 제 4 변의 상부에 위치하여 제 2 스토리지 캐패시터와 제 3 스토리지 캐패시터를 이루는 제 2 전극과 제 3 전극과; 상기 화소영역에 위치하며 다수의 수직부로 구성되고, 일부는 상기 제 2 전극과 제 3 전극과 접촉하여 구성된 화소전극과; 상기 화소 전극과 평행하게 이격되고, 다수의 수직부로 구성된 공통 전극을 포함한다.
상기 제 1 전극은 상기 스위칭 소자와 연결되며, 상기 제 1전극과 제 2 전극은 상기 제 1 전극과 접촉하여 상기 화소 영역의 일 측과 이에 평행한 타 측으로 연장된 형태인 것을 특징으로 한다.
상기 화소 전극은 상기 제 1 전극과 접촉하면서 상기 다수의 수직부를 하나로 연결하는 수평부를 더욱 포함하는 것을 특징으로 한다.
상기 공통 전극은 상기 공통 배선의 제 3 변과 접촉하며, 상기 다수의 수직부를 하나로 연결하는 수평부를 더욱 포함하는 것을 특징으로 한다.
본 발명의 제 2 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선을 형성하는 단계와; 상기 화소 영역의 둘레에 구성된 공통 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 스위칭 소자를 형성하는 단계와; 상기 공통 배선의 제 1 변 상부에 위치하여 이와 제 1 스토리지 캐패시터를 이루는 제 1 전극을 형성하는 단계와; 상기 공통 배선의 제 2 변과 제 4 변의 상부에 위치하여 제 2 스토리지 캐패시터와 제 3 스토리지 캐패시터를 이루는 제 2 전극과 제 3 전극을 형성하는 단계와; 상기 화소영역에 위치하며 다수의 수직부로 구성되고, 일부는 상기 제 2 전극과 제 3 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 화소 전극과 평행하게 이격되고, 다수의 수직부로 구성된 공통 전극을 형성하는 단계를 포함한다.
상기 제 1 전극은 상기 스위칭 소자와 연결되며, 상기 제 1전극과 제 2 전극은 상기 제 1 전극과 접촉하여 상기 화소 영역의 일 측과 이에 평행한 타 측으로 연장된 형태인 것을 특징으로 하고, 상기 화소 전극은 상기 제 1 전극과 접촉하면서 상기 다수의 수직부를 하나로 연결하는 수평부를 형성하는 단계를 더욱 포함한다.
상기 공통 전극은 상기 공통 배선의 제 3 변과 접촉하며, 상기 다수의 수직 부를 하나로 연결하는 수평부를 형성하는 단계를 더욱 포함 한다.
이하, 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예를 설명한다.
-- 제 1 실시예 --
본 발명의 제 1 실시예의 특징은, 화소영역 양측의 공통 배선 상부에 드레인 전극의 연장부를 형성하여, 상기 연장부를 중심으로 상하로 구성된 공통 전극과 공통 배선 간 보조용량이 형성되도록 스토리지 캐패시터를 구성하는 것을 특징으로 한다.
도 4는 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이고, 도 5는 도 4의 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단한 단면도이다.
도시한 바와 같이, 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판은, 투명한 절연기판(100)상에 일 방향으로 연장된 게이트 배선(102)과, 상기 게이트 배선(102)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(122)이 구성된다.
상기 화소 영역(P)의 둘레에는 상.하로 구성된 게이트 배선(102)과 상기 좌.우로 구성된 데이터 배선(122)과 근접하여 이격된 제 1 내지 제 4 변으로 구성된 공통 배선(106a,106b,106c,106d)이 구성된다.
상기 게이트 배선(102)과 데이터 배선(122)의 교차지점에는 게이트 전 극(104)과 액티브층(132)과 소스 전극(128)과 드레인 전극(130)을 포함하는 박막트랜지스터(T)가 구성된다.
이때, 상기 드레인 전극(130)에서 상기 공통 배선의 제 1 변(106a)과 동일한 형태로 연장된 제 1 연장부(124a)와, 상기 제 1 연장부(124a)의 양측에서 상기 제 2 및 제 4 공통 배선(106b,106d)의 상부로 각각 연장된 제 2 및 제 3 연장부(124b,124c)를 구성한다.
상기 화소 영역(P)에는 상기 제 1 연장부(124a)와 접촉하는 수평부(140a)와 상기 수평부(140a)에서 수직 연장된 다수의 수직부(140b)로 구성된 화소 전극(140)이 구성되고, 상기 공통 배선의 제 3 변(106c)과 접촉하는 수평부(142a)와 상기 수평부(142a)에서 상기 화소 전극의 수직부(140b)와 평행하게 이격되는 위치로 수직 분기된 다수의 수직부(142b)로 구성된 공통 전극(142)이 구성된다.
이때, 상기 공통 전극의 수직부(142b) 중, 상기 데이터 배선(122)과 근접하게 구성된 수직부(142b)는 상기 드레인 전극(122)에서 연장된 제 2 및 제 3 연장부(124b,124c)와 일부 겹쳐지도록 구성한다. 따라서, 화소 영역(P)의 양측은 단면적으로, 상기 공통 배선의 제 2 및 제 4 변(106b,106d)과, 상기 공통 배선의 제 2 및 제 4 변(106b,106d)의 상부에 각각 상기 드레인 전극(122)에서 연장된 제 2 연장부와 제 4 연장부(124b,124c)가 위치하고, 상기 제 2 연장부 및 제 4 연장부(124b,124c)의 상부에는 상기 공통 배선과 동일한 신호가 인가되는 공통 전극의 수직부(142b)가 위치한 구성이 된다.
전술한 구성에서 특징적인 것은, 상기 공통 배선의 제 1 내지 제 3 변에 대응하는 상부에 각각 다중 스토리지 캐패시터(multi storage capacitor, Cst1~Cst3)가 구성된다는 것이다.
상세하게는, 상기 공통 배선의 제 1 변(106a)을 제 1 전극으로 하고, 상기 제 1 전극의 상부에 위치하는 상기 드레인 전극의 제 1 연장부를 제 2 전극으로 하는 제 1 스토리지 캐패시터(Cst1)와, 상기 드레인 전극의 제 2 및 제 3 연장부(124b,124c)를 제 1 전극으로 하고, 상기 제 1 전극의 하부에 위치한 상기 공통 배선의 제 2 및 제 4 변(106b,106d)을 제 2 전극으로 하고, 상기 제 1 전극의 상부에 위치하고 상기 공통 배선(106b,106d)과 동일한 신호가 흐르는 공통 전극을 제 3 전극으로 하여 각각 병렬 연결된 형태의 제 2 및 제 3 다중 스토리지 캐패시터(Cst2,Cst3)가 구성되는 것을 특징으로 한다.
전술한 제 2 및 제 3 스토리지 캐패시터(Cst2,Cst3)는 공통 배선의 제 2 및 제 4 변(106b,106d)의 상부에 설계된 것이므로 추가적으로 화소영역(P)을 차지하는 구성이 아니다. 따라서 종래와 비교하여 개구율 저감 없이 추가적인 보조용량을 확보할 수 있게 된다.
그러므로, 종래와 동일한 위치에 설계된 상기 제 1 스토리지 캐패시터(Cst1)는 종래와 같이 넓은 면적으로 구성하지 않고 그 면적을 줄여 설계하여도, 상기 단위 화소영역에서 확보할 수 있는 스토리지 캐패시터(Cst)의 보조 용량은 종래와 비교하여 동일하거나 이보다 많은 양이 될 수 있다.
따라서, 본 발명에 따른 어레이기판은, 보조용량을 충분히 확보할 수 있는 구조로 설계되어 ΔVp를 최소화 할 수 있으므로 화질을 개선할 수 있는 동시에, 개 구영역을 더욱 확보할 수 있는 장점이 있다.
이하, 도 6a 내지 도 6h를 참조하여 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 6a 내지 도 6h는 도 4의 Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
도 6a는 제 1 마스크 공정을 나타낸 도면이다.
도 6a에 도시한 바와 같이, 기판(100)상에 스위칭 영역(S)을 포함하는 화소 영역(P)과 데이터 영역(D)과 제 1 내지 제 3 스토리지 영역(C1,C2,C3)을 정의한다.
상기 다수의 영역(S,P,C1,C2,C3,D)이 정의된 기판(100)상에 상기 화소 영역(P)의 일 측에 위치하여 일 방향으로 연장된 게이트 배선(102)과, 상기 게이트 배선(104)과 연결되고 상기 스위칭 영역(S)에 위치하는 게이트 전극(104)을 형성한다. 동시에, 상기 화소 영역(P)의 둘레에 제 1 내지 제 4 변으로 구성된 공통 배선(106a,106b,미도시, 106d)을 형성한다.
이때, 상기 게이트 전극(104)은 상기 게이트 배선(102)의 일부 일 수 있고, 상기 게이트 배선(102)에서 분기된 돌출형태로 구성할 수 있다.
다음으로, 상기 게이트 배선 및 게이트 전극(102,104)과 상기 공통 배선(106a,106b,106d)이 형성된 기판(100)의 전면에 게이트 절연막(108)을 형성한다.
이때, 상기 게이트 배선(102)과 게이트 전극(104)은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo)등의 단일 금속이나 알루미늄(Al)/크롬(Cr)(또는 몰리브덴(Mo)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 형성하고, 상기 게이트 절연막(108)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)등이 포함된 무기절연물질 또는 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질 중 하나를 도포하여 형성할 수 있다.
다음으로, 도 6b 내지 도 6e는 제 2 마스크 공정을 나타낸 도면이다.
도 6b에 도시한 바와 같이, 상기 게이트 절연막(108)의 전면에 비정질 실리콘층(110)과 불순물 비정질 실리콘층(112)과 도전성 금속층(114)을 형성한다.
상기 비정질 실리콘층(110)은 순수한 비정질 실리콘(a-Si:H)을 증착하여 형성하고, 상기 불순물 비정질 실리콘층(112)은 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하거나, 상기 비정질 실리콘층(110)의 표면에 불순물을 도핑하는 공정을 통해 형성할 수 있다.
또한, 상기 도전성 금속층(114)은 앞서 언급한 도전성 금속 그룹 중 선택된 하나로 형성할 수 있다.
다음으로, 상기 도전성 금속층(114)이 형성된 기판(100)의 전면에 포토레지스트(photo resist)를 도포하여 감광층(116)을 형성한다.
다음으로, 상기 감광층(116)의 이격된 상부에 투과부(B1)와 차단부(B2)와 반투과부(B3)로 구성된 마스크(M)를 위치시킨다.
이때, 상기 스위칭 영역(S)에는 반투과부(B3)와, 반투과부(B3)의 양측에 차단부(B2)가 위치하도록 하고, 상기 데이터 영역(D)및 제 1 내지 제 3 스토리지 영 역(C1~C3)에 차단부(B2)가 위치하도록 한다.
다음으로, 상기 마스크(M)의 상부로 빛을 조사하여, 하부의 감광층(116)을 노광한 후, 현상액을 이용하여 상기 빛에 노광된 부분만을 제거하는 현상공정을 진행한다.
도 6c에 도시한 바와 같이, 상기 스위칭 영역(S)과 데이터 영역(D)과 제 1 내지 제 3 스토리지 영역(C1~C3)의 상부에 패턴된 제 1 및 제 3 감광패턴(118a~118c)을 형성한다.
이때, 상기 제 1 감광패턴(118a)은 앞서 언급한 마스크의 반투과부에 의해 노광된 부분이 낮은 높이로 형성되며, 이 부분(A)은 상기 게이트 전극(104)의 중심에 대응하여 위치하게 된다.
다음으로, 상기 제 1 내지 제 3 감광패턴(118a~118c)의 주변으로 노출된 상기 도전성 금속층(114)과 그 하부의 불순물 비정질 실리콘층(112)과 순수 비정질 실리콘층(110)을 제거하는 공정을 진행 한다.
이때, 일반적으로 상기 도전성 금속층(114)은 약액을 이용하여 습식식각 방식으로 제거할 수 있으며, 상기 불순물 비정질 실리콘층(112)과 상기 순수 비정질 실리콘층(110)은 건식식각 공정을 통해 제거할 수 있다.
도 6d에 도시한 바와 같이, 전술한 제거공정을 완료하게 되면, 상기 제 1 감광패턴(118a)의 하부에는 소스.드레인 금속패턴(120)이 형성되고, 상기 제 2 감광패턴(118b)의 하부에는 상기 소스.드레인 금속패턴(120)과 일 측에서 연결된 데이터 배선(122)과, 상기 제 3 감광패턴(118c)의 하부에는 상기 소스.드레인 금속패 턴(120)의 타 측에서 상기 공통 배선의 제 1 변(106a)으로 연장된 형태의 제 1 연장부(124)와, 상기 제 1 연장부(124a)의 양측에서 상기 공통 배선의 제 2 변(106b)과 제 4 변(106d)의 상부로 각각 연장된 제 2 연장부(124b)와 제 3 연장부(124c)가 형성된다.
이때, 상기 데이터 배선(122)과 소스,드레인 금속패턴(120)과 상기 제 1 내지 제 3 연장부(124a~124c)의 하부에는 패턴된 불순 비정질 실리콘층(126b)과 순수 비정질 실리콘층(126a)이 위치하며 이를 통칭하여 반도체 패턴(126)이라 한다.
다음으로, 상기 제 1 감광 패턴(118a)중, 상기 게이트 전극(104)의 중심에 대응하여 높이가 낮은 부분(A)을 제거하여 하부의 소스.드레인 금속패턴(120)을 노출하기 위한 애싱 공정(ashing process)을 진행한다.
도 6e에 도시한 바와 같이, 상기 게이트 전극(104)의 중심(A)에 대응하는 소스.드레인 금속패턴(120)의 일부가 노출되며 이때, 상기 제 1 내지 제 3 감광패턴(118a~118c)의 주변으로 상기 소스.드레인 금속패턴(120)과 데이터 배선(122)과 상기 제 1 내지 제 3 연장부(124a~124c)의 일부가 노출되는 형상이 된다.
다음으로, 상기 노출된 소스.드레인 금속층(120)을 식각하여 하부의 불순물 비정질 실리콘 패턴(126b)을 노출하는 공정을 진행한 후, 상기 제 1 내지 제 3 감광패턴(118a~118c)을 제거하는 공정을 진행한다.
도 6f에 도시한 바와 같이, 전술한 공정을 통해 상기 게이트 전극(104)에 대응하여 양측으로 이격된 소스 전극(128)과 드레인 전극(130)이 형성되고, 상기 소스 및 드레인 전극(128,130)의 이격된 영역으로 하부의 순수 비정질 실리콘 패 턴(126a)이 노출된 형상이 된다.
이때, 상기 게이트 전극(104)의 상부에 위치한 순수 비정질 실리콘패턴(126a)과 불순물 비정질 실리콘 패턴(126b)은 각각 채널 및 오믹 콘택의 기능을 하므로 액티브층(132) 그리고 오믹 콘택층(134)이라 칭한다.
상기 게이트 전극(104)과 액티브층(132)과 오믹 콘택층(134)과 소스 및 드레인 전극(128,130)은 스위칭 소자인 박막트랜지스터(T)를 이룬다.
이상으로, 상기 도 6b 내지 도 6f의 공정을 통해 제 2 마스크 공정을 완료하였다.
이하, 도 6g는 제 3 마스크 공정을 나타낸 도면이다.
도 6g에 도시한 바와 같이, 상기 소스 및 드레인 전극(128,130)과 데이터 배선(122)과, 상기 제 1 내지 제 3 연장부(124a~124c)가 형성된 기판(200)의 전면에 보호막(136)을 형성하고 패턴하여, 상기 드레인 전극(130)의 일부와, 상기 공통 배선의 제 3 변(미도시)을 노출하는 제 1 콘택홀(138a)과 제 2 콘택홀(도 4의 138b)을 형성한다.
도 6h는 제 4 마스크 공정을 나타낸 도면이다.
도 6h에 도시한 바와 같이, 상기 보호막(136)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(130)과 접촉하면서 상기 화소 영역(P)에 위치한 화소 전극(140a,140b)과 공통 전극(142a,142b)을 형성한다.
상기 화소 전극(140a,140b)은 상기 노출된 드레인 전극(130)의 제 1 연장부(124a)와 접촉하고 이와 평면적으로 겹쳐 구성된 수평부(140a)와, 상기 수평부(140a)에서 상기 화소 영역(P)으로 수직하게 분기된 다수의 수직부(140b)로 구성하고, 상기 공통 전극(142)은 상기 공통 배선의 제 3 변(도 4의 106c)과 접촉하는 수평부(도 4의 142a)와 상기 수평부(142a)에서 상기 화소 전극의 수직부(140b)와 평행하게 이격된 위치로 수직 분기된 다수의 수직부(142b)로 구성한다.
전술한 구성에서, 상기 제 1 내지 제 3 스토리지 영역(C1~C3)에 제 1 내지 제 3 스토리지 캐패시터(Cst1~Cst3)가 형성되는 것을 특징으로 한다.
상세히는, 상기 제 1 스토리지 영역(C1)에는 상기 공통 배선의 제 1 변(106a)을 제 1 전극으로 하고 상기 드레인 전극(130)에서 연장된 제 1 연장부(124a)를 제 2 전극으로 하는 제 1 스토리지 캐패시터(Cst1)가 형성되고, 상기 제 2 스토리지 영역(C2)에는 상기 드레인 전극(130)의 제 2 연장부(124b)를 제 1 전극으로 하고, 상기 제 1 전극을 중심으로 하부와 상부에 위치한 공통 배선의 제 2 변(106b)과 공통 전극의 수직부(142b)를 제 2 전극으로 하여 병렬 연결된 형태의 제 2 스토리지 캐패시터(Cst2)가 형성되고, 상기 제 3 스토리지 영역(C3)에는 상기 드레인 전극의 제 3 연장부(124b)를 제 1 전극으로 하고, 상기 제 1 전극(124b)을 중심으로 하부와 상부에 위치한 공통 배선의 제 4 변(106d)과 공통 전극의 수직부(142b)를 제 2 전극으로 하여 병렬 연결된 형태의 제 3 스토리지 캐패시터(Cst3)가 형성된다.
따라서, 종래와 달리 화소영역(P)에서 스토리지 캐패시터가 차지하는 면적을 최소화 하면서 충분한 보조용량을 확보할 수 있기 때문에 개구율을 개선하는 동시에 ΔVp를 최소화 할 수 있어 고화질을 구현할 수 있는 장점이 있다.
이상의 공정을 통해 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
-- 제 2 실시예 --
본 발명의 제 2 실시예의 특징은, 화소영역 양측의 공통 배선 상부에 드레인 전극 연장부를 형성하고, 상기 연장부 상부의 화소전극과 접촉하도록 구성하여, 상기 드레인 전극의 연장부와 하부의 공통 배선이 스토리지 캐패시터를 이루어 보조용량을 형성하도록 하는 것을 특징으로 한다.
도 7은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이고, 도 8은 도 7의 Ⅶ-Ⅶ과 Ⅷ-Ⅷ을 따라 절단한 단면도이다.
도시한 바와 같이, 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이 기판은, 투명한 절연기판(200)상에 일 방향으로 연장된 게이트 배선(202)과, 상기 게이트 배선(202)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(222)이 구성된다.
상기 화소 영역(P)의 둘레에는 상기 게이트 배선(202)과 데이터 배선(222)과 이격된 제 1 내지 제 4 변으로 구성된 공통 배선(206a,206b,206c,206d)이 구성된다.
상기 게이트 배선(202)과 데이터 배선(222)의 교차지점에는 게이트 전극(204)과 액티브층(232)과 소스 전극(228)과 드레인 전극(230)을 포함하는 박막트랜지스터(T)가 구성된다.
이때, 상기 드레인 전극(230)에서 상기 공통 배선의 제 1 변(206a)과 동일한 형태로 연장된 제 1 연장부(224a)와, 상기 제 1 연장부(224a)의 양측에서 상기 제 2 및 제 4 공통 배선(206b,206d)의 상부로 각각 연장된 제 2 및 제 3 연장부(224b,224c)를 구성한다.
상기 화소 영역(P)에는 상기 제 1 연장부(224a)와 접촉하는 수평부(240a)와 상기 수평부(240a)에서 수직 연장된 다수의 수직부(240b)로 구성된 화소 전극(240)이 구성되고, 상기 공통 배선의 제 3 변(206c)과 접촉하는 수평부(242a)와 상기 수평부(242a)에서 상기 화소 전극의 수직부(240b)와 평행하게 이격되는 위치로 수직 분기된 다수의 수직부(242b)로 구성된 공통 전극(242a,242b)이 구성된다.
이때, 상기 화소전극의 수직부(240b) 중, 상기 데이터 배선(222)과 근접하게 구성된 수직부(240b)는 상기 드레인 전극(230)에서 연장된 제 2 및 제 3 연장부(224b,224c)와 일부 겹쳐지도록 구성한다. 따라서, 화소 영역(P)의 양측은 단면적으로, 상기 공통 배선의 제 2 및 제 4 변(206b,206d)과, 상기 공통 배선의 제 2 및 제 4 변(206b,206d)의 상부에 각각 상기 드레인 전극(222)에서 연장된 제 2 연장부와 제 4 연장부(224b,224c)가 위치하고, 상기 제 2 연장부 및 제 4 연장부(224b,224c)의 상부에는 상기 화소 전극의 수직부(240b)가 위치한 상태이며, 상기 화소 전극의 수직부(240b)는 각각 하부의 제 2 연장부(224b)와 제 3 연장부(224c)와 접촉하도록 구성한다.
따라서, 상기 공통 배선의 제 1 변(206a)을 제 1 전극으로 하고, 상기 제 1 전극의 상부에 위치하는 상기 드레인 전극의 제 1 연장부(224b)를 제 2 전극으로 하는 제 1 스토리지 캐패시터(Cst1)와, 상기 공통 배선의 제 2 및 제 4 변(206b,206d)을 제 1 전극으로 하고 상기 드레인 전극의 제 2 및 제 3 연장부(224b,224c)를 제 2 전극으로 하는 제 2 스토리지 캐패시터(Cst2)와 제 3 스토리지 캐패시터(Cst3)가 구성된다.
이때, 상기 제 2 및 제 3 스토리지 캐패시터(Cst2,Cst3)는 실시예의 1과는 달리 싱글형태로 구성되며, 이러한 구조 또한 앞서 언급한 바와 같이, 전술한 제 2 및 제 3 스토리지 캐패시터(Cst1,Cst2)는 공통 배선의 제 2 및 제 4 변(206b,206d)의 상부에 설계된 것이므로 추가적으로 화소영역(P)을 차지하는 구성이 아니다. 따라서 종래와 비교하여 개구율 저감 없이 추가적인 보조용량을 확보할 수 있게 된다.
그러므로, 종래와 동일한 위치에 설계된 상기 제 1 스토리지 캐패시터는 종래와 같이 넓은 면적으로 구성하지 않고 그 면적을 줄여 설계하여도, 상기 단위화소영역에서 확보할 수 있는 스토리지 캐패시터의 보조 용량은 종래와 비교하여 동일하거나 이보다 많은 양이 될 수 있다.
따라서, 본 발명에 따른 어레이기판의 구성은, 보조 용량을 충분히 확보할 수 있으므로 ΔVp를 최소화 할 수 있어 화질을 개선할 수 있는 동시에, 개구영역을 더욱 확보할 수 있는 장점이 있다.
본 발명에 따른 횡전계형 어레이기판의 구조는, 추가적인 보조용량을 확보함과 동시에 개구영역을 최소화 할 수 있는 것을 특징으로 한다.
따라서, 개구율 확보를 통해 액정패널의 휘도를 개선할 수 있는 효과가 있다.
또한, 충분한 보조용량 확보를 통해 ΔVp를 최소화 할 수 있어 고화질을 구현할 수 있는 효과가 있다.

Claims (20)

  1. 기판과;
    상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과;
    상기 화소 영역의 둘레에 구성된 공통 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성된 스위칭 소자와;
    상기 공통 배선의 제 1 변 상부에 위치하여 이와 제 1 스토리지 캐패시터를 이루는 제 1 전극과;
    상기 공통 배선의 제 2 변의 상부에 위치하는 제 2 전극과;
    상기 화소 영역에 위치하며 다수의 수직부로 구성된 화소 전극과;
    상기 화소 전극과 평행하게 이격되며, 다수의 수직부로 구성되고, 일부는 상기 제 2 전극의 상부에 위치하는 공통 전극을 포함하고,
    상기 공통 배선의 제 2 변과 상기 제 2 전극 및 상기 공통 전극은 서로 중첩되어 형성되며 다중 구조를 가지는 제 2 스토리지 캐패시터를 이루는 횡전계 방식 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 전극은 상기 화소 영역의 일 측에 형성되어 상기 스위칭 소자와 연결되고, 상기 제 2 전극은 상기 제 1 전극과 접촉하며 상기 화소 영역의 일 측으로부터 평행한 타 측으로 연장된 형태인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
  3. 제 1 항 및 제 2 항 중 선택된 한 항에 있어서,
    상기 화소 전극은 상기 제 1 전극과 접촉하면서 상기 다수의 수직부를 하나로 연결하는 수평부를 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 공통 전극은 상기 공통 배선의 제 3 변과 접촉하며, 상기 다수의 수직부를 하나로 연결하는 수평부를 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 공통 배선의 제 4 변 상부에 위치하고, 상부에는 상기 공통전극이 위치하여 제 3 스토리지 캐패시터를 형성하는 제 3 전극이 더욱 구성된 횡전계 방식 액정표시장치용 어레이기판.
  6. 제 5 항에 있어서,
    상기 제 2 및 제 3 스토리지 캐패시터는, 상기 공통 배선의 제 2 변 및 제 4 변과 상기 제 2 및 제 3 전극의 상부에 구성된 공통 전극이 동일한 신호가 흐르는 병렬 형태의 다중 구조인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판.
  7. 기판을 준비하는 단계와;
    상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선을 형성하는 단계와;
    상기 화소 영역의 둘레에 구성된 공통 배선을 형성하는 단계와;
    상기 게이트 배선과 데이터 배선의 교차지점에 스위칭 소자를 형성하는 단계와;
    상기 공통 배선의 제 1 변 상부에 위치하여 이와 제 1 스토리지 캐패시터를 이루는 제 1 전극과, 상기 공통 배선의 제 2 변의 상부에 위치하는 제 2 전극을 형성하는 단계와;
    상기 화소 영역에 위치하며 다수의 수직부로 구성된 화소 전극을 형성하는 단계와;
    상기 화소 전극과 평행하게 이격되고, 다수의 수직부로 구성되며, 일부는 상기 제 2 전극의 상부에 위치하는 공통 전극을 형성하는 단계를 포함하고,
    상기 공통 배선의 제 2 변과 상기 제 2 전극 및 상기 공통 전극은 서로 중첩되어 형성되며 다중 구조를 가지는 제 2 스토리지 캐패시터를 이루는 횡전계 방식 액정표시장치용 어레이 기판 제조방법.
  8. 제 7 항에 있어서,
    상기 제 1 전극은 상기 화소 영역의 일 측에 형성되어 상기 스위칭 소자와 연결되고, 상기 제 2 전극은 상기 제 1 전극과 접촉하며 상기 화소 영역의 일 측으로부터 평행한 타 측으로 연장된 형태인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판 제조방법.
  9. 제 7 항 및 제 8 항 중 선택된 한 항에 있어서,
    상기 화소 전극은 상기 제 1 전극과 접촉하면서 상기 다수의 수직부를 하나로 연결하는 수평부를 형성하는 단계를 더욱 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  10. 제 7 항에 있어서,
    상기 공통 전극은 상기 공통 배선의 제 3 변과 접촉하며, 상기 다수의 수직부를 하나로 연결하는 수평부를 형성하는 단계를 더욱 포함하는 것을 특징으로 하 는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  11. 제 7 항에 있어서,
    상기 공통 배선의 제 4 변 상부에 위치하고, 상부에는 상기 공통전극이 위치하여 제 3 스토리지 캐패시터를 형성하는 제 3 전극이 더욱 구성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  12. 제 11 항에 있어서,
    상기 제 2 및 제 3 스토리지 캐패시터는, 상기 공통 배선의 제 2 변 및 제 4 변과 상기 제 2 및 제 3 전극의 상부에 구성된 공통 전극이 동일한 신호가 흐르는 병렬 형태의 다중 구조인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  13. 기판과;
    상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과;
    상기 화소 영역의 둘레에 구성된 공통 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성된 스위칭 소자와;
    상기 공통 배선의 제 1 변 상부에 위치하여 이와 제 1 스토리지 캐패시터를 이루는 제 1 전극과;
    상기 공통 배선의 제 2 변과 제 4 변의 상부에 위치하여 제 2 스토리지 캐패시터와 제 3 스토리지 캐패시터를 이루는 제 2 전극과 제 3 전극과;
    상기 화소 영역에 위치하며 다수의 수직부로 구성되고, 일부는 상기 제 2 전극과 제 3 전극과 접촉하여 구성된 화소 전극과;
    상기 화소 전극과 평행하게 이격되고, 다수의 수직부로 구성된 공통 전극을 포함하는 횡전계 방식 액정표시장치용 어레이 기판.
  14. 제 13 항에 있어서,
    상기 제 1 전극은 상기 화소 영역의 일 측에 형성되어 상기 스위칭 소자와 연결되고, 상기 제 2 전극은 상기 제 1 전극과 접촉하며 상기 화소 영역의 일 측으로부터 평행한 타 측으로 연장된 형태인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판.
  15. 제 13 항 및 제 14 항 중 선택된 한 항에 있어서,
    상기 화소 전극은 상기 제 1 전극과 접촉하면서 상기 다수의 수직부를 하나로 연결하는 수평부를 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장 치용 어레이기판.
  16. 제 13 항에 있어서,
    상기 공통 전극은 상기 공통 배선의 제 3 변과 접촉하며, 상기 다수의 수직부를 하나로 연결하는 수평부를 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판.
  17. 기판을 준비하는 단계와;
    상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선을 형성하는 단계와;
    상기 화소 영역의 둘레에 구성된 공통 배선을 형성하는 단계와;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성된 스위칭 소자를 형성하는 단계와;
    상기 공통 배선의 제 1 변 상부에 위치하여 이와 제 1 스토리지 캐패시터를 이루는 제 1 전극을 형성하는 단계와;
    상기 공통 배선의 제 2 변과 제 4 변의 상부에 위치하여 제 2 스토리지 캐패시터와 제 3 스토리지 캐패시터를 이루는 제 2 전극과 제 3 전극을 형성하는 단계와;
    상기 화소 영역에 위치하며 다수의 수직부로 구성되고, 일부는 상기 제 2 전극과 제 3 전극과 접촉하는 화소 전극을 형성하는 단계와;
    상기 화소 전극과 평행하게 이격되고, 다수의 수직부로 구성된 공통 전극을 형성하는 단계를
    포함하는 횡전계 방식 액정표시장치용 어레이 기판 제조방법.
  18. 제 17 항에 있어서,
    상기 제 1 전극은 상기 화소 영역의 일 측에 형성되어 상기 스위칭 소자와 연결되고, 상기 제 2 전극은 상기 제 1 전극과 접촉하며 상기 화소 영역의 일 측으로부터 평행한 타 측으로 연장된 형태인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판 제조방법.
  19. 제 17 항 및 제 18 항 중 선택된 한 항에 있어서,
    상기 화소 전극은 상기 제 1 전극과 접촉하면서 상기 다수의 수직부를 하나로 연결하는 수평부를 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판 제조방법.
  20. 제 17 항에 있어서,
    상기 공통 전극은 상기 공통 배선의 제 3 변과 접촉하며, 상기 다수의 수직부를 하나로 연결하는 수평부를 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판 제조방법.
KR1020070022426A 2007-03-07 2007-03-07 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 KR101347894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070022426A KR101347894B1 (ko) 2007-03-07 2007-03-07 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070022426A KR101347894B1 (ko) 2007-03-07 2007-03-07 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080082084A KR20080082084A (ko) 2008-09-11
KR101347894B1 true KR101347894B1 (ko) 2014-01-06

Family

ID=40021522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070022426A KR101347894B1 (ko) 2007-03-07 2007-03-07 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR101347894B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968257B1 (ko) 2012-08-31 2019-04-12 삼성디스플레이 주식회사 액정 표시 장치
CN107678221B (zh) * 2017-11-03 2020-05-08 惠科股份有限公司 主动开关阵列基板及其应用的显示设备与其制造方法
JP7344851B2 (ja) * 2018-11-28 2023-09-14 株式会社半導体エネルギー研究所 液晶表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118537A (ko) * 2004-06-14 2005-12-19 엘지.필립스 엘시디 주식회사 액정표시장치용 기판 및 그 제조방법
KR20060088944A (ko) * 2005-02-02 2006-08-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118537A (ko) * 2004-06-14 2005-12-19 엘지.필립스 엘시디 주식회사 액정표시장치용 기판 및 그 제조방법
KR20060088944A (ko) * 2005-02-02 2006-08-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20080082084A (ko) 2008-09-11

Similar Documents

Publication Publication Date Title
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101269002B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
US7796225B2 (en) Method of fabricating array substrate for IPS-mode LCD device has a shorter processing time and low error rate without an increase in fabrication and production costs
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100978370B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100930363B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판 제조방법
KR101311337B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
KR101255782B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20060073381A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP4727201B2 (ja) 水平電界型の液晶表示パネル
KR20060073379A (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101249774B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20070070726A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101307961B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101347894B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101889440B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR101725424B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR20090060078A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 7