KR101225444B1 - 액정표시장치 및 그의 제조방법과 그의 리페어 방법 - Google Patents

액정표시장치 및 그의 제조방법과 그의 리페어 방법 Download PDF

Info

Publication number
KR101225444B1
KR101225444B1 KR1020090121256A KR20090121256A KR101225444B1 KR 101225444 B1 KR101225444 B1 KR 101225444B1 KR 1020090121256 A KR1020090121256 A KR 1020090121256A KR 20090121256 A KR20090121256 A KR 20090121256A KR 101225444 B1 KR101225444 B1 KR 101225444B1
Authority
KR
South Korea
Prior art keywords
line
common
gate
electrode
liquid crystal
Prior art date
Application number
KR1020090121256A
Other languages
English (en)
Other versions
KR20110064584A (ko
Inventor
강동춘
석대영
강문수
윤재호
이현정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090121256A priority Critical patent/KR101225444B1/ko
Priority to US12/862,021 priority patent/US8502932B2/en
Priority to CN201010575308.0A priority patent/CN102156365B/zh
Publication of KR20110064584A publication Critical patent/KR20110064584A/ko
Application granted granted Critical
Publication of KR101225444B1 publication Critical patent/KR101225444B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치 및 그의 제조방법과 그의 리페어 방법에 관한 것으로, 본 발명에 따른 액정표시장치는 기판 상에 형성된 게이트 배선, 게이트 전극 및 상기 게이트 배선과 동일층에 형성되는 공통배선과, 상기 게이트 배선을 포함한 기판 전면에 형성된 게이트 절연막과, 상기 게이트 배선과 교차되어 화소영역을 정의하고, 상기 공통배선 상부에 상응하도록 형성된 데이터 배선 및 상기 데이터 배선에서 연장된 소스 전극 및 소스 전극에서 일정간격 이격된 드레인 전극과, 상기 데이터 배선을 포함한 기판 전면에 형성된 보호막과, 상기 보호막 상에 형성되고 상기 드레인 전극과 접속되는 화소전극을 포함하고, 상기 공통배선은 하나의 배선이 일영역에서 소정의 공간을 두고 분리된 제1 및 제2 공통배선과, 상기 제1 및 제2 공통배선 사이의 소정공간에 형성되며, 레이저를 이용한 리페어 공정시 리페어 패턴으로 이용되는 제3 공통배선을 포함한다.
리페어, 공통배선

Description

액정표시장치 및 그의 제조방법과 그의 리페어 방법{Liquid crystal display device and Method for manufacturing the same and Method for Repairing the same}
본 발명은 액정표시장치 및 그의 제조방법과 그의 리페어 방법에 관한 것이다.
액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절되어 화상정보를 표현할 수 있다.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동 행렬액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목 받고 있다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도이다.
도 1을 참조하면, 일반적인 액정표시장치(11)는 블랙매트릭스(6)와 서브 컬러필터(7)를 포함하는 컬러필터 상에 투명한 공통전극(5)이 형성된 상부기판(8)과, 화소영역(P) 및 화소영역 상에 형성된 화소전극(18)과 스위칭 소자(T)로서의 박막트랜지스터 및 데이터 라인(17), 게이트 라인(16)이 형성된 하부기판(10)으로 구성되며, 상기 상부기판(8)과 하부기판(10) 사이에는 액정(미도시)이 충진되어 있다.
상기 하부기판(10)을 박막트랜지스터 기판이라고도 하며, 상기 스위칭 소자인 박막트랜지스터(T)가 매트릭스 형태로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트 라인(16)과 데이터 라인(17)이 형성되며, 또한 상기 게이트 라인(16)과 데이터 라인(17)이 교차하여 정의되는 영역이 상기 화소영역(P)이 되는 것이다.
여기서 상기 게이트 라인(16)은 상기 박막 트랜지스터(T)의 게이트 전극을 구동하는 펄스 전압을 전달하며, 상기 데이터 라인(17)은 상기 박막 트랜지스터(T)의 소스전극을 구동하는 신호전압을 전달하는 수단이다. 이때, 상기 게이트전극의 신호에 의해 임의의 소스전극에 액정을 구동할 수 있는 전압이 인가되고, 나머지에는 액정 구동전압보다 작은 전압이 인가된다면, 액정 구동전압이 인가된 화소만 동작을 할 것이다.
이와 같이 다수 개의 화소전극을 각각 독립적으로 구동하기 위해 전체 표시면적에 게이트 라인 및 데이터 라인이 매트릭스 형태로 배치되어 있으며, 이러한 게이트 라인 및 데이터 라인은 스위칭 소자인 박막트랜지스터를 구동하기 위해 사용된다.
그러나, 상기 어레이 기판 상에 형성되는 상기와 같은 구성요소에는 제작공정 중 여러 가지 원인에 의해 불량이 나타날 수 있다. 이러한 결함은 형태에 따라 점 결함(dot defect), 선 결함(line defect) 또는 표시얼룩으로 나눌 수 있으며, 점 결함은 박막트랜지스터 소자 또는 화소전극 등의 불량으로 발생되고, 선 결함은 라인의 오픈, 단락 및 정전기에 의한 박막트랜지스터 등의 파괴에 기인한다.
이러한 결함들은 이미지 소자의 표시면적이 대면적화됨에 따라 더욱 중요한 문제로 대두되고 있으며, 특히 라인 결함의 경우 하나라도 발생하게 되면 제품으로서의 가치가 없어지게 되므로, 이와 같은 수율 저하를 방지하기 위해 상기 선 결함에 대한 리페어는 반드시 필요한 것이다. 예를 들면, 데이터 라인 또는 게이트 라인 중 한 라인의 일부가 인접한 라인들과 쇼트되었다고 가정하면 쇼트된 라인과 연결되어 있는 모든 박막트랜지스터의 동작이 불가능하게 될 것이고, 이러한 어레이 기판에서의 결함은 액정표시소자에서 치명적인 결함이 되는 것이다.
한편, 최근 들어 개구율 향상을 위해, 게이트 라인과 동일층으로 형성되는 공통 라인을 데이터 라인 하부에 배치하여 데이터 라인의 주변부에 형성되는 빛샘영역을 차단하는 액정표시장치가 사용되고 있다.
그러나, 상기와 같은 구조의 액정표시장치를 형성함에 있어서, 데이터라인용 물질 또는 공통라인용 물질 자체 특성과 이물질에 의한 영향 등으로 인해 데이터 라인과 공통라인 사이에 형성된 게이트 절연막을 관통하여 데이터 라인과 공통라인간의 쇼트(short)불량이 발생되고 이와 연결된 모든 박막 트랜지스터의 동작이 불가능하게 되어 전체 화소영역의 불량이 발생하게 되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 데이터라인과 공통라인간의 쇼트불량이 발생되어 전체 화소영역의 불량으로 발생하지 않도록 리페어 패턴이 구비된 액정표시장치 및 그의 제조방법과 그의 리페어 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판 상에 형성된 게이트 라인, 게이트 전극 및 상기 게이트 라인과 동일층에 형성되는 공통라인과, 상기 게이트 라인을 포함한 기판 전면에 형성된 게이트 절연막과, 상기 게이트 라인과 교차되어 화소영역을 정의하고, 상기 공통라인 상부에 상응하도록 형성된 데이터 라인 및 상기 데이터 라인에서 연장된 소스 전극 및 소스 전극에서 일정간격 이격된 드레인 전극과, 상기 데이터 라인을 포함한 기판 전면에 형성된 보호막과, 상기 보호막 상에 형성되고 상기 드레인 전극과 접속되는 화소전극을 포함하고, 상기 공통라인은 하나의 라인이 일영역에서 소정의 공간을 두고 분리된 제1 및 제2 공통라인과, 상기 제1 및 제2 공통라인 사이의 소정공간에 형성되며, 레이저를 이용한 리페어 공정시 리페어 패턴으로 이용되는 제3 공통라인을 포함한다.
상기 공통라인은 상기 데이터 라인의 선폭보다 넓은 선폭으로 형성되어 상기 공통라인의 양측 끝단이 노출된다.
상기 제3 공통라인은 상기 제1 및 제2 공통라인을 연결하기 위해 중심부에 일자형의 패턴을 갖도록 형성된다.
상술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트 라인, 게이트전극, 제1, 제2 및 제3 공통라인을 각각 형성하는 단계와, 상기 게이트 라인이 형성된 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 반도체 패턴과 소스/드레인 전극 및 데이터 라인을 형성하는 단계와, 상기 소스/드레인전극이 형성된 제1 기판 상에 보호막을 형성한 후 패터닝하여, 상기 드레인 전극을 노출하는 콘택홀을 형성하는 단계와, 상기 드레인 전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함한다.
상기 제1 및 제2 공통라인은 하나의 라인이 일영역에서 소정의 공간을 두고 분리되도록 형성하고, 상기 제3 공통라인은 레이저를 이용한 리페어 공정시 리페어 패턴으로 이용되도록 상기 제1 및 제2 공통라인 사이의 소정공간에 형성된다.
상기 공통라인은 상기 데이터 라인의 선폭보다 넓은 선폭으로 형성되어 상기 공통라인의 양측 끝단이 노출된다.
상기 제3 공통라인은 상기 제1 및 제2 공통라인을 연결하기 위해 중심부에 일자형의 패턴을 갖도록 형성된다.
상술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 리페어방법은 기판 상에 형성된 게이트 라인, 게이트 전극 및 상기 게이트 라인과 동일층에 형성되는 공통라인과, 상기 게이트 라인을 포함한 기판 전면에 형성된 게이트 절연막과, 상기 게이트 라인과 교차되어 화소영역을 정의하고, 상기 공통라인 상부에 상응하도록 형성된 데이터 라인 및 상기 데이터 라인에서 연장된 소스 전극 및 소스 전극에서 일정간격 이격된 드레인 전극과, 상기 데이터 라인을 포함한 기판 전면에 형성된 보호막과, 상기 보호막 상에 형성되고 상기 드레인 전극과 접속되는 화소전극을 포함하고, 상기 공통라인은 하나의 라인이 일영역에서 소정의 공간을 두고 분리된 제1 및 제2 공통라인과, 상기 제1 및 제2 공통라인 사이의 소정공간에 형성되며, 레이저를 이용한 리페어 공정시 리페어 패턴으로 이용되는 제3 공통라인을 포함하는 액정표시장치의 리페어 방법에 있어서, 상기 제3 공통라인의 양측 끝단에 상응하는 상기 보호막과 상기 게이트 절연막에 레이저를 조사하여 상기 제3 공통라인의 양측 끝단을 절단하는 단계를 포함한다.
상술한 바와 같은 액정표시장치 및 그의 제조방법과 그의 리페어방법은 리페어 패턴인 제3 공통라인을 형성함으로써, 공통라인과 데이터 라인간에 쇼트(short)불량이 발생될 경우, 레이저를 이용한 리페어 공정을 통해 상기 제3 공통라인의 양측 끝단에 레이저를 조사하여 쇼트 불량이 발생된 화소영역과 인접한 화소영역간을 단절시킴으로써, 해당 화소영역만의 불량으로 전체 화소영역의 불량이 발생하는 것을 개선할 수 있는 효과가 있다.
이하는 첨부된 도면을 참조하여 본 발명의 실시예에 따른 리페어 패턴이 구비된 액정표시장치 및 그의 제조방법, 그리고 그의 리페어방법에 대해 상세히 설명하고자 한다.
도 2a은 본 발명에 따른 리페어 패턴이 구비된 액정표시장치의 평면도이고, 도 2b는 도 2a의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'선상의 단면도이다.
도 2a 및 도 2b에 도시된 바와 같이, 액정표시장치는 액정층(201)을 사이에 두고 컬러필터 기판(300)과 박막트랜지스터 기판(100)으로 형성된다.
먼저, 컬러필터 기판(300)에는 박막 트랜지스터 기판(100)의 화소영역에 상응하도록 상기 기판상에 형성되는 블랙 매트릭스(301)와, 상기 블랙 매트릭스(301) 사이에 형성되는 컬러필터층(미도시)과, 상기 블랙 매트릭스(301)와 컬러필터층(미도시)이 형성된 기판 상에 형성되는 공통전극(303)을 구비한다.
그리고, 박막트랜지스터 기판(100)에는 기판(100)상에 상기 화소영역을 정의하는 게이트 라인(102c)과 데이터 라인(108c)과, 상기 게이트 라인(102c)의 일측에서 돌출 형성된 게이트 전극(102a)와, 상기 게이트 전극(102a)을 포함한 기판(100)의 전면에 형성된 게이트 절연막(104)와, 상기 게이트 전극(102a) 상부의 상기 게이트 절연막 상에 아일랜드 형태로 형성되는 반도체 패턴(106)과, 상기 데이터 라인(108c)으로부터 돌출되어 상기 반도체패턴(106)의 일측 상부에 오버랩된 소스전극(108a)과, 상기 소스 전극(108a)과 일정간격 이격되고 반도체 패턴의 타측에 오버랩된 드레인 전극(108b)과, 상기 드레인 전극(108b)이 노출되는 콘택홀이 형성된 보호막(110)과, 상기 콘택홀을 통해 드레인 전극(108b)과 콘택되도록 화소영역 상에 형성된 화소전극(112)을 포함한다.
그리고, 상기 데이터 라인(108c)의 하부에 형성되며, 게이트 전극(102a)과 동일층으로 형성되는 공통라인(102b)이 더 구비된다.
상기 공통라인(102b)은 상기 제1 공통라인(102b1) 및 제2 공통라인(102b3)이 형성되고, 제1 공통라인(102b1)과 제2 공통라인(102b2)은 하나의 공통라인이 일영 역에서 소정의 공간을 두고 절단되어 분리된 제1 및 제2 공통라인(102b1, 102b2)과, 제1 공통라인(102b1)과 제2 공통라인(102b2) 사이의 소정공간에 리페어 패턴인 제3 공통라인(102b3)을 포함한다.
상기 공통라인(102b)은 상기 데이터 라인(108c)의 하부에 형성되어 데이터 라인의 주변부에 형성되는 빛샘영역을 차단하여 상부기판에 형성된 블랙 매트릭스의 사이즈를 감소시켜 개구율을 확보할 수 있게 된다.
그리고, 리페어 패턴인 제3 공통라인(102b3)은 제1 및 제2 공통라인(102b1, 102b2)을 연결하기 위해 중심부에 일자형의 패턴을 가지게 되고, 데이터 라인(108c)의 선폭보다 넓은 선폭으로 형성되어 제1, 제2 , 제3 공통라인(102b1, 102b2, 102b3)의 양측 끝단이 노출된다.
이와 같이, 리페어 패턴인 제3 공통라인(102b3)을 형성함으로써, 공통라인과 데이터 라인간에 쇼트(short)불량이 발생될 경우, 레이저를 이용한 리페어 공정을 통해 상기 제3 공통라인(102b3)의 양측 끝단에 레이저를 조사하여 쇼트 불량이 발생된 화소영역과 인접한 화소영역간을 단절시킴으로써, 해당 화소영역만의 불량으로 전체 화소영역의 불량이 발생하는 것을 개선할 수 있다.
이와 같은 리페어 패턴이 형성된 액정표시장치의 제조방법을 도 3a 및 도 3b 내지 도 5a 및 도 5b를 참조하여 보다 상세히 설명하고자 한다.
도 3a 및 도 3b에 도시된 바와 같이, 기판(100)상에 제1 도전층을 증착한 후 이를 선택적으로 패터닝하여 게이트 전극(102a), 게이트 라인(102c)을 형성한다. 이때, 상기 제1 도전층 패터닝시 제1, 제2 및 제3 공통라인(102b1, 102b2, 102b3) 을 포함한 공통라인(102b) 또한 동시에 형성한다.
이어, 게이트 라인(102c), 게이트 전극(102b), 공통라인이 형성된 기판(100) 상에 게이트 절연막(104)을 형성한다.
다음으로, 도 4a 및 도 4b에 도시된 바와 같이, 게이트 절연막(104)이 형성된 기판 상에 비정질 실리콘막, 비정질 실리콘막 및 제 금속막을 형성한 후 패터닝하여, 활성층 및 오믹접촉층이 적층된 반도체 패턴(106)과 소스 전극(108a) 및 드레인 전극(108b)을 형성한다. 이때, 반도체 패턴(106)과 소스 전극(108a) 및 드레인 전극(108b)의 형성을 위한 패터닝공정은 비정질 실리콘막/불순물 비정질실리콘막의 패터닝공정후, 데이터용 금속막의 패터닝공정을 진행하여 두 번의 패터닝공정으로 수행될 수도 있고, 비정질 실리콘막, 불순물 비정질 실리콘막, 데이터용 금속막을 한번의 패터닝공정을 통해 수행될 수도 있다.
다음으로, 도 5a 및 도 5b에 도시된 바와 같이, 소스 전극(108a) 및 드레인 전극(108b)이 형성된 기판(100)상에 보호막(110)을 형성하고, 상기 보호막(100)을 선택적으로 패터닝하여 드레인전극(108b)이 노출되도록 콘택홀을 형성한다. 그리고, 상기 콘택홀이 형성된 기판(100) 상에 투명도전막을 형성한 후 선택적으로 패터닝하여 드레인전극(108b)과 전기적으로 접속하는 화소전극(112)을 형성한다.
이와 같이 형성된 액정표시장치의 리페어 방법에 대해 다음에서 설명하고자 한다.
도 6a 및 도 6b에 도시된 바와 같이, 공통라인(102b)과 데이터 라인(108c)간에 쇼트(short)불량이 발생될 경우, 레이저를 이용한 리페어 공정을 통해 상기 양 측 끝단의 제3 공통라인(102b3)에 레이저(200, 도 6의 '↕'방향으로 조사됨)를 조사하여 제1 공통라인(102b1)과 제2 공통라인(102b2)을 절단한다. 즉, 제3 공통라인(102b3)의 양측 끝단에 상응하는 보호막(110)와 게이트 절연막(104)에 레이저를 조사하여 제3 공통라인(102b3)의 양측 끝단이 절단된다.
이와 같이 제1 공통라인(102b1)과 제2 공통라인(102b2)를 절단하여 쇼트불량이 발생된 화소영역을 제1 공통라인(102b1)와 인접한 화소영역과 제2 공통라인(102b3)을 단절시킴으로써, 해당 화소영역을 리페어한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도이다.
도 2a은 본 발명에 따른 리페어 패턴이 구비된 액정표시장치의 평면도이고, 도 2b는 도 2a의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'선상의 단면도이다.
도 3a 및 도 3b 내지 도 5a 및 도 5b는 본 발명에 따른 리페어 패턴이 형성된 액정표시장치의 제조방법을 도시한 공정 순서에 해당하는 평면도와 단면도이다.
도 6a 및 도 6b는 본 발명에 따른 액정표시장치의 리페어 방법을 도시한 평면도와 단면도이다.

Claims (8)

  1. 기판 상에 형성된 게이트 라인, 게이트 전극 및 상기 게이트 라인과 동일층에 형성되는 공통라인과,
    상기 게이트 라인을 포함한 기판 전면에 형성된 게이트 절연막과,
    상기 게이트 라인과 교차되어 화소영역을 정의하고, 상기 공통라인 상부에 상응하도록 형성된 데이터 라인 및 상기 데이터 라인에서 연장된 소스 전극 및 소스 전극에서 일정간격 이격된 드레인 전극과,
    상기 데이터 라인을 포함한 기판 전면에 형성된 보호막과,
    상기 보호막 상에 형성되고 상기 드레인 전극과 접속되는 화소전극을 포함하고,
    상기 공통라인은 하나의 라인이 일영역에서 소정의 공간을 두고 분리된 제1 및 제2 공통라인과,
    상기 제1 및 제2 공통라인 사이의 소정공간에 형성되며, 레이저를 이용한 리페어 공정시 리페어 패턴으로 이용되는 제3 공통라인을 포함하는 액정표시장치.
  2. 제1 항에 있어서, 상기 공통라인은
    상기 데이터 라인의 선폭보다 넓은 선폭으로 형성되어 상기 공통라인의 양측 끝단이 노출되는 것을 특징으로 하는 액정표시장치.
  3. 제1 항에 있어서, 상기 제3 공통라인은
    상기 제1 및 제2 공통라인을 연결하기 위해 중심부에 일자형의 패턴을 갖도록 형성되는 것을 특징으로 하는 액정표시장치.
  4. 기판 상에 게이트 라인, 게이트전극, 제1, 제2 및 제3 공통라인을 각각 형성하는 단계와,
    상기 게이트 라인이 형성된 기판 전면에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 상에 반도체 패턴과 소스/드레인 전극 및 데이터 라인을 형성하는 단계와,
    상기 소스/드레인전극이 형성된 제1 기판 상에 보호막을 형성한 후 패터닝하여, 상기 드레인 전극을 노출하는 콘택홀을 형성하는 단계와,
    상기 드레인 전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하는것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제4 항에 있어서, 상기 제1 및 제2 공통라인은 하나의 라인이 일영역에서 소정의 공간을 두고 분리되도록 형성하고, 상기 제3 공통라인은 레이저를 이용한 리페어 공정시 리페어 패턴으로 이용되도록 상기 제1 및 제2 공통라인 사이의 소정공간에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제4 항에 있어서, 상기 공통라인은
    상기 데이터 라인의 선폭보다 넓은 선폭으로 형성되어 상기 공통라인의 양측 끝단이 노출되는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제4 항에 있어서, 상기 제3 공통라인은
    상기 제1 및 제2 공통라인을 연결하기 위해 중심부에 일자형의 패턴을 갖도록 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 기판 상에 형성된 게이트 라인, 게이트 전극 및 상기 게이트 라인과 동일층에 형성되는 공통라인과, 상기 게이트 라인을 포함한 기판 전면에 형성된 게이트 절연막과, 상기 게이트 라인과 교차되어 화소영역을 정의하고, 상기 공통라인 상부에 상응하도록 형성된 데이터 라인 및 상기 데이터 라인에서 연장된 소스 전극 및 소스 전극에서 일정간격 이격된 드레인 전극과, 상기 데이터 라인을 포함한 기판 전면에 형성된 보호막과, 상기 보호막 상에 형성되고 상기 드레인 전극과 접속되는 화소전극을 포함하고, 상기 공통라인은 하나의 라인이 일영역에서 소정의 공간을 두고 분리된 제1 및 제2 공통라인과, 상기 제1 및 제2 공통라인 사이의 소정공간에 형성되며, 레이저를 이용한 리페어 공정시 리페어 패턴으로 이용되는 제3 공통라인을 포함하는 액정표시장치의 리페어 방법에 있어서,
    상기 제3 공통라인의 양측 끝단에 상응하는 상기 보호막과 상기 게이트 절연막에 레이저를 조사하여 상기 제3 공통라인의 양측 끝단을 절단하는 단계를 포함하는 액정표시장치의 리페어방법.
KR1020090121256A 2009-12-08 2009-12-08 액정표시장치 및 그의 제조방법과 그의 리페어 방법 KR101225444B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090121256A KR101225444B1 (ko) 2009-12-08 2009-12-08 액정표시장치 및 그의 제조방법과 그의 리페어 방법
US12/862,021 US8502932B2 (en) 2009-12-08 2010-08-24 Liquid crystal display device and manufacturing and repairing methods thereof
CN201010575308.0A CN102156365B (zh) 2009-12-08 2010-12-06 液晶显示设备及其制造和修复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121256A KR101225444B1 (ko) 2009-12-08 2009-12-08 액정표시장치 및 그의 제조방법과 그의 리페어 방법

Publications (2)

Publication Number Publication Date
KR20110064584A KR20110064584A (ko) 2011-06-15
KR101225444B1 true KR101225444B1 (ko) 2013-01-22

Family

ID=43588406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121256A KR101225444B1 (ko) 2009-12-08 2009-12-08 액정표시장치 및 그의 제조방법과 그의 리페어 방법

Country Status (3)

Country Link
US (1) US8502932B2 (ko)
KR (1) KR101225444B1 (ko)
CN (1) CN102156365B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110024602A (ko) * 2009-09-02 2011-03-09 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
JP2012118199A (ja) 2010-11-30 2012-06-21 Panasonic Liquid Crystal Display Co Ltd 液晶パネル、液晶表示装置、及びその製造方法
CN102508384A (zh) * 2011-11-14 2012-06-20 深圳市华星光电技术有限公司 平面显示面板及其修复方法
CN103257464B (zh) * 2012-12-29 2015-11-25 南京中电熊猫液晶显示科技有限公司 一种液晶显示阵列基板的线缺陷的修复方法
KR102060001B1 (ko) * 2013-11-13 2019-12-27 엘지디스플레이 주식회사 표시장치 및 이를 리페어하는 방법
US10031388B2 (en) * 2013-11-14 2018-07-24 Sakai Display Products Corporation Circuit board and display apparatus
CN103824864A (zh) * 2014-02-12 2014-05-28 北京京东方显示技术有限公司 一种阵列基板及其制备方法、显示装置
CN104749849B (zh) * 2015-04-24 2018-06-12 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN105954950A (zh) * 2016-07-07 2016-09-21 深圳市华星光电技术有限公司 一种阵列基板及阵列基板的扫描线修补方法
CN115437187B (zh) * 2022-11-09 2023-03-24 惠科股份有限公司 阵列基板和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100378A (ko) * 2000-05-01 2001-11-14 구본준, 론 위라하디락사 액정표시장치의 리페어 구조 및 리페어 방법
KR20060012435A (ko) * 2004-08-03 2006-02-08 삼성전자주식회사 표시기판
KR20080056830A (ko) * 2006-12-19 2008-06-24 엘지디스플레이 주식회사 액정표시장치 및 이의 리페어 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441401B1 (en) * 1999-03-19 2002-08-27 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for repairing the same
US6403980B1 (en) * 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
KR100920923B1 (ko) * 2002-12-31 2009-10-12 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP3914913B2 (ja) * 2003-11-28 2007-05-16 鹿児島日本電気株式会社 液晶表示装置
TWI241445B (en) * 2004-04-16 2005-10-11 Chunghwa Picture Tubes Ltd Multi-domain homeotropic alignment liquid crystal display panel
US7304692B2 (en) * 2004-06-02 2007-12-04 Chunghwa Picture Tubes, Ltd. Liquid crystal display with defect reparability
US7193664B2 (en) * 2004-10-08 2007-03-20 Chunghwa Picture Tubes, Ltd. Pixel structure and method of repairing the same
US7265386B2 (en) * 2005-08-29 2007-09-04 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate and method for repairing the same
KR101306239B1 (ko) * 2006-11-03 2013-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
US7884364B2 (en) * 2006-12-12 2011-02-08 Lg Display Co., Ltd. Array substrate, method of manufacturing the same, and method of repairing line in the same
KR100947273B1 (ko) * 2006-12-29 2010-03-11 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
TWI331247B (en) * 2007-12-13 2010-10-01 Au Optronics Corp Pixel sturctur and repairing method thereof
CN102016704A (zh) * 2008-04-25 2011-04-13 夏普株式会社 液晶显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100378A (ko) * 2000-05-01 2001-11-14 구본준, 론 위라하디락사 액정표시장치의 리페어 구조 및 리페어 방법
KR20060012435A (ko) * 2004-08-03 2006-02-08 삼성전자주식회사 표시기판
KR20080056830A (ko) * 2006-12-19 2008-06-24 엘지디스플레이 주식회사 액정표시장치 및 이의 리페어 방법

Also Published As

Publication number Publication date
CN102156365A (zh) 2011-08-17
KR20110064584A (ko) 2011-06-15
CN102156365B (zh) 2014-07-23
US8502932B2 (en) 2013-08-06
US20110037934A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
KR101225444B1 (ko) 액정표시장치 및 그의 제조방법과 그의 리페어 방법
KR100679518B1 (ko) 액정표장치용 어레이기판과 그 제조방법
JP5173313B2 (ja) 横電界型の液晶表示装置用アレイ基板
US8629951B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101303476B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR100289538B1 (ko) 박막트랜지스터 액정표시소자의 배선 레이아웃
KR100443539B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101255782B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US8274621B2 (en) Display device and manufacturing method of display device
US8351016B2 (en) Display device and manufacturing method of display device
KR101875937B1 (ko) 액정표시장치
KR100854027B1 (ko) 화상표시장치
US8228480B2 (en) Display device and manufacturing method of display device
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101180715B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR100916916B1 (ko) 데이터 라인 오픈 리페어 패턴이 구비된 액정표시장치 및 형성방법
KR102054001B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법
KR100679916B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
KR20070061976A (ko) 액정표시장치 및 그 제조방법
KR101680224B1 (ko) 박막 트랜지스터 표시판
KR101124479B1 (ko) 액정표시자치용 어레이 기판과 그 제조방법
KR20120055983A (ko) 액정 표시 장치
KR101232145B1 (ko) 액정표시장치의 검사용 기판
KR20120044780A (ko) 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 8