KR102060001B1

KR102060001B1 - 표시장치 및 이를 리페어하는 방법

Info

Publication number: KR102060001B1
Application number: KR1020130137451A
Authority: KR
Inventors: 한전필; 류호진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2013-11-13
Filing date: 2013-11-13
Publication date: 2019-12-27
Also published as: KR20150055293A

Abstract

본 발명은 신호라인들간에 단선을 용이하게 리페어 가능하고, 불량 픽셀(화소)에 제공되는 전류를 인접한 픽셀에서 제공하도록 하여 리페어 할 수 있고, 상기 불량 픽셀에 제공되는 전류를 인접한 픽셀에서 나누어 제공하도록 하여 불량 픽셀을 리페어 하고, 휘도 편차를 개선한 표시장치로써, 본 발명의 실시예에 따른 표시장치는, 다수의 서브픽셀을 한 개의 픽셀로 하여, m*n개의 픽셀을 구비한 표시장치로써, m, n(m 행, n 열을 나타내고, m, n은 자연수)의 픽셀 중 K(자연수)번째 서브 픽셀은, 두 개로 분할된 제1 및 제2 화소 전극; 및 상기 제1 및 제2 화소 전극 각각과 오버랩되는 K번째 리페어 배선;을 포함한다.

Description

표시장치 및 이를 리페어하는 방법 {DISPLAY DEVICE AND REPAIRING METHOD THEREOF}

본 발명은 표시장치 및 이를 리페어하는 방법에 관한 발명이다.

최근 정보화 사회가 발전함에 따라 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 여러 평판 표시 장치(Flat Panel Display device), 예를 들어, 액정표시장치(Liquid Crystal Display device), 플라즈마표시장치(Plasma Display Panel device), 유기발광다이오드 표시장치(Organic Light Emitting Diode device) 등이 연구되고 있다.

평판 표시장치 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다.

또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류의 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.

이러한 특성을 갖는 유기전계 발광소자는 수동 매트릭스 방식과 능동 매트릭스 방식으로 구분된다.

상기 수동 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것만큼의 순간 휘도를 내야만 한다. 그러나, 능동 매트릭스 방식에서는, 화소(픽셀, Pixel)를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소 별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온/오프되고, 상기 제 1 전극과 대향하는 제 2 전극은 전면에 형성되어 공통전극이 된다.

상기 능동 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(storage capacitor: Cst)에 충전되어있어, 그 다음 프레임(frame)의 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선의 수에 관계없이 한 화면 동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점으로 최근에는 능동 매트릭스 방식의 유기전계 발광소자가 주로 이용되고 있다.

이러한 능동 매트릭스 방식의 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서는 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.

도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도이다.

도 1에 도시한 바와 같이, 종래에 따른 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소는 스위칭 트랜지스터(Ts), 구동 트랜지스터(Td), 스토리지 커패시터(Cst) 및 유기발광 다이오드(E)로 이루어진다.

즉, 일 방향으로 형성된 게이트 배선(GL)과, 상기 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)과, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 각각 형성된다.

또한, 상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(Ts)가 형성되고, 상기 스위칭 트랜지스터(Ts)와 전기적으로 연결된 구동 트랜지스터(Td)가 형성된다.

이 때, 상기 구동 트랜지스터(Td)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일 측 단자인 제 1 전극은 상기 구동 트랜지스터(Td)의 드레인 전극과 연결되고, 타 측 단자인 제 2 전극은 전원배선(PL)과 연결된다. 상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다.

또한, 상기 구동 트랜지스터(Td)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(Cst)가 형성된다. 따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 트랜지스터(Ts)가 턴-온(turn-on) 되고, 상기 데이터 배선(DL)의 신호가 구동 트랜지스터(Td)의 게이트 전극에 전달되어 구동 트랜지스터(Td)의 턴-온으로 이에 연결된 유기발광 다이오드(E)의 전계-전공 쌍에 의해 빛이 출력된다.

이 때, 상기 구동 트랜지스터(Td)가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.

또한, 상기 스토리지 커패시터(Cst)는 스위칭 트랜지스터(Ts)가 오프(off) 되었을 때, 상기 구동 트랜지스터(Td)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 트랜지스터(Ts)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.

도 2는 일반적인 유기전계 발광소자를 개략적으로 나타낸 단면도이다.

도시한 바와 같이, 일반적인 유기전계 발광소자는 화소 영역(P) 및 구동 영역(Dr)으로 구분된 제 1 기판(5)과, 상기 제 1 기판(5)과 대향 합착된 제 2 기판(10)을 포함한다.

이러한 제 1 기판(5)과 제 2 기판(10)을 포함하여 패널(30)이라 한다.

상기 화소 영역(P)은 게이트 배선(도 1의 GL)과 데이터 배선(도 1의 DL)이 교차하여 정의되는 영역이고, 상기 구동 영역(Dr)은 구동 트랜지스터(Td)가 형성되는 영역이다.

상기 제 1 기판(5)의 상부 전면에는 버퍼층(20)이 형성된다.

상기 버퍼층(20) 상부에는 보호막(55)을 사이에 두고 서로 교차하여 화소 영역(P)을 정의하는 게이트 배선 및 데이터 배선이 형성된다.

상기 게이트 배선 및 데이터 배선의 교차지점에는 스위칭 트랜지스터(미도시) 및, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스터(Td)가 형성된다.

또한, 스위칭 트랜지스터와 구동 트랜지스터(Td)의 상부로는 구동 트랜지스터(Td)의 드레인 전극(34)을 노출하는 드레인 콘택홀(DCH)을 포함하는 층간 절연막(65)이 형성된다.

상기 층간 절연막(65)의 상부로 드레인 콘택홀(DCH)을 통해 드레인 전극(34)과 연결된 제 1 전극(70)이 형성된다.

상기 구동 트랜지스터(Td)는 반도체층(40), 게이트 절연막(45), 게이트 전극(25)과 소스 및 드레인 전극(32, 34)을 포함할 수 있다.

이러한 구동 트랜지스터(Td)는 게이트 전극(25)이 최하부에 위치하는 바텀 게이트 방식, 또는 게이트 전극(25)이 최상부에 위치하는 탑 게이트 방식 등이 이용될 수도 있다.

또한, 상기 제 1 전극(70)의 상부로는 뱅크층(60)을 사이에 두고, 제 1 전극(70)과 연결되는 유기 발광층(72)과 제 2 전극(74)이 차례로 형성된다. 제 1 전극(70), 유기 발광층(72) 및 제 2 전극(74)을 포함하여 유기발광 다이오드(E)라 한다.

이 때, 상기 제 1 전극(70)은 불투명한 도전성 물질로 이루어진 캐소드 전극으로, 제 2 전극(80)은 투명한 도전성 물질로 이루어진 애노드 전극으로 이용된다. 이 때, 유기 발광층(72)에서의 전자/전공 쌍의 재결합에 의해 제 2 기판(10)이 향하는 방향으로 빛을 방출하게 된다. 이러한 방식을 상부 발광식이라 한다.

한편, 상기 제 2 기판(10)의 하부 면에는 화상을 구현하지 않는 비표시 영역(미도시)의 최외곽 가장자리를 따라 도포된 씰패턴(미도시)이 형성된다.

이러한 씰패턴에 의해 제 1 기판(5)과 제 2 기판(10)은 일정한 이격 거리를 유지하며 대향 합착된다.

이 때, 제 2 기판(10)의 하부 표면으로 오목부가 정의되고, 이러한 오목부에 흡습제(미도시)가 더 탑재될 수 있다

전술한 바와 같이 일반적으로 표시장치의 화소부에는 스캔신호가 공급되는 게이트라인과, 데이터 신호가 공급되는 데이터라인 및 전원전압(Vdd) 및 그라운드 전압(Vss)이 공급되는 별도의 신호라인이 배열된다.

상기 표시장치의 화소부에 배열된 각각의 신호라인들은 절연층을 통해 서로 절연되지만, 공정상에 발생한 이물질 등으로 인해 신호라인에 단선이 발생될 수 있다.

신호라인에 단선이 발생하게 되면 화소부에 신호가 공급되지 않게 되어 화소 불량이 발생하게 된다.

상기 화소 불량으로 인해 표시장치는 불량 처리 또는 폐기처리 되어 제품 수율이 저하된다. 따라서, 신호라인들간에 단선을 용이하게 리페어(Repair) 가능한 표시장치에 대한 연구가 필요하다.

본 발명은 신호라인들간에 단선을 용이하게 리페어 가능한 표시장치를 제공한다.

본 발명은 불량 픽셀(화소)에 제공되는 전류를 인접한 픽셀에서 제공하도록 하여 리페어 하는 표시장치를 제공한다.

본 발명은 불량 픽셀에 제공되는 전류를 인접한 픽셀에서 나누어 제공하도록 하여 불량 픽셀을 리페어하고, 휘도 편차를 개선한 표시장치를 제공한다.

본 발명의 실시예에 따른 표시장치는, 다수의 서브픽셀을 한 개의 픽셀로 하여, m*n개의 픽셀을 구비한 표시장치로써, m, n(m 행, n 열을 나타내고, m,n은 자연수)의 픽셀 중 K(자연수)번째 서브 픽셀은, 두 개로 분할된 제1 및 제2 화소 전극; 및 상기 제1 및 제2 화소 전극 각각과 오버랩되는 K번째 리페어 배선;을 포함하는 표시장치.

본 발명의 실시예에 따른 표시장치는, 상기 K(자연수)번째 서브 픽셀은,

스위칭 트랜지스터; 상기 스위칭 트랜지스터에 의해 제어되고, 구동 전원과 화소 전극 연결 배선 사이에 연결된 구동 트랜지스터; 그리고 상기 화소 전극 연결 배선으로부터 분기되고, 상기 화소 전극 연결 배선과 상기 제1 및 제2 화소 전극 각각을 연결하는 제1 및 제2 분기 배선;을 더 포함하고, 상기 K번째 리페어 배선은 상기 화소 전극 연결 배선과 제1 커패시터를 형성하고, 상기 제2 분기 배선과 제2 커패시터를 형성하는 표시장치.

본 발명의 실시예에 따른 표시장치는, 상기 리페어 배선은 제1 및 제2 영역을 포함하고, 상기 제1 영역은 상기 화소 전극 연결 배선과 제1 커패시터를 형성하고, 상기 제2 영역은 상기 제2 분기 배선과 제2 커패시터를 형성하는 표시장치.

본 발명의 실시예에 따른 표시장치는, 상기 K번 째 서브 픽셀은 세 개의 서브 픽셀을 포함하는 표시장치.

본 발명의 실시예에 따른 표시장치는, 상기 세 개의 서브 픽셀은 레드(Red), 그린(Green) 및 블루(Blue) 색을 나타내는 서브 픽셀로 구성된 표시장치.

본 발명의 실시예에 따른 표시장치는, 상기 K번째 서브 픽셀에 암점이 발생한 경우, 상기 K번째 서브 픽셀의 제1 화소 전극은 m-1, n 픽셀 중 K번째 서브 픽셀로부터 전류를 공급받고, 상기 K번째 서브 픽셀의 제2 화소 전극은 m+1, n 픽셀 중 K번째 서브 픽셀로부터 전류를 공급받는 표시장치.

본 발명의 실시예에 따른 표시장치를 리페어 하는 방법으로써, m,n 픽셀 중 K번째 서브 픽셀에 암점이 발생한 경우, 상기 m,n 픽셀 중 K번째 서브 픽셀의 화소 전극 연결 배선과 상기 K번째 리페어 배선의 제1 영역을 연결하는 단계; 상기 m,n 픽셀 중 K번째 서브 픽셀의 제2 분기 배선과 상기 K번째 리페어 배선의 제2 영역을 연결하는 단계; 상기 K번째 리페어 배선의 제1 및 제2 영역의 사이 영역을 컷팅하여, 상기 제1 영역을 포함하는 제1 리페어 배선과 상기 제2 영역을 포함하는 제2 리페어 배선으로 구분하는 단계; 상기 m,n 픽셀 중 K번째 서브 픽셀의 상기 화소 전극 연결 배선과 상기 제2 분기 배선을 컷팅하는 단계; m-1,n 픽셀 중 K번째 서브 픽셀과 상기 제1 리페어 배선을 연결하는 단계; 및 m+1,n 픽셀 중 K번째 서브 픽셀과 상기 제2 리페어 배선을 연결하는 단계;를 포함하는 표시장치의 리페어 방법.

본 발명의 실시예에 따른 표시장치를 리페어 하는 방법으로써, 상기 m-1,n 픽셀 중 K번째 서브 픽셀과 상기 제1 리페어 배선을 연결하는 단계는, 상기 제1 리페어 배선이 상기 m-1,n 픽셀 중 K번째 서브 픽셀에 포함된 화소 전극 연결 배선 또는 제2 분기 배선 중 어느 하나와 연결되는 단계인 표시장치의 리페어 방법.

본 발명의 실시예에 따른 표시장치를 리페어 하는 방법으로써, 상기 m+1,n 픽셀 중 K번째 서브 픽셀과 상기 제2 리페어 배선을 연결하는 단계는, 상기 제2 리페어 배선이 상기 m+1,n 픽셀 중 K번째 서브 픽셀에 포함된 화소 전극 연결 배선 또는 제2 분기 배선 중 어느 하나와 연결되는 단계인 표시장치의 리페어 방법.

본 발명의 실시예에 따른 표시장치를 리페어 하는 방법으로써, 상기 제1 및 제2 영역의 사이 영역을 컷팅하거나, 배선들끼리 연결하는 단계는 기판의 하부에서 레이저를 조사하여 이루어지는 표시장치의 리페어 방법.

본 발명의 실시예에 따른 표시장치를 리페어 하는 방법으로써, m,n 픽셀 중 K번째 서브 픽셀에 암점이 발생한 경우, 상기 K번째 서브 픽셀의 화소 전극 연결 배선과 상기 K번째 리페어 배선의 제1 영역을 연결하는 단계; 상기 K번째 리페어 배선의 제1 및 제2 영역의 사이 영역을 컷팅하여, 상기 제1 영역을 포함하는 제1 리페어 배선과 상기 제2 영역을 포함하는 제2 리페어 배선으로 구분하는 단계; 및 m-1,n 픽셀 중 K번째 서브 픽셀과 상기 제1 리페어 배선을 연결하는 단계;를 포함하는 표시장치의 리페어 방법.

본 발명의 실시예에 따른 표시장치를 리페어 하는 방법으로써, 상기 m-1, n 픽셀 중 K번째 서브 픽셀과 상기 제1 리페어 배선을 연결하는 단계는, 상기 제1 리페어 배선이 상기 m-1,n 픽셀 중 K번째 서브 픽셀에 포함된 화소 전극 연결 배선 또는 제2 분기 배선 중 어느 하나와 연결되는 단계인 표시장치의 리페어 방법.

본 발명의 실시예에 따른 표시장치를 리페어 하는 방법으로써, 제2 항에 따른 표시장치를 리페어 하는 방법으로써, m,n 픽셀 중 K번째 서브 픽셀에 암점이 발생한 경우, 상기 K번째 서브 픽셀의 제2 분기 배선과 상기 K번째 리페어 배선의 제2 영역을 연결하는 단계; 상기 K번째 리페어 배선의 제1 및 제2 영역의 사이 영역을 컷팅하여, 상기 제1 영역을 포함하는 제1 리페어 배선과 상기 제2 영역을 포함하는 제2 리페어 배선으로 구분하는 단계; 및 m+1,n 픽셀 중 K번째 서브 픽셀과 상기 제2 리페어 배선을 연결하는 단계;를 포함하는 표시장치의 리페어 방법.

본 발명은 신호라인들간에 단선을 용이하게 리페어 가능하고, 불량 픽셀(화소)에 제공되는 전류를 인접한 픽셀에서 제공하도록 하여 리페어 할 수 있고, 상기 불량 픽셀에 제공되는 전류를 인접한 픽셀에서 나누어 제공하도록 하여 불량 픽셀을 리페어 하고, 휘도 편차를 개선한 표시장치를 제공한다.

도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도
도 2는 일반적인 유기전계 발광소자를 개략적으로 나타낸 단면도
도 3은 본 발명의 실시예에 따른 표시장치의 기판과 기판에 형성된 픽셀을 나타낸 도면
도 4는 본 발명의 실시예에 따른 픽셀과 픽셀에 포함된 서브 픽셀을 나타낸 도면
도 5는 본 발명의 실시예에 따른 서브 픽셀을 구체화한 도면
도 6 내지 도 8은 본 발명의 실시예에 따른 표시장치의 리페어 방법을 나타낸 도면
도 9는 본 발명의 실시예에 따른 표시장치의 픽셀 구조를 나타낸 도면
도 10은 도 9에서 A-A'를 절단한 단면도
도 11은 도 9에서 B-B'를 절단한 단면도

이하, 본 발명의 실시예에 의한 표시장치 및 이를 리페어 하는 방법의 도면을 참고하여 상세하게 설명한다.

다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다.

명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.

도 3은 본 발명의 실시예에 따른 표시장치의 기판과 기판에 형성된 픽셀을 나타낸 도면이고, 도 4는 본 발명의 실시예에 따른 픽셀과 픽셀에 포함된 서브 픽셀을 나타낸 도면이고, 도 5는 본 발명의 실시예에 따른 서브 픽셀을 구체화한 도면이다.

도 3 및 4를 참조하면, 본 발명의 실시예에 따른 표시장치는 다수개의 픽셀(화소, 1200, 2200, 3200)이 형성된 기판(1000)을 포함할 수 있다.

상기 기판(1000)에는 복수개의 픽셀(1200, 2200, 3200)이 형성될 수 있다.

도면 상에 임의의 픽셀(1200, 2200, 3200)을 m, n 픽셀로 정의하였다.

m은 행(가로)을 의미하고, n은 열(세로)을 의미하고, m, n은 자연수이다.

도 5를 참조하면, m, n 픽셀은 다수개의 서브 픽셀을 포함할 수 있다.

상기 다수개의 서브 픽셀 중 하나를 K 번째 서브 픽셀(1300, 2300, 3300)로 정의한다.

도 5의 우측에 그려진 회로를 참조하여, m, n 픽셀의 서브 픽셀(2300)을 중심으로 그 구조를 설명한다.

본 발명의 실시예에 표시장치의 기판(100)에는 데이터 배선(340), 게이트 배선(330)이 도면과 같이 서로 평행하게 배치되거나, 도면과 달리 서로 교차하며 배치될 수 있다.

상기 데이터 배선(340), 게이트 배선(330)으로부터 분기된 배선의 각 교차점에 서브 픽셀(1300, 2300, 3300)을 이루고, 상기 데이터선(340)과 평행한 리페어 배선(360), 전원 공급 배선(350)이 배치될 수 있다.

상기 게이트 배선(330)을 통해 인가되는 신호에 의하여 제어되는 스위칭 트랜지스터(2310)의 일 단자는 데이터 배선(340)에 연결되고, 타측 단자는 구동 트랜지스터(2320)의 게이트 단자에 연결될 수 있다.

상기 구동 트랜지스터(2320)의 일측 단자는 상기 전원 공급 배선(350)과 연결되고, 전원을 공급받고, 타측 단자는 유기발광 다이오드를 구성하는 화소 전극(2390)과 연결될 수 있다.

상기 게이트 배선(330)을 통해 신호가 인가되면 스위칭 트랜지스터(2310)가 턴-온(turn-on) 되고, 상기 데이터 배선(340)의 신호가 구동 트랜지스터(2320)의 게이트 전극에 전달되어 구동 트랜지스터(2320)의 턴-온으로 이에 연결된 유기발광 다이오드의 전계-전공쌍에 의해 빛이 출력될 수 있다.

본 발명의 실시예에 표시장치에 따른 복수개의 서브 픽셀(1300, 2300, 3300)) 중 어느 하나는 두 개로 분할된 화소 전극(1391, 1392, 2391, 2392, 3391, 3392)을 포함할 수 있다.

구체적으로, m-1, n 픽셀의 K 번째 서브 픽셀(1300)은 제1 및 제2 화소 전극(1391, 1392)를 포함할 수 있고, m, n 픽셀의 K 번째 서브 픽셀(2300)은 제1 및 제2 화소 전극(2391, 2392)를 포함할 수 있고, m+1, n 픽셀의 K 번째 서브 픽셀(3300)은 제1 및 제2 화소 전극(3391, 3392)를 포함할 수 있다.

즉, 각 서브 픽셀에 포함된 화소 전극(1390, 2390, 3390)은 서로 분할 된 제1 화소 전극(1391, 2391, 3391)과 제2 화소 전극(1392, 2392, 3392)을 각각 포함할 수 있다.

m-1, n 픽셀의 K 번째 서브 픽셀(1300)의 화소 전극 연결 배선(1370)은 제1 및 제2 화소 전극(1391, 1392)과 서로 연결될 수 있고, m, n 픽셀의 K 번째 서브 픽셀(2300)의 화소 전극 연결 배선(2370)은 제1 및 제2 화소 전극(2391, 2392)과 서로 연결될 수 있으며, m+1, n 픽셀의 K 번째 서브 픽셀(3300)의 화소 전극 연결 배선(3370)은 제1 및 제2 화소 전극(3391, 3392)과 서로 연결될 수 있다.

상기 화소 전극 연결 배선(1370, 2370, 3370)으로부터 분기한 제1 및 제2 분기 배선(1371, 1372, 2371, 2372, 3371, 3372 )은 상기 화소 전극(1390, 2390, 3390)과 연결될 수 있다.

구체적으로, 상기 제1 분기 배선(1371, 2371, 3371)은 상기 화소 전극 연결 배선(1370, 2370, 3370)과 상기 제1 화소 전극(1391, 2931, 3391)을 서로 연결하고, 상기 제2 분기 배선(1372, 2372, 3372)는 상기 화소 전극 연결 배선(1370, 2370, 3370)과 상기 제2 화소 전극(1392, 2392, 3392)을 서로 연결할 수 있다.

상기 화소 전극 연결 배선(1370, 2370, 3370) 및 제2 분기 배선(1372, 2372, 3372) 각각은 상기 리페어 배선(360)과 함께 커패시터(1400, 2400, 3400)를 형성할 수 있다.

구체적으로 이를 살펴보면, 상기 화소 전극 연결 배선(1370, 2370, 3370)은 리페어 배선(360)과 제1 커패시터(1410, 2410, 3410)을 형성하고, 상기 제2 분기 배선(1372, 2372, 3372)은 상기 리페어 배선(360)과 제2 커패시터(1420, 2420, 3420)을 형성할 수 있다.

즉, 상기 리페어 배선(360)은 상기 화소 전극 연결 배선(1370, 2370, 3370) 및 상기 제2 분기 배선(1372, 2372, 3372)과 오버랩(Overlap)되며 형성될 수 있다.

도면상으로, m, n 픽셀(2200)의 k번째 서브 픽셀(2300)과 이전 단의 m-1, n 픽셀(1200)의 k번째 서브 픽셀(1300)과 그 다음 단의 m+1, n 픽셀(3200)의 k번째 서브 픽셀(3300)의 회로 구성을 확인할 수 있으나, 이러한 구조는 해당 픽셀에 한정되는 것은 아니고, 기판(1000)에 형성된 모든 서브 픽셀에 적용될 수 있다.

상기 화소 전극 연결 배선(1370, 2370, 3370)의 일 단 영역은 전술한 바와 같이 상기 리페어 배선(360)과 제1 커패시터(1410, 2410, 3410)를 형성하고, 타 단은 구동 트랜지스터(1320, 2320, 3320)와 연결될 수 있다.

상기 구동 트랜지스터(1320, 2320, 3320)는 스위칭 트랜지스터(1310, 2310, 3310)의 일 단의 신호에 의하여 제어되고, 전원 입력 배선(350)과 상기 화소 전극 연결 배선(1370, 2370, 3370) 사이에 연결될 수 있다.

상기 스위칭 트랜지스터(1310, 2310, 3310)는 게이트 배선(330)으로부터 공급되는 신호에 의하여 제어되고, 데이터 배선(340)과 상기 구동 트랜지스터(1320, 2320, 3320) 사이에 연결될 수 있다.

한편 상기 리페어 배선(360)은 각 서브 픽셀(1300, 2300, 3300)과 대응되는 영역인 제1 및 제2 영역(1361, 1362, 2361, 2362, 3361, 3362)을 포함할 수 있다.

상기 제1 영역(2361)은 상기 m, n 픽셀(2200)의 k번째 서브 픽셀(2300)의 화소 전극 연결 배선(2370)과 제1 커패시터(2410)를 형성하는 영역으로 정의되고, 상기 제2 영역(2362)은 상기 m, n 픽셀(2200)의 k번째 서브 픽셀(2300)의 제2 분기 배선(2372)과 제2 커패시터(2420)를 형성하는 영역으로 정의된다.

상기 제1 및 제2 영역(2361, 2362)은 비단 m, n 픽셀(2200)의 k번째 서브 픽셀(2300)에 국한 된 것은 아니고, m, n 픽셀과 인접한 m-1, n 픽셀과, m+1, n 픽셀에 대해서도 정의될 수 있고, 전체 서브 픽셀들에 대해서 동일하게 정의할 수 있다.

상기 제1 및 제2 영역(2361, 2362) 사이 영역은 컷팅(Cutting) 영역(2363)으로 정의한다.

상기 컷팅 영역(2363)을 절단하는 경우, 상기 제1 영역(2361)과 상기 제2 영역(2362)은 전기적으로 서로 분리되고, 상기 리페어 배선(360)은 서로 전기적으로 분리된 복수개의 배선으로 구분될 수 있다.

구체적으로, 상기 제1 영역(2361)을 포함하는 제1 리페어 배선(364), 그리고 상기 제2 영역(2362)을 포함하는 제2 리페어 배선(365)으로 구분할 수 있다.

한편 상기 K 번째 서브 픽셀(2300)은 세 개의 서브 픽셀을 포함할 수 있고, 상기 세 개의 서브 픽셀은 레드(Red), 그린(Green) 및 블루(Blue) 색을 나타내는 서브 픽셀로 구성될 수 있다.

또는 상기 K 번째 서브 픽셀(2300)은 네 개의 서브 픽셀을 포함할 수 있고, 상기 네 개의 서브 픽셀은 레드(Red), 그린(Green), 블루(Blue) 및 화이트(White) 색을 나타내는 서브 픽셀로 구성될 수 있다.

도 6 내지 도 8은 본 발명의 실시예에 따른 표시장치의 리페어 방법을 나타낸 도면이다.

도 6 내지 도 8을 참조하여, 본 발명의 실시예에 따른 픽셀 구조를 구비한 표시장치에 있어서, 화소 전극(1390, 2390, 3390)이나 구동 트랜지스터(1320, 2320, 3320) 또는 스위칭 트랜지스터(1310, 2310, 3310)에 불량이 발생한 경우 이를 리페어하는 방법과 서브 픽셀(1300, 2300, 3300) 내의 전류의 흐름에 대해서 설명한다.

도 6을 참조하면, m, n 픽셀의 K번 째 서브 픽셀(2300)에 포함된 제2 화소 전극(2392)에 불량이 발생한 경우, 상기 m, n 픽셀의 K번 째 서브 픽셀(2300)에 포함된 구동 트랜지스터2(300)에서 흐르는 전류는 제1 화소 전극(2391)에만 흐르고, 제2 화소 전극(2392)에는 흐르지 않으므로, 다수의 서브 픽셀들 각각에 포함된 분할된 화소 전극 중 하나의 화소 전극에 불량이 발생한 경우라도, 나머지 하나의 화소 전극을 통해서 불량이 발생한 화소 전극을 포함한 서브 픽셀은 일부 영역이라도 제 기능을 할 수 있는 효과를 가진다.

도 7을 참조하여, m, n 픽셀의 K번 째 서브 픽셀(2300)에 포함된 구동 트랜지스터(2320) 또는 스위칭 트랜지스터(2310)에 불량이 발생하였고, 인접한 m-1, n 픽셀과, m+1, n 픽셀의 K번 째 서브 픽셀(1300)에는 불량이 발생하지 않은 경우를 설명한다.

1 단계로써, m, n 픽셀 중 K번째 서브 픽셀(2300)에 불량이 발생하여 암점이 발생한 경우, 표시 장치를 리페어 하는 방법을 살펴보면, m, n 픽셀(2200) 중 상기 K번째 서브 픽셀(2300)의 화소 전극 연결 배선(2370)과 상기 K번째 리페어 배선(360)의 제1 영역(2361)을 연결한다.

이 경우 상기 화소 전극 연결 배선(2370)과 상기 K 번째 리페어 배선(360) 사이에 형성되었던 제1 커패시터는 더 이상 존재하지 않게 된다.

2 단계로써, 상기 K번째 리페어 배선(360)의 제1 및 제2 영역(2361, 2362)의 사이 영역인 컷팅 영역(2363)을 컷팅하여, 상기 제1 영역(2361)을 포함하는 제1 리페어 배선(364)과 상기 제2 영역(2362)을 포함하는 제2 리페어 배선(365)으로 구분할 수 있다.

이 경우 제1 리페어 배선(364)과 제2 리페어 배선(365)는 전기적으로 서로 분리된다.

3 단계로써, m-1, n 픽셀 중 K번째 서브 픽셀(1300)과 상기 제1 리페어 배선(364)을 연결하는 단계로써, 상기 제1 리페어 배선(364)이 상기 m-1, n 픽셀(1200) 중 K번째 서브 픽셀(1300)에 포함된 화소 전극 연결 배선(1370) 또는 제2 분기 배선(1372) 중 어느 하나와 전기적으로 연결할 수 있다.

이는 상기 화소 전극 연결 배선(1370)과 상기 제1 리페어 배선(364) 사이에 형성되었던 제1 커패시터 또는 상기 제2 분기 배선(1372)과 상기 제1 리페어 배선(364) 사이에 형성되었던 제2 커패시터가 더 이상 존재하지 않게 하는 경우와 같다.

이 경우, m-1, n 픽셀(1200) 중 K번째 서브 픽셀(1300)의 구동 트랜지스터(1320)에 흐르는 전류의 일부 전류는 m-1, n 픽셀(1200) 중 K번째 서브 픽셀(1300)의 화소 전극(1390)으로 흐르고, 나머지 일부는 m, n 픽셀(2200) 중 K번째 서브 픽셀(2300)의 제1 및 제2 화소 전극(2391, 2392)으로 흐를 수 있다.

즉 m-1, n 픽셀(1200) 중 K번째 서브 픽셀(1300)의 구동 트랜지스터(1320)에 흐르는 전류는 분배되어 m-1, n 픽셀(1200) 중 K번째 서브 픽셀(1300)과 m, n 픽셀(2200) 중 K번째 서브 픽셀(2300)로 나누어 흐르게 된다.

상기 3 단계는 전술한 바와 달리 다음과 같은 공정이 될 수 있다.

3 단계로써, m+1, n 픽셀(3200) 중 K번째 서브 픽셀(3300)과 상기 제2 리페어 배선(365)을 연결하는 단계로써, 상기 제2 리페어 배선(365)이 상기 m+1, n 픽셀(3200) 중 K번째 서브 픽셀(3300)에 포함된 화소 전극 연결 배선(3370) 또는 제2 분기 배(3372)선 중 어느 하나와 전기적으로 연결할 수 있다.

이 경우, m+1, n 픽셀(3200) 중 K번째 서브 픽셀(3300)의 구동 트랜지스터(3320)에 흐르는 전류의 일부 전류는 m+1, n 픽셀(3200) 중 K번째 서브 픽셀(3300)의 화소 전극(3390)으로 흐르고, 나머지 일부는 m, n 픽셀(2200) 중 K번째 서브 픽셀(2300)의 제1 및 제2 화소 전극(2391, 2392)으로 흐를 수 있다.

따라서 픽셀에 포함된 서브 픽셀 중 어느 하나에 암점이 발생한 경우, 인접한 서브 픽셀을 이용하여, 구체적으로 같은 열(n)에 해당하는 인접한 서브 픽셀을 이용하여, 불량이 발생한 서브 픽셀을 리페어 할 수 있다.

본 발명의 제1 실시예에 따른 표시장치의 리페어 방법을 적용한 경우, 불량이 발생한 m, n 픽셀(2200)의 K 번 째 서브 픽셀(2300)의 제1 및 제2 화소 전극(2391, 2392)에 흐르는 전류와 m-1, n 픽셀(1200)의 K 번 째 서브 픽셀(1300)의 제1 및 제2 화소 전극(1391, 1392)에 흐르는 전류의 크기를 비교한 실험을 하였다.

단, 불량 픽셀이 없는 경우 하나의 서브 픽셀에 포함된 두 개의 화소 전극 각각에 흐르는 전류는 4.71E-07 (A)이다.

실험에 사용된 픽셀을 이루는 각종 소자의 구체적인 파라미터는는 표 1에 나타난 바와 같다.

표 2를 참조하면, m, n 픽셀(2200)의 K 번 째 서브 픽셀(2300)의 제1 및 제2 화소 전극(2391;ITO_1, 2392;ITO_2)에 흐르는 전류와 m-1, n 픽셀(1200)의 K 번 째 서브 픽셀(1300)의 제1 및 제2 화소 전극(1391;ITO_1, 1392;ITO_2)에 흐르는 전류의 크기는 2.52E-07(A)임을 알 수 있다.

불량이 발생한 픽셀과 인접한 픽셀간의 휘도 차이를 개선하기 위하여 후술할 공정에 따른 표시장치의 리페어 방법을 살펴본다.

도 8을 참조하면, 본 발명의 제2 실시예에 따른 표시장치의 리페어 방법으로써, m, n 픽셀의 K번 째 서브 픽셀(2300)에 포함된 구동 트랜지스터(2320) 또는 스위칭 트랜지스터(2310)에 불량이 발생하였고, 인접한 m-1, n 픽셀(1300)과, m+1, n 픽셀의 K번 째 서브 픽셀(3300)에는 불량이 발생하지 않은 경우를 설명한다.

1 단계로써, m, n 픽셀(2200) 중 K번째 서브 픽셀(2300)에 암점이 발생한 경우, 표시 장치를 리페어 하는 방법을 살펴보면, m, n 픽셀(2200) 중 상기 K번째 서브 픽셀(2300)의 화소 전극 연결 배선(2370)과 상기 K번째 리페어 배선(360)의 제1 영역(2361)을 연결한다. 그리고 m, n 픽셀(2200) 중 상기 K번째 서브 픽셀(2300)의 제2 분기 배선(2372)과 상기 K번째 리페어 배선(360)의 제2 영역(2362)을 연결한다.

이 경우 m, n 픽셀(2200) 중 K번째 서브 픽셀(2300)에 존재했던 제1 및 제2 커패시터 성분은 제거된다.

2 단계로써, 상기 K번째 리페어 배선(2360)의 제1 및 제2 영역(2361, 2362)의 사이 영역인 컷팅 영역(2363)을 컷팅하여, 상기 제1 영역(2361)을 포함하는 제1 리페어 배선(364)과 상기 제2 영역(2362)을 포함하는 제2 리페어 배선(365)으로 구분할 수 있다.

추가적으로 상기 화소 전극 연결 배선(2370)과 제2 분기 배선(2372)을 전기적으로 분리하기 위하여 컷팅 할 수 있다.

이 경우 상기 제2 화소 전극(2392)은 제2 리페어 배선(362)과 연결은 유지한 체, 상기 화소 전극 연결 배선(2370)과 제2 분기 배선(2372)을 전기적으로 분리한다.

3 단계로써, m-1, n 픽셀(1200) 중 K번째 서브 픽셀(1300)과 상기 제1 리페어 배선(364)을 연결하는 단계로써, 상기 제1 리페어 배선(364)이 상기 m-1, n 픽셀(1200) 중 K번째 서브 픽셀(1300)에 포함된 화소 전극 연결 배선(1370) 또는 제2 분기 배(1372)선 중 어느 하나와 전기적으로 연결할 수 있다.

이 경우, m-1, n 픽셀(1200) 중 K번째 서브 픽셀(1300)의 구동 트랜지스터(1320)에 흐르는 전류의 일부 전류는 m-1, n 픽셀(1200) 중 K번째 서브 픽셀(1300)의 화소 전극(1390)으로 흐르고, 나머지 일부는 m, n 픽셀(2200) 중 K번째 서브 픽셀(2300)의 제1 화소 전극(2391)으로 흐를 수 있다.

4 단계로써, m+1, n 픽셀(3200) 중 K번째 서브 픽셀(3300)과 상기 제2 리페어 배선(365)을 연결하는 단계로써, 상기 제2 리페어 배선(365)이 상기 m+1, n 픽셀(3200) 중 K번째 서브 픽셀(3300)에 포함된 화소 전극 연결 배선(3370) 또는 제2 분기 배선(3372) 중 어느 하나와 전기적으로 연결할 수 있다.

이 경우, m+1, n 픽셀(3200) 중 K번째 서브 픽셀(3300)의 구동 트랜지스터(3320)에 흐르는 전류의 일부 전류는 m+1, n 픽셀(3200) 중 K번째 서브 픽셀(3300)의 화소 전극(3390)으로 흐르고, 나머지 일부는 m, n 픽셀(2200) 중 K번째 서브 픽셀(2300)의 제2 화소 전극(2392)으로 흐를 수 있다.

이와 같이 m, n 픽셀의 K번째 서브 픽셀(2300)의 제1 화소 전극(2391)에는 에 m-1, n 픽셀의 서브 픽셀(1300)로부터 전류를 공급받고, m, n 픽셀의 K번째 서브 픽셀(2300)의 제2 화소 전극(2392)에는 에 m+1, n 픽셀의 서브 픽셀(3300)로부터 전류를 공급 받음으로써, 다른 픽셀 대비 휘도와 경시 변화 편차를 개선할 수 있다.

본 발명의 제2 실시예에 따른 표시장치는 하나의 서브 픽셀의 발광 영역 일부 이물로 인하여 발생한 불량 일부분을 리페어하기 위하여 화소 전극을 2 개로 나누어 구성하였다.

한편 스위칭 또는 구동 트랜지스터의 불량으로 인한 암점을 리페어하기 위한 방법으로 수직 방향의 리페어 배선(360)과 불량 픽셀의 화소 전극을 1:2로 오버랩하여, 즉 수직의 리페어 배선(360)과 두 개로 구성된 화소 전극을 각각 오버랩하는 방식으로 구성된다. 그리하여 리페어 배선(360)과 불량 픽셀의 화소 전극과의 오버랩 부분을 본딩(Bonding)하고 컷팅(Cutting)하여 불량 픽셀의 상, 하 픽셀과 각각 연결 및 배선 컷팅을 통해 불량 픽셀의 각 화소 전극으로 흐는 전류를 불량 픽셀의 상, 하 픽셀 각각으로부터 공급 받는다. 따라서 상기 불량 픽셀에 공급되는 전류는 상기 상, 하 픽셀로부터 전류를 분배 받는다.

이는 전류의 균등 분배를 가능하게 하여 휘도와 경시 변화 편차를 개선할 수 있는 효과를 가진다.

실험을 통해 이를 구체적으로 살펴본다.

앞서 살펴본 표 1의 해당하는 값을 가진 픽셀을 포함하는 표시장치를 이용하여, 불량이 발생한 m, n 픽셀(2200)의 K 번 째 서브 픽셀(2300)의 제1 및 제2 화소 전극(2391, 2392)에 흐르는 전류와 m-1, n 픽셀(1200)의 K 번 째 서브 픽셀(1300)의 제1 및 제2 화소 전극(1391, 1392)에 흐르는 전류, 그리고 m+1, n 픽셀(3200)의 K 번 째 서브 픽셀(3300)의 제1 및 제2 화소 전극(3391, 3392)에 흐르는 전류의 크기는 비교한 실험을 하였다.

표 3을 참조하면, 불량이 발생한 m, n 픽셀(2200)의 K 번 째 서브 픽셀(2300)의 제1 및 제2 화소 전극(2391;ITO_1, 2392;ITO_2)에 흐르는 전류와 m-1, n 픽셀(1200)의 K 번 째 서브 픽셀(1300)의 제1 및 제2 화소 전극(1391;ITO_1, 1392;ITO_2)에 흐르는 전류, 그리고 m+1, n 픽셀(3200)의 K 번 째 서브 픽셀(3300)의 제1 및 제2 화소 전극(3391;ITO_1, 3392;ITO_2)에 흐르는 전류의 크기는 3.26E-07 (A)임을 알 수 있다.

이는 제1 실시예와 비교하여, 제2 실시예의 경우, 각 서브 픽셀의 화소 전극에 인가되는 전류의 양이 더 크다는 것을 알 수 있다.

제1 실시예 대비 제2 실시예의 경우 29.57%의 전류가 증가하였다.

이를 달리 표현하면, 제1 실시예는 불량 픽셀 발생으로 인하여 46.50% 전류가 감소되나, 제2 실시예는 30.68%의 전류가 감소됨을 알 수 있다.

따라서 제2 실시예의 경우 휘도 편차를 개선하기에 더 유리한 효과를 가진다.

도 9는 본 발명의 실시예에 따른 표시장치의 픽셀 구조를 나타낸 도면이고, 도 10은 도 9에서 A-A'를 절단한 단면도이고, 도 11은 도 9에서 B-B'를 절단한 단면도이다.

도 9 내지 도 11을 참조하면, 각 배선 전극들이 적층된 구조를 확인 할 수 있고, 기판(1000) 상부에 구동 트랜지스터(1320, 2320, 3320)를 구성하는 활성층(Active), 상기 활성층 상부에 형성된 제1 페시베이션층(400), 상기 제1 페시베이션층(400) 상부에 형성된 게이트층(GATE)으로써, 리페어 배선(360), 상기 리페어 배선(360) 상부에 형성된 제2 페시베이션층(500), 상기 제2 페시베이션층(500)에 형성되고, 컨택홀을 통해 게이트 층(GATE)과 연결되는 소스/드레인층(S/D)으로써, 화소 전극 연결 배선(1370, 2370, 3370), 상기 화소 전극 연결 배선(1370, 2370, 3370) 상부에 배치된 제3 페시베이션층(600), 상기 제3 페시베이션층(600) 상부에 배치되고, 컨택홀을 통해서 상기 소스/드레인 층(S/D)과 연결되는 화소 전극인 ITO층이 형성될 수 있다.

본 발명의 제2 실시예에 따른 표시장치의 리페어 방법을 설명한다.

m, n 픽셀의 K 번째 픽셀(2300)의 구동 트랜지스터(2320)이 불량이 발생한 경우, 리페어 배선(360)의 제1 영역(2361)과 제2 영역(2362)의 사이 영역(2363)을 컷팅하고, 화소 전극 연결 배선(2370)을 컷팅하여 m, n 픽셀의 K 번째 픽셀(2300) 내의 제1 화소 전극(2391)과 제2 화소 전극(2392)를 전기적으로 분리할 수 있다.

다음, m-1, n 픽셀의 K 번째 픽셀(1300)의 제2 화소 전극(1392)과 리페어 배선(360)을 본딩(Bonding)하고, m+1, n 픽셀의 K 번째 픽셀(3300)의 제1 화소 전극(3391)과 리페어 배선(360)을 본딩할 수 있다.

이를 통해 m, n 픽셀의 K 번째 픽셀(2300) 내의 제1 화소 전극(2391)은 m-1, n 픽셀의 K 번째 픽셀(1300)로부터 전류를 공급받고, m, n 픽셀의 K 번째 픽셀(2300) 내의 제2 화소 전극(2392)은 m+1, n 픽셀의 K 번째 픽셀(3300)로부터 전류를 공급 받을 수 있다.

본 발명에 따른 실시예는 전류 분배가 인접(상하) 픽셀 모두에서 이루어지기 때문에 전류가 고루 분배되어 휘도와 경시 변화 편차를 개선할 수 있다.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술할 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

5 제1 기판
10 제2 기판
20 버퍼층
25 게이트 전극
30 패널
32 소스 전극
34 드레인 전극
40 반도체층
45 게이트 절연막
55 보호막
60 뱅크층
65 층간 절연막
70 제1 전극
72 유기 발광층
74 제2 전극
330 게이트 배선
340 데이터 배선
350 전원 공급 배선
360 리페어 배선
364 제1 리페어 배선
365 제2 리페어 배선
400 제1 페시베이션층
500 제2 페시베이션층
600 제3 페시베이션층
1000 기판
1200 m-1, n 픽셀
2200 m, n 픽셀
3200 m+1, n 픽셀
1300 m-1, n 픽셀의 K 번째 픽셀
2300 m, n 픽셀의 K 번째 픽셀
3300 m+1, n 픽셀의 K 번째 픽셀
1310, 2310, 3310 스위칭 트랜지스터
1320, 2320, 3320 구동 트랜지스터
1370, 2370, 3370 화소 전극
1371, 2371, 3371 제1 화소 전극
1372, 2372, 3372 제2 화소 전극
1400, 2400, 3400 커패시터
1410, 2410, 3410 제1 커패시터
1420, 2420, 3420 제2 커패시터
1361, 2361, 3361 제1 영역
1362, 2362, 3362 제2 영역
2363 제1 및 제2 영역 사이의 컷팅 영역
1370, 2370, 3370 화소 전극 연결 배선

Claims

다수의 서브픽셀을 한 개의 픽셀로 하여, m*n개의 픽셀을 구비한 표시장치로써,
m, n(m 행, n 열을 나타내고, m, n은 자연수)의 픽셀 중 K(자연수)번째 서브 픽셀은,
스위칭 트랜지스터에 의해 제어되고, 구동 전원과 화소 전극 연결 배선 사이에 연결된 구동 트랜지스터;
상기 화소 전극 연결 배선으로부터 분기되어, 두 개로 분할된 제1 및 제2 화소 전극 중 상기 제1 화소 전극을 상기 화소 전극 연결 배선과 연결하는 제1 분기 배선;
상기 화소 전극 연결 배선으로부터 분기되어, 상기 제2 화소 전극을 상기 화소 전극 연결 배선과 연결하는 제2 분기 배선; 및
상기 제1 및 제2 화소 전극 각각과 오버랩되는 K번째 리페어 배선을 포함하고,
상기 K번째 서브 픽셀에 암점이 발생한 경우,
상기 제1 화소 전극은 상기 K번째 리페어 배선, 상기 화소 전극 연결 배선 및 상기 제1 분기 배선을 통해서 m-1, n 픽셀 중 K번째 서브 픽셀 또는 m+1, n 픽셀 중 K번째 서브 픽셀로부터의 전류를 공급받고,
상기 제2 화소 전극은 상기 K번째 리페어 배선 및 상기 제2 분기 배선을 통해서 m-1, n 픽셀 중 K번째 서브 픽셀 또는 m+1, n 픽셀 중 K번째 서브 픽셀로부터의 전류를 공급받는 표시장치.
삭제
제1 항에 있어서,
상기 K번째 리페어 배선은 제1 및 제2 영역을 포함하고,
상기 제1 영역은 상기 화소 전극 연결 배선과 제1 커패시터를 형성하고,
상기 제2 영역은 상기 제2 분기 배선과 제2 커패시터를 형성하는 표시장치.
제1 항에 있어서,
상기 K번 째 서브 픽셀은 세 개의 서브 픽셀을 포함하는 표시장치.
제4 항에 있어서,
상기 세 개의 서브 픽셀은 레드(Red), 그린(Green) 및 블루(Blue) 색을 나타내는 서브 픽셀로 구성된 표시장치.
제3 항에 있어서,
상기 K번째 서브 픽셀에 암점이 발생한 경우,
상기 K번째 서브 픽셀의 제1 화소 전극은 m-1, n 픽셀 중 K번째 서브 픽셀로부터 전류를 공급받고,
상기 K번째 서브 픽셀의 제2 화소 전극은 m+1, n 픽셀 중 K번째 서브 픽셀로부터 전류를 공급받는 표시장치.
제1 항에 따른 표시장치를 리페어 하는 방법으로써,
m,n 픽셀 중 K번째 서브 픽셀에 암점이 발생한 경우,
상기 m,n 픽셀 중 K번째 서브 픽셀의 화소 전극 연결 배선과 상기 K번째 리페어 배선의 제1 영역을 연결하는 단계;
상기 m,n 픽셀 중 K번째 서브 픽셀의 제2 분기 배선과 상기 K번째 리페어 배선의 제2 영역을 연결하는 단계;
상기 K번째 리페어 배선의 제1 및 제2 영역의 사이 영역을 컷팅하여, 상기 제1 영역을 포함하는 제1 리페어 배선과 상기 제2 영역을 포함하는 제2 리페어 배선으로 구분하는 단계;
상기 m,n 픽셀 중 K번째 서브 픽셀의 상기 화소 전극 연결 배선과 상기 제2 분기 배선을 컷팅하는 단계;
m-1, n 픽셀 중 K번째 서브 픽셀과 상기 제1 리페어 배선을 연결하는 단계; 및
m+1,n 픽셀 중 K번째 서브 픽셀과 상기 제2 리페어 배선을 연결하는 단계;를 포함하는 표시장치의 리페어 방법.
제7 항에 있어서,
상기 m-1, n 픽셀 중 K번째 서브 픽셀과 상기 제1 리페어 배선을 연결하는 단계는,
상기 제1 리페어 배선이 상기 m-1, n 픽셀 중 K번째 서브 픽셀에 포함된 화소 전극 연결 배선 또는 제2 분기 배선 중 어느 하나와 연결되는 단계인 표시장치의 리페어 방법.
제7 항에 있어서,
상기 m+1,n 픽셀 중 K번째 서브 픽셀과 상기 제2 리페어 배선을 연결하는 단계는,
상기 제2 리페어 배선이 상기 m+1,n 픽셀 중 K번째 서브 픽셀에 포함된 화소 전극 연결 배선 또는 제2 분기 배선 중 어느 하나와 연결되는 단계인 표시장치의 리페어 방법.
제7 항에 있어서,
상기 제1 및 제2 영역의 사이 영역을 컷팅하거나, 배선들끼리 연결하는 단계는 기판의 하부에서 레이저를 조사하여 이루어지는 표시장치의 리페어 방법.
제1 항에 따른 표시장치를 리페어 하는 방법으로써,
m,n 픽셀 중 K번째 서브 픽셀에 암점이 발생한 경우,
상기 K번째 서브 픽셀의 화소 전극 연결 배선과 상기 K번째 리페어 배선의 제1 영역을 연결하는 단계;
상기 K번째 리페어 배선의 제1 및 제2 영역의 사이 영역을 컷팅하여, 상기 제1 영역을 포함하는 제1 리페어 배선과 상기 제2 영역을 포함하는 제2 리페어 배선으로 구분하는 단계; 및
m-1,n 픽셀 중 K번째 서브 픽셀과 상기 제1 리페어 배선을 연결하는 단계;를 포함하는 표시장치의 리페어 방법.
제11 항에 있어서,
상기 m-1, n 픽셀 중 K번째 서브 픽셀과 상기 제1 리페어 배선을 연결하는 단계는,
상기 제1 리페어 배선이 상기 m-1,n 픽셀 중 K번째 서브 픽셀에 포함된 화소 전극 연결 배선 또는 제2 분기 배선 중 어느 하나와 연결되는 단계인 표시장치의 리페어 방법.
제1 항에 따른 표시장치를 리페어 하는 방법으로써,
m, n 픽셀 중 K번째 서브 픽셀에 암점이 발생한 경우,
상기 K번째 서브 픽셀의 제2 분기 배선과 상기 K번째 리페어 배선의 제2 영역을 연결하는 단계;
상기 K번째 리페어 배선의 제1 및 제2 영역의 사이 영역을 컷팅하여, 상기 제1 영역을 포함하는 제1 리페어 배선과 상기 제2 영역을 포함하는 제2 리페어 배선으로 구분하는 단계; 및
m+1, n 픽셀 중 K번째 서브 픽셀과 상기 제2 리페어 배선을 연결하는 단계;를 포함하는 표시장치의 리페어 방법.
제13 항에 있어서,
상기 m+1, n 픽셀 중 K번째 서브 픽셀과 상기 제2 리페어 배선을 연결하는 단계는,
상기 제2 리페어 배선이 상기 m+1, n 픽셀 중 K번째 서브 픽셀에 포함된 화소 전극 연결 배선 또는 제2 분기 배선 중 어느 하나와 연결되는 단계인 표시장치의 리페어 방법.