KR100947273B1 - 횡전계형 액정표시장치용 어레이 기판 - Google Patents

횡전계형 액정표시장치용 어레이 기판 Download PDF

Info

Publication number
KR100947273B1
KR100947273B1 KR1020060137829A KR20060137829A KR100947273B1 KR 100947273 B1 KR100947273 B1 KR 100947273B1 KR 1020060137829 A KR1020060137829 A KR 1020060137829A KR 20060137829 A KR20060137829 A KR 20060137829A KR 100947273 B1 KR100947273 B1 KR 100947273B1
Authority
KR
South Korea
Prior art keywords
pixel
common
gate
pattern
electrode
Prior art date
Application number
KR1020060137829A
Other languages
English (en)
Other versions
KR20080062265A (ko
Inventor
최일만
김태형
이민직
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060137829A priority Critical patent/KR100947273B1/ko
Priority to TW096123894A priority patent/TWI382221B/zh
Priority to US11/824,041 priority patent/US7787068B2/en
Priority to CN2007101282255A priority patent/CN101211080B/zh
Priority to JP2007209563A priority patent/JP5173313B2/ja
Publication of KR20080062265A publication Critical patent/KR20080062265A/ko
Priority to US12/691,207 priority patent/US7924357B2/en
Application granted granted Critical
Publication of KR100947273B1 publication Critical patent/KR100947273B1/ko
Priority to US12/845,573 priority patent/US8416359B2/en
Priority to US13/049,600 priority patent/US8154021B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Abstract

본 발명은, 기판 상에 일 방향으로 형성된 게이트 배선 및 이와 연결된 게이트 전극과; 상기 게이트 배선과 이격하며 나란하게 형성된 공통배선; 상기 게이트 배선 및 전극과 공통배선 상부로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 반도체층 및 상기 반도체층 상부로 서로 이격하며 형성된 소스 및 드레인 전극과; 상기 게이트 절연막 위로 상기 드레인 전극에서 이웃한 화소영역까지 연장되는 리페어 패턴과; 상기 데이터 배선과 소스 및 드레인 전극과 리페어 패턴 상부로 형성되며 상기 드레인 전극을 노출시키는 드레인 콘택홀 및 상기 공통배선을 노출시키는 공통 콘택홀을 갖는 보호층과; 상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결되며 서로 이격하며 형성된 다수의 화소전극과; 상기 보호층 상부로 상기 공통 콘택홀을 통해 상기 공통배선과 연결되며 상기 다수의 화소전극과 교대하며 형성된 다수의 공통전극과; 상기 보호층 상부로 화소전극과 연결되며 상기 리페어 패턴과 중첩하며 형성된 화소패턴을 포함하는 횡전계형 액정표시장치용 어레이 기판을 제공한다.

Description

횡전계형 액정표시장치용 어레이 기판{Array substrate for In-plane switching mode liquid crystal display device}
도 1은 종래의 액정표시장치를 개략적으로 도시한 분해사시도.
도 2는 종래의 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도.
도 3은 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도.
도 4는 도 3을 절단선 Ⅳ-Ⅳ를 따라 절단한 단면도.
도 5는 도 3을 절단선 Ⅴ-Ⅴ를 따라 절단한 단면도.
도 6은 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도.
도 7은 도 6을 절단선 Ⅶ-Ⅶ를 따라 절단한 단면도.
도 8은 본 발명의 제 3 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도.
도 9는 도 8을 절단선 Ⅸ-Ⅸ를 따라 절단한 단면도.
<도면의 주요부분에 대한 간단한 설명>
101 : 어레이 기판 104 : 게이트 배선
107 : 게이트 전극 110 : 공통배선
113a, 113b, 113c : 제 1, 2, 3 공통전극 연결패턴
125 : 데이터 배선 128 : 소스 전극
130 : 드레인 전극 131 : 제 2 스토리지 전극
132 : 리페어 패턴 141 : 공통 콘택홀
143 : 드레인 콘택홀 153a, 153b, 153c : 제 1, 2, 3 화소패턴
155 : 화소전극 156 : 제 4 공통전극 연결패턴
157 : 공통전극
CL : 화소불량 시 레이저에 의한 절단선
LP : 불량시 레이저에 의한 도통 포인트
P1, P2 : 제 1, 2 화소영역
StgC1, StgC1, StgC1 : 제 1, 2, 3 스토리지 커패시터
Tr : 박막트랜지스터
본 발명은 액정표시장치용 어레이 기판에 관한 것으로 특히, 리페어 패턴을 포함한 액정표시장치용 어레이 기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상을 표현하게 된다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이 기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
현재는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 이하, 도 1을 참조하여 액정표시장치를 개략적으로 설명한다.
도 1은 종래의 액정표시장치를 개략적으로 도시한 분해사시도이다.
도시한 바와 같이, 일반적인 액정표시장치는 액정층(70)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(80)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 그 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(13)과 데이터 배선(30)을 포함하며, 이들 두 배선(13, 30)의 교차지점에는 스위칭 소자인 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(60)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(80)은 이의 배면으로 상기 게이트 배선(13)과 데이터 배선(30) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(85)가 형성되어 있으며, 상기 블랙매트릭스(85)의 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터 패턴(89a, 89b, 89c)이 형성되어 있으며, 상기 블랙매트릭스(85)와 적, 녹, 청색 컬러필터 패턴(89) 하부로 전면에 걸쳐 투명한 공통전극(92)이 마련되어 있다.
그리고, 상기 어레이 기판(10)과 컬러필터 기판(80)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 제 1, 2 편광판(미도시)이 위치하고, 상기 제 1 편광판(미도시) 하부에는 별도의 광원인 백라이트(back light)(미도시)가 배치되어 있다.
도 2는 종래의 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 액정표시장치용 어레이 기판(10)에는 서로 소정 간격 이격하며 일방향으로 연장하는 다수의 게이트 배선(13)이 형성되어 있으며, 도면에 나타나지 않았지만, 상기 게이트 배선(13)의 일끝단에는 외부의 구동회로기판(미도시)과 연결하기 위한 게이트 패드(미도시)가 형성되어 있다.
또한, 상기 게이트 배선(13)과 교차하여 화소영역(P)을 정의하는 다수의 데 이터 배선(30)이 타방향으로 연장 형성되고 있으며, 이때, 상기 각 데이터 배선(30)의 일 끝단에도 외부의 구동회로기판(미도시)과 연결하기 위한 데이터 패드(미도시)가 형성되어 있다.
또한, 상기 각각의 게이트 배선(13)과 데이터 배선(30)의 교차지점에는 게이트 전극(15)과 반도체층(23)과 소스 전극(33) 및 드레인 전극(36)을 포함하는 박막트랜지스터(Tr)가 구성되어 있으며, 상기 각 게이트 배선(13)과 중첩하며 화소전극(60)에 다음 신호가 인가될 때까지 현재 인가된 전압을 유지시키기 위한 스토리지 캐패시터(StgC)가 형성되어 있다.
전술한 구성을 갖는 액정표시장치용 어레이 기판(10)은 매우 많은 공정 단계를 거쳐 형성되고 있는데, 이렇게 많은 단계의 공정을 진행하는 도중 정전기 등이 발생하거나 또는 이물이 상기 게이트 및 데이터 배선(13, 30) 또는 박막트랜지스터(Tr)에 부착되거나 또는 쇼트 불량이 발생한 경우, 리페어 공정을 진행하여 상기 화소전극과 연결된 박막트랜지스터의 드레인 전극을 절단함으로써 신호전압이 인가되지 않도록 함으로써 상기 화소영역을 암점(노말리 블랙모드 인 경우)화하거나 또는 휘점(노말리 화이트인 경우)화하고 있다.
이렇게 불량화소 발생 시 화소영역을 암점화 또는 휘점화하는 것은 통상적으로 액정표시장치에는 그 크기별, 해상도별로 적게는 수만에서 많게는 수 천만개의 화소가 형성되고 있으며, 이러한 수만 내지 수천만의 화소 전체가 모두 정상 동작을 하도록 어레이 기판을 제조하는 데에는 실패비용이 너무 커 제조 비용이 상승하게 되므로 어느 한도 범위 내에서는 불량화소가 발생하더라도 양품이 되기 때문이 다.
전술한 바와 같이, 화소영역에 신호전압을 인가되지 않도록 처리하는 리페어 방법은, 노말리 블랙 모드로 동작하는 경우, 매우 환한 화상을 표시하는 경우 암점화된 화소영역이 눈에 확 띄는 현상이 발생하며, 반대로 노말리 화이트인 경우, 어두운 화면이 표시되었을 시, 휘점화된 화소에 의해 마치 빛샘 불량처럼 주변보다 환한 휘도로써 표시되는 바, 사용자의 눈에 확 띄게 됨으로써 표시품질에 좋지 영향을 주고 있는 실정이다.
상술한 문제를 해결하고자 본 발명에 따른 액정표시장치용 어레이 기판은, 화소불량 시 암점화 또는 휘점화화 하지 않고, 그 하부에 위치하는 화소영역에 인가되는 화상신호를 인가 받을 수 있는 리페어 패턴을 구비하고 화소불량 발생 시 이를 이용하여 리페어 공정을 진행함으로써 불량이 발생한 화소를 그 하부에 위치한 화소와 동일한 동작을 하도록 하여 암점 및 휘점 등의 불량화소가 없는 표시품질이 향상된 액정표시장치를 제공하는 것을 그 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 횡전계형 액정표시장치용 어레이 기판은, 기판 상에 일 방향으로 형성된 게이트 배선 및 이와 연결된 게이트 전극과; 상기 게이트 배선과 이격하며 나란하게 형성된 공통배선; 상기 게이트 배선 및 전극과 공통배선 상부로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 반도체층 및 상기 반도체층 상부로 서로 이격하며 형성된 소스 및 드레인 전극과; 상기 게이트 절연막 위로 상기 드레인 전극에서 이웃한 화소영역까지 연장되는 리페어 패턴과; 상기 데이터 배선과 소스 및 드레인 전극과 리페어 패턴 상부로 형성되며 상기 드레인 전극을 노출시키는 드레인 콘택홀 및 상기 공통배선을 노출시키는 공통 콘택홀을 갖는 보호층과; 상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결되며 서로 이격하며 형성된 다수의 화소전극과; 상기 보호층 상부로 상기 공통 콘택홀을 통해 상기 공통배선과 연결되며 상기 다수의 화소전극과 교대하며 형성된 다수의 공통전극과; 상기 보호층 상부로 화소전극과 연결되며 상기 리페어 패턴과 중첩하며 형성된 화소패턴을 포함한다.
이때, 상기 리페어 패턴은 상기 게이트 전극을 관통하며 이웃한 화소영역까지 연장되는 것이 특징이다.
본 발명의 제 2 특징에 따른 횡전계형 액정표시장치용 어레이 기판은, 기판 상에 일 방향으로 형성된 게이트 배선 및 이와 연결된 게이트 전극과; 상기 게이트 배선과 이격하며 나란하게 형성된 공통배선; 상기 게이트 배선 및 전극과 공통배선 상부로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 반도체층 및 상기 반도체층 상부로 서로 이격하며 형성된 소스 및 드레인 전극과; 상기 게이트 절연막 위로 형성된 제 1 리페어 패턴과; 상기 데이터 배선과 소스 및 드레인 전극과 제 1 리페어 패턴 상부로 형성되며 상기 드레인 전극을 노출시키는 드레인 콘택홀 및 상기 공통배선을 노출시키는 공통 콘택홀을 갖는 보호층과; 상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결되며 서로 이격하며 형성된 다수의 화소전극과; 상기 보호층 상부로 상기 공통 콘택홀을 통해 상기 공통배선과 연결되며 상기 다수의 화소전극과 교대하며 형성된 다수의 공통전극과; 상기 보호층 상부로 이웃한 화소영역 내의 상기 화소전극과 연결되며 상기 제 1 리페어 패턴과 중첩하며 형성된 제 2 리페어 패턴을 포함하며, 상기 제 1 리페어 패턴은 상기 드레인 전극과 연결되며 형성된 것이 특징인 횡전계형 액정표시장치용 어레이 기판을 제공한다.
이때, 상기 제 2 리페어 패턴은 상기 게이트 배선을 관통하여 이웃한 화소영역으로 연장하는 것이 특징으로 하며, 상기 공통배선에서 분기하여 상기 화소영역 내측으로 상기 데이터 배선과 나란하게 형성된 제 1, 2 공통전극 연결패턴과; 상기 제 1, 2 공통전극 연결패턴의 끝단을 연결하는 제 3 공통전극 연결패턴과; 상기 다수의 화소전극의 일끝단을 연결하는 제 1 화소패턴을 더욱 포함한다.
또한, 상기 제 1 화소패턴의 양끝단으로부터 절곡되어 상기 게이트 배선 및 공통배선과 나란하게 각각 형성된 제 2 및 제 3 화소패턴을 더욱 포함하며, 상기 제 3 화소패턴과 상기 공통배선, 상기 제 1 화소패턴과 상기 제 2 공통전극 연결패턴, 상기 제 2 화소패턴과 상기 제 3 공통전극 연결패턴은 서로 중첩하여 형성되어 각각 제 1, 제 2 및 제 3 스토리지 커패시터를 형성하는 것이 특징으로 한다.
삭제
삭제
삭제
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
본 발명에 따른 액정표시장치용 어레이 기판은, 공통전극과 화소전극이 모두 어레이 기판에 형성되는 황전계형 액정표시장치용 어레이 기판이며, 이때 불량발생시 불량이 발생한 화소영역에 인접한 화소영역 내의 화소전극과 상기 불량이 발생한 화소영역의 화소전극을 전기적으로 연결시킬 수 있는 리페어 패턴을 구비하고 있다는 것이다.
이렇게 횡전계형 액정표시장치용 어레이 기판을 제안하는 이유는, 종래와 같이 공통전극과 화소전극이 각각 서로 마주하는 기판에 각각 형성됨으로써 상하로 걸리는 전기장에 의해 액정을 구동하는 방식 즉, 트위스트 네마틱 모드 액정표시장치는 투과율과 개구율 등의 특성이 우수하지만 시야각 특성이 우수하지 못한 단점을 가지고 있기 때문에 이러한 시야각 저하의 단점을 극복하기 위해 화소전극과 공통전극이 모두 하나의 기판에 형성되어 횡전계에 의해 액정을 구동시킴으로써 시야각 특성이 우수한 액정표시장치를 제공하기 위함이다.
<제 1 실시예>
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 어레이 기판(101)은 평행하게 일 방향으로 연장하는 게이트 배선(104)과, 상기 게이트 배선(104)과 교차하여 화소영역(P)을 정의하며 데이터 배선(125)이 형성되어 있으며, 상기 게이트 배선(104)과 동일한 방향으로 상기 게이트 배선(104)과 근접하여 공통배선(110)이 형성되어 있다,
또한, 화소영역에는 상기 공통배선(110)에서 분기하여 상기 데이터 배선(125)과 동일한 방향으로 분기하는 제 1 및 제 2 공통전극 연결패턴(113a, 113b)이 형성되고 있으며 이들 제 1 및 제 2 공통전극 연결패턴(113a, 113b)을 끝단은 제 3 공통전극 연결패턴(113c)에 의해 연결됨으로써 상기 제 1 내지 3 공통전극 연결패턴(113a, 113b, 113c)은 상기 공통배선(110)과 더불어 상기 화소영역의 내측을 두르는 형태를 갖는 것이 특징이다.
한편, 상기 화소영역(P)에 있어서는 상기 게이트 배선(104)과 데이터 배선(125)과 연결되며 스위칭 소자로서 게이트 전극(107)과, 게이트 절연막(미도시)과, 반도체층(미도시)과, 서로 이격하는 소스 및 드레인 전극(128, 130)으로 구성되는 박막트랜지스터(Tr)가 형성되어 있다.
또한, 하나의 화소영역(P)에 있어서는, 상기 박막트랜지스터(Tr)의 드레인 전극(130)과 연결되며, 투명 도전성 물질로써 서로 이격하는 다수의 화소전극(155) 이 형성되어 있다. 이때 상기 다수의 화소전극(155)은 제 1 화소패턴(153a)에서 분기하는 형태로 형성되고 있으며, 또한, 상기 제 1 화소패턴(153a)은 그 양끝단이 각각 절곡되어 연장하여 제 2 및 제 3 화소패턴(153b, 153c)을 이루고 있으며, 이때 이들 제 2 및 제 3 화소패턴(153b, 153c)은 상기 제 3 공통전극 연결패턴(113b) 및 공통배선(110)과 중첩하도록 형성되고 있는 것이 특징이다.
이때, 상기 제 3 화소패턴(153c)은 상기 드레인 전극(130)과 연결된 스토리지 전극(131)과 드레인 콘택홀(143)을 통해 접촉하며 형성됨으로써 상기 드레인 전극(130)을 통해 인가된 신호전압이 상기 다수의 화소전극(155)으로 인가되게 된다. 한편, 상기 공통배선(110)과 제 2, 3 공통전극 연결패턴(113b, 113c) 및 이들과 각각 중첩하는 제 3 화소패턴(153c)과 제 1, 2 화소패턴(153b, 153c)은 각각 제 1 및 2, 3 스토리지 커패시터(Stg1, Stg2, Stg3)를 이루게 된다.
또한, 상기 1 공통전극 연결패턴(113a)과 공통 콘택홀(141)을 통해 접촉하며, 투명 도전성 물질로 이루어진 제 4 공통전극 연결패턴(156)이 상기 제 1 공통전극 연결패턴(113a)과 중첩하며 형성되고 있으며, 이러한 제 4 공통전극 연결패턴(153)에서 분기하여 다수의 공통전극(157)이 상기 다수의 서로 이격하는 화소전극(155)과 교대하며 나란하게 형성되고 있다.
이때 상기 다수의 공통전극(157)과 화소전극(155)은 동일한 층에 투명 도전성 물질로써 형성되고 있는 것이 특징이며, 도면에 있어서는 이들 전극은(157, 155) 상기 게이트 배선(104)과 소정의 각도를 가지며 형성되고 있는 것을 보이고 있지만, 상기 게이트 배선(104)과 나란하게 형성될 수도 있다.
한편, 이러한 구성을 갖는 횡전계형 액정표시장치용 어레이 기판(101)에 있어서, 가장 특징적은 부분은 리페어 패턴(132)에 있다.
본 발명의 제 1 실시예에 따른 리페어 패턴(132)은, 스위칭 영역(TrA)에 형성된 상기 드레인 전극(130)에서 분기하여 상기 드레인 전극(130)을 포함하여 구성되는 상기 박막트랜지스터(Tr)를 스위칭 소자로 이용하는 화소영역(이를 제 1 화소영역이라 칭함)(P1) 이외의 이의 하부에 위치하는 화소영역(이를 제 2 화소영역이라 칭함)(P2) 내부로 연장하여 상기 제 2 화소영역(P2) 내의 화소전극(155) 더욱 정확히는 제 2 화소패턴(153b)과 그 일끝단이 중첩하도록 형성되고 있는 것이 특징이다.
이때 상기 제 1 화소영역(P)의 드레인 전극(130)과 동일한 층 동일한 물질로 이와 연결되며 형성되는 상기 리페어 패턴(132)과 상기 제 2 화소영역(P2) 내에 형성되는 상기 제 2 화소패턴(153b)은 보호층을 사이에 두고 서로 다른 층에 위치하게 되는 바, 이를 리페어하여 통전시키기 전에는 서로 전기적으로 연결되지 않는 구성을 갖는 것이 특징이다.
이러한 구성을 갖는 횡전계형 액정표시장치용 어레이 기판(101)에 있어서, 이물 등의 개입으로 특히 제 1 화소영역(P1) 내의 박막트랜지스터(Tr)의 작동 불량이 발생한 경우, 확실한 전기적 단절을 위해 게이트 배선(104) 상에 위치하며 상기 소스 전극과 마주하는 드레인 전극(130) 부분을 점선으로 도시한 절단선(CL)을 따라 레이저를 조사하여 절단한 후, 상기 제 1 화소영역(P1)으로부터 제 2 화소영역(P2)까지 연장 형성된 상기 리페어 패턴(132)과 그 상부에 위치하는 상기 제 2 화소영역(P2)의 제 2 화소패턴(153b)을 레이저를 조사하여 도통시킴으로써 상기 제 2 화소영역(P2)내의 화소전극(155)으로 인가되는 신호전압이 상기 리페어 패턴(132)을 통해 상기 불량이 발생한 제 1 화소영역(P1)의 내의 상기 드레인 전극(130)을 통해 최종적으로 상기 제 1 화소영역(P1)의 화소전극(155)으로 인가되게 된다.
따라서, 상기 화소불량이 발생한 제 1 화소영역(P1)은 그 하부에 위치한 제 2 화소영역과 동일한 화상을 표시하게 됨으로써 주변의 화소영역과 거의 유사한 색 및 그레이 레벨을 표시하게 되는 바, 사용자는 어두운 화상이 표시되든 아니면 밝은 화상이 표시되든 관계없이 불량을 인지하지 못함으로써 표시품질을 향상시키게 된다.
다음, 전술한 평면구조를 갖는 횡전계형 액정표시장치용 어레이 기판의 단면도를 참조하여 그 단면 구조에 대해 설명한다. 설명의 편의를 위해 각 화소영역(P1, P2)내 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA) 이라 정의한다.
도 4와 도 5는 도 3을 각각 절단선 Ⅳ-Ⅳ, Ⅴ-Ⅴ를 따라 절단한 단면도이다.
도시한 바와 같이, 기판(101) 상에 게이트 배선(104)이 형성되어 있으며, 각 화소영역(P1, P2)의 스위칭 영역(TrA)에는 상기 게이트 배선(104)과 연결되며 게이트 전극(107)이 형성되어 있으며, 상기 게이트 배선(104)과 소정간격 이격하여 공통배선(110)이 형성되어 있으며, 상기 공통배선(110)과 연결되며 제 1 내지 제 3 공통전극 연결패턴(미도시, 미도시, 113c)이 형성되어 있다.
다음, 상기 게이트 배선(104)과 게이트 전극(107) 및 공통배선(110)과 제 1 내지 제 3 공통전극 연결패턴(미도시, 미도시, 113c) 위로 무기절연물질로써 게이트 절연막(115)이 전면에 형성되어 있다.
또한, 상기 게이트 절연막(115) 위로 상기 스위칭 영역(TrA)에는 순수 비정질 실리콘으로 이루어진 액티브층(120a)과, 상기 액티브층(120a) 위로 서로 이격하는 불순물 비정질 실리콘으로 이루어진 오믹콘택층(120b)으로 구성된 반도체층(120)이 형성되어 있으며, 상기 서로 이격한 오믹콘택층(120b) 위로 서로 이격하며 소스 및 드레인 전극(128, 130)이 형성되어 있다.
또한 상기 게이트 절연막(115) 상부에는 상기 드레인 전극(130)과 연결되며 동일한 물질로 이웃한 화소영역(P2)까지 연장하는 리페어 패턴(132)이 형성되어 있으며, 또한, 상기 게이트 절연막(115) 위로 상기 소스 전극(128)과 연결되며 하부의 게이트 배선(104)과 교차하여 각 화소영역(P1, P2)을 정의하며 데이터 배선(미도시)이 형성되어 있다.
또한 상기 게이트 절연막(미도시) 상부로 상기 공통배선(110)과 중첩하는 제 1 스토리지 영역에는 상기 공통배선(110)을 제 1 스토리지 전극으로 그리고 상기 공통배선(110)과 중첩하며 형성된 드레인 전극(130) 일부분을 제 2 스토리지 전극(131)으로 하여 제 1 스토리지 커패시터(StgC1)를 형성하고 있다.
이때, 상기 데이터 배선(미도시)과 리페어 패턴(132) 하부에는 이들 배선(미도시) 및 리페어 패턴(132)과 동일한 형태를 가지며 상기 반도체층(120)을 이루는 동일한 물질로써 반도체 패턴(121)이 형성되어 있다. 이는 반도체 물질층과 금속층 을 동시에 패터닝하여 제작함에 기인하며, 반도체 물질층과 상기 금속층을 각각 별도의 마스크로 패터닝하였을 경우 상기 반도체 패턴(121)은 형성되지 않는다.
다음, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(128, 130)과 리페어 패턴(132)과 제 2 스토리지 전극(131) 위로 전면에 보호층(140)이 형성되어 있으며, 이때, 상기 보호층(140)은 상기 드레인 전극(130) 더욱 정확히는 제 2 스토리지 전극(131) 일부를 노출시키는 드레인 콘택홀(143)과, 상기 제 1 공통전극 연결패턴(미도시) 일부를 노출시키는 공통 콘택홀(미도시)이 형성되어 있는 것이 특징이다.
다음, 상기 드레인 콘택홀(143) 및 공통 콘택홀(미도시)을 갖는 보호층(140) 위로 투명 도전성 물질로써 화소영역(P1, P2)별로 상기 제 2, 3 공통전극 연결패턴(미도시)과 각각 중첩하며 서로 연결되는 제 1, 2 화소패턴(미도시, 153b)이 형성되고 있다. 이때, 상기 제 2 화소패턴(153b)은 이웃한 화소영역으로부터 연장 형성된 상기 리페어 패턴(132)과 상기 보호층(140)을 사이에 두고 중첩하며 형성되고 있는 것이 특징이다.
또한, 상기 보호층(140) 위로는 상기 제 1 화소패턴(미도시)에서 분기하여 다수의 서로 이격하는 화소전극(155)이 형성되고 있으며, 상기 제 1 화소패턴(미도시)과 연결되며 제 3 화소패턴(153c)이 형성되고 있다. 이때 상기 제 3 화소패턴(153c)은 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(130)과 연결된 제 2 스토리지 전극(131)과 접촉하고 있으며, 동시에 상기 공통배선(110)과 중첩하며 형성되고 있다.
또한, 상기 보호층(140) 위로는 상기 제 1 공통전극 연결패턴(미도시)과 중첩하며 상기 화소전극(155)을 형성한 동일한 물질로써 제 4 공통전극 연결패턴(미도시)이 형성되고 있으며, 상기 제 4 공통전극 연결패턴(미도시)은 상기 공통 콘택홀(미도시)을 통해 상기 제 1 공통전극 연결패턴(미도시)과 접촉하고 있다.
전술한 바와 같이 횡전계형 액정표시장치용 어레이 기판(101)을 제조함으로써, 도 3, 4, 5를 참조하면, 제 1 화소영역(P1)에 불량이 발생할 경우, 리페어 공정을 진행함으로써 상기 불량이 발생한 화소영역(P1) 내의 다수의 화소전극(155)과 전기적으로 연결된 제 3 화소패턴(153c)과 상기 드레인 콘택홀(143)을 통해 전기적으로 연결된 드레인 전극(133)을 레이저로써 점선으로 표시한 절단선(CL)을 따라 절단하고, 이웃한 제 2 화소영역(P2) 내의 제 2 화소패턴(153b)과 상기 리페어 패턴(132)이 중첩된 영역(LP)에 레이저를 조사하여 상기 제 2 화소영역(P2)의 제 2 화소패턴(153b)과 상기 리페어 패턴(132)을 도통시킴으로써 상기 불량일 발생한 제 1 화소영역(P1) 내의 화소전극(155)이 상기 제 1 화소영역(155) 하측에 위치한 제 2 화소영역(P2)과 동일한 구동을 하도록 하는 것이 본 발명의 특징적인 것이 된다.
<제 2 실시예>
전술한 제 1 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 경우, 스위칭 영역에 있어 드레인 전극이 상기 게이트 배선과 나란한 방향으로 형성됨으로써 즉 상기 드레인 전극이 데이터 배선과 수직하는 방향으로 형성됨으로써 상기 드레인 전극 끝단이 상하로 절곡되어 각각 제 3 화소전극 패턴과 중첩되는 드레인 전극 부분과, 이웃한 화소영역으로 연장하여 이웃한 화소영역 내의 제 2 화소패턴과 각각 중첩하는 리페어 패턴을 형성하는 구조가 되고 있지만, 상기 드레인 전극이 상기 데이터 배선과 나란한 방향으로 형성될 경우, 상기 드레인 전극과 연결되는 리페어 패턴을 형성하기 어렵게 된다.
따라서, 본 발명의 제 2 실시예에서는 드레인 전극이 데이터 배선과 나란하게 형성되는 것을 특징으로 하는 박막트랜지스터를 구비한 횡전계형 액정표시장치용 어레이 기판에 대해 리페어 패턴을 형성한 것을 제안한다.
도 6은 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도이다. 이때, 각 화소영역 내부 구조는 전술한 제 1 실시예와 동일하므로 이에 대한 설명은 생략하며 차별점이 있는 리페어 패턴이 형성되는 부분 위주로 설명한다. 또한 도면 부호에 있어서 동일한 구성요소에 대해서는 제 1 실시예의 구성요소에 100을 더하여 부여하였다.
본 발명의 제 2 실시예에 있어서는, 박막트랜지스터(Tr)에 있어 서로 마주하는 소스 전극과 드레인 전극(228, 230)의 이격영역에 대응하는 채널영역이, "U"자 형태를 갖도록 구성함으로써 즉 데이터 배선(225)과 연결되는 소스 전극(228)을 "U"형태로 형성하고, 상기 "U"형태의 소스 전극(228)의 개구부에 드레인 전극(230)이 위치하게 됨으로써 상기 드레인 전극(230)을 상하로 연장시킬 수 없는 구조가 됨을 알 수 있다.
따라서, 제 2 실시예에 있어서는 상기 드레인 전극(230)을 연장하는 형태의 리페어 패턴을 형성하지 않고, 제 1 화소영역(P1) 내의 상기 드레인 전극(230) 중 공통배선(210)과 중첩하여 제 1 스토리지 커패시터(StgC1)를 이루는 제 2 스토리지 전극(231)에서 상기 드레인 전극(230)과 나란하게 상기 공통배선(210)과 게이트 배선(204) 사이의 이격영역까지 연장하여 형성된 형태로써 제 1 리페어 패턴(233)을 형성하고, 상기 제 2 화소영역(P2)에 다수의 화소전극(255)과 연결되며 제 3 공통전극 연결패턴(113c)과 중첩함으로써 제 2 스토리지 커패시터(StgC2)를 형성하는 제 2 화소패턴(253b) 일부가 배선의 형태로써 상기 제 1 화소영역(P1)까지 연장하여 상기 제 1 리페어 패턴(233)과 그 일끝단이 중첩하도록 하는 제 2 리페어 패턴(254)을 형성한 것을 특징으로 하고 있다.
이때, 상기 도 6을 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도인 도 7을 참조하면, 상기 제 1 화소영역(P1) 내의 드레인 전극(230)과 연결된 제 1 스토리지 커패시터(StgC1)의 제 2 스토리지 전극(231)과 연결된 제 1 리페어 패턴(233)은 게이트 절연막(215) 상에 형성되고 있으며, 상기 제 1 리페어 패턴(233)과 중첩하는 제 2 리페어 패턴(254)은 보호층(240) 상부에 형성됨으로서, 상기 제 1, 2 리페어(233, 254) 패턴은 보호층(240)을 사이에 두고 중첩하며 형성되고 있음을 알 수 있다.
따라서, 이들 제 1, 2 리페어 패턴(233, 254)은 화소 불량이 발생하지 않을 경우, 서로 전기적으로 연결되지 않는 상태가 되며, 만약 제 1 화소영역(P1)에서 화소불량이 발생하였을 경우, 상기 공통배선(210)과 게이트 배선(204) 사이에 위치한 드레인 전극(230) 부분을 점선으로 표시한 절단선(CL)을 따라 레이저로 절단하 고, 상기 제 1, 2 리페어 패턴(233, 254)이 중첩 형성된 영역(LP)에 레이저를 조사하여 형성된 제 1, 2 리페어 패턴(233, 254)을 도통시킴으로써 제 1 실시예와 동일하게 제 2 화소영역(P2)내의 화소전극(255)에 인가되는 신호전압이 상기 제 1 화소영역(P1) 내의 화소전극(255)으로 동일하게 인가됨으로써 상기 제 2 화소영역(P2)과 동일한 구동을 하게 됨을 알 수 있다.
<제 3 실시예>
도 8은 본 발명의 제 3 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도이며 도 9는 도 8을 절단선 Ⅸ-Ⅸ을 따라 절단한 부분에 대한 단면도이다. 이때, 화소영역 내부 구조는 전술한 제 2 실시예와 동일하므로 이에 대한 설명은 생략하며 차별점이 있는 리페어 패턴이 형성되는 부분 위주로 설명한다. 또한, 도면 부호에 있어서 동일한 구성요소에 대해서는 제 2 실시예의 구성요소에 100을 더하여 부여하였다.
본 발명의 제 3 실시예의 경우, 전술한 제 2 실시예와 차별점이 있는 부분은 리페어 패턴이 모두 3영역으로 이루어지고 있는 구조에 있다.
제 1 화소영역(P1) 내의 게이트 배선(304)과 공통배선(310) 사이의 이격영역에 데이터 배선(325) 또는 소스 및 드레인 전극(328, 330)이 형성된 동일한 층에 동일한 물질로 상기 드레인 전극(330) 또는 제 2 스토리지 전극(331)과 연결되지 않고 아일랜드 형태로 제 1 리페어 패턴(333)이 형성되어 있으며, 이러한 제 1 리페어 패턴(333)의 일끝단과 중첩하며 상기 제 1 화소영역(P1) 내의 상기 제 3 화소 패턴(353c)과 연결되는 제 2 리페어 패턴(354a)이 형성되고 있으며, 상기 제 1 리페어 패턴(333)의 타 끝단과 중첩하며 상기 제 2 화소영역(P) 내의 제 2 화소패턴(353b)과 연결되는 제 3 리페어 패턴(354b)이 형성되고 있는 것이 특징이다.
단면구조를 살펴보면, 게이트 절연막(315) 상에 상기 소스 및 드레인 전극(328, 330)을 형성한 동일한 물질로써 상기 제 1 리페어 패턴(333)이 형성되어 있으며, 그 위로 보호층(340)이 형성되고 있다.
또한, 상기 보호층(340) 상부로 상기 제 1 리페어 패턴(333)과 각각 중첩하며 서로 소정간격 이격하며 제 1 화소영역(P1) 내의 제 3 화소패턴(353c)과 연결된 제 2 리페어 패턴(354a)과 상기 제 2 화소영역(P2) 내의 제 2 화소패턴(353b)과 연결된 제 3 리페어 패턴(354b)이 형성되어 있다.
이러한 구성을 갖는 제 3 실시예에 따른 횡전계형 액정표시장치용 어레이 기판(301)의 경우, 만약 제 1 화소영역(P1)에서 화소불량이 발생하였을 경우, 도시한 바와같이 상기 공통배선(310)과 게이트 배선(304) 사이에 위치한 드레인 전극(330) 부분을 점선으로 표시한 절단선(CL)을 따라 레이저로 절단하고, 상기 제 1 및 2 리페어 패턴(333, 354a)이 중첩된 영역(LP1)과 상기 제 1 및 제 3 리페어 패턴(333, 354b)이 중첩 형성된 영역(LP2)에 각각 레이저를 조사하여 상기 제 1 및 2 리페어 패턴(333, 354a)과 제 1 및 제 3 리페어 패턴(333, 354b)을 각각 도통시킴으로써 제 1 실시예와 동일하게 제 2 화소영역(P2)내의 화소전극(355)에 인가되는 신호전압이 상기 제 1 화소영역(P1) 내의 화소전극(355)으로 동일하게 인가됨으로써 상기 제 2 화소영역(P2)과 동일한 구동을 하게 된다.
이후에는 간단히 전술한 제 1 내지 제 3 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 제조 방법에 대해 도면없이 간단히 설명한다.
설명의 편의를 위해 화소영역내 박막트랜지스터가 형성되는 영역을 스위칭 영역, 스토리지 커패시터가 형성될 영역을 스토리지 영역이라 정의한다.
우선, 투명한 절연기판 상에 금속물질을 전면에 증착하여 금속물질층을 형성한 한 후, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 포토레지스트 사이로 노출된 금속물질층의 식각 등을 포함하는 마스크 공정을 진행하여 상기 금속물질층을 패터닝함으로써 일방향으로 연장하는 게이트 배선과, 스위칭 영역(TrA)에 있어서는 상기 게이트 배선과 연결된 게이트 배선을 형성한다.
또한, 동 마스크 공정에 의해 상기 게이트 배선과 소정간격 이격하는 공통배선과, 상기 공통배선에서 분기한 제 1, 2 공통전극 연결패턴 및 이들 두 패턴의 끝단을 연결하는 제 3 공통전극 연결패턴을 형성한다.
이후 상기 게이트 배선, 게이트 전극), 공통배선 및 제 1 내지 제 3 공통전극 연결패턴 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막을 형성한다.
다음, 상기 게이트 절연막 위로 전면에 순수 비정질 실리콘과 불순물 비정질 실리콘과 제 2 금속층을 형성하고 이를 회절노광 또는 하프톤 노광을 실시하여 패터닝함으로써 상기 게이트 배선과 교차하는 데이터 배선을 형성하고, 동시에 스위 칭 영역에 있어서는 상기 데이터 배선과 연결되는 소스 전극과, 상기 소스 전극과 이격하는 드레인 전극을 형성한다. 이때 상기 소스 및 드레인 전극 하부에는 불순물 비정질 실리콘의 서로 이격하는 오믹콘택층과 그 하부로 연결된 상태의 순수 비정질 실리콘의 액티브층으로 이루어진 반도체층을 형성한다.
또한, 상기 게이트 절연막 위로는 상기 소스 및 드레인 전극과 동일한 물질로 이루어진 (제 1)리페어 패턴을 형성한다. 이때 상기 (제 1)리페어 패턴은 제 1, 2 실시예에서는 상기 드레인 전극 자체 또는 상기 드레인 전극과 연결된 형태의 제 2 스토리지 전극을 이웃한 화소영역 내의 제 2 화소패턴이 형성될 영역까지 연장하여 형성(제 1 실시예의 경우)하거나 또는 상기 공통배선과 게이트 배선간의 이격영역까지 연장하도록 형성(제 2 실시예의 경우)하거나 또는 상기 공통배선과 게이트 배선간의 이격영역에 아일랜드 형태로 형성(제 3 실시예의 경우)한다. 이때 상기 데이트 배선과 상기 (제 1)리페어 패턴 하부에는 상기 반도체층과 동일한 물질로 이루어진 이중층 구조의 반도체 패턴이 형성될 수 있다.
이후, 상기 데이터 배선과 소스 및 드레인 전극과 (제 1)리페어 패턴 위로 전면에 보호층을 형성하고, 이를 패터닝함으로써 상기 드레인 전극 더욱 정확히는 상기 드레인 전극과 연결된 제 1 스토리지 커패시터의 제 2 스토리지 전극을 노출시키는 드레인 콘택홀과, 상기 제 1 공통배선 콘택홀을 형성한다.
이후, 상기 보호층 위로 투명 도전성 물질층을 형성하고 이를 패터닝함으로써 상기 드레인 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 제 3 화소패턴과 상기 제 3 화소패턴과 연결되며 상기 제 2 공통전극 연결패턴과 중첩하는 제 1 화소패턴 및 이와 연결되며 상기 제 3 공통전극 연결패턴과 중첩하는 제 2 화소패턴 및 상기 제 1 화소패턴에서 분기한 다수의 화소전극을 형성한다.
이때 상기 제 2 화소패턴은 제 1 실시예의 경우 이웃한 화소영역에서 연장된 드레인 전극과 중첩하게 됨으로써 화소불량 발생시 리페어 할 수 있는 상태가 된다.
또한, 동시에 상기 보호층 위로 상기 공통 콘택홀을 통해 상기 제 1 공통전극 연결패턴과 접촉하며 이와 중첩하는 제 4 공통전극 연결패턴과, 상기 제 3 공통전극 연결패턴에서 분기하며 상기 다수의 화소전극과 나란하게 교대하는 다수의 공통전극을 형성한다.
또한 동시에 상기 보호층 위로 상기 (제 1)리페어 패턴의 일끝단과 중첩하도록 이웃한 화소영역의 상기 제 2 화소패턴 일부를 연장 형성함으로써 본 발명의 제 2 실시예에 따른 어레이 기판을 완성하게 되며, 동시에 제 3 실시예의 경우, 아일랜드 형상의 제 1 리페어 패턴에 대해 상기 이웃한 화소영역의 제 2 화소패턴 일부를 연장하여 상기 제 1 리페어 패턴의 일끝단과 중첩하도록 형성한 후, 상기 제 3 화소패턴의 일부를 연장하여 상기 제 1 리페어 패턴의 타끝단과 중첩하도록 형성함으로써 완성할 수 있다.
본 발명에 따른 횡전계형 액정표시장치용 어레이 기판은 화소의 불량 발생 시, 리페어 패턴에 의해 그 하부에 위치하는 화소영역의 화소전극과 상기 불량이 발생한 화소영역의 화소전극을 전기적으로 연결될 수 있는 구조를 가지므로 불량이 발생한 화소영역이 그 하측에 위치한 화소영역와 동일한 구동을 하도록 함으로써 불량 화소를 암점화시키는 종래의 횡전계형 액정표시장치용 어레이 기판 대비 표시품질을 향상시키는 효과가 있다.

Claims (10)

  1. 기판 상에 일 방향으로 형성된 게이트 배선 및 이와 연결된 게이트 전극과;
    상기 게이트 배선과 이격하며 나란하게 형성된 공통배선;
    상기 게이트 배선 및 전극과 공통배선 상부로 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 데이터 배선과;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 반도체층 및 상기 반도체층 상부로 서로 이격하며 형성된 소스 및 드레인 전극과;
    상기 게이트 절연막 위로 상기 드레인 전극에서 이웃한 화소영역까지 연장되는 리페어 패턴과;
    상기 데이터 배선과 소스 및 드레인 전극과 리페어 패턴 상부로 형성되며 상기 드레인 전극을 노출시키는 드레인 콘택홀 및 상기 공통배선을 노출시키는 공통 콘택홀을 갖는 보호층과;
    상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결되며 서로 이격하며 형성된 다수의 화소전극과;
    상기 보호층 상부로 상기 공통 콘택홀을 통해 상기 공통배선과 연결되며 상기 다수의 화소전극과 교대하며 형성된 다수의 공통전극과;
    상기 보호층 상부로 화소전극과 연결되며 상기 리페어 패턴과 중첩하며 형성된 화소패턴
    을 포함하는 횡전계형 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 리페어 패턴은 상기 게이트 전극을 관통하며 이웃한 화소영역까지 연장되는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
  3. 기판 상에 일 방향으로 형성된 게이트 배선 및 이와 연결된 게이트 전극과;
    상기 게이트 배선과 이격하며 나란하게 형성된 공통배선;
    상기 게이트 배선 및 전극과 공통배선 상부로 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 데이터 배선과;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 반도체층 및 상기 반도체층 상부로 서로 이격하며 형성된 소스 및 드레인 전극과;
    상기 게이트 절연막 위로 형성된 제 1 리페어 패턴과;
    상기 데이터 배선과 소스 및 드레인 전극과 제 1 리페어 패턴 상부로 형성되며 상기 드레인 전극을 노출시키는 드레인 콘택홀 및 상기 공통배선을 노출시키는 공통 콘택홀을 갖는 보호층과;
    상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결되며 서로 이격하며 형성된 다수의 화소전극과;
    상기 보호층 상부로 상기 공통 콘택홀을 통해 상기 공통배선과 연결되며 상기 다수의 화소전극과 교대하며 형성된 다수의 공통전극과;
    상기 보호층 상부로 이웃한 화소영역 내의 상기 화소전극과 연결되며 상기 제 1 리페어 패턴과 중첩하며 형성된 제 2 리페어 패턴
    을 포함하며, 상기 제 1 리페어 패턴은 상기 드레인 전극과 연결되며 형성된 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 제 2 리페어 패턴은 상기 게이트 배선을 관통하여 이웃한 화소영역으로 연장하는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
  6. 삭제
  7. 삭제
  8. 제 1 항, 제 3 항 중 어느 하나의 항에 있어서,
    상기 공통배선에서 분기하여 상기 화소영역 내측으로 상기 데이터 배선과 나란하게 형성된 제 1, 2 공통전극 연결패턴과;
    상기 제 1, 2 공통전극 연결패턴의 끝단을 연결하는 제 3 공통전극 연결패턴과;
    상기 다수의 화소전극의 일끝단을 연결하는 제 1 화소패턴
    을 더욱 포함하는 횡전계형 액정표시장치용 어레이 기판.
  9. 제 8 항에 있어서,
    상기 제 1 화소패턴의 양끝단으로부터 절곡되어 상기 게이트 배선 및 공통배선과 나란하게 각각 형성된 제 2 및 제 3 화소패턴을 더욱 포함하는 횡전계형 액정표시장치용 어레이 기판.
  10. 제 9 항에 있어서,
    상기 제 3 화소패턴과 상기 공통배선, 상기 제 1 화소패턴과 상기 제 2 공통전극 연결패턴, 상기 제 2 화소패턴과 상기 제 3 공통전극 연결패턴은 서로 중첩하여 형성되어 각각 제 1, 제 2 및 제 3 스토리지 커패시터를 형성하는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.
KR1020060137829A 2006-12-29 2006-12-29 횡전계형 액정표시장치용 어레이 기판 KR100947273B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020060137829A KR100947273B1 (ko) 2006-12-29 2006-12-29 횡전계형 액정표시장치용 어레이 기판
TW096123894A TWI382221B (zh) 2006-12-29 2007-06-29 液晶顯示裝置之陣列基板
US11/824,041 US7787068B2 (en) 2006-12-29 2007-06-29 Array substrate for liquid crystal display device and method of fabricating the same
CN2007101282255A CN101211080B (zh) 2006-12-29 2007-07-05 用于液晶显示装置的阵列基板及其制造方法
JP2007209563A JP5173313B2 (ja) 2006-12-29 2007-08-10 横電界型の液晶表示装置用アレイ基板
US12/691,207 US7924357B2 (en) 2006-12-29 2010-01-21 Array substrate for liquid crystal display device and method of fabricating the same
US12/845,573 US8416359B2 (en) 2006-12-29 2010-07-28 Array substrate for liquid crystal display device and method of fabricating the same
US13/049,600 US8154021B2 (en) 2006-12-29 2011-03-16 Array substrate for liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137829A KR100947273B1 (ko) 2006-12-29 2006-12-29 횡전계형 액정표시장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20080062265A KR20080062265A (ko) 2008-07-03
KR100947273B1 true KR100947273B1 (ko) 2010-03-11

Family

ID=39583377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137829A KR100947273B1 (ko) 2006-12-29 2006-12-29 횡전계형 액정표시장치용 어레이 기판

Country Status (5)

Country Link
US (4) US7787068B2 (ko)
JP (1) JP5173313B2 (ko)
KR (1) KR100947273B1 (ko)
CN (1) CN101211080B (ko)
TW (1) TWI382221B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947273B1 (ko) * 2006-12-29 2010-03-11 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
CN101382679B (zh) * 2007-09-07 2012-02-08 群康科技(深圳)有限公司 液晶显示面板
CN101666948B (zh) * 2008-09-03 2011-01-05 北京京东方光电科技有限公司 Tft-lcd像素结构、制造方法和断线修复方法
CN101713892B (zh) * 2008-10-08 2011-10-05 瀚宇彩晶股份有限公司 像素结构与其修补方法
KR101278558B1 (ko) * 2008-12-17 2013-06-25 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
CN101866084B (zh) * 2009-04-15 2014-07-23 上海天马微电子有限公司 像素单元、液晶显示装置及缺陷修复方法
KR101593099B1 (ko) * 2009-10-27 2016-02-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101225444B1 (ko) * 2009-12-08 2013-01-22 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법과 그의 리페어 방법
CN101813840A (zh) * 2010-04-07 2010-08-25 友达光电股份有限公司 修补方法以及主动元件阵列基板
JP5091368B2 (ja) * 2010-08-23 2012-12-05 シャープ株式会社 液晶表示パネル
TWI421812B (zh) * 2010-10-08 2014-01-01 Au Optronics Corp 顯示面板之陣列基板及其修補方法
CN102074503B (zh) * 2010-10-19 2013-09-25 友达光电股份有限公司 显示面板的阵列基板及其修补方法
CN102495502B (zh) * 2011-11-18 2014-05-14 昆山龙腾光电有限公司 液晶显示装置及其像素修补方法
KR101878333B1 (ko) * 2012-01-09 2018-07-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
CN102736341B (zh) * 2012-07-10 2015-08-19 深圳市华星光电技术有限公司 一种液晶显示面板及其修复方法
KR102005483B1 (ko) * 2012-10-19 2019-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 수리 방법
KR102078807B1 (ko) 2013-07-03 2020-02-20 삼성디스플레이 주식회사 액정 표시 장치
KR102166339B1 (ko) * 2013-11-07 2020-10-15 엘지디스플레이 주식회사 리페어 패턴을 구비한 평판형 표시장치용 박막 트랜지스터 기판
KR102155051B1 (ko) * 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
CN104298035A (zh) * 2014-09-23 2015-01-21 京东方科技集团股份有限公司 阵列基板、阵列基板的数据线断线的修复方法、显示装置
CN109154750B (zh) * 2016-05-17 2021-07-20 夏普株式会社 液晶显示装置
US10396100B2 (en) * 2017-09-20 2019-08-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, display panel and pixel patching method
CN109828419B (zh) * 2019-04-08 2022-02-22 惠科股份有限公司 阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20050058058A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20050064753A (ko) * 2003-12-24 2005-06-29 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH114A (fr) 1889-01-12 Marius Lecoultre Mécanisme de remontoir de montre à commande horizontale
JPS59101693A (ja) 1982-12-02 1984-06-12 セイコーエプソン株式会社 アクティブマトリクス液晶表示装置の画像欠陥救済方法
JPH01297627A (ja) * 1988-05-26 1989-11-30 Matsushita Electric Ind Co Ltd 反射型アクティブマトリックスアレイとその修正方法
US5532853A (en) * 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
TW300341B (ko) * 1995-05-30 1997-03-11 Advanced Display Kk
JPH08328035A (ja) * 1995-05-30 1996-12-13 Advanced Display:Kk 液晶表示装置およびその製法ならびに点欠陥の修復方法
JP4643774B2 (ja) * 1997-10-18 2011-03-02 三星電子株式会社 液晶表示装置及びその製造方法
KR100628680B1 (ko) * 1999-12-17 2006-09-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판
JP4001712B2 (ja) * 2000-03-29 2007-10-31 シャープ株式会社 液晶表示装置の欠陥修復方法
JP2002091342A (ja) * 2000-07-10 2002-03-27 Toshiba Corp マトリクスアレイ基板
JP2002090775A (ja) 2000-09-14 2002-03-27 Toshiba Corp マトリクスアレイ基板
JP2002278476A (ja) * 2001-03-14 2002-09-27 Display Technologies Inc 点欠陥を矯正したアレイ基板、及び、その製造方法
TW490856B (en) * 2001-03-27 2002-06-11 Acer Display Tech Inc Repairing method for data line of liquid crystal display
KR100743101B1 (ko) * 2001-05-07 2007-07-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법
JP4252255B2 (ja) * 2002-04-19 2009-04-08 株式会社日立製作所 液晶表示装置
TWI282625B (en) * 2002-08-01 2007-06-11 Au Optronics Corp Method of forming a thin film transistor liquid crystal display
JP4583052B2 (ja) * 2004-03-03 2010-11-17 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
KR101086121B1 (ko) * 2004-12-23 2011-11-25 엘지디스플레이 주식회사 수평전계방식 액정표시소자 및 그 제조방법
JP4491375B2 (ja) * 2005-04-26 2010-06-30 日本電気株式会社 液晶表示装置の製造方法
KR101128332B1 (ko) * 2005-06-17 2012-03-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
TWI280666B (en) * 2005-08-24 2007-05-01 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and repairing method thereof
US7417692B2 (en) * 2006-01-09 2008-08-26 Chunghwa Picture Tubes, Ltd. Laser repair structure and method for TFT-LCD
KR100947273B1 (ko) * 2006-12-29 2010-03-11 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
TW200828593A (en) * 2006-12-29 2008-07-01 Innolux Display Corp TFT substrate and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20050058058A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20050064753A (ko) * 2003-12-24 2005-06-29 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US7787068B2 (en) 2010-08-31
KR20080062265A (ko) 2008-07-03
US7924357B2 (en) 2011-04-12
TWI382221B (zh) 2013-01-11
US8154021B2 (en) 2012-04-10
US20110163319A1 (en) 2011-07-07
US8416359B2 (en) 2013-04-09
US20100289978A1 (en) 2010-11-18
US20080158465A1 (en) 2008-07-03
JP2008165174A (ja) 2008-07-17
CN101211080B (zh) 2010-11-10
CN101211080A (zh) 2008-07-02
US20100118224A1 (en) 2010-05-13
JP5173313B2 (ja) 2013-04-03
TW200827835A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
KR100947273B1 (ko) 횡전계형 액정표시장치용 어레이 기판
TWI413838B (zh) 液晶顯示裝置之陣列基板之修補方法
KR101730163B1 (ko) 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
KR101634635B1 (ko) 표시 장치
WO2012070498A1 (ja) 表示装置及びテレビ受信装置
KR20130015737A (ko) 액정표시장치
KR101128332B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20130015734A (ko) 액정표시장치
KR20130015735A (ko) 액정표시장치
TWI409559B (zh) 液晶顯示面板
KR20070079821A (ko) 액정표시장치 및 그 제조방법
KR20090038775A (ko) 액정표시장치 및 이의 제조 방법
KR101590381B1 (ko) 액정표시장치 및 그 제조방법
KR20080003176A (ko) 액정표시장치
KR101604273B1 (ko) 액정표시장치 및 그 제조방법
KR101030530B1 (ko) 액정표시장치 및 그 제조방법
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
US20200099014A1 (en) Method of producing electronic component substrate, method of producing display panel, electronic component substrate, and display panel
KR20060121453A (ko) 액정표시장치용 기판 및 형성방법
JP2006154682A (ja) 液晶表示装置及びその製造方法
KR20070061976A (ko) 액정표시장치 및 그 제조방법
KR101124479B1 (ko) 액정표시자치용 어레이 기판과 그 제조방법
KR20060019910A (ko) 액정 표시 장치 및 그의 박막 트랜지스터 기판
KR20070073377A (ko) 표시장치와 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee