KR102005483B1 - 박막 트랜지스터 기판 및 그의 수리 방법 - Google Patents

박막 트랜지스터 기판 및 그의 수리 방법 Download PDF

Info

Publication number
KR102005483B1
KR102005483B1 KR1020120116738A KR20120116738A KR102005483B1 KR 102005483 B1 KR102005483 B1 KR 102005483B1 KR 1020120116738 A KR1020120116738 A KR 1020120116738A KR 20120116738 A KR20120116738 A KR 20120116738A KR 102005483 B1 KR102005483 B1 KR 102005483B1
Authority
KR
South Korea
Prior art keywords
signal line
signal
signal lines
thin film
repair
Prior art date
Application number
KR1020120116738A
Other languages
English (en)
Other versions
KR20140050385A (ko
Inventor
김광해
김동규
정관욱
김무진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120116738A priority Critical patent/KR102005483B1/ko
Priority to US13/828,994 priority patent/US8823913B2/en
Publication of KR20140050385A publication Critical patent/KR20140050385A/ko
Application granted granted Critical
Publication of KR102005483B1 publication Critical patent/KR102005483B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 복수의 화소를 포함하는 표시 영역 및 화소를 구동하기 위한 구동부가 위치하는 주변 영역을 포함하는 기판, 화소와 연결되어 주변 영역까지 연장되어 있으며 주변 영역에 위치하는 제1 단선 부분을 가지는 복수의 제1 신호선, 화소와 연결되어 있으며 제1 신호선과 절연되어 교차하여 주변 영역까지 연장되어 있는 복수의 제2 신호선을 포함하고, 제1 단선 부분을 중심으로 양쪽에 위치하는 제1 신호선의 양단과 중첩하며 도전형 불순물이 도핑된 반도체로 이루어지는 제1 연결 부재, 그리고 제1 단선 부분을 중심으로 양쪽에 위치하는 제1 신호선의 양단과 중첩하는 제1 수리용 도체를 포함하고, 제1 연결 부재의 양단은 제1 신호선의 양단과 접촉 구멍을 통해서 연결되어 있다.

Description

박막 트랜지스터 기판 및 그의 수리 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR REPAIRING THE SAME}
본 발명은 박막 트랜지스터 기판 및 그의 수리 방법에 관한 것으로, 특히 정전기로 인한 손상을 수리하는 방법에 관한 것이다.
박막 트랜지스터(Thin Firm Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 제1 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연막 등으로 이루어져 있다.
박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 층간 절연막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 제1 전극에 전달 또는 차단하는 스위칭 소자이다.
이러한 박막 트랜지스터 기판은 게이트 배선과 데이터 배선과 연결되어 있는 구동 집적 회로에 의해 제어되고, 구동 집적 회로에 인가되는 신호는 별도의 인쇄 회로 기판(PCB, printed circuit board)에 회로를 형성한 후 가연성 인쇄 회로막(flexible printed circuit film, 이하 FPC)을 이용하여 연결한다.
한편, 박막 트랜지스터 기판은 제조 공정 중에 발생된 정전기가 표시판의 취약한 부분으로 유입되어 국소적으로 존재하게 된다. 유입된 정전기는 적은 양일지라도 유입된 부분에서는 국소적으로 존재하는 것에 의해 그 전압이 높게 되므로 박막 트랜지스터 등의 소자에 손상을 입히거나 배선의 단선되거나 단락되는 불량을 유발한다.
이러한 불량은 해당 화소를 불량으로 만들기 때문에 수리(repair) 공정을 진행할 필요가 있다.
따라서 본 발명은 표시 장치에 유입되는 정전기로 인한 배선 및 소자의 손상을 최소화할 수 있는 박막 트랜지스터 기판 및 그의 수리 방법을 제공하는 것이다.
그리고 본 발명은 정전기로 인한 불량 화소의 수리를 용이하게 하기 위한 박막 트랜지스터 기판 및 그의 수리 방법을 제공하는 것이다.
상기한 과제를 달성하기 위한 본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 복수의 화소를 포함하는 표시 영역 및 화소를 구동하기 위한 구동부가 위치하는 주변 영역을 포함하는 기판, 화소와 연결되어 주변 영역까지 연장되어 있으며 주변 영역에 위치하는 제1 단선 부분을 가지는 복수의 제1 신호선, 화소와 연결되어 있으며 제1 신호선과 절연되어 교차하여 주변 영역까지 연장되어 있는 복수의 제2 신호선을 포함하고, 제1 단선 부분을 중심으로 양쪽에 위치하는 제1 신호선의 양단과 중첩하며 도전형 불순물이 도핑된 반도체로 이루어지는 제1 연결 부재, 그리고 제1 단선 부분을 중심으로 양쪽에 위치하는 제1 신호선의 양단과 중첩하는 제1 수리용 도체를 포함하고, 제1 연결 부재의 양단은 제1 신호선의 양단과 접촉 구멍을 통해서 연결되어 있다.
상기 제1 연결 부재 중 적어도 하나는 단선된 부분을 포함할 수 있다.
상기 제1 수리용 도체 중 적어도 하나는 제1 신호선의 양단과 단락되어 있을 수 있다.
상기 제2 신호선은 주변 영역에 위치하는 제2 단선 부분을 포함하고, 제2 단선 부분을 중심으로 양쪽에 위치하는 제2 신호선의 양단과 중첩하며 도전형 불순물이 도핑된 반도체로 이루어지는 제2 연결 부재, 그리고 제2 단선 부분을 중심으로 양쪽에 위치하는 제2 신호선의 양단과 중첩하는 제2 수리용 도체를 포함하고, 제2 연결 부재의 양단은 제2 신호선의 양단과 접촉 구멍을 통해서 연결되어 있을 수 있다.
상기 제2 연결 부재 중 적어도 하나는 단선된 부분을 포함할 수 있다.
상기 제2 수리용 도체 중 적어도 하나는 제2 신호선의 양단과 단락되어 있을 수 있다.
상기 제1 신호선은 데이터 신호가 인가되고, 제2 신호선은 게이트 신호가 인가될 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명에 따른 유기 발광 표시 장치는 기판, 기판 위에 위치하며 제1 단선 부분을 가지는 복수의 제1 신호선, 제1 신호선과 절연되어 교차하는 복수의 제2 신호선, 제1 신호선 및 제2 신호선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 유기 발광 소자를 포함하고, 제1 단선 부분을 중심으로 양쪽에 위치하는 제1 신호선의 양단과 중첩하며 도전형 불순물이 도핑된 반도체로 이루어지는 제1 연결 부재, 그리고 제1 단선 부분을 중심으로 양쪽에 위치하는 제1 신호선의 양단과 중첩하는 제1 수리용 도체를 포함하고, 제1 연결 부재의 양단은 제1 신호선의 양단과 접촉 구멍을 통해서 연결되어 있다.
삭제
상기 제1 연결 부재 중 적어도 하나는 단선된 부분을 포함할 수 있다.
상기 제1 수리용 도체 중 적어도 하나는 제1 신호선의 양단과 단락되어 있을 수 있다.
상기 제2 신호선은 제2 단선 부분을 포함하고, 제2 단선 부분을 중심으로 양쪽에 위치하는 제2 신호선의 양단과 중첩하며 도전형 불순물이 도핑된 반도체로 이루어지는 제2 연결 부재, 그리고 제2 단선 부분을 중심으로 양쪽에 위치하는 제2 신호선의 양단과 중첩하는 제2 수리용 도체를 포함하고, 제2 연결 부재의 양단은 제2 신호선의 양단과 접촉 구멍을 통해서 연결되어 있을 수 있다.
상기 기판은 화소가 위치하는 표시 영역과 화소를 구동하기 위한 구동부가 위치하는 주변 영역을 포함하고, 제1 단선 부분 및 제2 단선 부분은 주변 영역에 위치할 수 있다.
상기 제2 연결 부재 중 적어도 하나는 단선된 부분을 포함할 수 있다.
상기 제2 수리용 도체 중 적어도 하나는 제2 신호선의 양단과 단락되어 있을 수 있다.
상기 제1 신호선은 데이터 신호가 인가되고, 제2 신호선은 게이트 신호가 인가될 수 있다.
본 발명에서와 같이 수리부를 형성하면 외부로부터 전달되는 정전기가 연결 부재에 의해서 차단되므로, 정전기로 인해서 화소가 손상되는 것을 방지할 수 있다.
또한, 정전기로 인해서 배선이 손상되더라도 수리를 용이하게 진행하여 불량 화소의 발생을 방지할 수 있다.
따라서 박막 트랜지스터 기판의 불량율을 최소화할 수 있다.
도 1은 본 발명의 한 실시예에 따른 수리부의 평면도이다.
도 2는 도 1의 II-II‘-II”선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따라서 정전기가 유입된 후 수리부의 평면도이다.
도 4는 도 3의 IV-IV‘-IV”선을 따라 잘라 도시한 단면도이다.
도 5는 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 개략적인 배치도이다.
도 6은 도 5의 A 부분을 확대 도시한 배치도이다.
도 7은 본 발명의 한 화소에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 8은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 평면도이다.
도 9는 도 8의 IX-IX선을 따라 잘라 도시한 단면도이다.
도 10은 도 8의 X-X선을 따라 잘라 도시한 단면도이다.
도 11은 도 6의 XI-XI‘-XI”선을 따라 잘라 도시한 단면도이다.
도 12는 본 발명의 한 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 배치도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
이하, 도면을 참고하여 본 발명의 한 실시예에 따른 수리부에 대해서 구체적으로 설명한다.
도 1은 본 발명의 한 실시예에 따른 수리부의 평면도이고, 도 2는 도 1의 II-II‘-II”선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 수리부(CA)는 기판(100), 기판(100) 위에 위치하는 연결 부재(200), 연결 부재(200) 위에 위치하는 제1 절연막(102), 제1 절연막(102) 위에 위치하는 수리용 도체(202), 수리용 도체(202) 위에 위치하는 제2 절연막(104), 제2 절연막(104) 위에 위치하는 제1 도전체(204) 및 제2 도전체(206)를 포함한다.
구체적으로, 기판(100)은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판일 수 있다.
연결 부재(200)는 폴리실리콘, 미세 결정질 규소 또는 비정질 규소와 같은 반도체 물질로 형성될 수 있으며, 도전형 불순물이 고농도로 도핑되어 있다. 도핑되는 불순물은 p형 불순물 및 n형 불순물 중 어느 하나 일 수 있다.
제1 절연막(102) 및 제2 절연막(104)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 등을 단층 또는 복수층으로 적층하여 형성할 수 있다.
수리용 도체(202), 제1 도전체(204) 내지 제2 도전체(206)는 도전 물질로, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 수리용 도체(202), 제1 도전체(204) 및 제2 도전체(206)는 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
제1 도전체(204)와 제2 도전체(206)는 제1 절연막(102) 및 제2 절연막(104)에 형성되어 있는 접촉 구멍(67, 69)을 통해서 연결 부재(200)와 전기적으로 연결되어 있다. 수리용 도체(202)는 제2 절연막(104)에 의해서 제1 도전체(204) 및 제2 도전체(206)와 절연되어 있다. 그리고 수리용 도체(202)의 양단은 각각 제1 도전체(204) 및 제2 도전체(206)와 중첩하고 있다.
이상의 수리부를 통해서 정전기 유입시 수리하는 방법에 대해서 도 3 및 도 4를 통해서 구체적으로 설명한다.
도 3 은 본 발명의 한 실시예에 따라서 정전기가 유입 후 수리부의 평면도이고, 도 4는 도 3의 IV-IV‘-IV”선을 따라 잘라 도시한 단면도이다.
도 3 및 도 4에서와 같이, 정전기가 수리부(CA)에 유입될 경우 순간적으로 고전압이 걸리게 되므로, 연결 부재(200)가 고전압을 견디지 못하고 파괴되어 단선(CB)된다.
따라서, 제1 도전체(204)에 입력된 신호는 제2 도전체(206)를 통해서 제2 도전체와 연결된 화소에 신호가 전달되지 않으므로 불량 화소가 된다.
이러한 불량 화소를 수리하기 위해서, 수리용 도체(202)와 중첩하는 제1 도전체(204) 및 제2 도전체(206)의 양단에 레이저를 조사하여 수리용 도체(202)와 제1 도전체(204) 및 제2 도전체(206)를 단락(LA)시킨다.
수리용 도체(202)의 양단은 각각 제1 도전체(204) 및 제2 도전체(206)와 중첩하므로, 레이저 조사에 의해서 단락되어 전기적으로 연결된다.
이후, 제1 도전체(204)에 인가되는 신호는 단선된 연결 부재가 아닌 수리용 도체(202)를 통해서 제2 도전체(206)를 지나 화소까지 전달된다.
이상의 수리부는 액정 표시 장치 및 유기 발광 표시 장치와 같은 표시판의 박막 트랜지스터 기판에 형성될 수 있다.
이하에서는, 도 1 및 도 2의 수리부를 포함하는 박막 트랜지스터 기판에 대해서 설명한다.
도 5는 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 개략적인 배치도이고, 도 6은 도 5의 A 부분을 확대 도시한 배치도이다.
도 5에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 절연 기판 위에 표시 영역(PA)과 구동부(PC) 및 구동부(PC)와 표시 영역(PA)을 연결하기 위한 산개부(PB)가 형성되어 있다. 구동부(PC) 및 산개부(PB)가 형성되어 있는 표시 영역(PA) 둘레의 영역을 주변 영역이라 한다.
표시 영역(PA)은 일 방향으로 형성되어 있으며 주사 신호를 전달하는 제1 신호선(21), 제1 신호선(21)과 교차하여 영상 신호를 전달하는 제2 신호선(71), 제1 신호선(21) 및 제2 신호선(71)과 연결되어 영상을 표시하며 행렬을 이루는 화소(P)를 포함한다.
구동부(PC)는 제1 신호선(21) 또는 제2 신호선(71)과 연결되어 외부 신호를 전달하는 제1 구동 회로(410) 및 제2 구동 회로(510)를 포함한다. 제1 구동 회로(410) 및 제2 구동 회로(510)는 IC칩으로 기판 위에 실장되거나, 박막 트랜지스터와 함께 기판 위에 집적될 수 있다.
산개부(PB)는 제1 신호선(21) 또는 제2 신호선(71)의 일부분으로 표시 영역(PA) 밖의 주변 영역에 위치하며 구동 회로(410, 510)와 표시 영역(PA)의 제1 신호선(21) 및 제2 신호선(71) 사이를 연결한다.
한편, 산개부(PB)는 도 1 및 도 2의 수리부를 포함한다.
도 6에 도시한 바와 같이, 제2 신호선은 단선 부분(CC)을 가지고, 단선 부분(CC)을 중심으로, 양쪽에 위치하는 제1 소신호선(304)과 제2 소신호선(306)을 포함한다. 제1 소신호선(304) 및 제2 소신호선(306)은 각각 도 1에 도시한 수리부(CA)의 제1 도전체(204) 및 제2 도전체(206)일 수 있다.
제1 소신호선(304) 및 제2 소신호선(306) 사이인 단선 부분(CC)에는 연결 부재(200)와 수리용 도체(202)가 나란한 방향으로 분리되어 형성되어 있다.
연결 부재(200)는 접촉 구멍(67, 69)을 통해서 제1 소신호선(304) 및 제2 소신호선(306)과 전기적으로 연결되어 있고, 수리용 도체(202)의 양단은 제1 소신호선(304) 및 제2 소신호선(306)의 일단과 각각 중첩하고 있다.
그럼 이상의 박막 트랜지스터 기판을 포함하는 유기 발광 표시 장치에 대해서 도 7 내지 도 9를 참조하여 유기 발광 표시 장치에 대해서 구체적으로 설명한다.
도 7은 본 발명의 한 화소에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 7에 도시한 바와 같이, 하나의 화소(P)가 유기 발광 소자(organic light emitting diode)(70), 두 개의 박막 트랜지스터(thin film transistor, TFT)(Q1, Q2), 그리고 하나의 축전기(capacitor)(80)를 구비하는 2Tr-1Cap 구조를 갖는다. 하지만, 본 발명의 한 실시예가 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치(1001)는 하나의 화소(P)에 셋 이상의 박막 트랜지스터와 둘 이상의 축전기를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다. 이와 같이 추가로 형성되는 박막 트랜지스터 및 축전기는 보상 회로의 구성이 될 수 있다.
보상 회로는 각 화소(P)마다 형성된 유기 발광 소자(70)의 균일성을 향상시켜 화질에 편차가 생기는 것을 억제한다. 일반적으로 보상 회로는 2개 내지 8개의 박막 트랜지스터를 포함한다.
유기 발광 소자(70)는 정공 주입 전극인 애노드(anode) 전극과 전자 주입 전극인 캐소드(cathode) 전극, 그리고 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함한다.
본 발명의 한 실시예에서 하나의 화소(P)는 제1 박막 트랜지스터(Q1)와 제2 박막 트랜지스터(Q2)를 포함한다.
제1 박막 트랜지스터(Q1) 및 제2 박막 트랜지스터(Q2)는 각각 게이트 전극, 반도체, 소스 전극 및 드레인 전극을 포함한다. 그리고 제1 박막 트랜지스터(Q1) 및 제2 박막 트랜지스터(Q2) 중 하나 이상의 박막 트랜지스터의 반도체는 비정질 규소막, 미세 결정질 규소 또는 불순물이 도핑된 다결정 규소막을 포함한다.
도 7에는 게이트선(121), 데이터선(171) 및 정전압선(172)과 함께 축전기 선(131)이 나타나 있으나, 축전기선(131)은 경우에 따라 생략될 수도 있다. 게이트선 및 데이터선은 각각 도 5의 제1 신호선 및 제2 신호선일 수 있다.
데이터선(171)에는 제1 박막 트랜지스터(Q1)의 소스 전극이 연결되고, 게이트선(121)에는 제1 박막 트랜지스터(Q1)의 게이트 전극이 연결된다. 그리고 제1 박막 트랜지스터(Q1)의 드레인 전극은 축전기(80)를 통하여 축전기선(131)에 연결된다. 제1 박막 트랜지스터(Q1)의 드레인 전극과 축전기(80) 사이에 노드가 형성되어 제2 박막 트랜지스터(Q2)의 게이트 전극이 연결된다. 그리고 제2 박막 트랜지스터(Q2)의 소스 전극에는 정전압선(172)이 연결되며, 드레인 전극에는 유기 발광 소자(70)의 애노드 전극이 연결된다.
제1 박막 트랜지스터(Q1)는 발광시키고자 하는 화소(P)를 선택하는 스위칭 소자로 사용된다. 제1 박막 트랜지스터(Q1)가 순간적으로 턴온되면 축전기(80)는 충전되고, 이때 충전되는 전하량은 데이터선(171)으로부터 인가되는 전압의 전위에 비례한다. 그리고 제1 박막 트랜지스터(Q1)가 턴오프된 상태에서 축전기 선(131)에 한 프레임 주기로 전압이 증가하는 신호가 입력되면, 제2 박막 트랜지스터(Q2)의 게이트 전위는 축전기(80)에 충전된 전위를 기준으로 인가되는 전압의 레벨이 축전기선(131)을 통하여 인가되는 전압을 따라서 상승한다. 그리고 제2 박막 트랜지스터(Q2)는 게이트 전위가 문턱 전압을 넘으면 턴온된다. 그러면 정전압선(172)에 인가되던 전압이 제2 박막 트랜지스터(Q2)를 통하여 유기 발광 소자(70)에 인가되고, 유기 발광 소자(70)는 발광한다.
도 8은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 평면도이고, 도 9는 도 8의 IX-IX선을 따라 잘라 도시한 단면도이고, 도 10은 도 8의 X-X선을 따라 잘라 도시한 단면도이고, 도 11은 도 6의 XI-XI‘-XI”선을 따라 잘라 도시한 단면도이다.
도 8 내지 도 11과 도 2를 참조하면, 기판(100) 위에는 버퍼층(120)이 형성되어 있다.
기판(100)은 유리, 석영, 세라믹 또는 플라스틱 등으로 이루어진 절연성 기판 일 수 있으며, 기판(100)은 스테인리스 강 등으로 이루어진 금속성 기판일 수 있다.
버퍼층(120)은 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 이중막 구조로 형성될 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.
버퍼층(120) 위에는 다결정 규소로 이루어진 제1 반도체(135a) 및 제2 반도체(135b), 제1 축전기 전극(138) 및 연결 부재(200)가 형성되어 있다.
제1 반도체(135a) 및 제2 반도체(135b)는 각각 채널 영역(1355a, 1355b)과 채널 영역(1355a, 1355b)의 양측에 각각 형성된 소스 영역(1356a, 1356b) 및 드레인 영역(1357a, 1357b)으로 구분된다. 반도체(135a, 135b)의 채널 영역(1355a, 1355b)은 불순물이 도핑되지 않은 다결정 규소, 즉 진성 반도체(intrinsic semiconductor)이다. 반도체(135a, 135b)의 소스 영역(1356a, 1356b) 및 드레인 영역(1357a, 1357b)은 도전성 불순물이 도핑된 다결정 규소, 즉 불순물 반도체(impurity semiconductor)이다.
제1 축전기 전극(138)과 연결 부재(200)에도 소스 영역(1356a, 1356b) 및 드레인 영역(1357a, 1357b)과 동일한 도전성 불순물이 도핑되어 있다.
소스 영역(1356a, 1356b) 및 드레인 영역(1357a, 1357b)과 제1 축전기 전극(138)에 도핑되는 불순물은 p형 불순물 및 n형 불순물 중 어느 하나 일 수 있다.
제1 반도체(135a) 및 제2 반도체(135b), 제1 축전기 전극(138) 및 연결 부재(200) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 도1 수리부의 제1 절연막(102)일 수 있다.
게이트 절연막(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소 및 산화 규소 중 적어도 하나를 포함한 단층 또는 복수층일 수 있다.
게이트 절연막(140) 위에는 제1 전극(710), 게이트선(121), 제2 게이트 전극(155b), 수리용 도체(202) 및 제2 축전기 전극(158)이 형성되어 있다.
게이트선(121)은 가로 방향으로 길게 뻗어 게이트 신호를 전달하며, 게이트선(121)으로부터 제1 반도체(135a)로 돌출한 제1 게이트 전극(155a)을 포함한다.
제1 게이트 전극(155a) 및 제2 게이트 전극(155b)은 각각 채널 영역(1355a)과 중첩한다.
제1 게이트 전극(155a)과 제2 게이트 전극(155b)은 하부 금속층(1551a, 1551b)과 상부 금속층(1553a, 1553b)으로 이루어지고, 하부 금속층(1551a, 1551b)은 투명 도전성 물질인 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(산화 아연) 등으로 이루어지고, 상부 금속층(1553a, 1553b)은 텅스텐, 몰리브덴, 알루미늄 또는 이들의 합금으로 단층 또는 복수층으로 이루어질 수 있다.
제2 축전기 전극(158)은 제2 게이트 전극(155b)과 연결되어 있으며 제1 축전기 전극(138)과 중첩한다. 제2 축전기 전극(158)은 제1 게이트 전극(155a)의 하부 금속층(1551a)과 동일한 물질로 이루어질 수 있다.
제1 축전기 전극(138)과 제2 축전기 전극(158)은 게이트 절연막(140)을 유전체로 하여 축전기(80)를 이룬다.
제1 전극(710)은 투명 도전성 물질로 이루어지며, 제1 게이트 전극(155a)의 하부 금속층(1551a)과 동일한 물질로 이루어진다. 제1 전극(710)은 제2 박막 트랜지스터의 드레인 전극(177b)과 연결되어 유기 발광 소자의 애노드 전극이 된다. 제1 전극(710)은 게이트 전극과 동일한 공정에서 형성할 수 있으며, 이때 소스 또는 드레인 전극보다 하부에 위치한다.
수리용 도체(202)는 제1 게이트 전극(155a) 및 제2 게이트 전극(155b)과 동일한 물질로 이루어진다.
게이트선(121), 제2 게이트 전극(155b) 및 수리용 도체(202) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소 또는 산화 규소 등으로 형성될 수 있다.
층간 절연막(160)은 도 1 수리부의 제2 절연막(104)일 수 있다.
층간 절연막(160)에는 제1 전극(710)과 축전기(80)를 각각 노출하는 개구부(65, 35)가 형성되어 있다. 또한 층간 절연막(160)은 축전기(80)를 노출하지 않고 덮을수도 있다. 층간 절연막(160)과 게이트 절연막(140)에는 소스 영역(1356a, 1356b)과 드레인 영역(1357a, 1357b)을 각각 노출하는 소스 접촉 구멍(166)과 드레인 접촉 구멍(167), 제2 게이트 전극(155b) 및 제1 전극(710)을 각각 노출하는 접촉 구멍(81, 82)이 형성되어 있다.
층간 절연막(160) 위에는 제1 소스 전극(176a)을 가지는 데이터선(171), 제2 소스 전극(176b)을 가지는 정전압선(172), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 게이트선(121)과 교차하는 방향으로 뻗어 있다.
정전압선(172)은 일정 전압을 전달하며 데이터선(171)과 분리되어 같은 방향으로 뻗어 있다.
제1 소스 전극(176a)은 데이터선(171)으로부터 제1 반도체(135a)을 향해서 돌출되어 있으며, 제2 소스 전극(176b)은 정전압선(172)으로부터 제2 반도체(135b)을 향해서 돌출되어 있다. 제1 소스 전극(176a) 과 제2 소스 전극(176b)은 각각 소스 접촉 구멍(166)을 통해서 소스 영역(1356a, 1356b)과 연결되어 있다.
제1 드레인 전극(177a)은 제1 소스 전극(176a)과 마주하고 제2 드레인 전극(177b)은 제2 소스 전극(176b)과 마주하며, 제1 드레인 전극(177a) 및 제2 드레인 전극(177b)은 각각 드레인 접촉 구멍(167)을 통해서 드레인 영역(1357a, 1357b)과 연결되어 있다.
제1 드레인 전극(177a)은 게이트선을 따라 연장되어 있으며, 접촉 구멍(81)을 통해서 제2 게이트 전극(158b)과 전기적으로 연결된다.
제2 드레인 전극(177b)은 접촉 구멍(82)을 통해서 제1 전극(710)과 전기적으로 연결된다.
한편, 데이터선(171)은 표시 영역 밖으로 연장되어 산개부에 위치하는 단선부(CC)를 가진다. 단선부(CC)를 중심으로 양쪽에 위치하는 제1 소데이터선(404) 및 제2 소데이터선(404)은 도 1에 도시한 수리부의 제1 도전체(204) 및 제2 도전체(206)일 수 있다.
제1 소데이터선(404) 및 제2 소데이터선(406)은 접촉 구멍(67, 69)을 통해서 연결 부재(200)와 연결되어 있다.
층간 절연막(160) 위에는 축전기 전극(도시하지 않음)이 더 형성될 수 있다. 추가의 축전기 전극은 제1 축전기 전극(138) 또는 제2 축전기 전극(158)과 중첩하여 병렬 연결됨으로써, 충전 용량을 증가시킬 수 있다.
제1 소스 전극(176a), 제2 소스 전극(176b), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b) 위에는 유기 발광 소자(70)의 제1 전극(710) 및 화소 정의막(190)이 형성되어 있다.
화소 정의막(190)은 제1 전극(710)을 노출하는 개구부(195)를 가진다. 화소 정의막(190)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함하여 이루어질 수 있다.
화소 정의막(190)의 개구부(195)에는 유기 발광층(720)이 형성되어 있다.
유기 발광층(720)은 발광층, 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층으로 형성된다.
유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 제1 전극(710) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
화소 정의막(190) 및 유기 발광층(720) 위에는 제2 전극(730)이 형성된다.
제2 전극(730)은 유기 발광 소자의 캐소드 전극이 된다. 따라서 제1 전극(710), 유기 발광층(720) 및 제2 전극(730)은 유기 발광 소자(70)를 이룬다.
제2 전극(730)은 반사막, 투명막 또는 반투과막으로 형성한다.
반사막 및 반투과막은 마그네슘(Mg), 은(Ag), 금(Au), 칼슘(Ca), 리튬(Li), 크롬(Cr) 및 알루미늄(Al) 중 하나 이상의 금속 또는 이들의 합금을 사용하여 만들어진다. 반사막과 반투과막은 두께로 결정되며, 반투과막은 200nm 이하의 두께로 형성될 수 있다. 두께가 얇아질수록 빛의 투과율이 높아지나, 너무 얇으면 연결 부재가 증가한다.
투명막은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(산화 아연) 등의 물질로 이루어진다.
그럼 이상의 유기 발광 표시 장치에서 정전기로 인한 단락이 발생할 때 레이저를 이용하여 수리하는 방법에 대해서 도 12를 참조하여 설명한다.
도 12는 본 발명의 한 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 배치도이다.
도 12을 참조하면, 기판(도시하지 않음) 위에는 제1 신호선(21), 제2 신호선(71) 및 제3 신호선(72)이 형성되어 있다.
제1 신호선(21) 및 제2 신호선(71)은 제1 박막 트랜지스터(Q1)와 연결되어 있으며, 제1 신호선(21) 및 제3 신호선(72)은 제2 박막 트랜지스터(Q2)와 연결되어 있다.
제1 신호선(21)은 유기 발광 표시 장치의 게이트 신호를 전달하고, 제2 신호선(71)은 데이터 신호를 전달하고, 제3 신호선(72)은 정전압을 전달할 수 있다.
제2 신호선(71)은 수리부(CA)를 포함한다. 제2 신호선(71)에 정전기가 유입될 경우 연결 부재(200)가 손상되어 단선된다. 따라서 구동부(510)로부터 전달되는 신호가 제2 신호선(71)을 통해서 화소(P)로 전달되지 않으므로, 불량 화소가 된다.
그러므로, 수리용 도체(202)와 중첩하는 제2 신호선(71)의 양단에 레이저를 조사하여 수리용 도체(202)와 제2 신호선(71)을 단락(LA)시킨다.
수리용 도체(202)와 제2 신호선(71)이 단락되며, 구동부(510)로부터 전달되는 신호는 수리용 도체(202)를 통해서 화소로 전달될 수 있다.
본 발명의 실시예에서와 같이 연결 부재와 수리용 도체를 함께 형성하면, 외부로부터 정전기가 유입될 경우 연결 부재가 정전기를 견디지 못하고 먼저 파괴되어 단선되므로, 정전기가 화소까지 전달되는 것을 방지할 수 있다.
그리고 레이저를 이용하여 제2 신호선과 수리용 도체를 단락시켜 용이하게 화소에 신호를 전달하여 불량 화소를 수리할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
CA: 수리부 CB: 연결 부재의 단선
CC: 신호선의 단선 LA: 레이저에 의한 단락점
P: 화소 PA: 표시 영역
PB: 산개부 PC: 구동부
Q1: 제1 박막 트랜지스터 Q2: 제2 박막 트랜지스터
70: 유기 발광 소자 80: 축전기
67, 69, 81, 82: 접촉 구멍 21: 제1 신호선
71: 제2 신호선 72: 제3 신호선
100: 기판 102: 제1 절연막
104: 제2 절연막 120: 버퍼층
135a: 제1 반도체 135b: 제2 반도체
138: 제1 축전기 전극 140: 게이트 절연막
155a: 제1 게이트 전극 155b: 제2 게이트 전극
158: 제2 축전기 전극 160: 층간 절연막
190: 화소 정의막 195: 개구부
200: 연결 부재 202: 수리용 도체
204: 제1 도전체 206: 제2 도전체
304: 제1 소신호선 306: 제2 소신호선
404: 제1 소데이터선 406: 제2 소데이터선
410, 510: 구동부 710: 제1 전극
720: 유기 발광층 730: 제2 전극
1355a, 1355b: 채널 영역 1356a, 1356b: 소스 영역
1357a, 1357b: 드레인 영역 1551a, 1551b: 하부 금속층
1553a, 1553b: 상부 금속층

Claims (16)

  1. 복수의 화소를 포함하는 표시 영역 및 상기 화소를 구동하기 위한 구동부가 위치하는 주변 영역을 포함하는 기판,
    상기 화소와 연결되어 상기 주변 영역까지 연장되어 있으며 상기 주변 영역에 위치하는 제1 단선 부분을 포함하는 복수의 제1 신호선,
    상기 화소와 연결되어 있으며 상기 제1 신호선과 절연되어 교차하여 상기 주변 영역까지 연장되어 있는 복수의 제2 신호선,
    상기 복수의 제1 신호선 각각에 있어, 상기 제1 단선 부분을 중심으로 양쪽에 위치하는 상기 제1 신호선의 양단과 중첩하며 도전형 불순물이 도핑된 반도체로 이루어지는 제1 연결 부재들, 그리고
    상기 복수의 제1 신호선 각각에 있어, 상기 제1 단선 부분을 중심으로 양쪽에 위치하는 제1 신호선의 양단과 중첩하는 제1 수리용 도체들
    를 포함하고,
    상기 각 제1 연결 부재의 양단은 상기 각 제1 신호선의 양단과 접촉 구멍을 통해서 연결되어 있는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 제1 연결 부재들 중 적어도 하나는 단선된 부분을 포함하는 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 제1 수리용 도체들 중 적어도 하나는 상기 제1 신호선의 양단과 단락되어 있는 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 제2 신호선은 상기 주변 영역에 위치하는 제2 단선 부분을 포함하고,
    상기 복수의 제2 신호선 각각에 있어, 상기 제2 단선 부분을 중심으로 양쪽에 위치하는 상기 제2 신호선의 양단과 중첩하며 도전형 불순물이 도핑된 반도체로 이루어지는 제2 연결 부재들, 그리고
    상기 복수의 제2 신호선 각각에 있어, 상기 제2 단선 부분을 중심으로 양쪽에 위치하는 제2 신호선의 양단과 중첩하는 제2 수리용 도체들
    를 포함하고,
    상기 각 제2 연결 부재의 양단은 상기 각 제2 신호선의 양단과 접촉 구멍을 통해서 연결되어 있는 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 제2 연결 부재들 중 적어도 하나는 단선된 부분을 포함하는 박막 트랜지스터 기판.
  6. 제5항에서,
    상기 제2 수리용 도체들 중 적어도 하나는 상기 제2 신호선의 양단과 단락되어 있는 박막 트랜지스터 기판.
  7. 제1항에서,
    상기 제1 신호선에는 게이트 신호가 인가되고,
    상기 제2 신호선에는 데이터 신호가 인가되는 박막 트랜지스터 기판.
  8. 삭제
  9. 기판,
    상기 기판 위에 위치하며 제1 단선 부분을 포함하는 복수의 제1 신호선,
    상기 제1 신호선과 절연되어 교차하는 복수의 제2 신호선,
    상기 제1 신호선 및 제2 신호선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되어 있는 유기 발광 소자
    를 포함하고,
    상기 복수의 제1 신호선 각각에 있어, 상기 제1 단선 부분을 중심으로 양쪽에 위치하는 상기 제1 신호선의 양단과 중첩하며 도전형 불순물이 도핑된 반도체로 이루어지는 제1 연결 부재들, 그리고
    상기 복수의 제1 신호선 각각에 있어, 상기 제1 단선 부분을 중심으로 양쪽에 위치하는 상기 제1 신호선의 양단과 중첩하는 제1 수리용 도체들
    를 포함하고,
    상기 각 제1 연결 부재의 양단은 상기 각 제1 신호선의 양단과 접촉 구멍을 통해서 연결되어 있는 유기 발광 표시 장치.
  10. 제9항에서,
    상기 제1 연결 부재들 중 적어도 하나는 단선된 부분을 포함하는 유기 발광 표시 장치.
  11. 제10항에서,
    상기 제1 수리용 도체들 중 적어도 하나는 상기 제1 신호선의 양단과 단락되어 있는 유기 발광 표시 장치.
  12. 제9항에서,
    상기 제2 신호선은 제2 단선 부분을 포함하고,
    상기 복수의 제2 신호선 각각에 있어, 상기 제2 단선 부분을 중심으로 양쪽에 위치하는 상기 제2 신호선의 양단과 중첩하며 도전형 불순물이 도핑된 반도체로 이루어지는 제2 연결 부재들, 그리고
    상기 복수의 제2 신호선 각각에 있어, 상기 제2 단선 부분을 중심으로 양쪽에 위치하는 제2 신호선의 양단과 중첩하는 제2 수리용 도체들
    를 포함하고,
    상기 각 제2 연결 부재의 양단은 상기 각 제2 신호선의 양단과 접촉 구멍을 통해서 연결되어 있는 유기 발광 표시 장치.
  13. 제12항에서,
    상기 기판은 화소가 위치하는 표시 영역과 상기 화소를 구동하기 위한 구동부가 위치하는 주변 영역을 포함하고,
    상기 제1 단선 부분 및 상기 제2 단선 부분은 상기 주변 영역에 위치하는 유기 발광 표시 장치.
  14. 제12항에서,
    상기 제2 연결 부재들 중 적어도 하나는 단선된 부분을 포함하는 유기 발광 표시 장치.
  15. 제14항에서,
    상기 제2 수리용 도체들 중 적어도 하나는 상기 제2 신호선의 양단과 단락되어 있는 유기 발광 표시 장치.
  16. 제9항에서,
    상기 제1 신호선에는 게이터 신호가 인가되고,
    상기 제2 신호선에는 데이터 신호가 인가되는 유기 발광 표시 장치.

KR1020120116738A 2012-10-19 2012-10-19 박막 트랜지스터 기판 및 그의 수리 방법 KR102005483B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120116738A KR102005483B1 (ko) 2012-10-19 2012-10-19 박막 트랜지스터 기판 및 그의 수리 방법
US13/828,994 US8823913B2 (en) 2012-10-19 2013-03-14 Thin film transistor array panel and method for repairing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120116738A KR102005483B1 (ko) 2012-10-19 2012-10-19 박막 트랜지스터 기판 및 그의 수리 방법

Publications (2)

Publication Number Publication Date
KR20140050385A KR20140050385A (ko) 2014-04-29
KR102005483B1 true KR102005483B1 (ko) 2019-07-31

Family

ID=50484530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120116738A KR102005483B1 (ko) 2012-10-19 2012-10-19 박막 트랜지스터 기판 및 그의 수리 방법

Country Status (2)

Country Link
US (1) US8823913B2 (ko)
KR (1) KR102005483B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL1890684T3 (pl) 2005-06-08 2014-05-30 Sk Biopharmaceuticals Co Ltd Leczenie zaburzeń snu i czuwania
KR20140044102A (ko) * 2012-10-04 2014-04-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102136992B1 (ko) * 2013-07-12 2020-07-24 삼성디스플레이 주식회사 박막 트랜지스터와 이를 포함하는 박막 트랜지스터 표시판 및 유기 발광 표시 장치
US9887253B2 (en) 2014-01-27 2018-02-06 Japan Display Inc. Light emitting element display device
US10720482B2 (en) 2014-01-27 2020-07-21 Japan Display Inc. Light emitting element display device
KR102442624B1 (ko) * 2014-11-11 2022-09-13 삼성전자주식회사 반도체 디바이스
KR102665790B1 (ko) * 2016-01-14 2024-05-14 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102594921B1 (ko) * 2016-10-31 2023-10-26 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106449664B (zh) * 2016-11-30 2019-07-26 厦门天马微电子有限公司 一种显示面板以及电子设备
CN206574712U (zh) * 2017-01-24 2017-10-20 京东方科技集团股份有限公司 一种连接结构、阵列基板以及显示装置
CN108054187B (zh) * 2017-12-18 2021-08-24 京东方科技集团股份有限公司 显示面板及其坏点处理方法、显示装置
CN108196407A (zh) * 2017-12-28 2018-06-22 武汉华星光电技术有限公司 显示面板及其制作方法、显示装置
US10685988B2 (en) 2017-12-28 2020-06-16 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel having connection line connected to end portions of scan lines and manufacturing method thereof, and display device
KR102075741B1 (ko) * 2018-12-17 2020-02-10 엘지디스플레이 주식회사 표시패널
KR20200080896A (ko) * 2018-12-27 2020-07-07 엘지디스플레이 주식회사 유기발광 표시장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259367A (en) * 1979-07-30 1981-03-31 International Business Machines Corporation Fine line repair technique
US4630355A (en) * 1985-03-08 1986-12-23 Energy Conversion Devices, Inc. Electric circuits having repairable circuit lines and method of making the same
JPH0766253B2 (ja) * 1986-06-20 1995-07-19 松下電器産業株式会社 マトリクス型画像表示装置
JPH02157828A (ja) * 1988-12-12 1990-06-18 Hosiden Electron Co Ltd 液晶表示素子
US5303074A (en) * 1991-04-29 1994-04-12 General Electric Company Embedded repair lines for thin film electronic display or imager devices
KR950004218B1 (ko) * 1992-12-04 1995-04-27 삼성전자주식회사 매트릭스 어드레스 표시장치 및 그 제조방법
US6313889B1 (en) * 1993-03-04 2001-11-06 Samsung Electronics Co., Ltd. Matrix-type display device capable of being repaired in pixel unit
US5532853A (en) * 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
US5475246A (en) * 1993-12-20 1995-12-12 General Electric Company Repair line structure for thin film electronic devices
US5684547A (en) * 1994-08-05 1997-11-04 Samsung Electronics Co., Ltd. Liquid crystal display panel and method for fabricating the same
KR100759968B1 (ko) * 2000-11-27 2007-09-18 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100947534B1 (ko) * 2003-07-15 2010-03-12 삼성전자주식회사 표시 장치
TWI297095B (en) * 2003-10-02 2008-05-21 Au Optronics Corp Bonding pad structure for a display and fabrication method thereof
US7683860B2 (en) * 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
KR20060067292A (ko) * 2004-12-14 2006-06-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 수리 방법
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
KR100806811B1 (ko) 2005-12-21 2008-02-25 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 리페어 방법
KR100947273B1 (ko) * 2006-12-29 2010-03-11 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
CN100456091C (zh) * 2007-07-31 2009-01-28 昆山龙腾光电有限公司 液晶显示装置及其阵列基板
CN100559237C (zh) * 2007-08-01 2009-11-11 昆山龙腾光电有限公司 液晶显示装置及其阵列基板
KR100911962B1 (ko) * 2007-10-22 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
JP4582195B2 (ja) * 2008-05-29 2010-11-17 ソニー株式会社 表示装置

Also Published As

Publication number Publication date
US8823913B2 (en) 2014-09-02
KR20140050385A (ko) 2014-04-29
US20140110678A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
KR102005483B1 (ko) 박막 트랜지스터 기판 및 그의 수리 방법
KR100932989B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101945237B1 (ko) 유기 발광 표시 장치
KR102158771B1 (ko) 유기 발광 표시 장치
KR101924995B1 (ko) 박막 트랜지스터 표시판 및 그를 포함하는 유기 발광 표시 장치, 박막 트랜지스터 표시판의 단선 방법
US7642587B2 (en) Flat panel display device and method of fabricating the same
KR101073545B1 (ko) 유기 발광 표시 장치
KR102651136B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102441783B1 (ko) 표시 장치 및 그 제조 방법
US7982386B2 (en) Organic light emitting display device with opaque electrodes
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
US9806136B2 (en) Organic light emitting diode display device and method for repairing organic light emitting diode display
KR101685716B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
KR20110123123A (ko) 유기 발광 표시 장치
KR100959106B1 (ko) 유기 발광 표시 장치
US9224988B2 (en) Method for manufacturing display device
KR20080104875A (ko) 유기전계발광표시장치
KR101443153B1 (ko) 유기전계 발광소자
KR101035627B1 (ko) 유기 발광 표시 장치
KR101929980B1 (ko) 유기 발광 표시 장치
KR20140133054A (ko) 박막 트랜지스터 및 그를 포함하는 유기 발광 표시 장치
KR20160084546A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100778443B1 (ko) 유기 발광 표시 장치
US8860915B2 (en) Display device
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant